KR20120048642A - 조면화된 활성층 및 컨포멀 클래딩을 사용한 고휘도 ｌｅｄ - Google Patents

조면화된 활성층 및 컨포멀 클래딩을 사용한 고휘도 ｌｅｄ Download PDF

Info

Publication number
KR20120048642A
KR20120048642A KR1020127004424A KR20127004424A KR20120048642A KR 20120048642 A KR20120048642 A KR 20120048642A KR 1020127004424 A KR1020127004424 A KR 1020127004424A KR 20127004424 A KR20127004424 A KR 20127004424A KR 20120048642 A KR20120048642 A KR 20120048642A
Authority
KR
South Korea
Prior art keywords
layer
pits
light
active layer
top surface
Prior art date
Application number
KR1020127004424A
Other languages
English (en)
Inventor
링 장
스티븐 디 레스터
제프리 씨 레이머
Original Assignee
브리지럭스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브리지럭스 인코포레이티드 filed Critical 브리지럭스 인코포레이티드
Publication of KR20120048642A publication Critical patent/KR20120048642A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

발광 디바이스 및 그 제조 방법이 개시된다. 발광 디바이스는 제 1 층과 제 2 층 사이에 배치된 활성층을 포함한다. 제 1 층은 상부 표면 및 저부 표면을 갖는다. 상부 표면은, 실질적으로 평면 표면에 복수의 피트들을 포함하는 제 1 도전형의 제 1 재료를 포함한다. 활성층은 제 1 층의 상부 표면 위에 배치되고 상부 표면에 정합하며, 활성층은 그 내부에서 홀들 및 전자들이 결합할 때 파장에 의해 특징화되는 광을 생성한다. 제 2 층은 제 2 도전형의 제 2 재료를 포함하며, 제 2 층은 활성층 위에 배치되고 활성층에 정합한다. 발광 디바이스는 제 1 재료와 충분히 상이한 격자 상수를 갖는 기판 상에 구성되어 제 1 층에 피트들을 형성하기 위해 사용되는 변위들을 일으킬 수 있다.

Description

조면화된 활성층 및 컨포멀 클래딩을 사용한 고휘도 ＬＥＤ{HIGH BRIGHTNESS LED UTILIZING A ROUGHENED ACTIVE LAYER AND CONFORMAL CLADDING}
발광 다이오드 (LED) 는 전기 에너지를 광으로 변환하는 고체 상태 디바이스들의 중요한 부류이다. 이러한 디바이스들의 개선은 종래의 백열 광원과 형광 광원을 대체하기 위해 설계되는 조명 기구들에서의 사용을 야기하고 있다. LED는 현저하게 긴 수명을 가지며, 일부 경우에 있어서는, 전기 에너지를 광으로 변환하는데 상당히 높은 효율을 갖는다.
LED의 비용 및 변환 효율은, 이러한 새로운 기술이 종래의 광원을 대체하게 되고, 고 전력 애플리케이션들에 사용되는 레이트를 결정하는데 있어서 매우 중요한 인자들이다. 많은 고 전력 애플리케이션들은, 각각의 LED 가 수 와트 (W) 로 제한되기 때문에, 필요한 전력 레벨들을 달성하기 위해 복수의 LED를 필요로 한다. 또한, LED는 비교적 좁은 스펙트럼 대역에서 광을 생성한다. 따라서, 특정 컬러의 광원을 필요로 하는 애플리케이션에 있어서, 상이한 광학 대역들에서의 스펙트럼 방출을 갖는 다수의 LED들로부터의 광은 결합된다. 이로써, LED에 기초한 많은 광원들의 비용이 개별 LED의 비용의 다수 배이다.
개별 LED들의 변환 효율은 고 전력 LED 광원의 비용을 어드레싱하는데 있어서 매우 중요한 인자이다. LED의 변환 효율은 LED에 의해 방출되는 단위 광당 소비 전력이 되도록 정의된다. LED에서 광으로 변환되지 않는 전력은 LED의 온도를 상승시키는 열로 변환된다. 열 방산은 LED가 동작하는 전력 레벨에 제한을 둔다. 또한, LED는 열 방산을 제공하는 구조물들 상에 장착되어야 하며, 이는 결국 광원의 비용을 더욱 증가시킨다. 이에 따라, LED의 변환 효율이 증가될 수 있다면, 단일 LED에 의해 제공될 수 있는 최대 광량이 또한 증가될 수 있고, 이로써 주어진 광원에 대해 필요한 LED의 개수가 감소될 수 있다. 게다가, LED의 동작 비용이 변환 효율에 또한 반비례한다. 따라서, LED의 변환 효율을 개선하도록 지향되는 다량의 작업이 존재하고 있다.
이러한 논의를 위하여, LED는 활성층이 2 개의 다른 층들 사이에 끼워지는, 3개의 층들을 갖는 것으로 시인될 수 있다. 이 층들은 일반적으로 사파이어와 같은 기판 상에 성막된다. 이 층들의 각각은 일반적으로 다수의 서브층들을 포함하는 것을 주시해야 한다. LED의 전체 변환 효율은 활성층에서 전기가 광으로 변환되는 효율 및 활성층에서 생성되는 광이 LED로부터 일탈하는 효율에 의존한다.
재료의 개선들은 활성층에서 생성된 광의 효율에 있어서의 개선을 이끈다. 그러나, 활성층에서 생성된 광의 상당한 부분은, 광이 LED로부터 일탈할 수 있기 전에 손실된다. 이러한 광의 대부분은 LED를 구성하는데 사용된 다양한 층들에서의 흡수를 통해 손실된다. 이러한 광 손실의 모드는 LED 구조 내에서 많은 광의 트래핑에 의해 악화된다.
3 층 LED 구조는 일반적으로 LED의 층들보다 현저하게 낮은 굴절률을 갖는 재료들에 의해 저부 및 상부에서 경계 지어 진다. 그 결과, 이러한 경계들을 스트라이킹하는 광의 상당한 부분이 층상 구조 내부로 다시 반사된다. 이 경계들 중 하나는 LED에서 생성된 광이 일탈하는 투명한 표면을 포함한다. 다른 경계는 일반적으로 투명한 경계를 향해 그 경계를 스트라이킹하는 광을 재지향시키는 반사기에 의해 커버된다. 상기 주시된 바와 같이, 투명한 경계는 일반적으로 LED 구조보다 훨씬 낮은 굴절률을 갖는 재료에 의해 커버된다. 경계에서 법선에 대한 임계 각도보다 큰 각도로 이러한 경계를 스트라이킹하는 광은 LED 구조 내부로 다시 반사된다. 임계 각도는 LED 층들 사이의 굴절률과 주변 매질의 굴절률의 차이에 의존하는데, 주변 매질은 일반적으로 공기 또는 플라스틱과 같은 재료이다. GaN 또는 유사 재료로 구성된 LED에 대하여, 그 차이는 반사되는 광의 상당한 부분에서 야기되기에 충분하다. 이러한 반사된 광은, 광이 흡수로 인해 손실될 때까지 지속적으로 반사되게 되는 LED의 평면 경계들 사이에서 트랩된다. 종래의 사파이어 기판 상의 GaN 계 LED의 경우, 활성층에 의해 방출된 광의 대략 70% 가 LED 내에서 여전히 트랩된다.
LED로부터의 광 추출을 개선하고, 이에 따라 디바이스들의 광변환 효율을 개선하기 위한 몇몇 기술들이 서술되었다. 기술들 중 일 부류에 있어서, 광이 내부 반사하는 LED의 외부 표면들 중 하나는, 평활한 평면 표면에서 거친 표면으로 변환된다. 각각의 시간 트랩된 광은 LED를 통과할 때 조면화된 표면과 부딪히고, 트랩된 광의 일부는 재지향되게 되어, 표면으로부터의 다음 반사에서, 출사면의 임계 각도보다 작은 각도로 표면을 스트라이킹하게 된다. 이에 따라, 트랩된 광의 일부가 이제 일탈하게 되고, 상기 프로세스가 지속될 수 있어, LED를 통한 각각의 라운드 트립에 의해 광을 더 추출한다.
광 추출을 개선하기 위해 표면을 조면화하는 것에 기초한 종래의 LED는, 일반적으로 LED 층들이 성막되어 있는 기판의 상부 표면 또는 기판에 인접하여 거친 표면을 채용한다. 이러한 접근은, 일단 광이 스스로 활성층을 일탈하면, LED를 일탈하는 활성층에서 생성된 광의 일부를 개선한다. 그러나, 활성층 내에서 생성된 광의 상당한 부분은, 활성층과 활성층의 각 측면 상의 클래드층 사이의 경계에서의 내부 반사들로 인해 활성층 내에서 트랩된다. 이러한 반사들은 활성층이 구성되는 재료들과 클래드층이 구성되는 재료들 사이의 굴절률 차이에 의해 야기된다. GaN계 LED에 대하여, 활성층은 클래드층보다 현저하게 높은 굴절률을 갖는 재료들로 구성된다.
본 발명은 발광 디바이스 및 그 제조 방법을 포함한다. 이 발광 디바이스는 제 1 층과 제 2 층 사이에 배치된 활성층을 포함한다. 제 1 층은 상부 표면 및 저부 표면을 갖는다. 상부 표면은, 실질적으로 평면 표면에 복수의 피트 (pit) 들을 포함하는 제 1 도전형의 제 1 재료를 포함한다. 활성층은 제 1 층의 상부 표면 위에 배치되고 상부 표면과 정합하며, 활성층은 홀들 및 전자들이 재결합할 때 파장에 의해 특징화되는 광을 생성한다. 제 2 층은 제 2 도전형의 제 2 재료를 포함하며, 제 2 층은 활성층 위에 배치되고 활성층에 정합한다. 본 발명의 일 양태에 있어서, 피트들은 활성층에 의해 생성된 광의 파장보다 큰 치수를 갖는다. 본 발명의 다른 양태에 있어서, 디바이스는 제 1 층이 구성되는 기판을 포함하고, 기판은 제 1 층에서 변위들을 일으키도록 제 1 재료와 충분히 상이한 격자 상수를 갖는다. 본 발명의 또 다른 양태에서 피트들의 적어도 일부는 상기 변위들 상에 위치된다.
도 1은 종래 기술의 GaN 계 LED의 개략적인 단면도이다.
도 2는 LED의 광 추출 효율을 개선하기 위해 거친 표면을 사용하는 종래 기술의 LED의 개략적인 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 LED의 일부 단면도이다.
도 4a 및 도 4b는 n 클래드층을 통한 GaN층들의 일부 단면도들이다.
도 5는 본 발명에 따른 LED의 다른 실시형태의 단면도이다.
본 발명이 그 이점들을 제공하는 방식은 도 1을 참조하여 보다 쉽게 이해될 수 있는데, 도 1은 종래 기술의 GaN 계 LED의 개략적인 단면도이다. LED (20) 는 사파이어 기판 (24) 상에 3개의 층들을 성장시킴으로써 구성된다. 제 1 층 (21) 은 n 형 GaN 재료이다. 제 2 층은 p형 GaN 층 (23) 이다. 제 3 층 (22) 은 층들 (21 및 23) 로부터의 전자들 및 홀들이 그 내에서 결합할 때 광을 방출하는 활성층이다. 상기 주시된 바와 같이, 이 층들의 각각은 다수의 서브 층들을 포함할 수도 있다. 이러한 서브 층들의 기능들은 종래에 주지되어 있으며 본 논의에서 중요하지 않기 때문에, 이 서브 층들의 상세는 도면들 및 다음의 설명으로부터 생략되었다.
상기 주시된 바와 같이, 층 (22) 에서 생성된 광은 모든 가능한 각도로 층 (22) 을 떠난다. 광의 일부는 층 (23) 의 상부 표면 (25) 을 향하는 방향으로 방출되며, 임계 각도보다 작은 각도로 표면 (25) 을 스트라이크하며, 26으로 도시된 바와 같이, 표면 (25) 을 통해 일탈한다. 유사하게, 광의 일부는 기판 (24) 쪽으로 지향되고, 표면 (25) 으로 다시 반사하기 전에 표면 (29a) 또는 표면 (29b) 로부터 반사된다. 이러한 광이 임계 각도보다 작은 각도로 표면 (25) 을 스트라이크한다면, 이 광은 28로 도시된 바와 같이, 표면 (25) 을 통해 또한 일탈한다. 나머지 광은 27a 및 27b로 도시된 바와 같이, 임계 각도보다 큰 각도로 표면 (25) 을 스트라이크하며 그 층들 내에서 트랩되게 된다. 트랩된 광은 LED 를 통과하는 동안 흡수되거나 LED의 측면을 통해 출사하게 된다. 실제로, 트랩된 광의 대부분은 흡수되고, 이에 따라 손실된다. 그 결과, 전기에서 광으로 변환하는 LED (20) 의 효율이 열악하다.
상기 주시된 바와 같이, LED의 추출 효율을 개선하기 위해 사용된 일 방법은, LED 층들 내에서 광이 트랩되는 것을 방지하는 스캐터링 센터들을 도입하는 것을 수반한다. 예를 들어, 스캐터링 센터들은 표면을 스트라이크하고 LED로 다시 반사되는 광의 무작위 재배향을 제공하는 표면 (25) 상에 제공될 수 있다. 이제 도 2를 참조하는데, 도 2는 거친 표면을 사용하여 LED의 광 추출 효율을 개선하는 종래 기술의 LED의 개략적인 단면도이다. LED (30) 는 상술한 LED (20) 와 동일한 방식으로 기판 (24) 상에 층들 (21~23) 을 성막함으로써 구성된다. 층 (23) 의 상부 표면 (31) 은 기판 상에 스캐터링 센터들을 도입하도록 변경된다. 예시적인 스캐터링 센터들은 32 및 33으로 도시되지만, 표면 (31) 이 이러한 스캐터링 센터들에 의해 커버되는 것임을 알 수 있다. 층 (22) 을 떠나는 광이 표면 (31) 을 스트라이크할 때, 광의 일부는 임계 각도보다 큰 각도로 그 표면을 스트라이크하고 일탈하게 된다. 나머지 광은 다수의 상이한 각도들로 층 (23) 내부에 다시 스캐터링되고 경계들 (29a 또는 29b) 로부터 표면 (31) 을 향해 다시 반사되게 된다. 이러한 일 광선은 34로 도시된다. 광선 (34) 이 스캐터링 센터 (33) 에서 표면 (31) 을 스트라이크할 때, 광은 다시, 표면 (31) 을 통해 출사하는 광의 부분과, 경계 (29a) 쪽으로 다시 스캐터링 되는 부분에 의해 스캐터링된다. 이에 따라, 각각의 반사에서, 표면 (31) 을 스트라이크하는 광의 부분이 추출된다. 이로써, 광 추출 효율의 현저한 개선이 획득될 수 있다.
상기 종래 기술의 디바이스들에 있어서, 스캐터링 센터들은 활성층의 어느 측면 상의 영역들에 위치된다. 예를 들어, 스캐터링 피쳐들이 계면 (29a) 에 또는 전류 확산층 (21) 내에 도입되는 디바이스들이 제안되고 있다.
본 발명은, GaN계 LED들에 있어서, LED의 활성층이, 활성층을 끼운 n 클래드층 및 p 클래드층보다 높은 굴절률을 갖는 재료들로 구성된다는 관측에 기초한다. 그 결과, 광은 활성층-클래드층 경계에서 내부 반사들에 의해 활성층 내에서 트랩된다. 트랩되고, 결국 흡수되는 광량은 광의 상당한 부분이다. 활성층 외측의 LED의 일부를 텍스쳐링하는 것은, 그 광이 텍스쳐링된 표면과는 결코 상호작용하지 않기 때문에, 상기 트랩된 광의 추출을 개선할 수 없다.
이제 도 3을 참조하는데, 도 3은 본 발명의 일 실시형태에 따른 LED의 일 부분의 단면도이다. LED (40) 는 기판 (41) 상에 다수의 n형 층들 (42) 을 성막함으로써 구성된다. n형 층들은 n 클래드층 (43) 으로 끝난다. 클래딩층 (43) 은 피트 (47) 와 같은 다수의 피트들을 포함한다. 이하, 이러한 피트들이 생성되는 방식이 보다 상세하게 설명된다. 피트들이 형성된 후, 활성층 (44) 및 p 클래딩층 (45) 이 성막된다. 이 층들은 피트들의 윤곽들을 따르며, 이에 따라 활성층 (44) 및 p 클래드층 (45) 양자가 활성층 또는 클래드층 중 어느 하나에서 트랩된 광을 추출하는 피쳐들을 포함한다.
그 후, p 클래드층 (45) 상부에 전극 (46) 이 성막되어 LED 에 전력을 공급하기 위해 사용되는 전극들 중 하나를 제공한다. 광이 p 클래드층을 통해 추출된다면, 전극 (46) 은 인듐 주석 산화물과 같은 투명 재료로 구성된다. 광이 기판을 통해 추출된다면, 전극 (46) 은 기판 (41) 을 향해 전극 (46) 을 스트라이킹하는 광을 재지향시키기 위해 반사층을 포함한다.
LED (40) 는 피트들 내에 형성된 각진 섹션들에 차단되는 평면 섹션들을 포함하는 층상 구조를 갖는 것으로 시인될 수 있다. 본 발명의 일 양태에 있어서, 활성층 위의 층들은 피트들 내로 연장한다. 평면 섹션들에서 트랩된 광은, 임계 각도보다 큰 각도로 평면 섹션들 중 하나를 스트라이크하기 때문에, 임계 각도보다 작은 각도로 피트들 내의 영역들을 스트라이크하게 되며, 이에 따라, 층 (46) 이 투명한 경우에 층 (46) 을 통해 일탈한다. 층 (46) 이 반사기인 경우, 광은 임계 각도보다 작은 각도로 기판 (41) 쪽으로 재지향되며, 이에 따라 기판을 통해 일탈한다. 활성층의 평면 영역들에서 트랩된 광도 마찬가지로 재지향되고, 이에 따라 본 발명은 활성층으로부터의 광 추출을 또한 개선함을 주시해야 한다.
평면 섹션들은 광을 추출하기 위해 "조면화"를 필요로 하지 않음을 주시해야 한다. 이것은 LED 제작 비용 및 LED의 광출력을 더욱 개선한다. 개선된 광 추출을 제공하기 위해 p 콘택층의 조면화가 사용될 때, 스캐터링 피쳐들은 활성층을 통해 조면화된 표면 상부에 성막되는 상부 전극으로부터의 전류의 균일한 확산을 방해한다. 이에 따라, 조면화된 표면에 의해 제공되는 일부 이점이 감소된 광 생성 때문에 손실된다. 상부 전극이 미러이고 광이 기판 (41) 을 통해 추출되는 경우, 조면화된 p 콘택층은 p 콘택층 상부에 성막된 일반적으로 금속층인 미러에서 열악한 반사를 유도한다. 또한, p 콘택 또는 p 클래드층을 조면화하기 위해 필요한 단계들이 제거되어 제조 비용을 더욱 감소시킨다.
상술한 본 발명의 실시형태들은, 피트되고, 또한 활성층 및 p 클래드층을 제공하기 위해 코팅된 기판으로서 작용하는 n 클래드층을 필요로 한다. 본 발명의 일 양태에 있어서, 피트된 기판은, GaN 층들이 성막되는 사파이어 기판과 GaN층들 사이의 격자 상수의 차이로부터 야기되는 n-GaN 층들에서의 변위를 사용함으로써 생성된다.
이제 도 4a를 참조하는데, 도 4a는 상술한 n 클래드층을 통한 GaN 층들의 일 부분의 단면도이다. GaN 층들은 격자 상수가 GaN 층들과 상이한 사파이어 기판 (41) 상에 성막된다. 격자 상수의 차이는 층들이 성막되는 것과 같은 다양한 층들을 통해 전파하는 변위들을 일으킨다. 예시적인 변위는 51로 표시된다. 이러한 변위의 밀도는 일반적으로 사파이어 기판 상에 성막된 GaN LED에서 107 내지 1010/㎠ 이다. 본 발명은 이 변위들을 사용하여 n 클래드층 (43) 의 표면 내부에 피트 (52)와 같은 피트들을 선택적으로 형성한다.
이제 도 4b 를 참조하는데, 도 4b는 n 클래드층의 성장 동안 n 클래드층 (62) 내의 피트 (61) 의 확대 단면도이다. 성장 페이즈 동안, 화살표 64로 나타낸 바와 같이 층 (62) 의 결정 패시트에 재료가 부가된다. 피트 (61) 는 패시트 (63) 이외에도 노출되는 부가 패시트들을 야기한다. 상이한 패시트들의 성장 레이트는 성장 조건들에 의해 조절될 수 있다. 상이한 패시트들의 성장 레이트는, 피트 내에 노출된 패시트들 (65) 의 성장 레이트가 패시트 (63) 의 성장 레이트보다 크거나 작게 되도록, 성장 조건들에 의해 조절될 수 있다. 패시트들 (65) 의 성장 레이트가 패시트 (63) 보다 작게 되도록 조절함으로서, 별도의 식각 단계를 필요로 하지 않거나 성장 챔버로부터 기판을 제거하지 않으면서 피트의 크기가 증가될 수 있다.
일 실시형태에 있어서, LED 층들의 평면 표면은 GaN 결정의 c-평면에 대응한다. LED의 메인층들 (즉, InGaN/GaN 활성영역, p-AlGaN 전자 블로킹층, 및 p GaN 콘택층) 에 대한 성장 조건들이 조절되어, 재료들이 성막될 때 표면을 평활하게 하기 위해 이러한 재료들의 자연적 기질이 억제되도록 표면 이동도를 억제할 수 있다. 예를 들어, InGaN/GaN 활성영역에 있어서, GaN 배리어층들은, 패시트 상의 성장 레이트를 최소화하는 Ⅴ/Ⅲ 비율, 성장 레이트 및 성장 온도의 조합을 사용하여 성장될 수 있다. 이는 층이 성장될 때 피트의 직경을 지속적으로 증가하게 하며, 그 이유는 c 평면 성장 레이트가 패시트 성장 레이트보다 훨씬 높기 때문이다. 이 3 개의 파라미터들 각각은 성장 표면 상의 원자들의 표면 이동도에 강한 영향을 미치고, 이에 따라 층이 성장될 때 피트 크기를 증가시키도록 조정될 수 있다. 유사하게, 이 3 개의 파라미터들은, 재료로 피트들을 채우는 것과는 대조적으로, 이 층들이 성막될 때 피트에 대해 크기를 지속적으로 증가시키기 위해서 pAlGaN 및 pGaN 층들에 대해서도 마찬가지로 최적화될 수 있다.
또한, 피트들은 패시트 (63) 보다 큰 레이트로 패시트들 (65) 을 식각하는 에천트를 사용함으로써 생성될 수 있다. 예를 들어, 식각 동작은, n 클래드층의 성장이 완료된 후, 성장 챔버 내부로 H2를 도입함으로써 동일한 성장 챔버 내에서 달성될 수 있다. 성장 조건은, NH3 및 H2 를 함유하는 분위기를 사용하여 950℃ 이상의 성장 온도를 사용함으로써 패시트의 식각을 강화하도록 설정될 수 있다. 임의의 Ⅲ 족 재료들의 부재 시, 상기 분위기는 c 평면 재료보다 훨씬 높은 레이트로 패시트를 식각하게 된다. 시간이 경과함에 따라, 피트들은, 패시트들과 c-평면 재료 사이의 식각 레이트 차이로 인해 오픈 업 되게 된다.
또한, 피트들은 c-평면에 대한 결정 패시트를 우선적으로 식각하는 용액을 사용하여 화학적으로 식각된다. 화학적 식각을 위해, 용융된 KOH가 패시트들을 식각하는데 사용될 수 있다. 또한, 뜨거운 H2SO4:H3PO4 용액이 250℃ 초과의 온도에서 재료를 식각하는데 사용될 수 있다.
도 3을 참조하면, n 클래드층 (43) 에 피트들이 식각되면, 활성층 및 p 클래드층들이 성막된다. 그 후, p 전극 (46) 이 p 클래드층 상부에 성막된다. 광이 LED의 상부 표면으로부터 추출되는 실시형태들에 있어서, 전극 (46) 은 ITO와 같은 투명 전극이다. 피트들은 활성층에서 정상적으로 트랩되는 광을 재지향시키는 피쳐들을 활성층에 야기시켜, 그 외 트랩된 광이 주변 층들로 재지향시키도록 하는 것을 주시해야 한다. 또한, 피트들은 무작위로 분포되며, 이에 따라, 활성층에서 또는 p 전극 (46) 과 하부층들 중 임의의 층 사이에서 트랩된 광은, 그 후 그 광이 피트들 상의 층들에 의해 "프로세싱" 될 수 있는 위치로 재지향되며, 그 후, 그 광의 일부가 회복된다. 이에 따라, 본 발명은 종래의 광 회복 메커니즘을 제공할 뿐만 아니라 그 외 활성층에 트랩되는 광의 일탈을 허용하는 것을 또한 제공한다.
바람직하게, n 클래드층의 피트들은 대략 활성층에서 생성되는 광의 파장 이상의 치수들을 갖는다. 이것은 피트들에서 광이 스캐터링되거나 그렇지 않으면 재지향되는 것을 보장한다. 피트들이 광의 파장보다 훨씬 작다면, 광이 스캐터링되는 효율은 현저하게 감소된다. 또한, 피트들은, ITO와 p 클래드층 사이의 계면에서 반사된 광이 피트 상에 형성되는 ITO의 표면 부분을 통해 일탈하도록, ITO 층의 상부 표면이 피트 내로 연장하는 것을 보장하기에 충분한 깊이를 갖는 것이 바람직하다.
상술한 본 발명의 실시형태는 n 클래드층과 하부층들에서의 변위들을 사용하여 피트들의 식각을 가이드한다. 그러나, 피트들이 종래의 리소그라피 지향 식각에 의해 생성되는 실시형태들이 또한 구성될 수 있다. 이제 도 5를 참조하는데, 도 5는 본 발명에 따른 LED의 다른 실시형태의 단면도이다. LED (50) 는 리소그라피로 생성된 "피트들" (57) 을 사용한다. 이러한 실시형태들에 있어서, 리소그라피 맵은 n 클래드층 (43) 이 성막된 후 그 위에 생성된다. 마스크는 하부에 배치되는 n 클래드층을 노출시키는 홀들을 포함한다. 그 후, 노출된 재료가 식각되어 피트들을 제공한다. 식각 후, 마스크는 제거되고, 웨이퍼는 성장 챔버로 리턴되며, 성장 챔버에서 활성층 (54), 클래드층 (55) 및 상부 전극 (56) 이 성막된다. 리소그라피에 의해 생성된 피트들은 피트들의 패턴 및 밀도가 보다 정확하게 제어되게 하지만, 이러한 장점은 부가적인 마스크 단계들의 비용으로 제공된다.
다시 도 3을 참조한다. LED (40) 의 표면은 피트들에 의해 방해되는 평면 영역들 (48) 을 갖는 것으로서 시인될 수 있다. 임계 각도보다 작은 각도들로 이 평면 영역들을 스트라이크하는 광은, 기판 (41) 을 향해 LED로 다시 반사되게 된다. 이 광은 LED 내의 경계층들 중 하나에서 LED (40) 의 표면 쪽으로 다시 반사되게 된다. 피트들 사이의 피트가 아닌 영역들 (48) 은 충분히 작은 것이 바람직하여, 피트가 아닌 영역들에서 평면 표면으로부터 반사되는 광이, 다른 평면 표면들 중 하나로부터 그 동일한 피트가 아닌 영역으로의 후속 반사로 리턴하지 않게 되는 것을 보장한다. 즉, 이 반사된 광은 피트들 중 하나와 직면하지 않으면서 다수의 반사들에 대해 피트가 아닌 영역 내에서 트랩되지 않아야 한다. 이러한 조건을 충족하기 위해 필요한 피트들의 최소 밀도는 LED의 두께에 의존한다. LED 두께가 두꺼울수록 필요한 피트들의 밀도는 더 낮다.
또한, LED에 트랩된 광의 양은 LED의 피트들의 밀도에 의존한다. 피트들의 밀도가 증가함에 따라, 광 추출 효율도 또한 증가하지만, 피트들의 밀도를 증가시킴으로써 획득된 개선은, 피트들의 밀도가 일부 소정 레벨에 도달하면 감소한다. 피트들의 밀도가 증가됨에 따라, LED로부터 추출되기 전에 광이 이동하여야 하는 재료의 흡수량은 감소한다. LED를 일탈하는 광의 양에 비해 흡수가 작게 되면, 추가 개선들은 덜 중요하다. 게다가, 피트들은 광 출력을 감소시킬 수 있는데, 그 이유는 피트된 영역들에서의 활성층이 평면 영역들 아래 놓인 활성층의 부분들로서 동일한 효율을 갖는 광을 생성할 수 없을 수도 있기 때문이다. 따라서, 피트들의 밀도는 LED 구조 내에서 흡수된 광의 양이 일부 미리 결정된 값보다 작도록 설정하는 것이 바람직하다. 실제로, 107 내지 1010 피트들/㎠ 범위의 피트 밀도가 충분하다.
LED 층들의 변위들을 사용하는 LED들에 있어서의 피트들의 밀도는, 층들이 성막된 기판을 선택함으로써 그리고 이들 층들이 성막되는 임의의 버퍼층들과 n 형 층들의 성막 동안 성장 조건들을 변화시킴으로써 제어될 수 있다. 변위들의 밀도는, n형 층들보다 큰 부정합 격자 상수를 갖는 기판을 선택함으로써 그리고/또는 n 클래드층을 성막하기 전에 기판 상에 성막되는 버퍼층들의 성장 조건들을 조정함으로써 증가될 수 있다. 상술한 사파이어 기판 이외에, SiC 기판, AlN 기판 및 실리콘 기판이 상이한 부정합 정도를 제공하기 위해 사용될 수 있다.
일반적으로, 하나 이상의 재료의 층들은 n 클래드층으로 전파하는 변위들의 수를 감소시키는 조건하에서 기판 상에 성막된다. 부가적으로, 버퍼층 상에 성막된 층의 성장 조건을 변경하는 것은 변위들의 밀도도 또한 변경한다. Ⅴ/Ⅲ 비율, 온도 및 성장 레이트와 같은 성장 파라미터들은, 구조의 초기 층들에서 변화된다면, 모두 변위 밀도들에 상당한 영향들을 미친다. 통상적으로, 이 파라미터들은 변위들의 밀도를 감소시키기 위해 선택되지만, 본 발명은 변위들의 레벨을 증가시키기 위해 이 파라미터들을 사용한다.
일반적으로, 최적 밀도는 LED 층들의 두께에 또한 의존하게 된다. 임계 각도보다 큰 각도로 LED의 상부 표면으로부터 반사되고 피트를 놓치게 되는 광은, 일반적으로, 활성층을 통과하고 활성층 아래의 층 경계들 중 하나로부터 반사된다. 그 후, 이 광은 상부 표면으로 리턴하고 다시 반사된다. 이에 따라, 경로 길이는 LED 층들의 두께에 의존할 뿐만 아니라 피트들의 밀도에 의존한다.
상술한 본 발명의 실시형태들은 다른 층 상부에 놓인 층들을 사용한다. 이 애플리케이션을 위하여, 제 2 층 위에 놓인 제 1 층은 제 2 층과 직접 접촉할 수도 있고 또는 접촉하지 않을 수도 있음을 알 수 있다. 유사하게, 상술한 실시형태들은 투명한 재료의 층들을 사용한다. 이 애플리케이션을 위하여, 층이 90% 초과의 투과도를 갖는 활성층에서 생성된 파장의 광을 투과한다면, 층은 투명한 것으로서 정의된다. 미러 층은 90% 초과의 반사율을 갖는 활성층에 의해 생성된 파장의 광을 반사하는 층이 되도록 정의된다.
상술한 실시형태들은 GaN 계 재료들을 사용한다. 이러한 논의를 위해, GaN 계 재료들은 GaN, InN 및 AlN 의 모든 합금 조성물들이 되도록 정의된다. 그러나, 다른 재료 시스템들 및 기판들을 사용하는 실시형태들은 본 발명의 교시들에 따라 또한 구성될 수 있다. 본 발명은, 특히 사파이어 기판들 상의 GaN 계 LED들에 매우 적합한데, 그 이유는 GaN계 재료들이 특히 높은 굴절률을 나타내고, 이에 따라, 이러한 유형의 LED에서 광 트랩핑과 연관된 문제들이 특히 심각하다.
상술한 본 발명의 실시형태들은 n 클래드층의 "피트들"을 참조한다. 이러한 논의를 위해, 피트는 표면 내의 공동이도록 정의된다. 피트들은 하부에 놓인 서브층들 중 적어도 하나에 전류를 제공하도록 활성층의 제 1 서브층보다 큰 깊이를 가져야 한다. 상술한 실시형태들에 있어서, 피트들은 서브층들의 스택을 통해 연장하지만, 중간 깊이들의 피트들은 여전히 개선들을 제공하게 된다.
본 발명은 n형 클래드층이 기판 상에 먼저 성막되는 실시형태들에 대해 설명되었다. 이러한 실시형태들은 기판 상에 p 클래드층을 성막한 후 활성층 및 n 클래드층의 성막과 관련된 기술적 문제들 때문에 현재 바람직하다. 그러나, 본 발명은, 이러한 기술적 문제들이 특정 애플리케이션에 대해 결정적이지 않다면, p 클래드층이 먼저 성막되는 LED를 생성하기 위해 사용될 수 있음을 알 수 있다.
상술한 실시형태들은 다양한 층들의 "상부" 및 "저부" 표면에 관해 설명된다. 일반적으로, 층들은 논의를 단순화하기 위해 저부 표면에서 상부 표면까지 성장된다. 그러나, 이것들은 단지 편리한 표시들이고 어스 (Earth) 에 대해 임의의 특정 배향을 요구하는 것으로서 취급되지 않음을 알아야 한다.
상술한 본 발명의 실시형태들은 본 발명의 다양한 양태들을 설명하기 위해 제공된다. 그러나, 상이한 특정 실시형태들에서 보여지는 본 발명의 상이한 양태들은 본 발명의 다른 실시형태들을 제공하기 위해 결합될 수 있음을 알아야 한다. 또한, 본 발명에 대한 다양한 변경들은 상기 설명 및 첨부 도면들로부터 당업자에게 자명하게 된다. 따라서, 본 발명은 다음의 청구항들의 범위에 의해서만 한정되지 않는 것이다.

Claims (18)

  1. 상부 표면 및 저부 표면을 갖는 제 1 층으로서, 상기 상부 표면은 제 1 도전형의 제 1 재료를 포함하고 또한 실질적으로 평면의 표면에 복수의 피트 (pit) 들을 포함하는, 상기 제 1 층;
    상기 제 1 층의 상부 표면 위에 배치되고 상기 상부 표면에 정합하는 활성층으로서, 상기 활성층은 그 내부에서 홀들 및 전자들이 재결합할 때 파장에 의해 특징화되는 광을 생성하는, 상기 활성층; 및
    제 2 도전형의 제 2 재료를 포함하는 제 2 층으로서, 상기 제 2 층은 상부 표면 및 저부 표면을 포함하고, 상기 저부 표면은 상기 활성층 위에 배치되고 상기 활성층에 정합하며, 상기 상부 표면은 그 내부에 상기 피트들로 연장하는 오목부 (depression) 들을 갖는, 상기 제 2 층을 포함하는, 디바이스.
  2. 제 1 항에 있어서,
    상기 피트들은 상기 활성층에 의해 생성된 상기 광의 파장보다 더 큰 치수를 갖는, 디바이스.
  3. 제 1 항에 있어서,
    상부 표면 및 저부 표면을 갖는 도전성 재료의 층을 더 포함하고,
    상기 도전성 재료의 층의 상부 표면은 상기 제 2 층의 상부 표면 위에 배치되고, 상기 제 2 층의 상부 표면에 정합하는, 디바이스.
  4. 제 3 항에 있어서,
    상기 도전성 재료의 층은 상기 활성층에 생성된 상기 광에 대해 투과성인, 디바이스.
  5. 제 4 항에 있어서,
    상기 도전성 재료의 층의 상부 표면은 상기 피트들 내부로 연장하는, 디바이스.
  6. 제 1 항에 있어서,
    상부에 상기 제 1 층이 구성되는 기판을 더 포함하고,
    상기 기판은 상기 제 1 재료의 격자 상수와는 충분히 상이한 격자 상수를 가져서 상기 제 1 층에 변위들을 일으키며, 상기 제 2 층의 저부 표면이 상기 기판 위에 배치되는, 디바이스.
  7. 제 6 항에 있어서,
    상기 기판은, 사파이어, SiC, 실리콘, AlN 으로 이루어지는 그룹으로부터 선택되고, 상기 제 1 재료는 GaN 계 재료들로부터의 재료를 포함하는, 디바이스.
  8. 제 6 항에 있어서,
    상기 변위들은 ㎠ 당 107 개의 변위들을 초과하는 밀도로 존재하는, 디바이스.
  9. 제 2 항에 있어서,
    상기 도전성 재료의 상부 층은 상기 피트들 사이에서 실질적으로 평면인, 디바이스.
  10. 상부 표면 및 저부 표면을 갖는 기판을 제공하는 단계;
    상기 기판 상에 제 1 도전형의 제 1 층을 성막하는 단계;
    상기 제 1 층의 노출된 표면에 피트들을 생성하는 단계;
    상기 제 1 층 상에 활성층을 성막하는 단계로서, 상기 활성층은 그 내부에서 홀들과 전자들이 재결합할 때 광을 생성하는, 상기 활성층을 성막하는 단계; 및
    상기 활성층 상에 제 2 도전형의 제 2 층을 성막하는 단계로서, 상기 제 2 층은 상기 활성층에 인접한 저부 표면 및 상기 저부 표면 위에 배치되는 상부 표면을 갖고, 상기 상부 표면은 상기 피트들 내로 연장하는, 상기 제 2 층을 성막하는 단계를 포함하는, 발광 디바이스의 제조 방법.
  11. 제 10 항에 있어서,
    상기 피트들은 상기 활성층에 의해 생성되는 상기 광의 파장보다 큰 치수를 갖는, 발광 디바이스의 제조 방법.
  12. 제 10 항에 있어서,
    상기 제 2 층 위에 배치되는 도전성 재료의 층을 성막하는 단계를 더 포함하는, 발광 디바이스의 제조 방법.
  13. 제 12 항에 있어서,
    상기 도전성 재료의 층은 상기 활성층에 생성된 상기 광에 대해 투과성이고, 상기 도전성 재료의 층은 상기 제 2 층과 접촉하는 저부 표면 및 상기 피트들 내로 연장하는 상부 표면을 갖는, 발광 디바이스의 제조 방법.
  14. 제 10 항에 있어서,
    상기 제 1 층은, 제 1 재료의 격자 상수와는 충분히 상이한 격자 상수를 갖는 기판 상에 성막되어 상기 제 1 층 내에 변위들을 일으키며,
    상기 피트들은 상기 변위들에 의해 결정된 위치들에서 상기 제 1 층을 우선적으로 식각하는 에천트를 사용하여 상기 제 1 층을 식각함으로써 생성되는, 발광 디바이스의 제조 방법.
  15. 제 14 항에 있어서,
    상기 기판은 사파이어, SiC, 실리콘, AlN 으로 이루어지는 그룹으로부터 선택되고, 상기 제 1 재료는 GaN 계의 재료들로부터의 재료를 포함하는, 발광 디바이스의 제조 방법.
  16. 제 14 항에 있어서,
    상기 변위들은 ㎠ 당 107 개의 변위들을 초과하는 밀도로 존재하는, 발광 디바이스의 제조 방법.
  17. 제 10 항에 있어서,
    상기 피트들은 상기 제 1 층을 포토리소그라피 식각함으로써 생성되는, 발광 디바이스의 제조 방법.
  18. 제 14 항에 있어서,
    상기 제 1 층은 제 1 결정 패시트 상에 성막되고,
    상기 변위들은 제 2 결정 패시트를 노출시키며,
    상기 제 1 재료는 상기 제 1 결정 패시트 상의 성장이 상기 제 2 결정 패시트 상의 성장보다 빠른 조건 하에서 성막되는, 발광 디바이스의 제조 방법.
KR1020127004424A 2009-08-21 2010-07-08 조면화된 활성층 및 컨포멀 클래딩을 사용한 고휘도 ｌｅｄ KR20120048642A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/545,358 US8232568B2 (en) 2009-08-21 2009-08-21 High brightness LED utilizing a roughened active layer and conformal cladding
US12/545,358 2009-08-21

Publications (1)

Publication Number Publication Date
KR20120048642A true KR20120048642A (ko) 2012-05-15

Family

ID=42221962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127004424A KR20120048642A (ko) 2009-08-21 2010-07-08 조면화된 활성층 및 컨포멀 클래딩을 사용한 고휘도 ｌｅｄ

Country Status (13)

Country Link
US (1) US8232568B2 (ko)
EP (1) EP2467883A4 (ko)
JP (1) JP5649653B2 (ko)
KR (1) KR20120048642A (ko)
CN (1) CN102473801B (ko)
BR (1) BR112012003451B1 (ko)
CA (1) CA2769702A1 (ko)
MX (1) MX2012000756A (ko)
MY (1) MY156894A (ko)
RU (1) RU2552867C2 (ko)
SG (1) SG178018A1 (ko)
TW (1) TWI446585B (ko)
WO (1) WO2011022128A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010051286A1 (de) * 2010-11-12 2012-05-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
CN102487111B (zh) * 2010-12-04 2014-08-27 展晶科技(深圳)有限公司 半导体发光芯片制造方法
FR2969815B1 (fr) * 2010-12-27 2013-11-22 Soitec Silicon On Insulator Tech Procédé de fabrication d'un dispositif semi-conducteur
DE102011012925A1 (de) * 2011-03-03 2012-09-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
TW201240145A (en) * 2011-03-21 2012-10-01 Walsin Lihwa Corp Light emitting diode and method of manufacturing the same
CN103650175A (zh) * 2011-07-28 2014-03-19 三星电子株式会社 半导体发光器件及其制造方法
KR101804408B1 (ko) 2011-09-05 2017-12-04 엘지이노텍 주식회사 발광소자
JP5162016B1 (ja) * 2011-09-15 2013-03-13 株式会社東芝 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法
US8664679B2 (en) * 2011-09-29 2014-03-04 Toshiba Techno Center Inc. Light emitting devices having light coupling layers with recessed electrodes
KR20140104756A (ko) * 2013-02-21 2014-08-29 삼성전자주식회사 질화물 반도체 발광소자 및 그 제조방법
DE102013103602A1 (de) * 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu seiner Herstellung
DE102013103601A1 (de) 2013-04-10 2014-10-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
JP6010869B2 (ja) 2013-09-25 2016-10-19 豊田合成株式会社 Ｉｉｉ 族窒化物半導体発光素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2927661B2 (ja) * 1993-12-20 1999-07-28 シャープ株式会社 スーパールミネッセントダイオード素子およびその製造方法
JP2000174335A (ja) 1998-12-03 2000-06-23 Rohm Co Ltd ＧａＮ系化合物半導体発光素子の製造方法
JP2000286506A (ja) 1999-03-31 2000-10-13 Furukawa Electric Co Ltd:The ＧａＮ系発光素子
JP4595198B2 (ja) * 2000-12-15 2010-12-08 ソニー株式会社 半導体発光素子及び半導体発光素子の製造方法
US6984841B2 (en) * 2001-02-15 2006-01-10 Sharp Kabushiki Kaisha Nitride semiconductor light emitting element and production thereof
AUPR534201A0 (en) * 2001-05-30 2001-06-21 Unisearch Limited High efficiency silicon light emitting device
JP2003151910A (ja) 2001-11-16 2003-05-23 Mitsubishi Cable Ind Ltd ＧａＮ系半導体基材
US7446345B2 (en) * 2005-04-29 2008-11-04 Cree, Inc. Light emitting devices with active layers that extend into opened pits
KR100801219B1 (ko) * 2005-06-25 2008-02-11 (주)에피플러스 고휘도 발광 다이오드
US7560364B2 (en) * 2006-05-05 2009-07-14 Applied Materials, Inc. Dislocation-specific lateral epitaxial overgrowth to reduce dislocation density of nitride films
KR20090010284A (ko) 2007-07-23 2009-01-30 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101020961B1 (ko) * 2008-05-02 2011-03-09 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8390008B2 (en) * 2008-05-29 2013-03-05 Global Oled Technology Llc LED device structure to improve light output
RU83655U1 (ru) * 2008-06-26 2009-06-10 Общество с ограниченной ответственностью "Эпи-Тех" Светодиодная гетероструктура с множественными ingan/gan квантовыми ямами

Also Published As

Publication number Publication date
CA2769702A1 (en) 2011-02-24
EP2467883A2 (en) 2012-06-27
US20100133562A1 (en) 2010-06-03
TWI446585B (zh) 2014-07-21
CN102473801B (zh) 2016-04-27
MY156894A (en) 2016-04-15
TW201130160A (en) 2011-09-01
RU2552867C2 (ru) 2015-06-10
BR112012003451A2 (pt) 2020-10-20
US8232568B2 (en) 2012-07-31
BR112012003451B1 (pt) 2021-08-17
EP2467883A4 (en) 2014-06-18
JP5649653B2 (ja) 2015-01-07
WO2011022128A3 (en) 2011-04-14
SG178018A1 (en) 2012-03-29
RU2012108959A (ru) 2013-10-20
CN102473801A (zh) 2012-05-23
WO2011022128A2 (en) 2011-02-24
JP2013502722A (ja) 2013-01-24
MX2012000756A (es) 2012-06-01

Similar Documents

Publication Publication Date Title
KR20120048642A (ko) 조면화된 활성층 및 컨포멀 클래딩을 사용한 고휘도 ｌｅｄ
JP4824293B2 (ja) フォトニック結晶発光デバイス
JP5237286B2 (ja) フォトニック結晶により定められたアレイ状エミッタを含む発光デバイス
Han et al. Improvement of light extraction efficiency of flip-chip light-emitting diode by texturing the bottom side surface of sapphire substrate
US8395167B2 (en) External light efficiency of light emitting diodes
TWI344222B (en) Gan based led with improved light extraction efficiency and method for making the same
US20050230699A1 (en) Light-emitting device with improved optical efficiency
TW200423421A (en) Improved LED efficiency using photonic crystal structure
KR20070088145A (ko) 발광 다이오드 및 그 제조방법
KR20070081184A (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR20100095134A (ko) 발광소자 및 그 제조방법
KR20100050430A (ko) 미세 패턴을 갖는 발광장치
US20150349208A1 (en) Light emitting device and method for fabricating the same
JP2005244201A (ja) 半導体発光素子及びその製造方法
CN112447893B (zh) 发光二极管及其制作方法
JP2012028773A (ja) 半導体発光素子及びその製造方法
TWI593137B (zh) 具有異質材料結構之發光元件及其製造方法
KR100969160B1 (ko) 발광소자 및 그 제조방법
CN109037267B (zh) 金属光子晶体耦合增强nano-LED阵列及制造方法
JP2007250714A (ja) 発光素子
KR20060032167A (ko) 질화갈륨계 반도체 발광소자
TWI786276B (zh) 發光元件之製造方法
KR101138973B1 (ko) 발광 소자 및 이의 제조 방법
CN112968085A (zh) 一种外延片的制作方法、芯片的制作方法及芯片
KR20090080929A (ko) 질화갈륨계 반도체 발광소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal