KR20120031582A - 스프레이 방식을 이용한 박막트랜지스터 및 전자회로를 제조하는 방법 - Google Patents

스프레이 방식을 이용한 박막트랜지스터 및 전자회로를 제조하는 방법 Download PDF

Info

Publication number
KR20120031582A
KR20120031582A KR1020100093038A KR20100093038A KR20120031582A KR 20120031582 A KR20120031582 A KR 20120031582A KR 1020100093038 A KR1020100093038 A KR 1020100093038A KR 20100093038 A KR20100093038 A KR 20100093038A KR 20120031582 A KR20120031582 A KR 20120031582A
Authority
KR
South Korea
Prior art keywords
substrate
derivatives
thin film
roll
tft
Prior art date
Application number
KR1020100093038A
Other languages
English (en)
Other versions
KR101172187B1 (ko
Inventor
노용영
백강준
김동유
김동윤
Original Assignee
한밭대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한밭대학교 산학협력단 filed Critical 한밭대학교 산학협력단
Priority to KR1020100093038A priority Critical patent/KR101172187B1/ko
Priority to PCT/KR2010/006879 priority patent/WO2012043912A1/ko
Publication of KR20120031582A publication Critical patent/KR20120031582A/ko
Application granted granted Critical
Publication of KR101172187B1 publication Critical patent/KR101172187B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막트랜지스터의 제조방법에 및 이를 포함한 전자 회로의 제조 방법에 관한 것으로써, 기판을 준비하는 단계와;
상기 기판에 도포될 용액을 제조하는 단계와;
상기 제조된 용액을 스프레이 장치를 통해서 기판에 도포하는 단계와;
상기 도포단계가 종료된 후 열처리를 수행하여 잔존하는 용매를 증발시키는 단계로 구성되는 것을 특징으로 한 스프레이 인쇄방식을 통한 박막트랜지스터(TFT)를 제조하는 방법으로 구성된다.
본 발명에 의하면 대면적의 TFT를 매우 저렴하고 간편한 공정을 통해 도포할 수 있는 효과가 있다.

Description

스프레이 방식을 이용한 박막트랜지스터 및 전자회로를 제조하는 방법{Fabrication of thin film transistor and integrated circuits by spray printing method}
본 발명은 박막트랜지스터의 제조방법 및 이를 포함한 전자회로의 제조 방법에 관한 것으로써, 보다 상세하게는 스프레이 방식을 통해서 코팅된 반도체층, 절연체층, 전도성 전극층을 형성하고 이를 적층하여 탑 게이트 형태나 버텀 게이트 형태의 박막트랜지스터와 이를 포함한 전자회로를 제조하는 방법에 관한 것이다.
최근 박막트랜지스터(이하 TFT)를 용액상태의 저온공정으로 제조하고자 하는 연구가 활발히 진행되고 있다. 이러한 제조방법의 가장 큰 장점은 기존의 진공장치를 기반으로 전자기능성 박막을 형성했던 공정에 비해 상대적으로 저렴한 제조비용으로 박막을 제조할 수 있다는 점이다. 상기 용액공정으로 제조된 TFT를 차세대 플렉서블 디스플레이의 구동소자나 바코드를 대체하는 개별물품단위 인식용 초저가 RFID 태그의 로직회로 등으로 활용하기 위해 많은 연구가 진행되고 있다. 뿐만 아니라 이렇게 제조된 TFT는 고분자 기판위에 구현되는 다양한 플렉서블 전자소자에 적용될 수 있다.
기존 공정으로 TFT를 제조할 때, 전극 또는 배선 등을 형성하는 공정에 있어서, 포토리소그래피법이 주로 사용되고 있다. 이 포토리소그래피법은 스퍼터법, 도금, 또는 ＣＶＤ법과 같이 기존 성막법에 의해 도전막을 형성한 후, 기판상에 감광재를 도포하고, 광을 조사하여 현상한 후, 레지스트 패턴에 따라 도전막을 에칭함으로써, 기능 박막의 전극 또는 배선패턴을 형성하는 단계를 거친다. 상기 포토리소그래피법은 박막의 형성, 패터닝, 성막 처리 및 에칭 처리시에 진공장치 등의 대대적인 설비와 복잡한 공정을 필요로 한다. 또한 재료 사용 효율이 수 % 정도에 지나지 않아 공정이 종료되면 재사용이 불가하고 폐기할 수 밖에 없으므로 제조 코스트가 높고 불필요한 화학폐기물을 다량 발생시킬 수 있다.
한편 액체 토출 헤드로부터 액체 재료를 액체 방울 상태로 토출하는 액체 방울 토출법(이른바, 잉크젯법)을 이용하여, 기판상에 전극 패턴 또는 배선 패턴(박막 패턴)을 형성하는 방법이 제안되어 있다. 이에 대한 문헌으로는 일본공개특허 2003-317945호를 들 수 있는 데, 여기서는 금속 미립자 등의 도전성 미립자 또는 그 전구체(前駒體)를 분산시킨 기능액인 박막 패턴용 잉크를 기판에 직접 패턴 도포하고, 그 후 열처리나 레이저 조사를 행하여 박막의 도전막 패턴으로 변환한다. 이 방법에 의하면, 종래의 복잡한 성막 처리, 포토리소그래피, 및 에칭 공정이 불필요해져, 프로세스가 큰 폭으로 간단하게 되는 동시에, 원재료의 사용량도 적고 생산성의 향상이라는 장점이 있다.
상기한 잉크젯 인쇄공정은 매우 작은 크기의 노즐을 통해서 극소량의 잉크만 원하는 부분에 도포시켜서 박막을 제조하는 방법으로 잉크를 원하는 부분에만 도포하기 때문에 다른 인쇄공정에 비해 화학적인 폐기물 및 부산물의 생성 및 값비싼 잉크의 사용량을 최소화 할 수 있는 장점이 있다.
그러나 상기 잉크젯 공정은 인쇄속도가 상대적으로 늦으며 원하는 곳에 잉크를 토출하기 위해 잉크젯 헤드와 기판의 정확한 정렬을 위해서 비교적 장시간이 필요하여 고속의 롤-투-롤(roll to roll)기반 연속공정이 적용되기에는 문제점이 있으며 비교적 고가의 장비가 있어야만 보다 높은 해상도의 패터닝 정밀도를 구현할 수 있다는 단점이 있다.
상기한 TFT가 초저가 RFID 태그에 적용되기 위해서는 소자의 단위당 제조 단가가 10원 이하로 유지되어야만 실제응용이 가능한데, 기존 실리콘 소자를 사용하여 RFID 태그를 제조할 경우 포토리소그라피나 각종 진공증착공정을 거쳐야 하기 때문에 제조원가가 너무 많이 소요되는 단점이 있다.
상기한 문제점을 해결하고자 본 발명에서는 매우 값싸게 대면적을 도포 가능한 스프레이 인쇄방법을 통해서 박막트랜지스터 및 전자회로를 제조하는 방법을 제공하고자 한다.
상기한 용액공정으로 TFT를 제조하면 다양한 인쇄공정을 통해서 박막의 패터닝이 가능하다. 또한 이를 연속공정 (roll-to-roll)으로 구현하면 고속으로 소자의 제조가 가능하기 때문에 제조원가를 획기적으로 절감시켜 10원이하의 초저가에 소자를 제작할 수 있다.
일본공개특허 2003-317945호
없슴.
그러므로 본 발명은 비교적 저렴한 가격으로 스프레이 인쇄법을 통해서 패터닝이 가능한 전자기능성 박막을 대면적으로 도포하고 이를 통해서 대면적의 TFT 및 전자회로를 제조할 수 있는 방법을 제공하는 것을 주된 목적으로 한다.
또한 본 발명에서는 스프레이 코팅방법을 롤-투-롤(roll-to-roll) 기반 연속공정과 결합하여 고속으로 진행하는 플라스틱 기판에 전자기능성 박막으로 대면적으로 도포하고 이를 통해 TFT 및 전자회로를 제조할 수 있는 방법을 제공하는 것을 또 다른 목적으로 한다.
상기한 발명의 목적을 달성하기 위하여 강구된 과제의 해결 수단은 하기와 같다.
기판을 준비하는 단계와;
상기 기판에 도포될 용액을 제조하는 단계와;
상기 용액을 스프레이 장치를 통해서 기판에 도포하는 단계와;
상기 도포단계가 종료된 후 열처리를 수행하여 잔존하는 용매를 증발시키는 단계.
또한 본 발명은 상기한 발명의 목적을 보다 구체적으로 달성하기 위하여
기판을 준비하는 단계와;
상기 기판에 도포될 용액을 제조하는 단계와;
기판상의 소스/드레인 전극 등 패터닝이 필요한 부분에 새도우 마스크(shadow mask)를 위치시키는 단계와;
상기 용액을 스프레이 장치를 통해서 기판에 도포하는 단계와;
상기 도포단계가 종료된 후 열처리를 수행하여 잔존하는 용매를 증발시키는 단계를 통해 TFT를 제조하는 단계로 구성될 수도 있다.
또한 본 발명은
기재부(substrate)의 상부에 기판을 위치시키는 단계와;
상기 기재부의 양 끝단을 권취롤 및 권출롤에 연결시키는 단계와;
롤러를 이용하여 상기 권취롤 및 권출롤에 연결된 기재부의 장력과 속도를 일정하게 유지하면서 연속적으로 이동시키는 단계와;
상기 연속적으로 이동되는 기재부의 상부에 위치한 기판에 스프레이 코팅부로부터 코팅액을 분사하는 단계;로 구성된 것을 특징으로 한 롤-투-롤(roll-to-roll) 코팅법에 의한 TFT를 연속적으로 제조하는 방법을 제공한다.
본 발명은 매우 저렴한 공정을 통해 대면적의 TFT를 도포할 수 있는 효과가 있다.
도 1은 스프레이 인쇄방식을 통해서 제공된 기판위에 반도체 잉크를 도포하여 TFT를 제조하는 모식도이다.
도 2는 스프레이 인쇄를 미리 패턴이 형성되어 있는 새도우 마스크(shadow mask) 위에 도포하여 오픈되어 있는 부분에만 용액을 도포하여 패턴을 형성하는 방법을 나타내는 모식도이다.
도 3는 버텀 게이트 형 TFT의 모식도이다.
도 4은 탑 게이트 형 TFT의 모식도이다.
도 5는 스프레이 코팅을 통해서 형성된 소스/드레인 전극위에 스프레이 코팅을 통해서 도포된 다양한 유기반도체 박막의 광학현미경 이미지이다.
도 6는 스프레이 인쇄방식을 통해서 제조된 P-Channel 팁스 펜타센 유기박막트랜지스터의 전이곡선을 나타낸다.
도 7은 스프레이 인쇄방식을 통해서 제조된 N-Channel 다이시아노 페닐렌 다이카복실 이미드의 전이곡선을 나타낸다.
도 8은 스프레이 인쇄방식을 통해서 P-Channel 과 N-channel 이 각각 패터닝된 시모스형 인버터 모식도이다.
도 9은 스프레이 인쇄방식을 통해서 P-Channel 팁스 펜타센 과 N-channel 다이시아노 페닐렌 다이카복실 이미드로 제조된 시모스형 인버터의 출력곡선을 나타낸다.
도 10는 스프레이 인쇄방식을 통해서 P-Channel 팁스 펜타센과 N-channel 다이시아노 페닐렌 다이카복실 이미드로 제조된 시모스형 인풋 전압에 따른 이득곡선을 나타낸다.
도 11은 롤-투-롤 스프레이 인쇄법을 통한 박막트랜지스터 제조공정 모식도를 나타낸다.
이하 도면과 실시예를 참고하여 본 발명을 더욱 상세히 설명한다.
도 1은 스프레이 인쇄방식을 통해서 제공된 기판위에 반도체 잉크를 도포하여 TFT를 제조하는 모식도이다.
도 2는 스프레이 인쇄를 미리 패턴이 형성되어 있는 새도우 마스크(shadow mask) 위에 도포하여 오픈되어 있는 부분에만 용액을 도포하여 패턴을 형성하는 방법을 나타내는 모식도이다.
도시된 바와 같이 본 발명은 스프레이 코팅부로부터 기판상으로 용액을 분사하여 TFT를 제조하는 방법에 관한 것이다. 상기한 스프레이 코팅방법은 롤-투-롤 방식의 연속공정에도 적용이 가능하다.
도 3는 버텀 게이트 형 TFT의 모식도이다.
도 4은 탑 게이트 형 TFT의 모식도이다.
도 5는 스프레이 코팅을 통해서 형성된 소스/드레인 전극위에 스프레이 코팅을 통해서 도포된 다양한 유기반도체 박막의 광학현미경 이미지이다.
스프레이 방식을 통해서 박막트랜지스터를 제조하기 위해서는 우선 TFT를 제조하고자 하는 기판을 준비해야 한다. 사용 가능한 기판으로는 n-형이나 p-형으로 도핑된 실리콘 웨이퍼, 유리기판, 폴리에테르술폰 (polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드 (polyetherimide), 폴리이미드 (polyimide), 폴리에틸렌 테레프탈레이드 (polyethyeleneterepthalate), 폴리에틸렌 나프탈렌 (polyethylene naphthalate) 로 이루어진 그룹으로부터 선택되는 플라스틱 필름과 인듐틴옥사이드 (indium tin oxide) 가 코팅된 유리기판 및 플라스틱 필름을 포함되나, 이에 한정되지 않는다. 원하는 재료를 용매에 적당한 농도로 용해시킨 후 스프레이 장치를 통해서 상기한 기판에 도포하고 열처리를 통해서 용매를 증발시켜서 고체상태의 박막을 제조한다.
박막트랜지스터의 소스/드레인 전극 등 패터닝이 필요한 부분에는 원하는 패턴이 형성된 새도우 마스크(shadow mask)를 기판위에 위치하고 스프레이 장치를 통해서 용액을 분사하고 열처리를 통해서 원하는 패턴을 지닌 박막을 제조한다.
본 발명에서 사용되는 유기반도체 코팅액은 폴리티오펜 (polythiophene)과 그 유도체, 폴리 싸이아노 티오펜 (thieno thiophene) 과 그 유도체, TIPS 펜타센 (triisopropylsilyl pentacene) 과 그 유도체, 펜타센 프리커서 (pentacene precursor)와 그 유도체, 알파-6-티오펜 과 그 유도체, 폴리 플루오렌 (polyfluorene)과 그 유도체, 펜타센 (pentacene), 테트라센 (tetracene), 안트라센 (anthracene), 페릴렌 (perylene) 및 그 유도체, 루브렌 (rubrene) 및 그 유도체, 코로렌 (coronene)과 그 유도체, 페닐렌 테트라카르복실릭디이미드 (perylene tetracarboxylic diimide) 및 그 유도체, 폴리파라페닐렌 비닐렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않는 프탈로시아닌 및 이들의 유도체, 나프탈렌 테트라 카르복시산 디이미드 및 이들의 유도체, 폴리 페닐렌 테트라카르복실릭디이미드-폴리티오펜 공중합체와 그 유도체 (poly (perylene tetracarboxylic diimide)-co-(thiophene)) 등이 사용될 수 있으나 반드시 이에 한정되지 않는다.
본 발명에서 사용되는 금속산화물 코팅은 징크, 인듐, 갈륨, 틴 등으로 혼합된 옥사이트 산화물로부터 선택된다. 보다 구체적으로 징크 옥사이드, 인듐틴 옥사이드, 틴 옥사이드, 징크틴 옥사이드, 인듐 갈륨 징크 옥사이드 산화물 등을 들 수 있다. 그러나 반드시 이에 한정되는 것은 아니다. 상기한 금속산화물 잉크를 스프레이 법을 통해서 박막을 형성하고 이를 100 - 600℃ 사이에서 열처리하여 원하는 반도체 물성을 얻는다.
본 발명에서는 게이트 절연막을 형성하기 위해서 절연층으로 사용되는 재료를 용매에 완전 용해하여 고분자 절연용액을 제조한다. 상기 게이트 절연막은 용액공정이 가능한 유기절연막 또는 무기절연막의 단일막 또는 다층막으로 구성되거나 유-무기 하이브리드 막으로 구성된다. 상기 무기절연막으로는 용액공정으로 형성 가능한 Al2O3, Ta2O5, BST, PZT 등 나노입자가 분산된 용액을 사용하며 이중에서 선택되는 어느 하나 또는 다수개를 사용한다. 상기 유기절연막으로는 폴리메타아크릴레이트(PMMA, polymethylmethacrylate), 폴리스타이렌(PS, polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자이리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene) 중에서 선택되는 어느 하나 또는 다수개를 사용한다.
용액상태로 제조된 게이트 절연막 형성용 절연체 용액을 스프레이 인쇄법을 통해서 기 형성된 유기반도체 박막위에 절연막의 기능을 충분히 발휘할 수 있는 적당한 두께로 도포하고 사용된 용매를 완전히 증발시키기 위해서 용매의 끊은 점 이상으로 10분 이상 가열하여 게이트 절연막을 형성한다. 또한 고분자 전해질 기반의 젤 형태의 재료를 스프레이 코팅을 통해서 게이트 절연막으로 사용하기도 한다. 이때는 게이트 절연막이 젤 상태로 존재하며 게이트 전극의 형성 없이도 게이트 절연막과 게이트 전극의 두 가지 역할을 모두 수행할 수 있다.
마지막으로 게이트 전극을 형성하기 위해서 상기한 소스/드레인 전극을 형성하기 위해서 사용한 전도성 잉크을 이용하여 스프레이 인쇄법을 통해서 게이트 전극을 형성한다. 트랜지스터의 활성층 위에만 선택적으로 게이트 전극을 형성하기 위해서 상기한 쉐도우 마스크법을 이용하여 패터닝을 시도한다.
스프레이 코팅 방법을 통해서 시모스형 인버터나 링오실레이터등 전자회로를 형성하기 위해서는 P-Channel 및 N-Channel 형성을 위한 정공전달형 및 전자전달형 반도체 잉크를 도 7과 같이 쉐도우 마스크를 통해서 패터닝하고 이를 1:1로 연결하여 CMOS형 인버터를 제조한다. 링오실레이터를 상기한 CMOS 인버터의 게이트와 드레인을 비아홀을 통해서 연결하여 직렬로 연결하여 제조한다.
도 6은 스프레이 인쇄방식을 통해서 제조된 P-Channel 팁스-펜타센 유기박막트랜지스터의 전이곡선을 나타낸다.
팁스 펜타센을 10 mg/ml의 농도로 톨루엔, 자일렌 혹은 클로로벤젠 등의 용매에 용해시켜 스프레이 코팅부에서 약 1 - 10초간 분사하여 바람직하게 약 30 - 200 nm 두께의 박막을 얻는다. 그러나 반드시 이에 한정되는 것은 아니고 당업자라면 분사시간과 두께를 필요에 따라 조절할 수 있다. 기판과 스프레이 분사노즐간의 간격은 10 - 30 cm 정도로 유지한다. 이렇게 제작된 팁스 펜타센 박막트랜지스터는 전형적인 정공전달형 트랜지스터의 특성을 보여주었으며 소자 성능은 0.1 cm2/Vs의 이동도와 15 V의 문턱전압을 보여주었다.
도 7은 스프레이 인쇄방식을 통해서 제조된 N-Channel 다이시아노 페닐렌 다이카복실 이미드 유기박막트랜지스터의 전이곡선을 나타낸다.
스프레이 인쇄를 위한 다이사아노 페닐렌 다이카복실 이미드 용액의 제조 방법은 상기한 팁스 펜타센 용액의 제조방식과 매우 유사하고 사용된 용매 또한 동일하다. 제조된 다이시아노 페닐렌 다이카복실 이미드 박막 트랜지스터는 전형적인 전자전달형 박막 트랜지스터의 특성을 보여주었다. 측정된 디바이스의 특성은 0.1 cm2/Vs의 이동도와 -8 V의 문턱전압을 보여주었다.
도 8은 스프레이 인쇄방식을 통해서 P-Channel 과 N-channel 이 각각 패터닝된 시모스형 인버터의 모식도이다.
시모스형 인버터를 구현하기 위해서 상기한 기판위에 P-Channel 트랜지스터의 소스전극과 N-Channel 트랜지스터 드레인 전극이 결합된 패턴을 금을 이용하여 포토리소그라피 공정이나 잉크젯 프린팅등 인쇄공정을 통해서 형성한다. 형성된 패턴위에 각각 P-형 혹은 N-형 트랜지스터의 부분만이 열려있는 섀도우 마스크를 위치하고 P-Channel 트랜지스터의 활성층 위에는 팁스펜타센만을 도포하고 N-Channel 트랜지스터의 활성층 위에는 다이시아노 페닐렌 다이카복실 이미드 만을 선택적으로 도포한다.
도 9는 스프레이 인쇄방식을 통해서 P-Channel 팁스 펜타센과 N-channel 다이시아노 페닐렌 다이카복실 이미드로 제조된 시모스형 인버터의 출력곡선을 나타낸다. 제작된 시모스형 인버터는 20 볼트의 낮은 전압에서도 안정적인 인버터 출력곡선을 보여주었다.
도 10은 스프레이 인쇄방식을 통해서 P-Channel 팁스 펜타센과 N-channel 다이시아노 페닐렌 다이카복실 이미드로 제조된 시모스형 인풋전압에 따른 이득곡선을 나타낸다. 제작된 시모스형 인버터는 20정도의 매우 높은 전압 이득을 보여주었다.
도 11은 롤-투-롤 스프레이 인쇄법을 통한 박막트랜지스터 제조공정 모식도이다. 도시된 바와 같이 상기 롤-투-롤 스프레이 인쇄장치는 상부에 기판이 위치하는 기재부(substrate)와; 상기 기재부(substrate)를 연속적으로 이동시키기 위한 권취롤 및 권출롤과; 상기 기재부의 장력과 속도를 일정하게 유지하도록 하는 롤러와;
상기 기재부의 상부에 위치하여 기판에 코팅액을 분사하는 스프레이 코팅부로 구성되어 있다.
상기한 구성으로 인해 본 발명의 롤-투-롤 스프레이 인쇄는 기재부(substrate)의 상부에 기판을 위치시키고 상기 기재부의 양 끝단을 권취롤 및 권출롤에 연결시킨 후, 롤러를 이용하여 상기 권취롤 및 권출롤에 연결된 기재부의 장력과 속도를 일정하게 유지하면서 연속적으로 이동시키면서 기재부의 상부에 위치한 기판에 스프레이 코팅부로부터 코팅액을 분사하는 연속적인 인쇄작업이 가능하다.
[실시예 1: 스프레이 코팅 방법을 통한 유기박막트랜지스터 제조]
유리기판 (코닝 유리, Eagle 2000)을 아세톤, 아이피 에이, 증류수 내에서 초음파세척기를 통해서 각각 10분씩 세척하고 질소가스의 분사를 통해서 말려서 기판위의 불순물을 제거했다. 준비된 기판을 스프레이 코팅부의 분사노즐 아래에 15cm 위치시킨 후 유기박막트랜지스터를 제조하기 위해서 팁스 펜타센 (시그마-알드리치)를 톨루엔에 1중량%로 용해시키고 용액내의 불순물이나 잔류물을 제거하기 위해서 0.2 마이크로미터의 테프론 필터를 이용해서 용해되지 않은 잔류물이나 먼지 등의 불순물을 제거하였다. 이렇게 제조된 팁스 펜타센 용액을 스프레이 코팅기의 저장고에 옮겨 담는다. 준비된 스프레이 코팅부에서 10초간 분사하였다.
코팅액의 분사를 마치고 기판을 핫플레이트를 통해 120℃에서 10분간 열처리를 수행하였다.
[실시예 2; 스프레이 코팅 방법을 통한 고분자절연체 박막의 제조]
유리기판 (코닝 유리, Eagle 2000)을 아세톤, 아이피 에이, 증류수 내에서 초음파세척기를 통해서 각각 10분씩 세척하고 질소가스의 분사를 통해서 말려서 기판위의 불순물을 제거했다. 준비된 기판을 스프레이 코팅부의 분사노즐 아래에 15cm 위치시킨 후 고분자절연체 박막 코팅액을 제조하기 위하여 PMMA, (시그마 알드리치, 분자량= 220,000)를 노르말 부틸 아세테이트에 8중량%로 용해시킨후 완전 용해를 위해서 용액이 첨가된 바이알을 80℃ 로 5시간 동안 가열하였다. 0.2 마이크로미터의 테프론 필터를 이용해서 용해되지 않은 잔류물이나 먼지 등의 불순물을 제거했다. 이렇게 제조된 피엠엠에이 용액을 스프레이 코팅부의 저장고에 옮겨 담는다. 준비된 스프레이 코팅부에서 10초간 분사하였다. 코팅액의 분사를 마치고 기판을 진공오븐을 사용하여 150℃에서 15분간 열처리를 수행하였다.
상기 제조된 절연체 박막을 진공도 10-6 Torr 이하로 유지되는 고진공 챔버내에서 알루미늄에 텅스텐 필라멘트나 보트를 가열하여 열을 가하여 알루미늄을 기화시킨 후 기화된 알루미늄이 상부에 위치한 섀도우 마스크를 통해서 트랜지스터의 활성층 위에만 박막을 형성시켰는데, 이때 증착되는 게이트 전극의 두께는 15 nm 로 파악되었다.
[실시예 3: 스프레이 코팅 방법을 통한 금속산화물 박막트랜지스터 제조]
유리기판 (코닝 유리, Eagle 2000)을 아세톤, 아이피 에이, 증류수 내에서 초음파세척기를 통해서 각각 10분씩 세척하고 질소가스의 분사를 통해서 말려서 기판위의 불순물을 제거했다. 준비된 기판을 스프레이 코팅부의 분사노즐 아래에 15cm 위치시킨 후 징크옥사이드(ZnO) 나노입자(주식회사 나노신소재)를 이소프로필알코올에 5.5 중량%의 농도로 용해시킨 후 300RPM의 교반속도로 1시간 가량 교반하여 24시간 방치시켜 완전 용해시켰다. 실시예 1, 2와 동일하게 용액 내부의 불순물이나 잔류물질을 제거하기 위하여 0.2 마이크로미터의 테프론 필터를 이용해서 용해되지 않은 잔류물이나 먼지 등의 불순물을 제거했다. 이렇게 제조된 징크옥사이드용액을 스프레이 코팅부의 저장고에 옮겨 담고 준비된 스프레이 코팅부에서 20초간 분사하였다. 코팅액의 분사를 마치고 기판을 진공오븐을 사용하여 400℃에서 1시간 열처리를 수행하였다.
[실시예 4; 스프레이 코팅 방법을 통한 시모스 인버터 및 전자회로 제조]
상기 실시예 1과 같이 기판을 준비하여 상기 기판위에 시모스형으로 인버터를 위한 N-형 및 P-형 소스/드레인 패턴을 형성하였다. 구체적인 패턴의 모양은 도8의 모식도와 같다. 준비된 패턴위에 우선 P-형 트랜지스터의 활성층만이 열려있는 섀도우 마스크를 위치하고 그 위에 상기한 실시예 1과 같이 팁스 펜타센 용액을 준비한 후 이를 스프레이 인쇄법으로 도포하였다. 그후 상기한 실시예 1과 같이 열처리를 하여 남아 있는 용매를 제거하였다. 그런 다음 N-형 트랜지스터의 활성층만이 열려있는 섀도우 마스크를 위치하고 상기한 실시예 1과 같이 다이시아노 페닐렌 다이카복실 이미드의 용액을 제조한후 이를 스프레이 인쇄법으로 도포하고 열처리하여 잔존용매를 완전히 제거하였다.
101: 권취롤 102: 권출롤 103,104,105,106: 롤러
107:기재부 108: 기판 109: 스프레이 코팅부
400, 500: 기판 410, 510: 게이트 전극
420, 520: 게이트 절연막 430, 530: 소스/드레인 전극
440: 전자/정공주입층 550: 유기반도체

Claims (18)

  1. 기판을 준비하는 단계와;
    상기 기판에 도포될 용액을 제조하는 단계와;
    상기 제조된 용액을 스프레이 장치를 통해서 기판에 도포하는 단계와;
    상기 도포단계가 종료된 후 열처리를 수행하여 잔존하는 용매를 증발시키는 단계로 구성되는 것을 특징으로 한 스프레이 인쇄방식을 통한 박막트랜지스터(TFT)를 제조하는 방법
  2. 기판을 준비하는 단계와;
    상기 기판에 도포될 용액을 제조하는 단계와;
    상기 기판위에 패턴이 형성된 새도우 마스크(shadow mask)를 위치시키는 단계와;
    상기 제조된 용액을 스프레이 장치를 통해서 새도우 마스크(shadow mask)에 도포하는 단계와;
    상기 도포단계가 종료된 후 열처리를 수행하여 잔존하는 용매를 증발시키는 단계로 구성되는 것을 특징으로 한 스프레이 인쇄방식을 통한 박막트랜지스터(TFT)를 제조하는 방법
  3. 제 2항에 있어서,
    상기 제조된 용액을 스프레이 장치를 통해서 새도우 마스크(shadow mask)에 도포하는 단계는 오픈되어 있는 부분에만 도포하는 것을 특징으로 한 스프레이 인쇄방식을 통한 박막트랜지스터(TFT)를 제조하는 방법
  4. 제 1항 또는 제 3항중 어느 하나의 항에 있어서,
    상기 기판은 n-형이나 p-형으로 도핑된 실리콘 웨이퍼, 유리기판, 폴리에테르술폰 (polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드 (polyetherimide), 폴리이미드 (polyimide), 폴리에틸렌 테레프탈레이드 (polyethyeleneterepthalate), 폴리에틸렌 나프탈렌 (polyethylene naphthalate) 로 이루어진 그룹으로부터 선택되는 플라스틱 필름과 인듐틴옥사이드 (indium tin oxide) 가 코팅된 유리기판 및 플라스틱 필름기판 중에서 선택되는 것을 특징으로 한 스프레이 인쇄방식을 통한 박막트랜지스터(TFT)를 제조하는 방법
  5. 제 1항 또는 제 3항중 어느 하나의 항에 있어서,
    상기 기판에 도포될 용액은 유기반도체 코팅액, 금속산화물 코팅액, 고분자 절연체 코팅액인 것을 특징으로 한 스프레이 인쇄방식을 통한 박막트랜지스터(TFT)를 제조하는 방법.
  6. 제 5항에 있어서
    상기 유기반도체 코팅액은 폴리티오펜 (polythiophene)과 그 유도체, 폴리 싸이아노 티오펜 (thieno thiophene) 과 그 유도체, TIPS 펜타센 (triisopropylsilyl pentacene) 과 그 유도체, 펜타센 프리커서 (pentacene precursor)와 그 유도체, 알파-6-티오펜 과 그 유도체, 폴리 플루오렌 (polyfluorene)과 그 유도체, 펜타센 (pentacene), 테트라센 (tetracene), 안트라센 (anthracene), 페릴렌 (perylene) 및 그 유도체, 루브렌 (rubrene) 및 그 유도체, 코로렌 (coronene)과 그 유도체, 페닐렌 테트라카르복실릭디이미드 (perylene tetracarboxylic diimide) 및 그 유도체, 폴리파라페닐렌 비닐렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않는 프탈로시아닌 및 이들의 유도체, 나프탈렌 테트라 카르복시산 디이미드 및 이들의 유도체, 폴리 페닐렌 테트라카르복실릭디이미드-폴리티오펜 공중합체와 그 유도체 (poly (perylene tetracarboxylic diimide)-co-(thiophene)) 중에서 선택되는 것을 특징으로 한 스프레이 인쇄방식을 통한 박막트랜지스터(TFT)를 제조하는 방법.
  7. 제 5항에 있어서,
    상기 금속산화물 코팅액은 징크 옥사이드, 인듐틴 옥사이드, 틴 옥사이드, 징크틴 옥사이드, 인듐 갈륨 징크 옥사이드 산화물로부터 선택되는 것을 특징으로 한 스프레이 인쇄방식을 통한 박막트랜지스터(TFT)를 제조하는 방법.
  8. 제 5항에 있어서,
    상기 고분자 절연체 코팅액은 Al2O3, Ta2O5, BST, PZT 등 나노입자가 분산된 용액 중에서 선택되는 것을 특징으로 한 스프레이 인쇄방식을 통한 박막트랜지스터(TFT)를 제조하는 방법.
  9. 제 5항에 있어서,
    상기 고분자 절연체 코팅액은 폴리메타아크릴레이트(PMMA, polymethylmethacrylate), 폴리스타이렌(PS, polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p-자이리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene) 중에서 선택되는 것을 특징으로 한 스프레이 인쇄방식을 통한 박막트랜지스터(TFT)를 제조하는 방법.
  10. 스프레이 인쇄방식을 통해 제조된 유기박막트랜지스터.
  11. 스프레이 인쇄방식을 통해 제조된 금속산화물 트랜지스터
  12. 스프레이 인쇄방식을 통해 제조된 탄소나노튜브 트랜지스터
  13. 스프레이 인쇄방식을 통해 제조된 그라핀 트랜지스터
  14. 제 10항 내지 제14항에 있어서,
    상기 트랜지스터는 바텀-게이트 형태인 것을 특징으로 한 트랜지스터
  15. 제 10항 내지 제14항에 있어서,
    상기 트랜지스터는 탑-게이트 형태인 것을 특징으로 한 트랜지스터
  16. 상부에 기판이 위치하는 기재부(substrate)와;
    상기 기재부(substrate)를 연속적으로 이동시키기 위한 권취롤 및 권출롤과;
    상기 기재부의 장력과 속도를 일정하게 유지하도록 하는 롤러와;
    상기 기재부의 상부에 위치하여 기판에 코팅액을 분사하는 스프레이 코팅부로 구성된 것을 특징으로 한 TFT를 제조하기 위한 롤-투-롤(roll-to-roll) 코팅장치
  17. 제 16항에 있어서,
    상기 스프레이 코팅부는 2개 이상이 설치되는 것을 특징으로 한 TFT를 제조하기 위한 롤-투-롤(roll-to-roll) 코팅장치
  18. 기재부(substrate)의 상부에 기판을 위치시키는 단계와;
    상기 기재부의 양 끝단을 권취롤 및 권출롤에 연결시키는 단계와;
    롤러를 이용하여 상기 권취롤 및 권출롤에 연결된 기재부의 장력과 속도를 일정하게 유지하면서 연속적으로 이동시키는 단계와;
    상기 연속적으로 이동되는 기재부의 상부에 위치한 기판에 스프레이 코팅부로부터 코팅액을 분사하는 단계;
    로 구성된 것을 특징으로 한 롤-투-롤(roll-to-roll) 코팅법에 의한 TFT를 연속적으로 제조하는 방법





KR1020100093038A 2010-09-27 2010-09-27 스프레이 방식을 이용한 박막트랜지스터 및 전자회로를 제조하는 방법 KR101172187B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100093038A KR101172187B1 (ko) 2010-09-27 2010-09-27 스프레이 방식을 이용한 박막트랜지스터 및 전자회로를 제조하는 방법
PCT/KR2010/006879 WO2012043912A1 (ko) 2010-09-27 2010-10-08 스프레이 방식을 이용한 박막트랜지스터 및 전자회로를 제조하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100093038A KR101172187B1 (ko) 2010-09-27 2010-09-27 스프레이 방식을 이용한 박막트랜지스터 및 전자회로를 제조하는 방법

Publications (2)

Publication Number Publication Date
KR20120031582A true KR20120031582A (ko) 2012-04-04
KR101172187B1 KR101172187B1 (ko) 2012-08-07

Family

ID=45893334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100093038A KR101172187B1 (ko) 2010-09-27 2010-09-27 스프레이 방식을 이용한 박막트랜지스터 및 전자회로를 제조하는 방법

Country Status (2)

Country Link
KR (1) KR101172187B1 (ko)
WO (1) WO2012043912A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014109542A1 (ko) * 2013-01-09 2014-07-17 고려대학교 산학협력단 저온 스프레이 방식 그래핀 증착 장치
US9673395B2 (en) 2012-11-23 2017-06-06 Amogreentech Co., Ltd. Apparatus and method for forming organic thin film and manufacturing method of organic thin film device using the same
CN109254499A (zh) * 2017-07-14 2019-01-22 三星电子株式会社 硬掩模组合物、使用硬掩模组合物形成图案的方法、和由硬掩模组合物形成的硬掩模

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2516247A (en) 2013-07-16 2015-01-21 Nokia Corp An apparatus and associated methods
GB2523173A (en) 2014-02-17 2015-08-19 Nokia Technologies Oy An apparatus and associated methods

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW486824B (en) * 1999-03-30 2002-05-11 Seiko Epson Corp Method of manufacturing thin-film transistor
US7351358B2 (en) * 2004-03-17 2008-04-01 E.I. Du Pont De Nemours And Company Water dispersible polypyrroles made with polymeric acid colloids for electronics applications
KR101013078B1 (ko) * 2008-05-09 2011-02-08 (주)세렉트론 저온분사법을 이용한 전극의 제조방법 및 이에 의한 전극
US8487296B2 (en) 2008-11-26 2013-07-16 New Jersey Institute Of Technology Graphene deposition and graphenated substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673395B2 (en) 2012-11-23 2017-06-06 Amogreentech Co., Ltd. Apparatus and method for forming organic thin film and manufacturing method of organic thin film device using the same
WO2014109542A1 (ko) * 2013-01-09 2014-07-17 고려대학교 산학협력단 저온 스프레이 방식 그래핀 증착 장치
CN109254499A (zh) * 2017-07-14 2019-01-22 三星电子株式会社 硬掩模组合物、使用硬掩模组合物形成图案的方法、和由硬掩模组合物形成的硬掩模
CN109254499B (zh) * 2017-07-14 2024-03-08 三星电子株式会社 硬掩模组合物、使用硬掩模组合物形成图案的方法、和由硬掩模组合物形成的硬掩模

Also Published As

Publication number Publication date
KR101172187B1 (ko) 2012-08-07
WO2012043912A1 (ko) 2012-04-05

Similar Documents

Publication Publication Date Title
Kim et al. Organic TFT array on a paper substrate
KR20100004258A (ko) 잉크젯 프린트 잉크 및 이를 이용한 유기박막 트랜지스터
JP2009283786A (ja) 有機半導体組成物
KR101069585B1 (ko) 표면처리된 잉크젯 프린트용 기판
KR101172187B1 (ko) 스프레이 방식을 이용한 박막트랜지스터 및 전자회로를 제조하는 방법
US20100078639A1 (en) Thin film semiconductor device fabrication method and thin film semiconductor device
WO2016088793A1 (ja) 有機化合物及びその用途
US9263686B2 (en) Method of manufacturing organic thin film transistor having organic polymer insulating layer
JP5913108B2 (ja) 有機半導体材料及び電界効果トランジスタ並びにその製造方法
JP2007273594A (ja) 電界効果トランジスタ
KR20140043649A (ko) 유기 반도체 박막의 제조 방법
KR102073763B1 (ko) 유기절연막 조성물, 유기절연막의 형성방법, 및 상기 유기절연막을 포함하는 유기박막트랜지스터
US20100035376A1 (en) Method of locally crystallizing organic thin film and method of fabricating organic thin film transistor using the same
WO2016010332A1 (ko) 도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법
KR20120135603A (ko) 바코팅을 이용한 유기반도체 박막의 제조방법
JP5715664B2 (ja) 有機半導体組成物
US8691621B1 (en) Thiol bond formation concurrent with silver nanoparticle ink thermal treatment
KR101101479B1 (ko) 전하 주입성을 향상시킨 유기박막트랜지스터 및 이의 제조방법
KR101288622B1 (ko) 유기 박막 트랜지스터의 유기 반도체층 형성 방법, 이에 의해 형성된 유기 박막 트랜지스터, 이를 포함하는 표시 소자 및 그 표시 소자로 형성된 표시용 전자기기
KR20100122915A (ko) 상단 게이트 유기 반도체 트랜지스터의 제조 방법
JP4506228B2 (ja) 有機電界効果トランジスタ、表示素子及び電子ペーパー
JP2007134629A (ja) 半導体層の成膜方法、半導体層を成膜する製造装置
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
JP5757142B2 (ja) 有機半導体素子の製造方法
JP5659567B2 (ja) 有機トランジスタ及び有機トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150804

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160802

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170802

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 7