WO2016010332A1 - 도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법 - Google Patents

도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법 Download PDF

Info

Publication number
WO2016010332A1
WO2016010332A1 PCT/KR2015/007283 KR2015007283W WO2016010332A1 WO 2016010332 A1 WO2016010332 A1 WO 2016010332A1 KR 2015007283 W KR2015007283 W KR 2015007283W WO 2016010332 A1 WO2016010332 A1 WO 2016010332A1
Authority
WO
WIPO (PCT)
Prior art keywords
dopant
type
semiconductor
transistor
semiconductor layer
Prior art date
Application number
PCT/KR2015/007283
Other languages
English (en)
French (fr)
Inventor
노용영
Original Assignee
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동국대학교 산학협력단 filed Critical 동국대학교 산학협력단
Priority to US15/320,750 priority Critical patent/US9997709B2/en
Publication of WO2016010332A1 publication Critical patent/WO2016010332A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/227—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Definitions

  • the present invention relates to a method for manufacturing a transistor according to selective printing of a dopant, and more particularly, to a method for manufacturing a transistor according to selective printing of a dopant for forming a dopant on a semiconductor layer.
  • high-resolution and low-power driving requires an active matrix (AM matrix) driving method.
  • Inorganic thin film transistors such as silicon, which are currently used, have high manufacturing temperatures and are easily broken when they are bent or stretched, so they are not applicable to flexible and stretchable displays. There is a limit and the solution process is impossible, so there is a limit to use mixed with other materials. Therefore, researches on organic thin film transistors (OTFTs) that can be easily manufactured at low temperatures, can be a solution process, and can withstand bending or bending are being actively conducted.
  • OTFTs organic thin film transistors
  • the organic thin film transistor is not only actively researched as a driving device of the next generation display device, but also can be applied to the production of RFID (Radio Frequency Identification Tag) tags that can be applied to the recognition of individual item units. It is expected.
  • the organic thin film transistor uses an organic semiconductor film instead of a silicon film as a semiconductor layer, and according to the material of the organic film, low molecular organic thin film transistors such as oligothiophene and pentacene, polythiophene series, etc. It is classified into the same polymer organic thin film transistor.
  • a process of injecting a dopant is performed on the semiconductor layer of the thin film transistor.
  • a dopant is mainly deposited in a high vacuum chamber by a vacuum-based thermal deposition technique to apply a dopant onto an organic semiconductor thin film or in a solution state. was applied to the organic semiconductor thin film by spin coating.
  • An object of the present invention is to provide a transistor manufacturing method capable of selective dopant printing on a semiconductor layer in a transistor.
  • Another object of the present invention is to provide a transistor manufacturing method capable of providing a stabilized device.
  • Another object of the present invention is to provide a transistor manufacturing method capable of improving device performance by selectively doping a dopant to a specific region of a semiconductor layer in a transistor.
  • the present invention forms a semiconductor layer on a substrate for manufacturing a transistor, and a dopant is formed on the semiconductor layer, wherein the dopant is formed by using n-type dopant or p-type dopant using inkjet printing. It provides a transistor manufacturing method according to the selective printing of the dopant, characterized in that the printing selectively.
  • the dopant of the present invention is an n-type dopant, CsF (Cesium Fluoride), BEDT-TTF (bis (ethylenedithio) -tetrathiafulvalene), TTN (tetrathianaphthacene), CoCp2 (bis (cyclopentadienyl) -cobalt (II)), Cr2 (hpp) 4 (chromium with the anion of 1,3,4,6,7,8-hexahydro-2H-pyrimido [1,2-a] pyrimidine (hpp)), W2 (hpp) 4 (tungsten with the anion of 1 , 3,4,6,7,8-hexahydro-2H-pyrimido [1,2-a] pyrimidine (hpp)), pyronin B chloride, acridine orange base [3,6-bis (dimethylamino) acridine (AOB)] , leuco bases like leuco crystal violet (LCV),
  • the n-type or p-type dopant of the present invention is chlorobenzene (Chlorobenzene), chloroform (Chloroform), trichlorobenzene (Trichlorobenzene), tetrahydrofuran (Tetrahydrofuran), dichlorobenzene (Dichlorobenzene), dichloroethane (Dichloroethane)
  • chlorobenzene Chlorobenzene
  • chloroform Chloroform
  • trichlorobenzene Terichlorobenzene
  • Tetrahydrofuran tetrahydrofuran
  • dichlorobenzene dichloroethane
  • a transistor manufacturing method characterized in that it is dissolved in any one of the solvents and used for inkjet printing.
  • the amount of the dopant in the portion in which the dopant is contained in the semiconductor layer of the present invention provides a transistor manufacturing method, characterized in that 0.5% by mass to 1.0% by mass.
  • the present invention comprises the steps of preparing a substrate; An S / D electrode forming step of forming a source / drain electrode on the substrate; A semiconductor layer forming step of forming a semiconductor layer on the source / drain electrodes; Forming a dopant layer on the semiconductor layer; An insulating layer forming step of forming an insulating layer on the semiconductor layer; And a gate electrode forming step of forming a gate electrode on the insulating layer, wherein the dopant layer formation is selectively formed on a semiconductor layer by printing using inkjet printing.
  • the dopant of the present invention is an n-type dopant, CsF (Cesium Fluoride), BEDT-TTF (bis (ethylenedithio) -tetrathiafulvalene), TTN (tetrathianaphthacene), CoCp2 (bis (cyclopentadienyl) -cobalt (II)), Cr2 (hpp) 4 (chromium with the anion of 1,3,4,6,7,8-hexahydro-2H-pyrimido [1,2-a] pyrimidine (hpp)), W2 (hpp) 4 (tungsten with the anion of 1 , 3,4,6,7,8-hexahydro-2H-pyrimido [1,2-a] pyrimidine (hpp)), pyronin B chloride, acridine orange base [3,6-bis (dimethylamino) acridine (AOB)] , leuco bases like leuco crystal violet (LCV),
  • the n-type or p-type dopant of the present invention is chlorobenzene (Chlorobenzene), chloroform (Chloroform), trichlorobenzene (Trichlorobenzene), tetrahydrofuran (Tetrahydrofuran), dichlorobenzene (Dichlorobenzene), dichloroethane (Dichloroethane)
  • chlorobenzene Chlorobenzene
  • chloroform Chloroform
  • trichlorobenzene Terichlorobenzene
  • Tetrahydrofuran tetrahydrofuran
  • dichlorobenzene dichloroethane
  • a transistor manufacturing method characterized in that it is dissolved in any one of the solvents and used for inkjet printing.
  • the present invention provides a transistor manufacturing method, characterized in that the amount of the dopant in the step of forming the dopant layer is contained 0.5% by mass to 1.0% by mass.
  • the semiconductor layer of the present invention provides a transistor manufacturing method comprising any one of an organic semiconductor, a metal oxide semiconductor and a carbon compound semiconductor.
  • the organic semiconductor of the present invention is made of any one of an amphoteric organic semiconductor, n-type organic semiconductor and p-type organic semiconductor
  • the amphoteric organic semiconductor is PCBM ([6,6] -phenyl-C61-butyric acid methyl ester ), P (NDI2OD-T2) (Naphthalene-bis (dicarboximide) bithiophene), F8BT (poly [(9,9-di-n-octylfluorenyl-2,7-diyl) -alt- (benzo [2,1,3 ] thiadiazol-4,8-diyl)]), PFO (poly (9,9-dioctylfluorene)), DPPT-TT (diketopyrrolo-pyrrole-bithiophene) and PTVPhI-Eh (poly (thienylenevinylene-cophthalimide) functionalized with dodecyl at the imide nitrogen), and the ampho
  • Fullerene-based materials having substituents having substituents, fully fluorinated phthalocyanine materials, partially fluorinated phthalocyanine materials, perylene tetracarboxylic Imide (perylene tetracarboxylic diimide) material, perylene tetracarboxylic dianhydride material, naphthalene tetracarboxylic diimide material and naphthalene tetracarboxylic dianhydride ( It is selected from any one of naphthalene tetracarboxylic dianhydride-based materials, the p-type organic semiconductor is acene (acene), poly-thienylenevinylene (poly-3-hexylthiophen), Alpha-hexathienylene, naphthalene, alpha-6-thiophene, alpha-4-thiophene, rubrene, Polythiophene, polyparaphenylenevinylene, polyparaphenylene,
  • the metal oxide semiconductor of the present invention provides a transistor manufacturing method, characterized in that selected from any one of zinc oxide (ZnOx), indium oxide (InOx), indium gallium zinc oxide (IGZO), indium tin oxide (ITO) oxide. do.
  • the carbon compound semiconductor of the present invention also provides a transistor manufacturing method selected from semiconducting carbon nanotubes (CNT) or graphene nanoribbons.
  • the transistor manufacturing method according to the selective printing of the dopant according to the present invention it is possible to selectively dopant printing only on the desired portion instead of applying the dopant to all regions through inkjet printing, so that only the actual channel region in the semiconductor layer of OTFTs is selectively doped. It is possible.
  • the transistor manufacturing method according to the selective printing of the dopant according to the present invention has an effect that can improve the device performance by selectively doping the dopant in a specific region of the semiconductor layer in the transistor.
  • FIG. 1 and 2 schematically illustrate a manufacturing process of a transistor according to an embodiment of the present invention.
  • FIG 3 illustrates a mobility trend and a voltage change according to the amount of dopant included in the semiconductor layer.
  • FIG. 4 is a graph comparing performance of a CMOS inverter manufactured according to an embodiment of the present invention and a CMOS inverter not printed with a dopant.
  • Example 5 shows the performance of the n-channel and p-channel in the transistors of Example 1, Example 4 and Comparative Example 1.
  • FIG. 6 shows the performance of the transistors of Examples 1 to 6 and Comparative Example 1.
  • Figure 7 shows the current-voltage transition curve of the P (NDI2OD-T2) OTFT prepared in Example 7 and Comparative Example 2.
  • Example 8 is a graph of transition curves relating to the stability of the device of Example 7 and Comparative Example 2.
  • the transistor of the present invention has been described as a TGBC (Top Gate Bottom Contact) structure, the transistor is not limited thereto and may be applied to a BGTC (Bottom Gate Top Contact) structure.
  • TGBC Top Gate Bottom Contact
  • BGTC Bottom Gate Top Contact
  • FIG. 1 and 2 schematically illustrate a manufacturing process of a transistor according to an embodiment of the present invention.
  • the top gate transistor provides a substrate, forms source / drain electrodes spaced apart from each other on the substrate, forms a semiconductor layer to cover the source / drain electrodes, and forms a dopant layer on the semiconductor layer. And forming an insulating layer on the dopant layer and forming a gate electrode in a portion of the insulating layer.
  • the transistor of the present invention can be used in a CMOS inverter device in which an n-type semiconductor and a p-type semiconductor are simultaneously configured.
  • a substrate is provided, and source / drain electrodes spaced apart from each other are formed on the substrate.
  • the substrate may be a flexible substrate such as a transparent substrate such as glass, a silicon substrate, a plastic substrate, or a metal foil substrate.
  • a transparent substrate such as glass, a silicon substrate, a plastic substrate, or a metal foil substrate.
  • the plastic substrate include polyethersulphone, polyacrylate, polyetherimide, polyethyelenen napthalate, polyethyeleneterepthalate, polyphenylene sulfide , Polyallylate, polyimide, polycarbonate, cellulose triacetate, cellulose acetate propionate and the like can be used.
  • the source / drain electrode may be formed of a single layer selected from Au, Al, Ag, Mg, Ca, Yb, Cs-ITO, or an alloy thereof, and may be Ti, Cr, or Ni to improve adhesion to the substrate. It may be formed in a multi-layer further comprising an adhesive metal layer, such as.
  • an adhesive metal layer such as.
  • the source / drain electrodes may be manufactured using a printing process such as inkjet printing or spraying. Through the printing process, the source / drain electrodes can be formed and the vacuum process can be excluded, thereby reducing the manufacturing cost.
  • a semiconductor layer may be formed on the source / drain electrodes.
  • the semiconductor layer may be formed of any one of an organic semiconductor, a metal oxide semiconductor, and a carbon compound semiconductor.
  • the organic semiconductor may be an amphoteric organic semiconductor, an n-type organic semiconductor or a p-type organic semiconductor.
  • the amphoteric organic semiconductors include PCBM ([6,6] -phenyl-C61-butyric acid methyl ester), P (NDI2OD-T2) (Naphthalene-bis (dicarboximide) bithiophene), F8BT (poly [(9,9- di-n-octylfluorenyl-2,7-diyl) -alt- (benzo [2,1,3] thiadiazol-4,8-diyl)]), PFO (poly (9,9-dioctylfluorene)), DPPT-TT (diketopyrrolo-pyrrole-bithiophene) and PTVPhI-Eh (poly (thienylenevinylene-cophthalimide) functionalized with dodecyl at the imide nitrogen) can be used.
  • PCBM [6,6] -phenyl-C61-butyric acid methyl ester
  • P Naphthalene-bis (dicar
  • the n-type semiconductor is an acene-based material, a fully fluorinated acene-based material, a partially fluorinated acene-based material, a partially fluorinated oligothiophene-based material, a fullerene-based material, a fullerene-based material having a substituent, fully Fluorinated phthalocyanine-based material, partially fluorinated phthalocyanine-based material, perylene tetracarboxylic diimide-based material, perylene tetracarboxylic dianhydride-based material, naphthalene tetra- Any one of a naphthalene tetracarboxylic diimide-based material or a naphthalene tetracarboxylic dianhydride-based material may be selected.
  • the acene-based material may be selected from anthracene, tetracene, pentacene, perylene
  • the p-type organic semiconductor is acene (acene), poly-thienylenevinylene (poly-thienylenevinylene), poly-3-hexylthiophene (poly-3-hexylthiophen), alpha-hexathienylene ( ⁇ -hexathienylene), Naphthalene, alpha-6-thiophene, alpha-4-thiophene, alpha-4-thiophene, rubrene, polythiophene, polyparaphenylene A material comprising polyparaphenylenevinylene, polyparaphenylene, polythiophenevinylene, polythiophene-heterocyclicaromatic copolymer, triarylamine It may be selected from derivatives thereof, wherein the acene group is any one of pentacene, perylene, tetracene or anthracene.
  • the metal oxide semiconductor may be selected from any one of zinc oxide (ZnOx), indium oxide (InOx), indium gallium zinc oxide (IGZO), and indium tin oxide (ITO).
  • the carbon compound semiconductor may be used from semiconducting carbon nanotubes (CNT) or graphene nanoribbons.
  • the semiconductor layer is formed on the source / drain electrodes by spin coating, spraying, inkjet, flexography, screen, dipcoating, and gravure.
  • the pattern may be formed on the electrode and the local region of the substrate, and heat treatment or optical exposure may be performed to improve device performance such as semiconductor crystallinity and stability after forming the organic semiconductor layer.
  • the present invention may selectively form a dopant on a portion where the organic semiconductor layer is formed. (Dopant layer forming step)
  • Formation of the dopant layer means that a region in which a solvent including the dopant melts the semiconductor layer and occupies a portion of the semiconductor layer is formed as the dopant layer.
  • inkjet printing is used to form a dopant in a portion of the semiconductor layer.
  • a so-called dopant layer forming process for removing unnecessary portions may form a dopant by inkjet printing using a solvent as an ink.
  • the dopant layer may be formed by the inkjet printing, and only local portions may be formed, and thus, the present invention may be locally applied to a technically possible area using inkjet printing. It is possible to form the dopant layer from as small as around 1 ⁇ m to as large as desired. Preferably, the dopant layer may be formed to have a size of 1 ⁇ m to 10 mm. In order to selectively form the dopant layer on the semiconductor layer, it is technically difficult to use another printing process, and such a process may be performed only by an inkjet printing technique.
  • a material that can be used as a dopant may use an n-type dopant or a p-type dopant.
  • n-type dopants include Cesium Fluoride (CsF), BEDT-TTF (bis (ethylenedithio) -tetrathiafulvalene), TTN (tetrathianaphthacene), CoCp2 (bis (cyclopentadienyl) -cobalt (II)), Cr2 (hpp) 4 (chromium with the anion of 1,3,4,6,7,8-hexahydro-2H-pyrimido [1,2-a] pyrimidine (hpp)), W2 (hpp) 4 (tungsten with the anion of 1,3,4,6 , 7,8-hexahydro-2H-pyrimido [1,2-a] pyrimidine (hpp)), pyronin B chloride, acridine orange base [3,6-bis (dimethylamino) acridine (AOB)], leuco bases like leuco crystal violet (LCV), (nDMBI) (4- (1,3-dimethyl-2,3
  • p-type dopants include F4-TCNQ (2,3,5,6-tetrafluoro-7,7,8,8-tetracyanoquinodimethane), F2-HCNQ (3,6-difluoro-2,5,7,7,8, 8-hexacyanoquinodimethane), MoO3 (Molybdenum trioxide), WO3 (Tungsten trioxide) and the like can be used.
  • a solvent capable of dissolving the dopant is required, and the characteristics of the solvent may dissolve all the dopants, and it is preferable to dissolve a part of the semiconductor layer.
  • chlorobenzene chloroform, chloroform, trichlorobenzene, tetrahydrofuran, tetrahydrofuran, dichlorobenzene, dichloroethane, and the like may be used.
  • the dopant is preferably mixed in the solvent at a rate of 0.5 mg / ml to 1.5 mg / ml%.
  • the ratio of the dopant when the ratio of the dopant is less than 0.5mg / ml compared to the semiconductor, doping is not effective effectively, the change in device performance may not occur or may be insufficient, when the ratio of the dopant exceeds 1.5mg / ml semiconductor thin film This can adversely affect the crystallinity of the device, reducing the device's performance or causing too much conductivity to be a problem when operating as a transistor.
  • a semiconductor layer may be formed on an electrode and a dopant may be formed on a portion of the semiconductor layer, and a dopant may be formed on a semiconductor layer between two S / D electrodes.
  • a dopant may be formed on a semiconductor layer between two S / D electrodes.
  • an n-type dopant may be printed on a semiconductor layer between one S / D electrode, and a p-type dopant may be printed on a semiconductor layer between another S / D electrode.
  • a solvent capable of dissolving the dopant may be used. It is preferable that the dopant is mixed with the semiconductor layer by printing on it so that the semiconductor layer is partially melted.
  • the amount of dopant in the part which dopant is contained in a semiconductor layer is 0.5 mass%-1.0 mass%.
  • the amount of dopant in the part which dopant is contained in a semiconductor layer is 0.5 mass%-1.0 mass%.
  • the amount of the dopant is 0.5% by mass to 1.0% by mass, the performance of the device is excellent, which does not adversely affect the crystallinity of the semiconductor thin film and shows excellent conductivity.
  • FIG 3 illustrates a mobility trend and a voltage change according to the amount of dopant included in the semiconductor layer.
  • FIG. 3 (a) shows the change of charge mobility of electrons and holes which are changed due to n-doping and p-doping, and (b) shows the change of start voltage Von accordingly.
  • charge and hole mobility exhibit similar bidirectional transfer characteristics.
  • the n-type characteristic is increased while the p-type characteristic is decreased to show the n-type transistor characteristics.
  • the p-type dopant is added, the p-type characteristic is increased while the n-type characteristic is decreased to show the p-type transistor characteristic.
  • the start voltage of the transistor may be adjusted due to doping. As the amount of n-type dopant increases, the start voltage of the n-type transistor decreases, and as the amount of p-type dopant increases, the start voltage of the p-type transistor decreases. In other words, by adjusting the type and amount of the dopant, the performance of the transistor can be changed in the desired direction.
  • an insulating layer may be formed over the entire surface of the organic semiconductor layer on which the dopant layer is printed.
  • organic insulating layer polymethacrylate (PMMA, polymethylmethacrylate), polystyrene (PS, polystyrene), phenolic polymer, acrylic polymer, imide polymer such as polyimide, arylether polymer, amide polymer, fluorine polymer, It may be selected from one or more of p-xylene-based polymer, vinyl alcohol-based polymer, parylene (parylene).
  • the inorganic insulating layer may be at least one selected from a silicon oxide film, a silicon nitride film, Al 2 O 3 , Ta 2 O 5 , BST, and PZT.
  • a gate electrode may be formed in a portion of the insulating layer.
  • the gate electrode may include aluminum (Al), aluminum alloy (Al-alloy), molybdenum (Mo), molybdenum alloy (Mo-alloy), silver nanowires, gallium indium eutectic, PEDOT; It may be formed of any one selected from the PSS.
  • the gate electrode may use the above materials as an ink to manufacture the gate electrode using a printing process such as inkjet printing or spraying. Through such a printing process, a gate electrode can be formed and a vacuum process can be excluded, thereby reducing the manufacturing cost.
  • the transistor according to the embodiment of the present invention can be completed.
  • FIG. 4 is a graph comparing performance of a CMOS inverter manufactured according to an embodiment of the present invention and a CMOS inverter not printed with a dopant.
  • the present invention which is doped by inkjet printing, is represented in blue in the graph.
  • the voltage gain characteristic is about 14 when the doping is higher than the inverter without the doping.
  • a substrate is prepared and a source / drain electrode is formed on the substrate.
  • an organic semiconductor layer was formed using PCBM which is an organic semiconductor.
  • a semiconductor layer was formed to cover both the S electrode and the D electrode.
  • a solvent chlorobenzene is prepared, and an n-type dopant is mixed to prepare an n-type dopant solution.
  • CsF Chemical Fluoride
  • concentration of the dopant was prepared to be 1 mg / ml, respectively.
  • a dopant layer was formed on the semiconductor layer in the middle region of the S electrode and the D electrode by using CsF, which is an n-type dopant.
  • the dopant was doped by printing to a diameter of about 50 ⁇ m.
  • the dopant layer was formed such that the amount of the dopant in the semiconductor layer into which the dopant was injected was 1.0 mass%. Its control can be controlled by controlling the amount of solution injected by inkjet printing.
  • the organic semiconductor layer is formed on the substrate, and the insulating layer is formed of polystyrene (PS) using spin coating to form an insulating layer.
  • PS polystyrene
  • Al aluminum
  • a transistor manufactured through the above steps was prepared.
  • the amount of CsF dopant which is an n-type dopant of the semiconductor layer into which the dopant is injected, was 0.5 mass% (Example 2) and 0.1 mass% (Example 3).
  • a transistor was manufactured in the same manner as in Example 1,
  • a dopant layer was formed on the semiconductor layer in the middle region of the S electrode and the D electrode by using F4-TCNQ, which is a p-type dopant.
  • the dopant layer was formed such that the amount of the dopant in the semiconductor layer into which the dopant was injected was 1.0 mass%.
  • the amount of the F4-TCNQ dopant which is a p-type dopant of the semiconductor layer into which the dopant is injected, was 0.5 mass% (Example 5) and 0.1 mass% (Example 6).
  • Example 2 In the same manner as in Example 1, a thin film transistor was manufactured without forming a dopant layer using inkjet printing.
  • Example 5 shows the performance of the n-channel and p-channel in the transistors of Example 1, Example 4 and Comparative Example 1.
  • 5 (a) and 5 (b) show the p-type and n-type output characteristics of the organic thin film transistor before the dopant is added, and (c) shows the p-type output characteristic with 1.0 p.g. of p-type dopant added, ( d) shows the n-type output characteristics in which n-type dopant is added 1.0 gallon percent.
  • Vd drain voltage
  • FIG. 6 shows the performance of the transistors of Examples 1 to 6 and Comparative Example 1.
  • FIG. 6 is a graph comparing the transfer characteristic performance of the transistors of Examples 1 to 6 and Comparative Example 1.
  • (a) shows p-type characteristics of Examples 1 to 3 to which an n-type dopant is added
  • (d) are the n-type characteristics of Examples 4 to 6 to which the p-type dopant was added.
  • a 13 nm / 2 nm thick Au / Ni source and drain electrode is patterned on a Corning Eagle 2000 glass substrate using a common photolithography process.
  • the substrates Prior to OTFT fabrication, the substrates were sequentially immersed in distilled water, acetone, and isopropyl alcohol, and then washed in an Ultra-sonification bath for 10 minutes. After thoroughly drying through nitrogen gas to remove the remaining solvent, the substrate surface was washed once more using UV / O 3 equipment.
  • a semiconductor ink obtained by dissolving P (NDI2OD-T2) (PolyEra Inc.) material (Formula 1) at a concentration of 10 mg / mL in a chlorobenzene solvent was spin coated on a substrate having a source and a drain electrode formed thereon. Formed film.
  • organic compound bis (cyclopentadienyl) -cobalt (II) (cobaltocene, CoCp2) (Sigma Aldrich Inc.) dopant (Formula 2) was added 2-ethoxyethanol and 2-chlorobenzene. It was used by dissolving in the mixed solvent mixed in the ratio of 1.
  • the prepared dopant ink was selectively applied only to the channel region of the substrate on which the semiconductor film was formed using an inkjet printer.
  • the selectively doped semiconductor film was heat-treated at 150 ° C. for 20 minutes.
  • 500 nm of PMMA (Sigma Aldrich Inc.) insulator was applied through spin coating, and 50 nm of Al electrode was formed using a thermal evaporation apparatus. The OTFT of the top gate structure was produced.
  • Example 7 For comparison, an OTFT having the same structure as in Example 7 without inkjet doping was prepared.
  • Figure 7 shows the current-voltage transition curve of the P (NDI2OD-T2) OTFT prepared in Example 7 and Comparative Example 2.
  • the doping of various concentrations based on the device of Comparative Example 2 not doped it can be seen that the drain current is much improved.
  • Experimental results show that in Comparative Example 2 without doping, the charge mobility of 0.35 cm 2 / Vs was shown, but the optimized doping device was 0.72 cm 2 / Vs, which showed about twice the performance improvement.
  • the operational stability aspects with respect to the voltage is much improved.
  • Example 8 is a graph of transition curves relating to the stability of the device of Example 7 and Comparative Example 2.
  • FIG. 8A is a transition curve of Example 7 doped
  • FIG. 8B is a transition curve graph of Comparative Example 2.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법에 관한 것으로 트랜지스터의 제조를 위해 기판 상에 반도체층을 형성하며, 상기 반도체층상에 도펀트를 형성하되, 상기 도펀트의 형성은 잉크젯 프린팅을 이용하여 n형 도펀트 또는 p형 도펀트를 선택적으로 인쇄하는 것을 특징으로 하는 트랜지스터 제조방법을 제공한다.

Description

도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법
본 발명은 도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법에 관한 것으로 보다 상세하게는 도펀트를 반도체층상에 형성하는 도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법에 관한 것이다.
최근 들어 플렉시블 디스플레이(flexible display)가 많은 관심을 받고 있다. 사람들은 어디서나 가지고 다닐 수 있으면서도 좀 더 큰 화면을 원하기 때문에 접거나 구부리는 말 수 있는(rollable) 디스플레이의 개발이 요구되고 있다. 또한 용액 공정 및 롤투롤(roll to roll) 공정이 가능해지면 이러한 플렉시블 디스플레이를 보다 낮은 제조 원가로 생산할 수 있게 된다. 이를 위해서는 플라스틱이나 스테인리스 스틸과 같이 휠 수 있는 기판을 사용하고 공정온도를 300℃ 이하의 온도로 낮출 필요가 있다. 이러한 낮은 온도에서 제작이 가능한 구동 회로용 트랜지스터로 최근 유기박막트랜지스터(organic thin film transistor; OTFT)가 활발히 연구되고 있다.
한편 고해상도와 저전력 구동을 위해서는 능동형(AM matrix) 구동방식이 필요한데 현재 사용되고 있는 실리콘과 같은 무기 박막트랜지스터는 그 제조온도가 높고, 휘거나 늘렸을 때 쉽게 깨어지기 때문에 플렉서블과 스트레쳐블 디스플레이에 적용하기에는 한계가 있으며 용액공정이 불가능하여 다른 물질과 섞어서 사용하는데 한계가 있다. 따라서 저온에서 쉽게 제조할 수 있고 용액공정이 가능하며 휘거나 구부렸을 때도 견딜 수 있는 유기박막 트랜지스터 (Organic Thin Film Transistor, OTFT)와 대한 연구가 활발히 진행되고 있다.
유기박막트랜지스터는 이러한 차세대 디스플레이 장치의 구동소자로서 활발한 연구가 진행되고 있을 뿐 아니라 개별물품단위의 인식에 응용될 수 있는 RFID (Radio Frequency Identification Tag, 무선인식단말소자) 태그 제작에도 응용될 수 있을 것으로 기대된다. 유기박막트랜지스터는 반도체층으로 실리콘막 대신에 유기반도체막을 사용하는 것으로, 유기막의 재료에 따라 올리코티오펜(oligothiophene), 펜타센(pentacene) 등과 같은 저분자 유기물 박막트랜지스터와 폴리티오펜(polythiophene) 계열 등과 같은 고분자 유기물 박막트랜지스터로 분류된다.
한편, 이러한 박막트랜지스터의 반도체층 상에는 도펀트를 주입하는 공정이 이루어지는 데, 종래에 기술에서는 주로 도펀트를 진공기반의 열증착기술에 의해서 고진공 챔버에서 증착하여 도펀트를 유기반도체 박막위에 도포 하는 기술이거나 용액상태로 만들어진 도펀트를 유기반도체 박막위에 스핀코팅의 공정을 통해서 도포하는 기술이었다.
반도체용 도펀트를 이용해서 반도체를 도핑하는 기술을 여러기관에서 연구를 수행하고 있지만, 이러한 도핑기술의 대부분은 고진공 챔버에서 증착하여 도펀트를 유기반도체 박막위에 도포 하는 기술이거나 용액상태로 만들어진 도펀트를 유기반도체 박막위에 스핀코팅의 공정을 통해서 도포하는 기술이 대부분이다.
이에 따라 기판 상에 성질이 다른 반도체가 형성되었을 때 각기 다른 도펀트를 형성하는 데는 각각의 다른 도펀트를 주입하는 데 있어서 기술적인 주입하는 어려움이 있었다.
본 발명의 목적은 트랜지스터에 있어서 반도체층에 선택적인 도펀트 인쇄가 가능한 트랜지스터 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 안정화된 소자를 제공할 수 있는 트랜지스터 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 트랜지스터에 있어서 반도체층의 특정 영역에 도펀트를 선택적으로 도핑하여 소자 성능을 향상시킬 수 있는 트랜지스터 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위해 본 발명은 트랜지스터의 제조를 위해 기판 상에 반도체층을 형성하며, 상기 반도체층상에 도펀트를 형성하되, 상기 도펀트의 형성은 잉크젯 프린팅을 이용하여 n형 도펀트 또는 p형 도펀트를 선택적으로 인쇄하는 것을 특징으로 하는 도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법을 제공한다.
또한 본 발명의 상기 도펀트는 n형 도펀트로 CsF(Cesium Fluoride), BEDT-TTF (bis(ethylenedithio)-tetrathiafulvalene), TTN (tetrathianaphthacene), CoCp2 (bis(cyclopentadienyl)-cobalt(II)), Cr2(hpp)4 (chromium with the anion of 1,3,4,6,7,8-hexahydro-2H-pyrimido[1,2-a]pyrimidine (hpp)), W2(hpp)4 (tungsten with the anion of 1,3,4,6,7,8-hexahydro-2H-pyrimido[1,2-a]pyrimidine (hpp)), pyronin B chloride, acridine orange base [3,6-bis(dimethylamino)acridine (AOB)], leuco bases like leuco crystal violet (LCV), (nDMBI) (4-(1,3-dimethyl-2,3-dihydro-1H-benzoimidazol-2 yl)phenyl)dimethylamine, (o-MeO-DMBI-I) 2-(2-methoxyphenyl)-1,3-dimethyl-1H-benzoimidazol-3-ium iodide 중에서 1이상 선택되며, p형 도펀트로 F4-TCNQ (2,3,5,6-tetrafluoro-7,7,8,8-tetracyanoquinodimethane), F2-HCNQ (3,6-difluoro-2,5,7,7,8,8-hexacyanoquinodimethane), MoO3 (Molybdenum trioxide), WO3 (Tungsten trioxide) 중에서 1이상 선택되는 것을 특징으로 하는 트랜지스터 제조방법을 제공한다.
또한 본 발명의 상기 n형 도펀트 또는 p형 도펀트는 클로로벤젠(Chlorobenzene), 클로로포름(Chloroform), 트리클로로벤젠(Trichlorobenzene), 테트라히드로퓨란(Tetrahydrofuran), 디클로로벤젠(Dichlorobenzene), 디클로로에탄(Dichloroethane) 중 어느 하나의 용매로 녹여 잉크젯 프린팅에 이용하는 것을 특징으로 하는 것을 특징으로 하는 트랜지스터 제조방법을 제공한다.
또한 본 발명의 반도체층 중에서 도펀트가 포함되어 있는 부분에서의 도펀트의 양은 0.5질량% ~ 1.0질량%인 것을 특징으로 하는 트랜지스터 제조방법을 제공한다.
또한 본 발명은 기판을 준비하는 단계; 상기 기판위에 소스/드레인 전극을 형성시키는 S/D전극형성단계; 상기 소스/드레인 전극 상에 반도체층을 형성시키는 반도체층 형성단계; 상기 반도체층에 도펀트층을 형성하는 단계; 상기 반도체층 상에 절연층을 형성하는 절연층 형성단계; 및 상기 절연층 상이 게이트 전극을 형성시키는 게이트전극 형성단계를 포함하되, 상기 도펀트층 형성은 잉크젯 프린팅을 이용하여 반도체층 상에 인쇄를 통해 선택적으로 형성하는 것을 특징으로 하는 트랜지스터 제조방법을 제공한다.
또한 본 발명의 상기 도펀트는 n형 도펀트로 CsF(Cesium Fluoride), BEDT-TTF (bis(ethylenedithio)-tetrathiafulvalene), TTN (tetrathianaphthacene), CoCp2 (bis(cyclopentadienyl)-cobalt(II)), Cr2(hpp)4 (chromium with the anion of 1,3,4,6,7,8-hexahydro-2H-pyrimido[1,2-a]pyrimidine (hpp)), W2(hpp)4 (tungsten with the anion of 1,3,4,6,7,8-hexahydro-2H-pyrimido[1,2-a]pyrimidine (hpp)), pyronin B chloride, acridine orange base [3,6-bis(dimethylamino)acridine (AOB)], leuco bases like leuco crystal violet (LCV), (nDMBI) (4-(1,3-dimethyl-2,3-dihydro-1H-benzoimidazol-2 yl)phenyl)dimethylamine, (o-MeO-DMBI-I) 2-(2-methoxyphenyl)-1,3-dimethyl-1H-benzoimidazol-3-ium iodide 중에서 1이상 선택되며, p형 도펀트로는 F4-TCNQ (2,3,5,6-tetrafluoro-7,7,8,8-tetracyanoquinodimethane), F2-HCNQ (3,6-difluoro-2,5,7,7,8,8-hexacyanoquinodimethane), MoO3 (Molybdenum trioxide), WO3 (Tungsten trioxide) 중에서 1이상 선택되는 것을 특징으로 하는 트랜지스터 제조방법을 제공한다.
또한 본 발명의 상기 n형 도펀트 또는 p형 도펀트는 클로로벤젠(Chlorobenzene), 클로로포름(Chloroform), 트리클로로벤젠(Trichlorobenzene), 테트라히드로퓨란(Tetrahydrofuran), 디클로로벤젠(Dichlorobenzene), 디클로로에탄(Dichloroethane) 중 어느 하나의 용매로 녹여 잉크젯 프린팅에 이용하는 것을 특징으로 하는 것을 특징으로 하는 트랜지스터 제조방법을 제공한다.
또한 본 발명은 도펀트층 형성단계에서 도펀트의 양은 0.5질량% ~ 1.0질량%가 포함된 것을 특징으로 하는 트랜지스터 제조방법을 제공한다.
또한 본 발명의 상기 반도체층은 유기반도체, 금속산화물 반도체 및 탄소화합물 반도체 중 어느 하나로 이루어지는 것을 특징으로 하는 트랜지스터 제조방법을 제공한다.
또한 본 발명의 상기 유기반도체는 양쪽성 유기반도체, n형 유기반도체 및 p형 유기반도체 중 어느 하나로 이루어지며, 상기 양쪽성 유기반도체는 PCBM([6,6]-phenyl-C61-butyric acid methyl ester), P(NDI2OD-T2) (Naphthalene-bis(dicarboximide) bithiophene), F8BT (poly[(9,9-di-n-octylfluorenyl-2,7-diyl)-alt-(benzo[2,1,3]thiadiazol-4,8-diyl)]), PFO (poly(9,9-dioctylfluorene)), DPPT-TT(diketopyrrolo-pyrrole-bithiophene) 및 PTVPhI-Eh (poly(thienylenevinylene-cophthalimide) functionalized with dodecyl at the imide nitrogen) 중 어느하나로 선택되고, 상기 n형 반도체는 아센계 물질, 완전 불화된 아센계 물질, 부분 불화된 아센계 물질, 부분 불화된 올리고티오펜(oligothiophene)계 물질, 플러렌(fullerene)계 물질, 치환기를 갖는 플러렌계 물질, 완전 불화된 프탈로시아닌(phthalocyanine)계 물질, 부분 불화된 프탈로시아닌계 물질, 페릴렌 테트라카르복실릭 디이미드(perylene tetracarboxylic diimide)계 물질, 페릴렌 테트라카르복실 디안하이드라이드(perylene tetracarboxylic dianhydride)계 물질, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide)계 물질 및 나프탈렌 테트라카르복실릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride)계 물질 중에서 어느 하나로 선택되며, 상기 p형 유기반도체는 아센(acene), 폴리-티에닐렌비닐렌(poly-thienylenevinylene), 폴리-3-헥실티오펜(poly-3-hexylthiophen), 알파-헥사티에닐렌(α-hexathienylene), 나프탈렌(naphthalene), 알파-6-티오펜(α-6-thiophene), 알파-4-티오펜 (α-4-thiophene), 루브렌(rubrene), 폴리티오펜(polythiophene), 폴리파라페닐렌비닐렌 (polyparaphenylenevinylene), 폴리파라페닐렌(polyparaphenylene), 폴리티오펜비닐렌(polythiophenevinylene), 폴리티오펜-헤테로고리방향족 공중합체(polythiophene-heterocyclicaromatic copolymer), 트리아릴아민(triarylamine) 중에서 어느하나로 선택되는 것을 특징으로 하는 트랜지스터 제조방법을 제공한다.
또한 본 발명의 상기 금속산화물 반도체는 아연산화물(ZnOx), 인듐산화물(InOx), 인듐갈륨아연산화물(IGZO), 인듐주석산화물(ITO) 산화물 중 어느 하나로 선택되는 것을 특징으로 하는 트랜지스터 제조방법을 제공한다.
또한 본 발명의 상기 탄소화합물 반도체는 반도체성 탄소나노튜브(CNT) 또는 그래핀(Graphene) 나노리본으로부터 선택되는 트랜지스터 제조방법을 제공한다.
본 발명에 따른 도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법은 잉크젯 프린팅을 통해서 모든 영역에 도펀트를 도포하는 것이 아닌 원하는 부분에만 선택적인 도펀트 인쇄가 가능하여, OTFTs의 반도체층에서 실제 채널영역만 선택적 도핑이 가능하다.
본 발명에 따른 도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법은 트랜지스터에 있어서 반도체층의 특정 영역에 도펀트를 선택적으로 도핑함으로써 소자 성능을 향상시킬 수 있는 효과가 있다.
도 1 및 도 2는 본 발명의 일실시예에 따른 트랜지스터의 제조 공정을 개략적으로 나타낸 것이다.
도 3은 반도체층에 포함되는 도펀트의 양에 따른 이동도 추이 및 전압 변화를 나타낸 것이다.
도 4는 본 발명의 일실시예에 따라 제조된 CMOS 인버터와 도펀트를 인쇄하지 않은 CMOS 인버터의 성능을 비교한 그래프이다.
도 5는 실시예 1, 실시예 4 및 비교예 1의 트랜지스터에서 n채널 및 p채널의 성능을 나타낸 것이다.
도 6은 실시예 1 내지 실시예 6 및 비교예 1의 트랜지스터의 성능을 나타낸 것이다.
도 7은 실시예 7 및 비교예 2로 제조된 P(NDI2OD-T2) OTFT의 전류-전압 전이곡선을 나타낸 것이다.
도 8은 실시예 7 및 비교예 2 소자의 안정성에 관한 전이곡선 그래프이다.
이하 본 발명에 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다. 우선, 도면들 중, 동일한 구성요소 또는 부품들은 가능한 한 동일한 참조부호를 나타내고 있음에 유의하여야 한다. 본 발명을 설명함에 있어, 관련된 공지기능 혹은 구성에 대한 구체적인 설명은 본 발명의 요지를 모호하지 않게 하기 위하여 생략한다.
본 명세서에서 사용되는 정도의 용어 “약”, “실질적으로” 등은 언급된 의미에 고유한 제조 및 물질 허용오차가 제시될 때 그 수치에서 또는 그 수치에 근접한 의미로 사용되고, 본 발명의 이해를 돕기 위해 정확하거나 절대적인 수치가 언급된 개시 내용을 비양심적인 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다.
본 발명의 트랜지스터는 TGBC(Top Gate Bottom Contact)구조로 설명하고 있지만, 이에 한정되는 것은 아니며 BGTC(Bottom Gate Top Contact)구조 등에서도 적용될 수 있다.
도 1 및 도 2는 본 발명의 일실시예에 따른 트랜지스터의 제조 공정을 개략적으로 나타낸 것이다.
탑게이트 형태의 트랜지스터는 기판을 제공하고, 상기 기판 상에 서로 이격되게 소스/드레인 전극을 형성시킨 후, 상기 소스/드레인 전극을 덮도록 반도체층을 형성하고, 상기 반도체층 위에 도펀트층을 형성하며, 상기 도펀트층 상에 절연층을 형성하고, 상기 절연층 상의 일부 영역에 게이트 전극을 형성하는 단계로 구성된다.
본 발명의 트랜지스터는 n형 반도체 및 p형 반도체가 동시에 구성되는 CMOS 인버터 디바이스에 이용될 수 있다.
도 1을 참조하면, 기판을 제공하고, 상기 기판 상에 서로 이격되어 있는 소스/드레인 전극을 형성한다.
상기 기판은 유리와 같은 투명 기판, 실리콘 기판, 플라스틱 기판 또는 금속 포일 기판 등 유연한 기판을 사용할 수 있다. 플라스틱 기판의 예로는 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethyelenen napthalate), 폴리에틸렌테레프탈레이드(polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트(cellulose triacetate) 및 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinoate)등을 이용할 수 있다.
상기 소스/드레인 전극은 Au, Al, Ag, Mg, Ca, Yb, Cs-ITO 또는 이들의 합금 중에서 선택되는 단일층으로 형성될 수 있으며, 기판과의 접착성을 향상시키기 위하여 Ti, Cr 또는 Ni과 같은 접착 금속층을 더욱 포함하여 다중층으로 형성될 수 있다. 또한 그라핀(graphene), 카본나노튜브(CNT), PEDOT:PSS 전도성 고분자 실버나노와이어(silver nanowire) 등을 이용하여 기존의 금속보다 탄성에 더욱 유연한 소자를 제조할 수 있으며 위 물질들을 잉크로 사용하여 잉크젯 프린팅 또는 스프레이 등의 인쇄공정을 이용하여 소스/드레인 전극을 제조할 수 있다. 이러한 인쇄공정을 통해서 소스/드레인 전극을 형성하며 진공공정을 배제할 수 있어서 제조비용의 절감효과를 기대할 수 있다.
상기 소스/드레인 전극 상에는 반도체층을 형성할 수 있다. 상기 반도체층은 유기반도체, 금속산화물 반도체, 탄소화합물 반도체 중 어느 하나로 이루어질 수 있다.
상기 유기반도체는 양쪽성 유기반도체, n형 유기반도체 또는 p형 유기반도체를 이용할 수 있다.
상기 양쪽성 유기반도체로는 PCBM([6,6]-phenyl-C61-butyric acid methyl ester), P(NDI2OD-T2) (Naphthalene-bis(dicarboximide) bithiophene), F8BT (poly[(9,9-di-n-octylfluorenyl-2,7-diyl)-alt-(benzo[2,1,3]thiadiazol-4,8-diyl)]), PFO (poly(9,9-dioctylfluorene)), DPPT-TT(diketopyrrolo-pyrrole-bithiophene) 및 PTVPhI-Eh (poly(thienylenevinylene-cophthalimide) functionalized with dodecyl at the imide nitrogen) 중 어느하나를 이용할 수 있다.
상기 n형 반도체는 아센계 물질, 완전 불화된 아센계 물질, 부분 불화된 아센계 물질, 부분 불화된 올리고티오펜(oligothiophene)계 물질, 플러렌(fullerene)계 물질, 치환기를 갖는 플러렌계 물질, 완전 불화된 프탈로시아닌(phthalocyanine)계 물질, 부분 불화된 프탈로시아닌계 물질, 페릴렌 테트라카르복실릭 디이미드(perylene tetracarboxylic diimide)계 물질, 페릴렌 테트라카르복실 디안하이드라이드(perylene tetracarboxylic dianhydride)계 물질, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide)계 물질 또는 나프탈렌 테트라카르복실릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride)계 물질 중에서 어느 하나를 선택할 수 있다. 여기서 상기 아센(acene)계 물질은 안트라센, 테트라센, 펜타센, 페릴렌 또는 코노렌 중에서 선택될 수 있다.
또한 상기 p형 유기반도체는 아센(acene), 폴리-티에닐렌비닐렌(poly-thienylenevinylene), 폴리-3-헥실티오펜(poly-3-hexylthiophen), 알파-헥사티에닐렌(α-hexathienylene), 나프탈렌(naphthalene), 알파-6-티오펜(α-6-thiophene), 알파-4-티오펜 (α-4-thiophene), 루브렌(rubrene), 폴리티오펜(polythiophene), 폴리파라페닐렌비닐렌 (polyparaphenylenevinylene), 폴리파라페닐렌(polyparaphenylene), 폴리티오펜비닐렌(polythiophenevinylene), 폴리티오펜-헤테로고리방향족 공중합체(polythiophene-heterocyclicaromatic copolymer), 트리아릴아민(triarylamine)을 포함하는 물질 또는 이들의 유도체 중에서 선택될 수 있는 데, 여기서 상기 아센족 물질은 펜타센(pentacene), 페릴렌(perylene), 테트라센(tetracene) 또는 안트라센(anthracene) 중에서 어느 하나이다.
또한, 상기 금속산화물 반도체는 아연산화물(ZnOx), 인듐산화물(InOx), 인듐갈륨아연산화물(IGZO), 인듐주석산화물(ITO) 중 어느 하나로 선택될 수 있다.
또한, 상기 탄소화합물 반도체는 반도체성 탄소나노튜브(CNT) 또는 그래핀(Graphene) 나노리본으로부터 이용할 수 있다.
상기 반도체층은 스핀코팅, 스프레이(Spray), 잉크젯(Inkjet), 플렉소그라피(Flexography), 스크린(Screen), DipCoating 및 Gravure 등의 방법을 통해 소스/드레인 전극위에 형성된다. 이는 전극 상 및 기판의 국부적인 영역에 패턴을 형성할 수 있으며, 유기반도체층 형성 후 반도체 결정성 및 안정성 등의 소자 성능을 향상시키기 위해 열처리나 광학적 노출(exposure) 등을 시행할 수 있다.
다음으로 본 발명은 유기반도체층이 형성된 부위에 선택적으로 일부분에 도펀트를 형성할 수 있다.(도펀트층 형성단계)
도펀트층의 형성은 도펀트를 포함한 용매가 반도체층을 녹여 반도체층의 일부분을 차지하는 영역을 도펀트층으로 형성되는 것을 의미한다.
이때 반도체층의 일부분에 도펀트를 형성하기 위해서 잉크젯 프린팅을 이용한다.
잉크젯 프린팅으로 전극, 반도체층의 형성 등 소자를 형성하는 기술은 다수 이용되었으나, 본 발명에서는 필요없는 부위를 제거하는 소위 도펀트층 형성 공정은 용매를 잉크로 하는 잉크젯 프린팅으로 도펀트를 형성할 수 있다.
본 발명은 상기 잉크젯 프린팅으로 도펀트층을 형성할 수 있는 데, 국소부위만을 형성할 수 있어서 현재 잉크젯 프린팅을 이용하여 기술적으로 가능한 영역까지 국소적으로 실시할 수 있다. 작게는 1㎛ 내외에서 크게는 원하는 영역까지 도펀트층의 형성이 가능하다. 바람직하게는 1㎛ 내지 10mm 의 크기를 갖도록 도펀트층을 형성할 수 있다. 반도체층 상에 도펀트층을 선택적으로 형성하기 위해서는 다른 인쇄공정을 이용하기는 기술적으로 힘들고, 잉크젯 프린팅 기법만으로 이러한 공정을 실시할 수 있다.
본 발명에 있어서 도펀트로 이용할 수 있는 물질은 n형 도펀트 또는 p형 도펀트를 이용할 수 있다.
n형 도펀트로는 CsF(Cesium Fluoride), BEDT-TTF (bis(ethylenedithio)-tetrathiafulvalene), TTN (tetrathianaphthacene), CoCp2 (bis(cyclopentadienyl)-cobalt(II)), Cr2(hpp)4 (chromium with the anion of 1,3,4,6,7,8-hexahydro-2H-pyrimido[1,2-a]pyrimidine (hpp)), W2(hpp)4 (tungsten with the anion of 1,3,4,6,7,8-hexahydro-2H-pyrimido[1,2-a]pyrimidine (hpp)), pyronin B chloride, acridine orange base [3,6-bis(dimethylamino)acridine (AOB)], leuco bases like leuco crystal violet (LCV), (nDMBI) (4-(1,3-dimethyl-2,3-dihydro-1H-benzoimidazol-2 yl)phenyl)dimethylamine, (o-MeO-DMBI-I) 2-(2-methoxyphenyl)-1,3-dimethyl-1H-benzoimidazol-3-ium iodide 등을 이용할 수 있다.
p형 도펀트로는 F4-TCNQ (2,3,5,6-tetrafluoro-7,7,8,8-tetracyanoquinodimethane), F2-HCNQ (3,6-difluoro-2,5,7,7,8,8-hexacyanoquinodimethane), MoO3 (Molybdenum trioxide), WO3 (Tungsten trioxide) 등을 이용할 수 있다.
한편 도펀트를 잉크젯 프린팅을 이용하여 인쇄하려면, 도펀트를 녹일 수 있는 용매가 필요한 데, 상기 용매의 특징은 도펀트를 모두 녹일 수 있으며, 반도체층의 일부를 녹이는 것이 바람직하다.
사용가능한 용매로는 클로로벤젠(Chlorobenzene), 클로로포름(Chloroform), 트리클로로벤젠(Trichlorobenzene), 테트라히드로퓨란(Tetrahydrofuran), 디클로로벤젠(Dichlorobenzene), 디클로로에탄(Dichloroethane) 등과 같은 용매를 이용할 수 있다.
잉크젯으로 프린팅 할 때 도펀트가 용매에 혼합되는 비율은 0.5mg/ml ~ 1.5mg/ml%인 것이 바람직하다.
일반적으로 반도체에 비해 도펀트의 비율이 0.5mg/ml보다 작을 때에는 효과적으로 도핑이 이루어지지 않아 소자성능의 변화가 일어나지 않을 수 있거나 미비할 수 있으며, 도펀트의 비율이 1.5mg/ml를 초과할 때에는 반도체 박막의 결정성에 악영향을 끼쳐 소자의 성능을 감소시키거나, 전도도가 너무 상승해 트랜지스터로 동작을 하는데 문제가 될 수 있다.
도 2를 참조하면, CMOS 인버터 디바이스를 제조하는 경우 전극상에 반도체층을 형성하고 반도체층의 일부에 도펀트를 형성할 수 있는 데, 2곳의 S/D 전극 사이 반도체층상에 도펀트를 형성할 수 있다. 도 2에서 보는 바와 같이 한곳의 S/D 전극 사이 반도체층상에는 n형 도펀트를 다른 한곳의 S/D 전극 사이 반도체층상에는 p형 도펀트를 인쇄할 수 있는 데, 도펀트를 녹일 수 있는 용매를 반도체상에 인쇄하여 반도체층을 일부 녹도록 하여 도펀트가 반도체층에 혼합되도록 하는 것이 바람직하다.
반도체층 중에서 도펀트가 포함되어 있는 부분에서의 도펀트의 양은 0.5질량% ~ 1.0질량%인 것이 바람직하다.
반도체층 중에서 도펀트가 포함되어 있는 부분에서의 도펀트의 양은 0.5질량% ~ 1.0질량%인 것이 바람직하다.
도펀트의 양이 0.5질량% ~ 1.0질량%일 때 소자의 성능이 우수하게 되는 데, 반도체 박막의 결정성에 악영향을 끼치지 않으며 우수한 전도도가 나타나게 된다.
도 3은 반도체층에 포함되는 도펀트의 양에 따른 이동도 추이 및 전압 변화를 나타낸 것이다.
도 3의 (a)는 n도핑과 p도핑으로 인하여 변화하는 전자와 정공의 전하이동도의 추이를 나타내고, (b)는 이에 따른 시작전압 (Von)의 변화를 나타낸다.
도 3의 (a)에서 볼 수 있듯이 도핑을 하지 않았을 때에는 전하와 정공의 이동도가 비슷한 양방향성 전달 특성을 나타낸다. 그러나 n도핑을 하였을 경우에는 n형 특성이 증가하는 반면 p형 특성이 감소하여 n형 트랜지스터 특성을 보이게 된다. 또한 p형 도펀트를 첨가하였을 때는 p형 특성이 증가하는 반면 n형 특성이 감소하여 p형 트랜지스터 특성을 보인다.
또한 도 3의 (b)에서 알 수 있듯이, 도핑으로 인하여 트랜지스터의 시작 전압을 조절할 수 있다. n형 도펀트의 양이 증가할수록 n형 트랜지스터의 시작전압이 낮아지고, p형 도펀트의 양이 증가할 수록 p형 트랜지스터의 시작전압이 낮아진다. 즉 도펀트의 유형과 양을 조절을 통하여 트랜지스터의 성능을 원하는 방향으로 변화시킬 수 있다.
한편, 상기 도펀트층이 인쇄된 유기반도체층 상의 전면에 걸쳐서는 절연층을 형성할 수 있다. (절연층 형성단계)
유기절연층 또는 무기절연층의 단일막 또는 다층막으로 포함되거나 유-무기 하이브리드 막으로 포함된다. 상기 유기절연층으로는 폴리메타아크릴레이트 (PMMA, polymethylmethacrylate), 폴리스타이렌(PS, polystyrene), 페놀계 고분자, 아크릴계 고분자, 폴리이미드와 같은 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계 고분자, p자일리렌계 고분자, 비닐알콜계 고분자, 파릴렌(parylene) 중에서 1이상 선택될 수 있다. 상기 무기절연층으로는 실리콘 산화막, 실리콘 질화막, Al2O3, Ta2O5, BST, PZT 중에서 1이상 선택될 수 있다.
상기 절연층 상의 일부영역에는 게이트 전극을 형성할 수 있다. (게이트 전극 형성단계)
상기 게이트 전극은 알루미늄(Al), 알루미늄 합금(Al-alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo-alloy), 실버나노와이어(silver nanowire), 갈륨인듐유태틱(gallium indium eutectic), PEDOT;PSS 중에서 선택되는 어느 하나로 형성할 수 있다. 상기 게이트 전극은 위 물질들을 잉크로 사용하여 잉크젯 프린팅 또는 스프레이 등의 인쇄공정을 이용하여 게이트 전극을 제조할 수 있다. 이러한 인쇄공정을 통해서 게이트 전극을 형성하며 진공공정을 배제할 수 있어서 제조비용의 절감효과를 기대할 수 있다.
이로써 본 발명의 일실시예에 따른 트랜지스터를 완성할 수 있다.
도 4는 본 발명의 일실시예에 따라 제조된 CMOS 인버터와 도펀트를 인쇄하지 않은 CMOS 인버터의 성능을 비교한 그래프이다.
도 4는 CMOS 인버터의 전압-전달특성(왼쪽)과 전압이익특성(오른쪽)을 각각 나타낸다. 도핑을 하지 않은 것은 그래프에서 주황색으로 표현하였는 데 이경우 Vin= -60V 일 때와 0V일 때 전압손실이 각각 5V 와 20V 이상이 나타났다. 이는 큰 전력 손실 [P(전력손실) = V (전압) * I (전류)]과 낮은 전압 여유 (Noise Margin)을 가져오게 된다. 또한 큰 히스테리시스를 보이는데 이러한 소자는 실제로 회로에 사용될 때 안정성 등에 문제가 될 수 있다.
이에 반해 잉크젯 프린팅으로 도핑이 이루어진 본 발명은 그래프에서 파란색으로 표현하였는 데, 이 경우 도핑을 하지 않는 인버터의 그래프에 비해 Vin = -60V 일 때와 0V 일 때 전압손실이 거의 0에 가깝게 낮으며, 히스테리시스가 없는 좋은 인버터 특성을 나타내고 있다. 또한 전압이익특성에서도 도핑을 한 경우 약 14 로써 도핑을 하지 않은 인버터에 비해 높은 값을 보이는 것을 관찰할 수 있다.
이하, 본 발명의 구체적인 실시예에 대하여 자세히 설명한다.
실시예 1
기판준비 및 전극형성
트랜지스터를 제조하는 데 있어, 기판을 준비하고, 상기 기판 상에 소스/드레인 전극을 형성한다.
반도체층 형성
유기반도체층 형성은 유기반도체인 PCBM을 이용하여 유기반도체층을 형성하였다. 유기반도체층의 형성은 S전극과 D전극을 모두 덮도록 반도체층을 형성하였다.
도펀트층 형성
도펀트의 형성을 위해서 용매 클로로벤젠을 준비하여 n형 도펀트를 혼합하여 n형 도펀트 용액을 제조한다. n형 도펀트로는 CsF(Cesium Fluoride)를 이용하며, 도펀트의 농도가 각각 1mg/ml가 되도록 제조하였다.
이를 잉크젯 프린팅을 이용하여 반도체층상에 인쇄를 하는 데, S전극 및 D전극의 중간영역의 반도체층상에 n형 도펀트인 CsF를 이용하여 도펀트층을 형성하였다. 잉크젯 프린팅시 지름은 약 50㎛가 되도록 인쇄하여 도펀트를 도핑하였다.
도펀트가 주입되는 반도체층의 도펀트양이 1.0질량%가 되도록 하여 도펀트층을 형성하였다. 이의 제어는 잉트젯 프린팅으로 주입하는 용액의 양을 제어함으로써 조절할 수 있다.
절연층 형성
유기반도체층을 포함하여 기판 상부에 형성하는 데, 절연층은 폴리스티렌(PS)를 이용하여 스핀코팅을 이용하여 절연층을 형성하였다.
게이트 전극 형성
절연층 상부의 일부영역에는 게이트 전극을 형성을 형성하는 데, 알루미늄(Al)을 증착에 의하여 형성하였다.
상기와 같은 단계를 거쳐 제조한 트랜지스터를 제조하였다.
실시예 2 및 실시예 3
실시예 1과 각각 동일하게 실시하되,
도펀트층 형성단계에서 도펀트가 주입되는 반도체층의 n형 도펀트인 CsF 도펀트양이 0.5질량%(실시예 2), 0.1질량%(실시예 3)가 되도록 하였다.
실시예 4
실시예 1과 동일하게 트랜지스터를 제조하되,
도펀트층 형성단계에서 S전극 및 D전극의 중간영역의 반도체층상에 p형 도펀트인 F4-TCNQ를 이용하여 도펀트층을 형성하였다.
도펀트가 주입되는 반도체층의 도펀트양은 1.0질량%가 되도록 하여 도펀트층을 형성하였다.
실시예 5 및 실시예 6
실시예 4와 각각 동일하게 실시하되,
도펀트층 형성단계에서 도펀트가 주입되는 반도체층의 p형 도펀트인 F4-TCNQ 도펀트양이 0.5질량%(실시예 5), 0.1질량%(실시예 6)가 되도록 하였다.
비교예 1
실시예 1과 동일하게 실시하되, 잉크젯 프린팅을 이용한 도펀트층의 형성없이 박막트랜지서터를 제조하였다.
도 5는 실시예 1, 실시예 4 및 비교예 1의 트랜지스터에서 n채널 및 p채널의 성능을 나타낸 것이다.
도 5의 (a)와 (b)는 도펀트를 첨가하기 전의 유기박막 트랜지스터의 p형과 n형의 아웃풋 특성을 나타내고, (c) 는 p형 도펀트가 1.0질랑% 첨가되어진 p형 아웃풋 특성, (d)는 n형 도펀트가 1.0질랑% 첨가되어진 n형 아웃풋 특성을 나타낸다. (a) 와 (b) 그래프에서 알 수 있듯이 도핑이되지 않은 트랜지스터의 경우 드레인 전압 (Vd) 가 낮을 때 전류가 선형적으로 증가하지 못하고 S 자 모양으로 증가하는데 이는 전극과 반도체간의 접촉저항이 높기 때문에 발생하는 안좋은 현상이다. 반면 도핑이 되어진 (c) 와 (d)의 경우에는, Vd가 낮을 때 전류가 선형적으로 증가하며, 도핑이 되지 않았었을 때 비해서 전류가 더 많이 흐르는 것을 알 수 있다. 이는 도핑으로 인해 접촉저항이 상당히 개선되었으며, 반도체 안의 전하의 양이 증가하였기 때문에 소자의 향상이 되었다는 것을 알 수 있다.
도 6은 실시예 1 내지 실시예 6 및 비교예 1의 트랜지스터의 성능을 나타낸 것이다.
도 6은 실시예 1 내지 실시예 6 및 비교예 1의 트랜지스터의 전달특성 성능을 비교한 그래프이다. (a)는 n형 도펀트가 첨가된 실시예 1 내지 실시예 3의 p형 특성, (b)는 n형 도펀트가 첨가된 실시예 1 내지 실시예 3의 n형 특성을 나타내며, (c)는 p형 도펀트가 첨가된 실시예 4 내지 실시예 6의 p형 특성, 그리고 (d)는 p형 도펀트가 첨가된 실시예 4 내지 실시예 6의 n형 특성이다.
도 6의 (a)와 (b)에서 알 수 있듯이, n형 도펀트의 양이 증가할수록 p형 특성에서의 전류는 점점 감소하며, 반대로 n형 특성에서의 전류는 점점 증가하게 된다. 또한 도 6의 (c)와 (d)에서 알 수 있듯이, p형 도펀트가 증가할수록 p형 특성의 전류는 조금 증가하고, 반대로 n형특성은 크게 감소한다. 즉 첨가되는 n형 도펀트의 양이 증가할수록 n형 특성이 좋아지며, p형 도펀트의 양이 증가할록 p형 특성이 좋아지게 됨을 알 수 있다.
실시예 7
13nm/2nm 두께의 Au/Ni 소스와 드레인 전극을 일반적인 포토리소그라피 공정을 통하여 Corning 사의 Eagle 2000 glass 기판 위에 패터닝 한다. OTFT 제작에 앞서서 증류수, 아세톤 (acetone), 이소프로필 알콜 (isopropyl alcohol) 용매에 순차적으로 기판을 담근 후 각각 10 분간 Ultra-sonification bath에서 세척하였다. 질소 가스를 통해서 충분히 말려서 잔존 용매를 완전히 제거한 후 UV/O3 장비를 이용하여 기판 표면세척을 한 번 더 실시하였다.
P(NDI2OD-T2) (폴리에라 Inc.) 물질 (화학식 1) 을 클로로벤젠 (chlorobenzene) 용매에 10mg/mL의 농도로 녹인 반도체 잉크를 소스와 드레인 전극이 형성되어 있는 기판 상에 스핀코팅을 통하여 필름을 형성 하였다. 도펀트 잉크를 제작하기 위해서 organic compound bis(cyclopentadienyl)-cobalt(II) (cobaltocene, CoCp2) (시그마 알드리치 Inc.) 도펀트 (화학식 2)를 2-에톡시에탄올 (2-ethoxyethanol)과 클로로벤젠이 1:1 의 비율로 섞여 있는 혼합 용매에 녹여 사용하였다.
[화학식 1]
Figure PCTKR2015007283-appb-I000001
[화학식 2]
Figure PCTKR2015007283-appb-I000002
잉크젯 도핑을 위하여, 제작되어진 도펀트 잉크를 잉크젯 프린터를 이용하여 반도체필름이 형성 되어있는 기판의 채널 영역에만 선택적으로 도포 하였다. 이렇게 선택적으로 도핑된 반도체 필름을 150oC에서 20분간 열처리를 하였으며, 최종적으로 스핀코팅을 통하여 PMMA (시그마 알드리치 Inc.) 절연체를 500 nm 도포하고, 열 증착장비를 이용하여 Al 전극을 50nm 를 형성하여 탑 게이트 구조의 OTFT를 제작하였다.
비교예 2
실시예 7과 동일하게 실시하되,
비교를 위해 잉크젯 도핑을 하지 않은 실시예 7과 동일한 구조의 OTFT를 제조하였다.
도 7은 실시예 7 및 비교예 2로 제조된 P(NDI2OD-T2) OTFT의 전류-전압 전이곡선을 나타낸 것이다. 도핑을 하지 않은 비교예 2의 소자를 기준으로 다양한 농도의 도핑을 하였을 때, 드레인 전류가 많이 향상된 것을 알 수 있다. 실험결과를 보면, 도핑을 하지 않은 비교예 2의 경우 0.35 cm2/Vs 의 전하 이동도를 보이지만 최적화 되어진 도핑 소자는 0.72 cm2/Vs 으로 약 2 배이상의 성능이 향상되었다. 또한 전압에 대한 동작 안정성측면이 많이 향상된 것을 확인할 수 있다.
도 8은 실시예 7 및 비교예 2 소자의 안정성에 관한 전이곡선 그래프이다.
도 8의 (a)는 도핑을 한 실시예 7의 전이곡선이며, 도 8의 (b)는 비교예 2의 전이곡선 그래프이다.
도핑을 하지 않은 비교예 2 소자의 경우 연속적인 동작에 대하여 스트레스를 받게 되고 이는 전이곡선의 모양을 문턱전압이 낮아지는 방향으로 변화시키고 있음을 알 수 있다. 그러나 도핑이 되어진 실시예 7 소자의 경우 장시간 동안의 동작에 대하여 변화 없이 일정한 전이곡선을 보이고 있음 알 수 있다. 이로 인해 본 발명은 장식간의 연속적인 동작에 대하여 스트레스를 거의 받지 않음을 알 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것은 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어서 명백할 것이다.

Claims (12)

  1. 트랜지스터의 제조를 위해 기판 상에 반도체층을 형성하며, 상기 반도체층상에 도펀트를 형성하되,
    상기 도펀트의 형성은 잉크젯 프린팅을 이용하여 n형 도펀트 또는 p형 도펀트를 선택적으로 인쇄하는 것을 특징으로 하는 도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법.
  2. 제1항에 있어서,
    상기 도펀트는 n형 도펀트로 CsF(Cesium Fluoride), BEDT-TTF (bis(ethylenedithio)-tetrathiafulvalene), TTN (tetrathianaphthacene), CoCp2 (bis(cyclopentadienyl)-cobalt(II)), Cr2(hpp)4 (chromium with the anion of 1,3,4,6,7,8-hexahydro-2H-pyrimido[1,2-a]pyrimidine (hpp)), W2(hpp)4 (tungsten with the anion of 1,3,4,6,7,8-hexahydro-2H-pyrimido[1,2-a]pyrimidine (hpp)), pyronin B chloride, acridine orange base [3,6-bis(dimethylamino)acridine (AOB)], leuco bases like leuco crystal violet (LCV), (nDMBI) (4-(1,3-dimethyl-2,3-dihydro-1H-benzoimidazol-2 yl)phenyl)dimethylamine, (o-MeO-DMBI-I) 2-(2-methoxyphenyl)-1,3-dimethyl-1H-benzoimidazol-3-ium iodide 중에서 1이상 선택되며,
    p형 도펀트로 F4-TCNQ (2,3,5,6-tetrafluoro-7,7,8,8-tetracyanoquinodimethane), F2-HCNQ (3,6-difluoro-2,5,7,7,8,8-hexacyanoquinodimethane), MoO3 (Molybdenum trioxide), WO3 (Tungsten trioxide) 중에서 1이상 선택되는 것을 특징으로 하는 트랜지스터 제조방법.
  3. 제1항에 있어서,
    상기 n형 도펀트 또는 p형 도펀트는 클로로벤젠(Chlorobenzene), 클로로포름(Chloroform), 트리클로로벤젠(Trichlorobenzene), 테트라히드로퓨란(Tetrahydrofuran), 디클로로벤젠(Dichlorobenzene), 디클로로에탄(Dichloroethane) 중 어느 하나의 용매로 녹여 잉크젯 프린팅에 이용하는 것을 특징으로 하는 것을 특징으로 하는 트랜지스터 제조방법.
  4. 제1항에 있어서,
    반도체층 중에서 도펀트가 포함되어 있는 부분에서의 도펀트의 양은 0.5질량% ~ 1.0질량%인 것을 특징으로 하는 트랜지스터 제조방법.
  5. 기판을 준비하는 단계;
    상기 기판위에 소스/드레인 전극을 형성시키는 S/D전극형성단계;
    상기 소스/드레인 전극 상에 반도체층을 형성시키는 반도체층 형성단계;
    상기 반도체층에 도펀트층을 형성하는 단계;
    상기 반도체층 상에 절연층을 형성하는 절연층 형성단계; 및
    상기 절연층 상이 게이트 전극을 형성시키는 게이트전극 형성단계를 포함하되,
    상기 도펀트층 형성은 잉크젯 프린팅을 이용하여 반도체층 상에 인쇄를 통해 선택적으로 형성하는 것을 특징으로 하는 트랜지스터 제조방법.
  6. 제5항에 있어서,
    상기 도펀트는 n형 도펀트로 CsF(Cesium Fluoride), BEDT-TTF (bis(ethylenedithio)-tetrathiafulvalene), TTN (tetrathianaphthacene), CoCp2 (bis(cyclopentadienyl)-cobalt(II)), Cr2(hpp)4 (chromium with the anion of 1,3,4,6,7,8-hexahydro-2H-pyrimido[1,2-a]pyrimidine (hpp)), W2(hpp)4 (tungsten with the anion of 1,3,4,6,7,8-hexahydro-2H-pyrimido[1,2-a]pyrimidine (hpp)), pyronin B chloride, acridine orange base [3,6-bis(dimethylamino)acridine (AOB)], leuco bases like leuco crystal violet (LCV), (nDMBI) (4-(1,3-dimethyl-2,3-dihydro-1H-benzoimidazol-2 yl)phenyl)dimethylamine, (o-MeO-DMBI-I) 2-(2-methoxyphenyl)-1,3-dimethyl-1H-benzoimidazol-3-ium iodide 중에서 1이상 선택되며,
    p형 도펀트로 F4-TCNQ (2,3,5,6-tetrafluoro-7,7,8,8-tetracyanoquinodimethane), F2-HCNQ (3,6-difluoro-2,5,7,7,8,8-hexacyanoquinodimethane), MoO3 (Molybdenum trioxide), WO3 (Tungsten trioxide) 중에서 1이상 선택되는 것을 특징으로 하는 트랜지스터 제조방법.
  7. 제5항에 있어서,
    상기 n형 도펀트 또는 p형 도펀트는 클로로벤젠(Chlorobenzene), 클로로포름(Chloroform), 트리클로로벤젠(Trichlorobenzene), 테트라히드로퓨란(Tetrahydrofuran), 디클로로벤젠(Dichlorobenzene), 디클로로에탄(Dichloroethane) 중 어느 하나의 용매로 녹여 잉크젯 프린팅에 이용하는 것을 특징으로 하는 것을 특징으로 하는 트랜지스터 제조방법.
  8. 제5항에 있어서,
    도펀트층 형성단계에서 도펀트의 양은 0.5질량% ~ 1.0질량%가 포함된 것을 특징으로 하는 트랜지스터 제조방법.
  9. 제5항에 있어서,
    상기 반도체층은 유기반도체, 금속산화물 반도체 및 탄소화합물 반도체 중 어느 하나로 이루어지는 것을 특징으로 하는 트랜지스터 제조방법.
  10. 제9항에 있어서,
    상기 유기반도체는 양쪽성 유기반도체, n형 유기반도체 및 p형 유기반도체 중 어느 하나로 이루어지며,
    상기 양쪽성 유기반도체는 PCBM([6,6]-phenyl-C61-butyric acid methyl ester), P(NDI2OD-T2) (Naphthalene-bis(dicarboximide) bithiophene), F8BT (poly[(9,9-di-n-octylfluorenyl-2,7-diyl)-alt-(benzo[2,1,3]thiadiazol-4,8-diyl)]), PFO (poly(9,9-dioctylfluorene)), DPPT-TT(diketopyrrolo-pyrrole-bithiophene) 및 PTVPhI-Eh (poly(thienylenevinylene-cophthalimide) functionalized with dodecyl at the imide nitrogen) 중 어느하나로 선택되고,
    상기 n형 반도체는 아센계 물질, 완전 불화된 아센계 물질, 부분 불화된 아센계 물질, 부분 불화된 올리고티오펜(oligothiophene)계 물질, 플러렌(fullerene)계 물질, 치환기를 갖는 플러렌계 물질, 완전 불화된 프탈로시아닌(phthalocyanine)계 물질, 부분 불화된 프탈로시아닌계 물질, 페릴렌 테트라카르복실릭 디이미드(perylene tetracarboxylic diimide)계 물질, 페릴렌 테트라카르복실 디안하이드라이드(perylene tetracarboxylic dianhydride)계 물질, 나프탈렌 테트라카르복실릭 디이미드(naphthalene tetracarboxylic diimide)계 물질 및 나프탈렌 테트라카르복실릭 디안하이드라이드(naphthalene tetracarboxylic dianhydride)계 물질 중에서 어느 하나로 선택되며,
    상기 p형 유기반도체는 아센(acene), 폴리-티에닐렌비닐렌(poly-thienylenevinylene), 폴리-3-헥실티오펜(poly-3-hexylthiophen), 알파-헥사티에닐렌(α-hexathienylene), 나프탈렌(naphthalene), 알파-6-티오펜(α-6-thiophene), 알파-4-티오펜 (α-4-thiophene), 루브렌(rubrene), 폴리티오펜(polythiophene), 폴리파라페닐렌비닐렌 (polyparaphenylenevinylene), 폴리파라페닐렌(polyparaphenylene), 폴리티오펜비닐렌(polythiophenevinylene), 폴리티오펜-헤테로고리방향족 공중합체(polythiophene-heterocyclicaromatic copolymer), 트리아릴아민(triarylamine) 중에서 어느하나로 선택되는 것을 특징으로 하는 트랜지스터 제조방법.
  11. 제9항에 있어서,
    상기 금속산화물 반도체는 아연산화물(ZnOx), 인듐산화물(InOx), 인듐갈륨아연산화물(IGZO), 인듐주석산화물(ITO) 산화물 중 어느 하나로 선택되는 것을 특징으로 하는 트랜지스터 제조방법.
  12. 제9항에 있어서,
    상기 탄소화합물 반도체는 반도체성 탄소나노튜브(CNT) 또는 그래핀(Graphene) 나노리본으로부터 선택되는 트랜지스터 제조방법.
PCT/KR2015/007283 2014-07-17 2015-07-14 도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법 WO2016010332A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/320,750 US9997709B2 (en) 2014-07-17 2015-07-14 Method for manufacturing transistor according to selective printing of dopant

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140090254A KR101616190B1 (ko) 2014-07-17 2014-07-17 도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법
KR10-2014-0090254 2014-07-17

Publications (1)

Publication Number Publication Date
WO2016010332A1 true WO2016010332A1 (ko) 2016-01-21

Family

ID=55078753

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/007283 WO2016010332A1 (ko) 2014-07-17 2015-07-14 도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법

Country Status (3)

Country Link
US (1) US9997709B2 (ko)
KR (1) KR101616190B1 (ko)
WO (1) WO2016010332A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105932160A (zh) * 2016-06-07 2016-09-07 河北工业大学 一种环保的有机光伏元件及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10466193B2 (en) 2017-03-01 2019-11-05 Palo Alto Research Center Incorporated Printed gas sensor
US10490746B2 (en) * 2017-03-01 2019-11-26 Palo Alto Research Center Incorporated Selective surface modification of OTFT source/drain electrode by ink jetting F4TCNQ
KR102306476B1 (ko) * 2020-04-06 2021-09-30 고려대학교 산학협력단 감소된 히스테리시스를 갖는 2차원 반도체 트랜지스터 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251259A (ja) * 1998-03-04 1999-09-17 Seiko Epson Corp 半導体層への不純物の導入方法、および薄膜トランジスタ並びに半導体装置の製造方法
KR20120071625A (ko) * 2010-12-23 2012-07-03 한국과학기술원 고성능 유기박막트랜지스터를 제조하기 위한 유기 증기상 젯 프린팅 장치와 고성능 유기박막트랜지스터를 제조하는 방법 및 이를 이용하여 제조된 고성능 유기박막트랜지스터.
KR20120100241A (ko) * 2011-03-03 2012-09-12 인하대학교 산학협력단 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터를 구비한 평판 표시 장치
KR101218925B1 (ko) * 2011-08-09 2013-01-21 성균관대학교산학협력단 그래핀 나노 리본의 형성 방법 및 이를 이용하는 트랜지스터의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251259A (ja) * 1998-03-04 1999-09-17 Seiko Epson Corp 半導体層への不純物の導入方法、および薄膜トランジスタ並びに半導体装置の製造方法
KR20120071625A (ko) * 2010-12-23 2012-07-03 한국과학기술원 고성능 유기박막트랜지스터를 제조하기 위한 유기 증기상 젯 프린팅 장치와 고성능 유기박막트랜지스터를 제조하는 방법 및 이를 이용하여 제조된 고성능 유기박막트랜지스터.
KR20120100241A (ko) * 2011-03-03 2012-09-12 인하대학교 산학협력단 박막 트랜지스터 및 그 제조 방법, 박막 트랜지스터를 구비한 평판 표시 장치
KR101218925B1 (ko) * 2011-08-09 2013-01-21 성균관대학교산학협력단 그래핀 나노 리본의 형성 방법 및 이를 이용하는 트랜지스터의 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DELL' ERBA, GIORGIO ET AL.: "Organic Integrated Circuits for Information Storage Based on Ambipolar Polymers and Charge Injection Engineering", APPLIED PHYSICS LETTERS, vol. 104, no. 15, April 2014 (2014-04-01), pages 153303 - 1 - 153303-5, XP012184723, DOI: doi:10.1063/1.4871715 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105932160A (zh) * 2016-06-07 2016-09-07 河北工业大学 一种环保的有机光伏元件及其制备方法

Also Published As

Publication number Publication date
KR101616190B1 (ko) 2016-05-13
US20170200889A1 (en) 2017-07-13
KR20160010690A (ko) 2016-01-28
US9997709B2 (en) 2018-06-12

Similar Documents

Publication Publication Date Title
US8735871B2 (en) Organic thin film transistors
WO2016148460A1 (ko) 듀얼게이트 박막트랜지스터
CN101743628B (zh) 有机半导体元件的制造方法、有机半导体元件及有机半导体装置
JP2009283786A (ja) 有機半導体組成物
JP2009260340A (ja) 薄膜トランジスタ
EP2132798A1 (en) Organic thin film transistors
WO2016010332A1 (ko) 도펀트의 선택적 인쇄에 따른 트랜지스터 제조방법
CN102144311A (zh) 用于顶栅有机薄膜晶体管的经表面处理的基板
JP2007535163A (ja) 溶融技術により有機半導体デバイスを形成する方法
WO2015174749A1 (ko) 탄소나노튜브 층간층, 이의 제조방법 및 이를 이용한 박막트랜지스터
Guo et al. Insights into the device structure, processing and material design for an organic thin-film transistor towards functional circuit integration
US8969852B2 (en) Organic electronic devices
KR102073763B1 (ko) 유기절연막 조성물, 유기절연막의 형성방법, 및 상기 유기절연막을 포함하는 유기박막트랜지스터
KR20140043649A (ko) 유기 반도체 박막의 제조 방법
KR101172187B1 (ko) 스프레이 방식을 이용한 박막트랜지스터 및 전자회로를 제조하는 방법
JP5715664B2 (ja) 有機半導体組成物
Ribierre et al. Patterning by laser annealing of complementary inverters based on a solution-processible ambipolar quinoidal oligothiophene
WO2011139006A1 (ko) 전하 주입성을 향상시킨 유기박막트랜지스터 및 이의 제조방법
JP2010045327A (ja) 有機薄膜の局所的結晶化方法及びこれを利用した有機薄膜トランジスタの製造方法
US20110053314A1 (en) Method of Fabricating Top Gate Organic Semiconductor Transistors
JP2006148114A (ja) 半導体を利用した薄膜トランジスタ表示板及びその製造方法
KR101113166B1 (ko) 유기 광트랜지스터
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
WO2014086778A1 (en) Carbon nanotube material, devices and methods
Chen et al. Air stable complementary polymer circuits fabricated in ambient condition by inkjet printing

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15822344

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15320750

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15822344

Country of ref document: EP

Kind code of ref document: A1