KR20120021427A - 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법 - Google Patents

마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법 Download PDF

Info

Publication number
KR20120021427A
KR20120021427A KR1020100074098A KR20100074098A KR20120021427A KR 20120021427 A KR20120021427 A KR 20120021427A KR 1020100074098 A KR1020100074098 A KR 1020100074098A KR 20100074098 A KR20100074098 A KR 20100074098A KR 20120021427 A KR20120021427 A KR 20120021427A
Authority
KR
South Korea
Prior art keywords
layer
type
microstructure
manufacturing
thin film
Prior art date
Application number
KR1020100074098A
Other languages
English (en)
Other versions
KR101250450B1 (ko
Inventor
송영민
이용탁
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020100074098A priority Critical patent/KR101250450B1/ko
Priority to US13/813,063 priority patent/US20130128362A1/en
Priority to CN2011800375914A priority patent/CN103038671A/zh
Priority to PCT/KR2011/005625 priority patent/WO2012015277A2/ko
Publication of KR20120021427A publication Critical patent/KR20120021427A/ko
Application granted granted Critical
Publication of KR101250450B1 publication Critical patent/KR101250450B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G02B1/111—Anti-reflection coatings using layers comprising organic materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • G02B1/10—Optical coatings produced by application to, or surface treatment of, optical elements
    • G02B1/11—Anti-reflection coatings
    • G02B1/118—Anti-reflection coatings having sub-optical wavelength surface structures designed to provide an enhanced transmittance, e.g. moth-eye structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Led Devices (AREA)
  • Diffracting Gratings Or Hologram Optical Elements (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

본 발명은 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법에 관한 것으로, 기판 상에 마이크로 구조를 형성하는 단계와, 상기 마이크로 구조가 형성된 기판 상에 금속박막을 증착하는 단계와, 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계와, 상기 마이크로 구조가 형성된 기판 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 마이크로 구조가 형성된 기판의 전면을 식각하는 단계를 포함함으로써, 제조 공정이 간단하며, 공기와 반도체 물질간의 굴절률차로 인해 발생하는 빛의 반사량을 최소화할 수 있을 뿐만 아니라 광소자(optical device) 분야에 용이하게 적용할 수 있는 효과가 있다.

Description

마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법{FABRICATING METHOD OF MICRO NANO COMBINATION STRUCTURE AND FABRICATING METHOD OF PHOTO DEVICE INTEGRATED WITH MICRO NANO COMBINATION STRUCTURE}
본 발명은 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법에 관한 것으로, 보다 상세하게는 기판 상에 마이크로 구조 형성 후 금속박막 증착, 열처리, 전면 식각을 이용하여 마이크로 구조 상에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형 또는 파라볼라형의 무반사 나노구조를 형성함으로써, 공기와 반도체 물질간의 굴절률차로 인해 발생하는 프레넬(Fresnel) 반사 및 전반사를 최소화할 수 있도록 한 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법에 관한 것이다.
일반적으로, 굴절률이 다른 두 매질간의 빛의 반사량를 줄이는 것은 예컨대, 태양 전지, 광검출기, 발광 다이오드, 투명 글래스(Glass) 등 광소자에서 해결해야할 매우 중요한 문제이다.
이러한 빛의 반사는 광소자의 효율을 떨어뜨리는 주요 원인이 되며 이를 최소화할수록 높은 효율을 얻을 수 있게 된다. 빛의 반사를 줄이기 위해 일반적으로 사용되는 방법은 크게 두 가지로 나눌 수 있다.
첫 번째로는 마이크로 크기의 구조물을 형성함으로써 전반사가 일어나는 확률을 줄이는 방법으로 표면 텍스처링(Texturing), 마이크로렌즈, 마이크로격자 패턴 등이 이에 해당한다.
도 1은 종래 기술의 일 실시예에 따른 마이크로 패턴이 형성된 구조물에 입사하는 빛의 반사와 투과를 설명하기 위한 개념도로서, 종래 기술의 일 실시예에 따른 마이크로 패턴(1a)이 형성된 구조물(1)을 통해 빛이 외부로 빠져나올 확률이 높아지는 장점이 있으나(실선), 매질과 공기간의 굴절률차로 인한 프레넬(Fresnel) 반사는 극복할 수 없는 단점이 있다(점선).
두 번째로는 굴절률의 차이로 인하여 생기는 손실을 근본적으로 줄이기 위해서 파장보다 짧은 크기의 격자나 비주기적 구조를 통해 두 매질간의 유효 굴절률을 서서히 변화시키는 방식이 있다.
이는 나방 눈의 모양과 닮았다고 하여 '모스 아이(Moth eye)'구조라 불린다.
도 2는 종래 기술의 다른 실시예에 따른 나노 패턴(2a)이 형성된 구조물(2)에 입사하는 빛의 반사와 투과를 설명하기 위한 개념도로서, 매질과 공기간의 계면에서 프레넬 반사가 거의 나타나지 않기 때문에 수직 입사각의 경우 거의 0％에 가까운 반사율을 얻어낼 수 있으나, 입사각이 커질 경우 발생하는 전반사는 없앨 수 없는 단점이 있다.
전술한 바와 같이, 종래의 마이크로 구조를 이용하는 경우에는 전반사를 줄일 수는 있으나 프레넬 반사를 줄이기는 어렵고, 광파장 이하의 나노 구조를 이용하는 경우에는 프레넬 반사는 줄일 수 있으나 전반사를 줄일 수는 없는 단점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 기판 상에 마이크로 구조 형성 후 금속박막 증착, 열처리, 전면 식각을 이용하여 마이크로 구조 상에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형 또는 파라볼라형의 무반사 나노구조를 형성함으로써, 공기와 반도체 물질간의 굴절률차로 인해 발생하는 프레넬 반사 및 전반사를 최소화할 수 있도록 한 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, 기판 상에 마이크로 구조를 형성하는 단계; 상기 마이크로 구조가 형성된 기판 상에 금속박막을 증착하는 단계; 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및 상기 마이크로 구조가 형성된 기판 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 마이크로 구조가 형성된 기판의 전면을 식각하는 단계를 포함하는 마이크로 나노 조합구조의 제조방법을 제공하는 것이다.
본 발명의 제2 측면은, 기판 상에 마이크로 구조를 형성하는 단계; 상기 마이크로 구조가 형성된 기판 상에 버퍼층 및 금속박막을 순차적으로 증착하는 단계; 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 상기 버퍼층이 나노구조 버퍼층이 되도록 상기 금속입자를 마스크로 하여 전면 식각을 수행하는 단계; 및 상기 마이크로 구조가 형성된 기판 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 마이크로 구조가 형성된 기판의 전면을 식각하는 단계를 포함하는 마이크로 나노 조합구조의 제조방법을 제공하는 것이다.
여기서, 상기 마이크로 구조는 표면 텍스처링, 마이크로렌즈, 마이크로 격자 패턴 등이 포함됨이 바람직하며, 상기 표면 텍스처링은 습식이나 건식 식각 방법을 사용하여 랜덤(Random)한 거칠기를 표면에 형성하는 것을 의미한다.
상기 마이크로렌즈는 수 내지 수십 마이크로 크기의 렌즈 모양을 형성하는 것을 의미하며, 제작방식은 패터닝된 포토레지스트를 열처리하여 렌즈 모양을 만든 후 기판에 패턴전사 하는 방식이 일반적이며, 이밖에도 알루미늄의 선택적 산화 방식 등 다양한 방식이 포함될 수 있다.
상기 마이크로 격자패턴은 수 내지 수십 마이크로 크기의 포토레지스트 패턴 마스크로 하여 기판을 식각함으로써 형성할 수 있다.
바람직하게, 상기 버퍼층은 산화규소(SiO2) 또는 질화규소(SiNx)로 이루어질 수 있다.
바람직하게, 상기 금속박막은 은(Ag), 금(Au) 또는 니켈(Ni) 중 어느 하나의 금속을 이용하여 증착되거나, 상기 기판과의 표면 장력을 고려하여 상기 열처리후 광파장 이하의 주기를 갖는 금속입자로 변형될 수 있는 금속을 선택하여 증착할 수 있다.
바람직하게, 상기 금속박막은 5nm?100nm 정도의 두께를 갖도록 증착되거나, 상기 열처리후 광파장 이하의 주기를 갖는 금속입자로 변형될 수 있는 두께를 선택하여 증착할 수 있다.
바람직하게, 상기 열처리는 200도?900도 범위에서 시행되거나, 상기 열처리후 광파장 이하의 주기를 갖는 금속입자로 변형될 수 있는 온도를 선택하여 열처리할 수 있다.
바람직하게, 상기 무반사 나노구조는 플라즈마 건식 식각법을 이용하여 형성할 수 있다.
바람직하게, 상기 건식 식각 시 가스량, 압력, 구동 전압 중 적어도 어느 하나의 조건을 조절하여 무반사 나노구조의 높이 및 경사도를 조절함으로써 원하는 종횡비(aspect ratio)를 얻도록 할 수 있다.
본 발명의 제3 측면은, 광소자의 제조방법에 있어서, n형 도핑층, 활성층 및 p형 도핑층을 순차적으로 적층한 후, 상기 p형 도핑층의 p형 상부전극 위치를 제외한 발광부 상면에 마이크로 구조를 형성하는 단계; 상기 p형 도핑층의 상면에 p형 상부전극을 적층하고, 상기 n형 도핑층의 하면에 n형 하부전극을 적층하는 단계; 상기 p형 도핑층의 마이크로 구조가 형성된 발광부 상면에 금속박막을 증착하는 단계; 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및 상기 p형 도핑층의 마이크로 구조가 형성된 발광부 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 p형 도핑층의 마이크로 구조가 형성된 발광부의 전면을 식각하는 단계를 포함하는 것을 특징으로 하는 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 제공하는 것이다.
본 발명의 제4 측면은, 광소자의 제조방법에 있어서, n형 도핑층, 활성층 및 p형 도핑층을 순차적으로 적층한 후, 상기 p형 도핑층의 발광부 상면에 마이크로 구조를 형성하는 단계; 상기 p형 도핑층의 마이크로 구조가 형성된 발광부 상면에 금속박막을 증착하는 단계; 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 상기 p형 도핑층의 마이크로 구조가 형성된 발광부 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 p형 도핑층의 마이크로 구조가 형성된 발광부의 전면을 식각하는 단계; 및 상기 무반사 나노구조를 포함한 p형 도핑층의 전면에 투명전극을 적층한 후, 상기 투명전극의 발광부를 제외한 상면에 접촉패드를 적층하고, 상기 n형 도핑층의 하면에 n형 하부전극을 적층하는 단계를 포함하는 것을 특징으로 하는 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 제공하는 것이다.
본 발명의 제5 측면은, 광소자의 제조방법에 있어서, 하부 전지층, 중간 전지층 및 상부 전지층을 순차적으로 적층한 후, 상기 상부 전지층의 일측 상면에 p형 상부전극을 적층하고, 상기 하부 전지층의 하면에 n형 하부전극을 적층하는 단계; 상기 p형 상부전극 영역을 제외한 상부 전지층의 상면에 마이크로 구조를 형성하는 단계; 상기 마이크로 구조가 형성된 상부 전지층의 상면에 금속박막을 증착하는 단계; 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및 상기 p형 상부전극 영역을 제외한 마이크로 구조가 형성된 상부 전지층의 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 p형 상부전극 영역을 제외한 상부 전지층의 전면을 식각하는 단계를 포함하는 것을 특징으로 하는 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 제공하는 것이다.
여기서, 상기 하부 전지층과 중간 전지층 사이 및 상기 중간 전지층과 상부 전지층의 사이는 각각 제1 및 제2 터널 접합층을 통해 연결됨이 바람직하다.
바람직하게, 상기 제1 터널 접합층과 중간 전지층 사이에 버퍼층이 더 구비될 수 있다.
본 발명의 제6 측면은, 광소자의 제조방법에 있어서, n형 도핑층, 광 흡수층 및 p형 도핑층을 순차적으로 적층한 후, 상기 p형 도핑층의 광 흡수부를 제외한 상면에 p형 상부전극을 적층하고, 상기 n형 도핑층의 하면에 n형 하부전극을 적층하는 단계; 상기 p형 도핑층의 광 흡수부 상면에 마이크로 구조를 형성하는 단계; 상기 마이크로 구조가 형성된 p형 도핑층의 광 흡수부 상면에 금속박막을 증착하는 단계; 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및 상기 마이크로 구조가 형성된 p형 도핑층의 광 흡수부 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 마이크로 구조가 형성된 p형 도핑층의 광 흡수부 전면을 식각하는 단계를 포함하는 것을 특징으로 하는 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 제공하는 것이다.
본 발명의 제7 측면은, 광소자의 제조방법에 있어서, n형 도핑층, 분포궤환 반사층, 활성층 및 p형 도핑층을 순차적으로 적층한 후, 상기 p형 도핑층의 p형 상부전극 위치를 제외한 발광부 상면에 마이크로 구조를 형성하는 단계; 상기 마이크로 구조가 형성된 p형 도핑층의 발광부 상면에 금속박막을 증착하는 단계; 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및 상기 마이크로 구조가 형성된 p형 도핑층의 발광부 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 마이크로 구조가 형성된 p형 도핑층의 발광부 전면을 식각하는 단계를 포함하는 것을 특징으로 하는 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 제공하는 것이다.
여기서, 상기 p형 도핑층의 일측 상부에 p형 상부전극을 형성한 후, 상기 n형 도핑층의 하면에 n형 하부전극을 형성하는 단계를 더 포함함이 바람직하다.
이상에서 설명한 바와 같은 본 발명의 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법에 따르면, 기판 상에 마이크로 구조 형성 후 금속박막 증착, 열처리, 전면 식각을 이용하여 마이크로 구조 상에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형 또는 파라볼라형의 무반사 나노구조를 형성함으로써, 제조 공정이 간단하며, 공기와 반도체 물질간의 굴절률차로 인해 발생하는 빛의 반사량을 최소화할 수 있을 뿐만 아니라 저비용으로 광파장 이하의 주기를 갖는 무반사 격자구조의 제작이 가능하며, 태양전지, 광검출기, 발광소자, 투명 글래스 등의 광소자에 집적 시 효율을 극대화할 수 이점이 있다.
또한, 본 발명에 따르면, 기판의 단차가 있는 경우에도 공정이 가능하며, 웨이퍼 스케일 공정이 가능하며, 금속 마스크를 이용함으로써 기판 물질에 상관없이 마스킹 역할을 충분히 할 수 있는 이점이 있다.
도 1은 종래 기술의 일 실시예에 따른 마이크로 패턴이 형성된 구조물에 입사하는 빛의 반사와 투과를 설명하기 위한 개념도이다.
도 2는 종래 기술의 다른 실시예에 따른 나노 패턴이 형성된 구조물에 입사하는 빛의 반사와 투과를 설명하기 위한 개념도이다.
도 3은 본 발명의 제1 실시예에 따른 마이크로 나노 조합구조의 제조방법을 설명하기 위한 단면도이다.
도 4는 본 발명의 제1 실시예에 따른 마이크로 나노 조합구조에 입사하는 빛의 반사와 투과를 설명하기 위한 개념도이다.
도 5는 종래의 마이크로 및 나노 패턴 구조와 본 발명의 제1 실시예에 의해 제작된 마이크로 나노 조합구조의 SEM 이미지를 나타낸 도면이다.
도 6은 본 발명의 제2 실시예에 따른 마이크로 나노 조합구조의 제조방법을 설명하기 위한 단면도이다.
도 7은 본 발명의 제3 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 설명하기 위한 단면도이다.
도 8은 본 발명의 제4 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 설명하기 위한 단면도이다.
도 9는 본 발명의 제5 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자를 설명하기 위한 단면도이다.
도 10은 본 발명의 제6 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자를 설명하기 위한 단면도이다.
도 11은 본 발명의 제7 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자를 설명하기 위한 단면도이다.
도 12는 본 발명의 제8 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 설명하기 위한 단면도이다.
도 13은 본 발명의 제8 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자의 전류의 변화에 따른 광출력을 나타낸 그래프이다.
도 14는 본 발명의 제9 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 설명하기 위한 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
(제1 실시예)
도 3은 본 발명의 제1 실시예에 따른 마이크로 나노 조합구조의 제조방법을 설명하기 위한 단면도이다.
도 3의 (a)를 참조하면, 미리 준비한 기판(100) 상에 마이크로 구조(105)를 형성한다. 여기서, 기판(100)은 예컨대, 반도체 기판(예컨대, GaAs 기판 또는 InP 기판 등)으로 이루어짐이 바람직하지만, 이에 국한하지 않으며, 반도체 기판이 아니더라고 마이크로 구조(105)를 포함한 기판(100) 상에 후술하는 금속박막(110)을 증착할 수 있다면 어느 것이든 이용 가능한 것으로 한다.
그리고, 마이크로 구조(105)는 예컨대, 표면 텍스처링(Texturing), 마이크로렌즈, 마이크로 격자패턴 등이 포함될 수 있다.
상기 표면 텍스처링은 예컨대, 습식이나 건식 식각 방법을 사용해 랜덤(Random)한 거칠기를 표면에 형성하는 것을 의미한다.
상기 마이크로렌즈는 수 내지 수십 마이크로 크기의 렌즈 모양을 형성하는 것을 의미하며, 제작방식은 패터닝된 포토레지스트를 열처리하여 렌즈 모양을 만든 후 기판에 패턴전사 하는 방식이 일반적이며, 이밖에도 알루미늄의 선택적 산화 방식 등 다양한 방식이 포함될 수 있다.
상기 마이크로 격자패턴은 수 내지 수십 마이크로 크기의 포토레지스트 패턴 마스크로 하여 기판을 식각함으로써 형성할 수 있다.
도 3의 (b)를 참조하면, 마이크로 구조(105)가 형성된 기판(100)의 상면에 예컨대, 전자빔 증착(E-beam evaporator) 또는 열 증착(thermal evaporator) 등을 이용하여 금속박막(110)을 증착한다.
여기서, 금속박막(110)은 예컨대, 은(Ag), 금(Au), 니켈(Ni) 등 다양한 금속이 증착될 수 있으며, 기판(100)과의 표면 장력을 고려하여 이후 열처리 과정을 거친 후 광파장 이하(Subwavelength)의 주기를 갖는 금속입자(Metal Particle)(또는 금속 알갱이)(120, 도 3의 (c) 참조)로 변형될 수 있는 금속을 선택하여 증착할 수 있다.
또한, 금속박막(110)은 약 5nm?100nm 정도의 두께를 갖도록 증착될 수 있으며, 상기 열처리후 광파장 이하의 주기를 갖는 금속입자(120)로 변형될 수 있는 두께를 선택하여 증착할 수 있다.
한편, 금속박막(110)의 증착은 예컨대, 전자빔 증착(E-beam evaporator) 또는 열 증착(Thermal evaporator)에 국한하지 않으며, 예컨대, 스퍼터링 머신(Sputtering Machine) 등에 의해 금속을 약 5nm?100nm 정도의 두께로 증착할 수 있는 어떤 것이든 이용될 수 있다.
도 3의 (c)를 참조하면, 금속박막(110)을 예컨대, 금속 열처리(Rapid Thermal Annealing, RTA) 방법 등을 이용하여 열처리함으로서 금속입자(120)로 변형시킨다.
이때, 상기 열처리는 약 200도?900도 범위에서 시행될 수 있으며, 상기 열처리후 광파장 이하의 주기를 갖는 금속입자(120)로 변형될 수 있는 온도를 선택하여 열처리할 수 있다.
도 3의 (d)를 참조하면, 금속입자(120)를 포함한 기판(100)의 전면에 예컨대, 건식 식각(Dry Etching) 공정을 수행함으로써, 마이크로 구조(105)를 포함한 기판(100) 자체의 상면에 일정한 주기(Period)(바람직하게, 약 100nm 내지 1000nm 정도)와 깊이(Depth)(바람직하게, 약 50nm 내지 600nm 정도) 즉, 광파장 이하(Subwavelength)의 주기를 갖는 무반사 나노구조(130)를 형성할 수 있다.
이러한 무반사 나노구조(130)는 마이크로 구조(105)를 포함한 기판(100)의 표면에 주기적으로 일정하게 배열되어 있으며, 기판(100)의 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지도록 끝이 뾰족한 쐐기형 예컨대, 원뿔(Cone) 형태로 형성됨이 바람직하지만, 이에 국한하지 않으며, 예컨대, 파라볼라(Parabola), 삼각뿔, 사각뿔 또는 다각뿔 형태 등으로 형성될 수도 있다.
한편, 상기 건식 식각법은 예컨대, 플라즈마 건식 식각법(Plasma Dry Etching)을 이용함이 바람직하지만, 이에 국한하지 않으며, 반응성 기체와 플라즈마를 동시에 이용하여 이방성식각 특성 및 식각 속도를 향상시킨 건식식각 방법 예컨대, RF 전력(Power)에 의해 플라즈마가 생성되는 RIE(Reactive Ion Etching) 식각법 또는 ICP(Inductively Coupled Plasma) 식각법 등을 이용할 수도 있다.
한편, 상기 건식 식각 시 예컨대, 가스량, 압력, 구동 전압 중 적어도 어느 하나의 조건을 조절하여 무반사 나노구조(130)의 높이 및 경사도를 조절함으로써, 원하는 종횡비(aspect ratio)를 용이하게 얻을 수 있다.
도 4는 본 발명의 제1 실시예에 따른 마이크로 나노 조합구조에 입사하는 빛의 반사와 투과를 설명하기 위한 개념도로서, 본 발명의 마이크로 나노 조합구조에 의해 공기와 반도체 물질간의 굴절률차로 인해 발생하는 프레넬 반사 및 전반사를 최소화할 수 있다.
도 5는 종래의 마이크로 패턴(a) 및 나노 패턴(b) 구조와 본 발명의 제1 실시예에 의해 제작된 마이크로 나노 조합구조(c)의 SEM 이미지를 나타낸 도면으로서, 기판(100, 도 3의 (a) 참조)은 갈륨비소(GaAs)를 이용하였으며, 마이크로 구조(105, 도 3의 (a) 참조)가 형성된 기판(100) 상에 끝이 뾰족한 형태의 원뿔형 무반사 나노구조를 가지는 것을 확인할 수 있다.
(제2 실시예)
도 6은 본 발명의 제2 실시예에 따른 마이크로 나노 조합구조의 제조방법을 설명하기 위한 단면도이다.
도 6의 (a)를 참조하면, 미리 준비한 기판(100) 상에 마이크로 구조(105)를 형성한다. 여기서, 기판(100)은 예컨대, 반도체 기판(예컨대, GaAs 기판 또는 InP 기판 등)으로 이루어짐이 바람직하지만, 이에 국한하지 않으며, 반도체 기판이 아니더라고 마이크로 구조(105)를 포함한 기판(100)의 상면에 후술하는 버퍼층(107)을 증착할 수 있다면 어느 것이든 이용 가능한 것으로 한다.
도 6의 (b)를 참조하면, 마이크로 구조(105)가 형성된 기판(100)의 상면에 예컨대, 플라스마 화학기상 증착(PECVD), 열 화학기상 증착(Thermal-CVD), 스퍼터(sputter) 등을 이용하여 예컨대, 산화규소(SiO2) 또는 질화규소(SiNx) 등으로 이루어진 버퍼층(107)을 증착하고, 순차적으로 예컨대, 전자빔 증착(E-beam evaporator) 또는 열 증착(thermal evaporator) 등을 이용하여 금속박막(110)을 증착한다.
여기서, 버퍼층(107)은 예컨대, 산화규소(SiO2) 또는 질화규소(SiNx)에 국한하지 않으며, 버퍼층(107)과 금속박막(110) 간의 표면 장력에 의해 열처리 후 금속박막(110)이 광파장 이하의 주기를 갖는 금속입자(또는 금속 알갱이)(120, 도 6의 (c) 참조)로 변형될 수 있으면 어느 것이든 이용 가능한 것으로 한다.
또한, 버퍼층(107)은 약 5nm?500nm 정도의 두께를 갖도록 증착할 수 있으며, 첫째, 열처리후 금속박막(110)이 광파장 이하의 주기를 갖는 금속입자(120)로 변형될 수 있으며, 둘째, 금속입자(120)를 이용하여 전면 식각을 통해 버퍼층(107)이 마이크로 구조(105)를 포함한 기판(100) 상면의 일정부분이 노출되도록 나노구조 버퍼층(107', 도 6의 (d) 참조)으로 될 수 있는 두께를 만족하도록 한다.
일반적으로, 금속박막(110)을 열처리하여 금속입자(120)로 변형시킬 경우, 기판(100)과 금속박막(110) 간의 표면 장력에 의해 금속입자(120)의 주기 및 크기가 변하게 된다. 따라서, 기판(100)의 물질이 목적에 따라 바뀌게 될 경우, 그에 따라 금속의 두께 및 열처리 온도가 변경되어야 하며 이는 실제 응용에 적용하기에 어려운 점이 따른다.
한편, 산화규소(SiO2) 또는 질화규소(SiNx)로 이루어진 버퍼층(107)을 이용할 경우, 기판(100)의 물질이 변경되더라도 버퍼층(107)과 금속박막(110) 간의 표면 장력에는 변화가 없으므로 금속의 두께 및 열처리 온도의 변경 없이 재현성 있게 금속입자(120)의 형성이 가능하다.
그리고, 금속박막(110)은 예컨대, 은(Ag), 금(Au), 니켈(Ni) 등 다양한 금속이 증착될 수 있으며, 기판(100)과의 표면 장력을 고려하여 이후 열처리 과정을 거친 후 광파장 이하(Subwavelength)의 주기를 갖는 금속입자(120)로 변형될 수 있는 금속을 선택하여 증착할 수 있다.
또한, 금속박막(110)은 약 5nm?100nm 정도의 두께를 갖도록 증착될 수 있으며, 상기 열처리 후 광파장 이하의 주기를 갖는 금속입자(120)로 변형될 수 있는 두께를 선택하여 증착할 수 있다.
한편, 금속박막(110)의 증착은 예컨대, 전자빔 증착(E-beam evaporator) 또는 열 증착(Thermal evaporator)에 국한하지 않으며, 예컨대, 스퍼터링 머신(Sputtering Machine) 등에 의해 금속을 약 5nm?100nm 정도의 두께로 증착할 수 있는 어떤 것이든 이용될 수 있다.
도 6의 (c)를 참조하면, 금속박막(110)을 예컨대, 급속 열처리(Rapid Thermal Annealing, RTA) 등을 이용하여 열처리함으로서 금속입자(120)로 변형시킨다. 이때, 상기 열처리는 약 200도?900도 범위에서 시행될 수 있으며, 상기 열처리후 광파장 이하의 주기를 갖는 금속입자(120)로 변형될 수 있는 온도를 선택하여 열처리할 수 있다.
도 6의 (d)를 참조하면, 버퍼층(107) 및 금속입자(120)를 포함한 기판(100)의 전면에 예컨대, 건식 식각(Dry Etching) 공정을 수행함으로써, 마이크로 구조(105)를 포함한 기판(100)의 상면에 일정한 주기(Period)(바람직하게, 약 100nm 내지 1000nm 정도)와 깊이(Depth)(바람직하게, 약 50nm 내지 600nm 정도) 즉, 광파장 이하(Subwavelength)의 주기를 갖는 나노구조 버퍼층(107')을 형성할 수 있다.
이러한 나노구조 버퍼층(107')은 정렬되어있지는 않으나 일정 간격을 두고 형성되어 있는 것을 특징으로 한다.
도 6의 (e)를 참조하면, 나노구조 버퍼층(107')을 마스크로 이용하여 전면 식각을 통해 마이크로 구조(105)를 포함한 기판(100)의 상면에 광파장 이하의 주기를 갖는 무반사 나노구조(130)를 형성한다. 이후 잔여 버퍼층 및 금속입자(120)는 습식 식각을 통해 제거된다.
이러한 무반사 나노구조(130)는 기판(100)의 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지도록 끝이 뾰족한 쐐기형 예컨대, 원뿔(Cone) 형태로 형성됨이 바람직하지만, 이에 국한하지 않으며, 예컨대, 파라볼라(Parabola), 삼각뿔, 사각뿔 또는 다각뿔 형태 등으로 형성될 수도 있다. 경우에 따라 끝이 잘린 원뿔대(truncated cone)형태로 형성될 수도 있다.
한편, 상기 건식 식각법은 플라즈마 건식 식각법(Plasma Dry Etching)을 이용함이 바람직하지만, 이에 국한하지 않으며, 반응성 기체와 플라즈마를 동시에 이용하여 이방성식각 특성 및 식각 속도를 향상시킨 건식식각 방법 예컨대, RF 전력(Power)에 의해 플라즈마가 생성되는 RIE(Reactive Ion Etching) 식각법 또는 ICP(Inductively Coupled Plasma) 식각법 등을 이용할 수도 있다.
한편, 상기 건식 식각 시 예컨대, 가스량, 압력, 구동 전압 중 적어도 어느 하나의 조건을 조절하여 무반사 나노구조의 높이 및 경사도를 조절할 수 있으며, 특히 RF 전력(Power)을 조절하여 원하는 종횡비(aspect ratio)를 용이하게 얻을 수 있다.
추가적으로, 기판(100)과 버퍼층(107) 간에 투명전극(미도시)이 추가로 개재될 수 있으며, 상기 투명전극은 예컨대, 전자빔 증착(E-beam evaporator) 또는 열 증착(thermal evaporator), 스퍼터링 증착(Sputtering evaporator) 등을 이용하여 증착함이 바람직하다.
이러한 투명전극의 재료로는 예컨대, 인듐 틴 옥사이드(Indium Tin Oxide, ITO), 틴 옥사이드(Tin Oxide, TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide, IZO) 및 인듐 징크 옥사이드(Indium Zinc Oxide, IZO) 중 어느 하나가 선택될 수 있다.
한편, 상기 투명전극의 개재 공정 이외의 모든 제조 공정은 전술한 제2 실시예와 동일하므로, 이에 대한 상세한 설명은 전술한 제2 실시예를 참조하기로 한다. 다만, 상기 투명전극을 기판(100)과 버퍼층(107) 사이에 개재할 경우, 전술한 도 6의 (d)에서는 상기 투명전극의 상면에 나노구조 버퍼층(107')을 형성하게 되며, 도 6의 (e)에서는 나노구조 버퍼층(107')을 마스크로 하여 전면 식각을 통해 나노구조 투명전극을 형성하고, 기판(100)의 일정부분도 광파장 이하의 주기를 갖는 무반사 나노구조를 형성한다. 이후에, 기판(100)의 전면에 투명전극을 재증착하여, 상기 나노구조 투명전극끼리 연결될 수 있게 함으로써, 전류가 흐를 수 있도록 할 수도 있다.
(제3 실시예)
도 7은 본 발명의 제3 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 설명하기 위한 단면도이다.
도 7의 (a)를 참조하면, 광소자는 일반적인 발광소자의 구조로써, 예컨대, n형 도핑층(200), 활성층(210) 및 p형 도핑층(220)을 순차적으로 적층한 후, p형 도핑층(220)의 발광부를 제외한 상면에 p형 상부전극(230)을 적층하고, n형 도핑층(200)의 하면에 n형 하부전극(240)을 적층함으로써 형성할 수 있으며, 이에 국한하지는 않는다.
도 7의 (b)를 참조하면, p형 도핑층(220)의 발광부 상면에 전술한 본 발명의 제1 또는 제2 실시예에 따라 형성된 무반사 나노구조(130)를 집적함으로써, 본 발명의 제3 실시예에 따른 무반사 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 완성할 수 있다.
이때, 무반사 나노구조(130)의 형성 방법에 대한 상세한 설명은 전술한 본 발명의 제1 또는 제2 실시예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.
(제4 실시예)
도 8은 본 발명의 제4 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 설명하기 위한 단면도이다.
도 8의 (a)를 참조하면, 광소자는 일반적인 발광소자의 구조로써, 예컨대, n형 도핑층(300), 활성층(310) 및 p형 도핑층(320)을 순차적으로 적층한 후, p형 도핑층(320)의 상부에 투명전극(330) 및 접촉패드(340)를 순차적으로 적층하고, n형 도핑층(300)의 하면에 n형 하부전극(350)을 적층함으로써 형성할 수 있으며, 이에 국한하지는 않는다.
도 8의 (b)를 참조하면, 투명전극(330)을 적층하기 전에, p형 도핑층(320)의 발광부 상면에 전술한 본 발명의 제1 또는 제2 실시예에 따라 형성된 무반사 나노구조(130)를 집적함으로써, 본 발명의 제4 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 완성할 수 있다.
이때, 무반사 나노구조(130)의 형성 방법에 대한 상세한 설명은 전술한 본 발명의 제1 또는 제2 실시예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.
한편, 투명전극(330)은 무반사 나노구조(130)를 포함한 p형 도핑층(320)의 전면에 적층한 후, 투명전극(330)의 발광부를 제외한 상면에 접촉패드(340)를 적층한다. 이때, 투명전극(330)은 무반사 나노구조(130)의 상부에 증착되기 때문에, 그 형태는 무반사 나노구조(130)의 형태와 동일하게 형성된다.
(제5 실시예)
도 9는 본 발명의 제5 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자를 설명하기 위한 단면도이다.
도 9를 참조하면, 광소자는 일반적인 삼중 접합(triple junction) 태양전지로서, 밴드갭이 약 0.65eV인 게르마늄(Ge)을 하부 전지층(Bottom Cell)(400)으로 사용하고, 그 상부에 약 1.4eV근처의 In0.08Ga0.92As를 중간 전지층(Middle Cell)(430)과 그 상부에 약 1.9eV의 In0.56Ga0.44P를 상부 전지층(Top Cell)(450)이 구비된 구조이다.
그리고, 각 전지층(410,430,450)의 전기적 연결은 제1 및 제2 터널 접합층(Tunnel Junction)(410 및 440)을 통해 연결하고, 상부 전지층(450)의 일측 상면에 p형 상부전극(460)이 형성되며, 하부 전지층(400)의 하면에 n형 하부전극(470)이 형성되어 있다.
특히, p형 상부전극(460) 영역을 제외한 상부 전지층(450)의 상면에 전술한 본 발명의 제1 또는 제2 실시예에 따라 형성된 무반사 나노구조(130)를 집적함으로써, 본 발명의 제5 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자인 삼중 접합 태양 전지의 제조방법을 완성할 수 있다.
이때, 무반사 나노구조(130)의 형성 방법에 대한 상세한 설명은 전술한 본 발명의 제1 또는 제2 실시예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.
바람직하게는, 제1 터널 접합층(410)과 중간 전지층(430) 사이에 InGaAs로 이루어진 버퍼층(420)이 더 구비할 수 있다.
즉, 태양광 스펙트럼을 흡수하는 측면에서 보면 상부 전지층(450)에서 약 650nm 파장 대역까지 흡수하고, 중간 전지층(430)에서 약 900nm까지 흡수하며, 하부 전지층(400)에서 약 1900nm까지 흡수함으로서 넓은 대역폭에 걸쳐 광을 흡수할 수 있는 구조를 갖는다.
여기서, 상부 전지층(450)의 표면에 무반사 나노구조(130)의 제조방법을 적용함으로써 입사광의 반사를 최소화할 수 있으며 이로 인해 태양 전지의 효율을 높일 수 있다.
(제6 실시예)
도 10은 본 발명의 제6 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자를 설명하기 위한 단면도이다.
도 10을 참조하면, 광소자는 일반적인 광검출기(photodetector)의 구조로써, 예컨대, n형 도핑층(500), 광 흡수층(510) 및 p형 도핑층(520)을 순차적으로 적층한 후, p형 도핑층(520)의 광 흡수부를 제외한 상면에 p형 상부전극(530)을 적층하고, n형 도핑층(500)의 하면에 n형 하부전극(540)을 적층함으로써 형성할 수 있으며, 이에 국한하지는 않는다.
특히, p형 도핑층(520)의 광 흡수부 상면에 전술한 본 발명의 제1 또는 제2 실시예에 따라 형성된 무반사 나노구조(130)를 집적함으로써, 본 발명의 제6 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 완성할 수 있다.
이때, 무반사 나노구조(130)의 형성 방법에 대한 상세한 설명은 전술한 본 발명의 제1 또는 제2 실시예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.
여기서, p형 도핑층(520)의 표면에 무반사 나노구조(130)의 제조방법을 적용함으로써 입사광의 반사를 최소화할 수 있으며 이로 인해 광검출기의 효율을 높일 수 있다.
(제7 실시예)
도 11은 본 발명의 제7 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자를 설명하기 위한 단면도이다.
도 11을 참조하면, 광소자는 일반적인 투명 글래스(Transparent Glass)(600)로서, 약 1.5 정도의 굴절률을 가지며 특정 파장 대역에서 약 95% 이상의 투과율을 보인다. 그러나, 태양 전지 등 몇몇 응용분야에서는 넓은 대역에서 약 99% 이상의 투과율을 요하며 이를 위해서 전술한 본 발명의 제1 또는 제2 실시예에 따라 형성된 무반사 나노구조(130)의 제조방법이 이용될 수 있다.
즉, 투명 글래스(600)의 상부에 전술한 본 발명의 제1 또는 제2 실시예에 따라 형성된 무반사 나노구조(130)를 집적함으로써 보다 넓은 대역에서 높은 투과율을 얻을 수 있다. 또한, 투명 글래스(600)의 상부뿐만 아니라 하부에도 무반사 나노구조(130)를 집적함으로써 보다 넓은 대역에서 높은 투과율을 얻을 수 있다.
(제8 실시예)
도 12는 본 발명의 제8 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 설명하기 위한 단면도이다.
도 12를 참조하면, 광소자는 일반적인 발광소자 즉, 발광다이오드(Light Emitting Diode, LED)의 구조로써, 예컨대, n형 도핑층(n-GaAs)(700), 분포궤환 반사층(AlAs/AlGaAs)(Distributed Bragg Reflector, DBR)(710), 활성층(720) 및 p형 도핑층(730)을 순차적으로 적층한 후, p형 도핑층(730)의 발광부를 제외한 상면에 p형 상부전극(740)을 적층하고, n형 도핑층(700)의 하면에 n형 하부전극(750)을 적층함으로써 형성할 수 있으며, 이에 국한하지는 않는다.
특히, p형 도핑층(730)의 발광부 상면에 전술한 본 발명의 제1 또는 제2 실시예에 따라 형성된 무반사 나노구조(130)를 집적함으로써, 본 발명의 제8 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 완성할 수 있다.
이때, 무반사 나노구조(130)의 형성 방법에 대한 상세한 설명은 전술한 본 발명의 제1 또는 제2 실시예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.
도 13은 본 발명의 제8 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자의 전류의 변화에 따른 광출력을 나타낸 그래프로서, 도 13의 (a)는 무반사 나노구조가 없는 종래의 광소자를 나타낸 것이며, 도 13의 (b)는 무반사 나노패턴만 있는 종래의 광소자를 나타낸 것이며, 도 13의 (c)는 무반사 마이크로 패턴만 있는 종래의 광소자를 나타낸 것이며, 도 13의 (d)는 본 발명의 제8 실시예에 따른 마이크로 나노 조합구조가 있는 광소자를 나타낸 것으로 종래에 비해 광출력(Power)이 약 35％ 내지 72.4％ 향상되었음을 확인할 수 있으며, 출력 파장은 거의 변화가 없다.
(제9 실시예)
도 14는 본 발명의 제9 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 설명하기 위한 단면도이다.
도 14를 참조하면, 광소자는 플립칩 본딩형 GaN계 발광다이오드(Light Emitting Diode, LED)의 구조로써, Al2O3 계열의 성분으로 되어있는 사파이어(Sapphire) 기판(800) 상에 질화갈륨(GaN)으로 이루어진 버퍼층(buffer layer), N형 질화갈륨층(n-GaN)(810)을 형성한다.
상기와 같이, 사파이어 기판(800) 상에 3족 계열의 원소를 박막 성장하기 위해서는 일반적으로 금속 유기화학 기상증착법(Metal Organic Chemical Vapor Deposition; MOCVD)을 사용하고, 성장 압력은 약 200 토르(torr)?650 토르(torr)를 유지하면서 레이어(layer)를 형성한다.
이후에, N형 질화갈륨층(810)이 성장되면, N형 질화갈륨층(810) 상에 활성층(820)을 성장시킨다. 활성층(820)은 발광 영역으로서 질화인듐갈륨(InGaN)으로 이루어진 양자우물을 갖는 반도체 층 예컨대, 다중 양자 우물층(MQW)이다. 활성층(820)이 성장되면 계속해서 P형 질화갈륨층(p-GaN)(830)을 형성한다. P형 질화갈륨층(830)은 예컨대, AlGaN 또는 InGaN 성분으로 이루어진다.
P형 질화갈륨층(830)은 N형 질화갈륨층(810)과 대조되는 층으로써, N형 질화갈륨층(810)은 외부로부터 인가되는 전압에 의하여 전자들을 활성층(820)에 공급한다. 그리고, 상대적으로 P형 질화갈륨층(830)은 외부에 인가되는 전압에 의하여 정공(hole)들을 활성층(820)에 공급함으로써, 활성층(820)에서 정공(hole)과 전자가 서로 결합하여 광을 발생시키도록 한다.
그리고, P형 질화갈륨층(830) 상에 반사율이 높은 금속을 형성하여 반사판 역할을 포함하는 P형 전극(840)을 형성한다. 여기서, P형 전극(840) 상에는 전극 패드(pad)를 더 형성할 수 있다.
이후에, N형 질화갈륨층(810)까지 식각하여 오픈(open)시킨 다음, N형 질화갈륨층(810) 상에 N형 전극(850)을 형성한다.
상기와 같이 구성된 발광다이오드(LED)는 플립칩 형태로 실리콘(Si) 서브마운트(900) 상에 실장되는데, 서브마운트(900) 상에 P형 및 N형 전극(840 및 850)과 대응되는 위치에 형성된 반사층(910) 사이에 금속범프(920)(예컨대, Au Bump)를 사용하여 전기적으로 본딩한다.
상기와 같은 구조로 플립칩 본딩된 발광다이오드(LED)는 서브마운트(900)를 통하여 전원이 발광다이오드(LED)에 인가되면, 활성층(820)에서 전자와 정공이 결합하여 광을 발생한다.
이와 같이 활성층(820)에서 발생된 광의 일부는 사파이어 기판(800)을 통하여 외부로 방출되고, 일부의 광은 P형 질화갈륨층(830)과 P형 전극(840) 및 서브마운트(900) 상에 형성되어 있는 반사층(910)에서 반사된 후 외부로 방출된다.
특히, 발광다이오드(LED)가 플립칩 본딩된 경우에는 활성층(820)에서 발생된 광이 직접 또는 반사된 후 사파이어 기판(800)을 통하여 외부로 방출되므로, 반도체 탑면으로 광을 발생시키는 발광다이오드에 비해서 광효율이 증가하는 장점이 있다.
더욱이, 사파이어 기판(800)을 통하여 외부로 빛의 방출 시 공기와 반도체 물질간의 굴절률차로 인해 발생하는 빛의 반사량을 최소화할 수 있도록 사파이어 기판(800)의 외부 노출면에 전술한 본 발명의 제1 또는 제2 실시예에 따라 형성된 무반사 나노구조(130)를 집적함으로써, 본 발명의 제9 실시예에 따른 마이크로 나노 조합구조가 집적된 광소자의 제조방법을 완성할 수 있다.
이때, 무반사 나노구조(130)의 형성 방법에 대한 상세한 설명은 전술한 본 발명의 제1 또는 제2 실시예와 동일하므로, 이에 대한 상세한 설명은 생략하기로 한다.
전술한 본 발명에 따른 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
100 : 기판,
105 : 마이크로 구조,
107 : 버퍼층,
107' : 나노구조 버퍼층,
110 : 금속박막,
120 : 금속입자,
130 : 무반사 나노구조

Claims (16)

  1. 기판 상에 마이크로 구조를 형성하는 단계;
    상기 마이크로 구조가 형성된 기판 상에 금속박막을 증착하는 단계;
    상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및
    상기 마이크로 구조가 형성된 기판 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 마이크로 구조가 형성된 기판의 전면을 식각하는 단계를 포함하는 마이크로 나노 조합구조의 제조방법.
  2. 기판 상에 마이크로 구조를 형성하는 단계;
    상기 마이크로 구조가 형성된 기판 상에 버퍼층 및 금속박막을 순차적으로 증착하는 단계;
    상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 상기 버퍼층이 나노구조 버퍼층이 되도록 상기 금속입자를 마스크로 하여 전면 식각을 수행하는 단계; 및
    상기 마이크로 구조가 형성된 기판 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 마이크로 구조가 형성된 기판의 전면을 식각하는 단계를 포함하는 마이크로 나노 조합구조의 제조방법.
  3. 제2 항에 있어서,
    상기 버퍼층은 산화규소(SiO2) 또는 질화규소(SiNx)로 이루어진 것을 특징으로 하는 마이크로 나노 조합구조의 제조방법.
  4. 제1 항 또는 제2 항에 있어서,
    상기 금속박막은 은(Ag), 금(Au) 또는 니켈(Ni) 중 어느 하나의 금속을 이용하여 증착되거나, 상기 기판과의 표면 장력을 고려하여 상기 열처리후 광파장 이하의 주기를 갖는 금속입자로 변형될 수 있는 금속을 선택하여 증착하는 것을 특징으로 하는 마이크로 나노 조합구조의 제조방법.
  5. 제1 항 또는 제2 항에 있어서,
    상기 금속박막은 5nm?100nm 정도의 두께를 갖도록 증착되거나, 상기 열처리후 광파장 이하의 주기를 갖는 금속입자로 변형될 수 있는 두께를 선택하여 증착하는 것을 특징으로 하는 마이크로 나노 조합구조의 제조방법.
  6. 제1 항 또는 제2 항에 있어서,
    상기 열처리는 200도?900도 범위에서 시행되거나, 상기 열처리후 광파장 이하의 주기를 갖는 금속입자로 변형될 수 있는 온도를 선택하여 열처리하는 것을 특징으로 하는 마이크로 나노 조합구조의 제조방법.
  7. 제1 항 또는 제2 항에 있어서,
    상기 무반사 나노구조는 플라즈마 건식 식각법을 이용하여 형성하는 것을 특징으로 하는 마이크로 나노 조합구조의 제조방법.
  8. 제7 항에 있어서,
    상기 건식 식각 시 가스량, 압력, 구동 전압 중 적어도 어느 하나의 조건을 조절하여 무반사 나노구조의 높이 및 경사도를 조절함으로써 원하는 종횡비(aspect ratio)를 얻도록 하는 것을 특징으로 하는 마이크로 나노 조합구조의 제조방법.
  9. 광소자의 제조방법에 있어서,
    n형 도핑층, 활성층 및 p형 도핑층을 순차적으로 적층한 후, 상기 p형 도핑층의 p형 상부전극 위치를 제외한 발광부 상면에 마이크로 구조를 형성하는 단계;
    상기 p형 도핑층의 상면에 p형 상부전극을 적층하고, 상기 n형 도핑층의 하면에 n형 하부전극을 적층하는 단계;
    상기 p형 도핑층의 마이크로 구조가 형성된 발광부 상면에 금속박막을 증착하는 단계;
    상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및
    상기 p형 도핑층의 마이크로 구조가 형성된 발광부 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 p형 도핑층의 마이크로 구조가 형성된 발광부의 전면을 식각하는 단계를 포함하는 것을 특징으로 하는 마이크로 나노 조합구조가 집적된 광소자의 제조방법.
  10. 광소자의 제조방법에 있어서,
    n형 도핑층, 활성층 및 p형 도핑층을 순차적으로 적층한 후, 상기 p형 도핑층의 발광부 상면에 마이크로 구조를 형성하는 단계;
    상기 p형 도핑층의 마이크로 구조가 형성된 발광부 상면에 금속박막을 증착하는 단계;
    상기 금속박막을 열처리하여 금속입자로 변형시키는 단계;
    상기 p형 도핑층의 마이크로 구조가 형성된 발광부 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 p형 도핑층의 마이크로 구조가 형성된 발광부의 전면을 식각하는 단계; 및
    상기 무반사 나노구조를 포함한 p형 도핑층의 전면에 투명전극을 적층한 후, 상기 투명전극의 발광부를 제외한 상면에 접촉패드를 적층하고, 상기 n형 도핑층의 하면에 n형 하부전극을 적층하는 단계를 포함하는 것을 특징으로 하는 마이크로 나노 조합구조가 집적된 광소자의 제조방법.
  11. 광소자의 제조방법에 있어서,
    하부 전지층, 중간 전지층 및 상부 전지층을 순차적으로 적층한 후, 상기 상부 전지층의 일측 상면에 p형 상부전극을 적층하고, 상기 하부 전지층의 하면에 n형 하부전극을 적층하는 단계;
    상기 p형 상부전극 영역을 제외한 상부 전지층의 상면에 마이크로 구조를 형성하는 단계;
    상기 마이크로 구조가 형성된 상부 전지층의 상면에 금속박막을 증착하는 단계;
    상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및
    상기 p형 상부전극 영역을 제외한 마이크로 구조가 형성된 상부 전지층의 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 p형 상부전극 영역을 제외한 상부 전지층의 전면을 식각하는 단계를 포함하는 것을 특징으로 하는 마이크로 나노 조합구조가 집적된 광소자의 제조방법.
  12. 제11 항에 있어서,
    상기 하부 전지층과 중간 전지층 사이 및 상기 중간 전지층과 상부 전지층의 사이는 각각 제1 및 제2 터널 접합층을 통해 연결되는 것을 특징으로 하는 마이크로 나노 조합구조가 집적된 광소자의 제조방법.
  13. 제12 항에 있어서,
    상기 제1 터널 접합층과 중간 전지층 사이에 버퍼층이 더 구비되는 것을 특징으로 하는 마이크로 나노 조합구조가 집적된 광소자의 제조방법.
  14. 광소자의 제조방법에 있어서,
    n형 도핑층, 광 흡수층 및 p형 도핑층을 순차적으로 적층한 후, 상기 p형 도핑층의 광 흡수부를 제외한 상면에 p형 상부전극을 적층하고, 상기 n형 도핑층의 하면에 n형 하부전극을 적층하는 단계;
    상기 p형 도핑층의 광 흡수부 상면에 마이크로 구조를 형성하는 단계;
    상기 마이크로 구조가 형성된 p형 도핑층의 광 흡수부 상면에 금속박막을 증착하는 단계;
    상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및
    상기 마이크로 구조가 형성된 p형 도핑층의 광 흡수부 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 마이크로 구조가 형성된 p형 도핑층의 광 흡수부 전면을 식각하는 단계를 포함하는 것을 특징으로 하는 마이크로 나노 조합구조가 집적된 광소자의 제조방법.
  15. 광소자의 제조방법에 있어서,
    n형 도핑층, 분포궤환 반사층, 활성층 및 p형 도핑층을 순차적으로 적층한 후, 상기 p형 도핑층의 p형 상부전극 위치를 제외한 발광부 상면에 마이크로 구조를 형성하는 단계;
    상기 마이크로 구조가 형성된 p형 도핑층의 발광부 상면에 금속박막을 증착하는 단계;
    상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및
    상기 마이크로 구조가 형성된 p형 도핑층의 발광부 상면에 광파장 이하의 주기를 갖는 끝이 뾰족한 쐐기형의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 마이크로 구조가 형성된 p형 도핑층의 발광부 전면을 식각하는 단계를 포함하는 것을 특징으로 하는 마이크로 나노 조합구조가 집적된 광소자의 제조방법.
  16. 제15 항에 있어서,
    상기 p형 도핑층의 일측 상부에 p형 상부전극을 형성한 후, 상기 n형 도핑층의 하면에 n형 하부전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 마이크로 나노 조합구조가 집적된 광소자의 제조방법.
KR1020100074098A 2010-07-30 2010-07-30 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법 KR101250450B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020100074098A KR101250450B1 (ko) 2010-07-30 2010-07-30 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법
US13/813,063 US20130128362A1 (en) 2010-07-30 2011-07-29 Micro/nano combined structure, manufacturing method of micro/nano combined structure, and manufacturing method of an optical device having a micro/nano combined structure integrated therewith
CN2011800375914A CN103038671A (zh) 2010-07-30 2011-07-29 微纳米组合结构物及其制备方法及光学器件的制备方法
PCT/KR2011/005625 WO2012015277A2 (ko) 2010-07-30 2011-07-29 마이크로 나노 조합구조물, 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100074098A KR101250450B1 (ko) 2010-07-30 2010-07-30 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120156985A Division KR20130016179A (ko) 2012-12-28 2012-12-28 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20120021427A true KR20120021427A (ko) 2012-03-09
KR101250450B1 KR101250450B1 (ko) 2013-04-08

Family

ID=45530634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100074098A KR101250450B1 (ko) 2010-07-30 2010-07-30 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법

Country Status (4)

Country Link
US (1) US20130128362A1 (ko)
KR (1) KR101250450B1 (ko)
CN (1) CN103038671A (ko)
WO (1) WO2012015277A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014081110A1 (ko) * 2012-11-20 2014-05-30 (주)에스이피 광 투과성 및 내구성이 향상된 반사방지 표면의 제조방법 및 반사방지 표면이 형성된 기판
KR101408872B1 (ko) * 2012-10-31 2014-06-20 한국생산기술연구원 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법
CN111656536A (zh) * 2017-12-29 2020-09-11 3M创新有限公司 抗反射表面结构

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120057235A1 (en) * 2010-09-03 2012-03-08 Massachusetts Institute Of Technology Method for Antireflection in Binary and Multi-Level Diffractive Elements
US20120268822A1 (en) * 2011-04-19 2012-10-25 Bee Khuan Jaslyn Law Antireflective hierarchical structures
JP2013167824A (ja) * 2012-02-16 2013-08-29 Dexerials Corp 偏光素子、偏光素子の製造方法
TWI459553B (zh) * 2012-03-15 2014-11-01 Wafer Works Optronics Corp 具有錐狀構造之微結構及其製作方法
CN102683439A (zh) * 2012-05-04 2012-09-19 友达光电股份有限公司 光学抗反射结构、其制法以及包含其的太阳能电池
CN102701141B (zh) * 2012-05-28 2014-11-26 西北工业大学 一种高深宽比微纳复合结构制作方法
CN103043596B (zh) * 2012-12-12 2015-07-08 中国科学院化学研究所 具有微米与纳米复合阵列结构的柔性材料及其制备方法和用途
CN103035806B (zh) * 2012-12-28 2015-12-02 湘能华磊光电股份有限公司 用于制备氮化物外延生长的纳米图形衬底的方法
KR20140089178A (ko) * 2013-01-04 2014-07-14 삼성전기주식회사 정전 방전 보호 소자 및 그 제조 방법
US20150103396A1 (en) * 2013-05-01 2015-04-16 Byron Zollars Antireflective Structures for Optics
JP5652507B2 (ja) * 2013-06-12 2015-01-14 大日本印刷株式会社 冷蔵冷凍庫用結露抑制部材及び冷蔵冷凍庫
JP2016527713A (ja) 2013-06-18 2016-09-08 グロ アーベーＧｌｏ Ａｂ ドライエッチングによる３ｄ半導体構造の除去
JP2016527712A (ja) 2013-06-18 2016-09-08 グロ アーベーＧｌｏ Ａｂ ３ｄ構造のエッチング後の平面層においてエッチングの停止
JP5652514B1 (ja) * 2013-07-10 2015-01-14 大日本印刷株式会社 冷蔵冷凍ショーケース
US9780167B2 (en) * 2013-07-22 2017-10-03 Gwangju Institute Of Science And Technology Method of manufacturing silicon nanowire array
CN104425661B (zh) * 2013-08-22 2017-03-01 展晶科技(深圳)有限公司 发光二极管及其制造方法
KR102132651B1 (ko) 2013-12-03 2020-07-10 삼성전자주식회사 나노구조 반도체 발광소자
CN105023983A (zh) * 2014-04-24 2015-11-04 展晶科技(深圳)有限公司 覆晶式半导体发光元件及其制造方法
DE102014105939B4 (de) 2014-04-28 2019-08-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung einer Entspiegelungsschicht auf einer Silikonoberfläche und optisches Element
FR3022070B1 (fr) * 2014-06-04 2016-06-24 Univ D'aix-Marseille Procede de texturation aleatoire d'un substrat semiconducteur
CN104049287A (zh) * 2014-07-03 2014-09-17 中国科学院光电技术研究所 一种亚波长抗反射结构器件及其制备方法
KR20160021314A (ko) 2014-08-14 2016-02-25 삼성디스플레이 주식회사 나노 와이어 제조 방법
CN104241465A (zh) * 2014-09-22 2014-12-24 山东浪潮华光光电子股份有限公司 一种纳米粗化复合图形化的蓝宝石衬底及制备方法
JP6638245B2 (ja) * 2014-12-12 2020-01-29 王子ホールディングス株式会社 半導体発光素子用基板、および、半導体発光素子
KR20170012690A (ko) * 2015-07-22 2017-02-03 삼성전자주식회사 반도체 발광소자 및 이를 이용한 반도체 발광소자 패키지
JP6385977B2 (ja) * 2016-04-22 2018-09-05 デクセリアルズ株式会社 光学体、および表示装置
CN106185792A (zh) * 2016-07-22 2016-12-07 西北工业大学 一种超疏水微纳复合结构的全参数可控制备方法
US11035984B2 (en) * 2016-12-07 2021-06-15 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Anti-reflective surface structures formed using three-dimensional etch mask
CN107731972A (zh) * 2017-10-24 2018-02-23 江门市奥伦德光电有限公司 一种长条阵列式纳米发光二极管及其制备方法
CN110196465B (zh) * 2019-06-14 2021-03-16 安徽大河镜业有限公司 一种镀银镜子及其制备方法
GB2585900A (en) * 2019-07-22 2021-01-27 Ogorodnov Sergey Photovoltaic cell and method of manufacturing a photovoltaic cell
CN111016521A (zh) * 2019-12-27 2020-04-17 昇印光电（昆山）股份有限公司 装饰膜及装饰盖板
CN113163092A (zh) * 2021-04-30 2021-07-23 维沃移动通信（杭州）有限公司 感光芯片及摄像头模组
CN113740940B (zh) * 2021-09-06 2023-06-09 长春理工大学 一种宽带宽角度抗反射复合微纳结构表面及其制备方法
CN114114474A (zh) * 2021-09-06 2022-03-01 长春理工大学 一种抗损伤宽角度减反射复合微纳结构及其制备方法
CN115020562A (zh) * 2022-06-01 2022-09-06 淮安澳洋顺昌光电技术有限公司 具有团簇状小岛微结构的衬底的制备方法和外延结构
CN116544329B (zh) * 2023-07-07 2023-11-07 南昌凯迅光电股份有限公司 带微透镜阵列结构ito薄膜的led芯片及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19708776C1 (de) * 1997-03-04 1998-06-18 Fraunhofer Ges Forschung Entspiegelungsschicht sowie Verfahren zur Herstellung derselben
US20070231541A1 (en) * 2006-03-31 2007-10-04 3M Innovative Properties Company Microstructured tool and method of making same using laser ablation
JP2009128543A (ja) * 2007-11-21 2009-06-11 Panasonic Corp 反射防止構造体の製造方法
CN101308219B (zh) * 2008-06-27 2010-09-08 吉林大学 以单层纳米粒子为刻蚀阻挡层构筑抗反射微结构的方法
KR100951915B1 (ko) * 2008-07-10 2010-04-09 한국기계연구원 플라즈마 에칭을 이용한 마이크로-나노 패턴의 제작 방법
KR101042707B1 (ko) * 2008-11-19 2011-06-20 한국전자통신연구원 복합기능 마이크로렌즈 어레이 기판 및 이의 제조 방법
KR101390401B1 (ko) * 2008-12-24 2014-04-29 광주과학기술원 무반사 격자패턴의 제조방법
KR101081499B1 (ko) 2009-08-19 2011-11-08 광주과학기술원 무반사 나노구조의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101408872B1 (ko) * 2012-10-31 2014-06-20 한국생산기술연구원 Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법
WO2014081110A1 (ko) * 2012-11-20 2014-05-30 (주)에스이피 광 투과성 및 내구성이 향상된 반사방지 표면의 제조방법 및 반사방지 표면이 형성된 기판
CN111656536A (zh) * 2017-12-29 2020-09-11 3M创新有限公司 抗反射表面结构
CN111656536B (zh) * 2017-12-29 2023-10-20 3M创新有限公司 抗反射表面结构

Also Published As

Publication number Publication date
WO2012015277A3 (ko) 2012-05-18
WO2012015277A2 (ko) 2012-02-02
KR101250450B1 (ko) 2013-04-08
CN103038671A (zh) 2013-04-10
US20130128362A1 (en) 2013-05-23

Similar Documents

Publication Publication Date Title
KR101250450B1 (ko) 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법
JP5913664B2 (ja) 半導体発光素子
US8729580B2 (en) Light emitter with metal-oxide coating
US7012279B2 (en) Photonic crystal light emitting device
KR101081499B1 (ko) 무반사 나노구조의 제조방법
TWI478402B (zh) 發光二極體
TWI492415B (zh) 發光二極體之製備方法
KR20150103661A (ko) 나노와이어 led 구조 및 이를 제조하는 방법
TWI540760B (zh) 光學對稱發光二極體之製備方法
US9640723B2 (en) Insulating layer for planarization and definition of the active region of a nanowire device
US10079331B2 (en) High index dielectric film to increase extraction efficiency of nanowire LEDs
TW201351681A (zh) 半導體結構
KR101317632B1 (ko) 질화물계 발광 소자 및 그 제조방법
CN205452332U (zh) GaP表面粗化的AlGaInP基LED
WO2011143919A1 (zh) 发光二极管及其制造方法
KR20130016179A (ko) 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법
KR101205451B1 (ko) 광소자 패키지 및 그 제조방법
TWI476957B (zh) 發光二極體的製備方法
KR20120060182A (ko) 광소자 패키지 및 그 제조방법
KR101063597B1 (ko) Ｌｅｄ 소자의 구조 및 제조방법
KR101106340B1 (ko) Ｌｅｄ 소자의 구조 및 제조방법
CN115775859A (zh) 改善光串扰的发光二极管及其制备方法
KR20100061134A (ko) 질화물 반도체 발광소자의 제조방법 및 이 방법에 의해 제조된 질화물 반도체 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee