KR101205451B1 - 광소자 패키지 및 그 제조방법 - Google Patents

광소자 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101205451B1
KR101205451B1 KR1020100121600A KR20100121600A KR101205451B1 KR 101205451 B1 KR101205451 B1 KR 101205451B1 KR 1020100121600 A KR1020100121600 A KR 1020100121600A KR 20100121600 A KR20100121600 A KR 20100121600A KR 101205451 B1 KR101205451 B1 KR 101205451B1
Authority
KR
South Korea
Prior art keywords
optical device
substrate
nanostructure
wavelength
light
Prior art date
Application number
KR1020100121600A
Other languages
English (en)
Other versions
KR20120060040A (ko
Inventor
송영민
이용탁
Original Assignee
주식회사 와이텔포토닉스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 와이텔포토닉스 filed Critical 주식회사 와이텔포토닉스
Priority to KR1020100121600A priority Critical patent/KR101205451B1/ko
Publication of KR20120060040A publication Critical patent/KR20120060040A/ko
Application granted granted Critical
Publication of KR101205451B1 publication Critical patent/KR101205451B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 광소자 패키지 및 그 제조방법에 관한 것으로, 기판 상에 실장되는 광소자와, 상기 기판 상에 상기 광소자가 밀봉되도록 형성되는 덮개부 지지막과, 상기 덮개부 지지막의 상부에 구비되며, 적어도 한 면에 광파장 이하의 주기 또는 평균거리를 갖으며 그 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지는 형태의 무반사 나노구조가 형성된 덮개부를 포함함으로써, 제조 공정이 간단하며, 공기와 반도체 물질간의 굴절률차로 인해 발생하는 빛의 반사량을 최소화할 수 있을 뿐만 아니라 광소자(optical device) 패키지 분야에 용이하게 적용할 수 있는 효과가 있다.

Description

광소자 패키지 및 그 제조방법{OPTICAL DEVICE PACKAGE AND METHOD FOR FABRICATING THE SAME}
본 발명은 광소자 패키지 및 그 제조방법에 관한 것으로, 보다 상세하게는 발광소자, 수광소자 또는 태양전지 등의 광소자가 실장된 패키지의 덮개부에 광파장 이하의 주기 또는 평균거리를 갖는 무반사 나노구조를 형성함으로써, 공기와 반도체 물질간의 굴절률차로 인해 발생하는 빛의 반사량을 최소화할 수 있도록 한 광소자 패키지 및 그 제조방법에 관한 것이다.
일반적으로, 굴절률이 다른 두 매질간의 빛의 반사량을 줄이는 것은 예컨대, 발광소자, 수광소자 또는 태양전지 등의 광소자를 이용한 광소자 패키지에서 해결해야할 매우 중요한 문제이다.
도 1은 빛이 매질에 수직 입사하는 경우 빛의 반사와 투과를 설명하기 위한 개념도이다.
도 1을 참조하면, 빛의 반사는 프레넬 방정식(Fresnel Equation)에 의해 결정되어지는데, 빛이 매질에 수직으로 입사한다고 가정할 경우, 그 반사량(R)은 하기의 수학식 1로 표현되어 진다.
Figure 112010079312322-pat00001
여기서, n1 및 n2는 매질의 굴절률을 의미한다. 광소자의 반도체 기판에 적용된 반도체 물질(예컨대, 실리콘(Si)이나 갈륨비소(GaAs) 등)의 굴절률(n2)은 약 3～4 정도이고, 공기(air)의 굴절률(n1)은 1이기 때문에, 공기로부터 광소자로 빛이 입사될 경우 약 30％ 이상의 빛이 반사되게 된다. 또한, 광소자에서 빛이 공기 중으로 방출될 때에도 비슷한 손실이 발생된다.
이러한 빛의 반사는 광소자의 효율을 떨어뜨리는 주요 원인이 되며 이를 최소화할수록 높은 효율을 얻을 수 있게 된다. 빛의 반사를 줄이기 위해 일반적으로 사용되는 방법은 무반사 코팅(Antireflection Coating)으로서, 반도체 상부에 유전체나 고분자물질 등 반도체 보다 굴절률이 적은 물질을 증착함으로써 반사를 줄이는 방식이다.
이러한 무반사 코팅은 굴절률 및 광학적 두께(Optical Thickness)를 적당히 조절함으로써 특정 파장대에서 최소의 반사특성을 낼 수 있는 장점이 있으나, 다양한 반도체 물질과 맞는 적당한 물질을 찾기 어렵고, 전기 및 열적 특성을 고려하기 어려우며, 넓은 스펙트럼에서 반사를 줄이기 어렵고, 빛의 입사각에 따른 반사율을 차이가 매우 큰 단점이 있다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 발광소자, 수광소자 또는 태양전지 등의 광소자가 실장된 패키지의 덮개부에 광파장 이하의 주기 또는 평균거리를 갖는 무반사 나노구조를 형성함으로써, 공기와 반도체 물질간의 굴절률차로 인해 발생하는 빛의 반사량을 최소화할 수 있도록 한 광소자 패키지 및 그 제조방법을 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, 기판 상에 실장되는 광소자; 상기 기판 상에 형성되어 덮개부를 지지하기 위한 덮개부 지지막; 및 상기 지지막의 상부에 구비되며, 일정 주기 또는 평균거리를 갖으며 그 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지는 형태의 무반사 나노구조가 형성된 덮개부를 포함하는 광소자 패키지를 제공하는 것이다. '일정주기'는 규칙적인 주기형태를 갖는 구조를 의미하고,'평균거리'는 불규칙 적인 주기를 갖는 형태인 경우 평균적인 주기를 의미한다. 예를 들어, '평균거리'는 30nm 내지 50nm의 주기로 불규칙적인 주기를 가지고 분포되는 경우 평균적인 주기가 40nm 이라 한다면 40nm가 평균거리가 된다.
여기서, 상기 광소자는, 발광소자, 수광소자 또는 태양전지 중 어느 하나로 이루어짐이 바람직하다.
바람직하게는, 상기 덮개부 지지막의 굴절율은 상기 광소자의 최상층의 굴절율과 상기 덮개부의 굴절율 사이에 존재한다.
한편, 덮개부 지지막은 그 기능은 여러 가지로 이루어 질 수 있는 것이다. 예컨대 덮개부 지지막은 광소자의 보호막 역할을 수행하는 것도 가능함은 물론이다.
바람직하게는, 일정 주기 또는 평균거리는 광소자의 광파장 이하의 주기 또는 평균거리를 갖도록 하고, 더욱 바람직하게는, 상기 일정주기 또는 평균거리는 (광파장)/(입사광 매질의 굴절률) 보다 작은 주기를 갖는다.
여기서 '광파장'이라 함은 광소자가 주로 기능하는 파장 영역을 의미하는 것으로, 태양전지의 경우는 가시 광선인 300 내지 700nm의 파장을 주 파장 영역으로 가지므로 '광소자의 광파장 이하의 주기'는 300nm 이하로 이해될 수 있고, 예를 들어 광소자가 R,G,B LED의 경우에는 각각 R, G, B 컬러에 해당하는 파장으로 이해할 수 있다.
바람직하게는, 상기 광소자의 최상층에 상기 무반사 나노구조 또는 무반사막이 더 형성될 수 있다.
바람직하게는, 상기 덮개부 지지막은 에폭시 수지로 이루어질 수 있다.
바람직하게, 상기 덮개부는 글래스 기판을 이용하여 형성될 수 있다.
바람직하게, 상기 무반사 나노구조는 상기 덮개부의 양면에 주기적 또는 비주기적으로 배열되며, 그 끝이 뾰족한 쐐기형 또는 파라볼라(Parabola) 형태로 형성될 수 있다.
본 발명의 제2 측면은, 기판 상에 광소자를 실장하는 단계; 상기 기판 상에 상기 기판 상에 형성되어 덮개부를 지지하기 위한 덮개부 지지막을 형성하는 단계; 및 적어도 한 면에 광파장 이하의 주기 또는 평균거리를 갖으며 그 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지는 형태의 무반사 나노구조가 형성된 덮개부를 상기 덮개부 지지막의 상부에 장착하는 단계를 포함하는 광소자 패키지의 제조방법을 제공하는 것이다.
여기서, 상기 광소자는, 발광소자, 수광소자 또는 태양전지 중 어느 하나로 이루어짐이 바람직하다.
바람직하게, 상기 덮개부 지지막은 에폭시 수지를 이용하여 형성할 수 있다.
바람직하게, 상기 덮개부는, 글래스 기판의 적어도 한 면에 금속박막을 증착하는 단계; 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및 상기 글래스 기판 자체의 적어도 한 면에 광파장 이하의 주기 또는 평균거리를 갖으며 그 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지는 형태의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 글래스 기판의 전면을 식각하는 단계를 포함하여 제작될 수 있다.
바람직하게, 상기 덮개부는, 글래스 기판의 적어도 한 면에 버퍼층 및 금속박막을 순차적으로 증착하는 단계; 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 상기 버퍼층이 나노구조 버퍼층으로 되도록 상기 금속입자를 마스크로 하여 전면 식각을 수행하는 단계; 및 상기 글래스 기판 자체의 적어도 한 면에 광파장 이하의 주기 또는 평균거리를 갖으며 그 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지는 형태의 무반사 나노구조가 형성되도록 상기 나노구조 버퍼층을 마스크로 하여 상기 글래스 기판의 전면을 식각하는 단계를 포함하여 제작될 수 있다.
바람직하게, 상기 덮개부는, 글래스 기판의 적어도 한 면에 투명전극, 버퍼층 및 금속박막을 순차적으로 증착하는 단계; 상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 상기 투명전극의 상면에 상기 버퍼층이 나노구조 버퍼층으로 되도록 상기 금속입자를 마스크로 하여 전면 식각을 수행하는 단계; 상기 투명전극이 나노구조 투명전극으로 되도록 함과 아울러 상기 글래스 기판 자체의 적어도 한 면에 광파장 이하의 주기 또는 평균거리를 갖으며 그 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지는 형태의 무반사 나노구조가 형성되도록 상기 나노구조 버퍼층을 마스크로 하여 전면 식각을 수행하는 단계를 포함하여 제작될 수 있다.
바람직하게, 상기 나노구조 투명전극끼리 전기적으로 연결되도록 상기 글래스 기판의 전면에 투명전극을 재증착하는 단계를 더 포함할 수 있다.
바람직하게, 상기 버퍼층은 산화규소(SiO2) 또는 질화규소(SiNx)로 이루어질 수 있다.
바람직하게, 상기 금속박막은 은(Ag), 금(Au) 또는 니켈(Ni) 중 어느 하나의 금속을 이용하여 증착되거나, 상기 글래스 기판과의 표면 장력을 고려하여 상기 열처리후 광파장 이하의 주기 또는 평균거리를 갖는 금속입자로 변형될 수 있는 금속을 선택하여 증착할 수 있다.
바람직하게, 상기 금속박막은 5nm～100nm 정도의 두께를 갖도록 증착되거나, 상기 열처리후 광파장 이하의 주기 또는 평균거리를 갖는 금속입자로 변형될 수 있는 두께를 선택하여 증착할 수 있다.
바람직하게, 상기 열처리는 200도～900도 범위에서 시행되거나, 상기 열처리후 광파장 이하의 주기 또는 평균거리를 갖는 금속입자로 변형될 수 있는 온도를 선택하여 열처리할 수 있다.
바람직하게, 상기 무반사 나노구조는 플라즈마 건식 식각법을 이용하여 형성할 수 있다.
바람직하게, 상기 건식 식각 시 가스량, 압력, 구동 전압 중 적어도 어느 하나의 조건을 조절하여 무반사 나노구조의 높이 및 경사도를 조절함으로써 원하는 종횡비(aspect ratio)를 얻도록 할 수 있다.
이상에서 설명한 바와 같은 본 발명의 광소자 패키지 및 그 제조방법에 따르면, 발광소자, 수광소자 또는 태양전지 등의 광소자가 실장된 패키지의 덮개부에 광파장 이하의 주기 또는 평균거리를 갖는 무반사 나노구조를 형성함으로써, 제조 공정이 간단하며, 공기와 반도체 물질간의 굴절률차로 인해 발생하는 빛의 반사량을 최소화할 수 있을 뿐만 아니라 저비용으로 광파장 이하의 주기를 갖는 무반사 격자구조의 제작이 가능하며, 덮개부를 광소자 패키지에 적용 시 효율을 극대화할 수 이점이 있다.
도 1은 빛이 매질에 수직 입사하는 경우 빛의 반사와 투과를 설명하기 위한 개념도이다.
도 2는 본 발명의 일 실시예에 따른 광소자 패키지를 설명하기 위한 단면도이다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 적용된 덮개부의 무반사 나노구조를 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 광소자 패키지의 높이에 따른 굴절률의 변화를 그래프로 나타낸 도면이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 광소자 패키지와 종래 기술의 셀효율을 비교하기 위해 그래프로 나타낸 도면이다.
도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 광소자 패키지에 적용된 덮개부의 제조방법을 설명하기 위한 제1 예의 단면도들이다.
도 7은 본 발명의 일 실시예에 따른 광소자 패키지에 적용된 덮개부의 SEM 이미지를 나타낸 도면이다.
도 8은 본 발명의 일 실시예에 따른 광소자 패키지에 적용된 덮개부와 종래 기술 덮개부의 파장에 따른 투과율의 변화를 비교하기 위해 그래프로 나타낸 도면이다.
도 9a 내지 도 9e는 본 발명의 일 실시예에 따른 광소자 패키지에 적용된 덮개부의 제조방법을 설명하기 위한 제2 예의 단면도들이다.
도 10a 내지 도 10f는 본 발명의 일 실시예에 따른 광소자 패키지에 적용된 덮개부의 제조방법을 설명하기 위한 제3 예의 단면도들이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
도 2는 본 발명의 일 실시예에 따른 광소자 패키지를 설명하기 위한 단면도이고, 도 3a 내지 도 3c는 본 발명의 일 실시예에 적용된 덮개부의 무반사 나노구조를 설명하기 위한 도면이며, 도 4는 본 발명의 일 실시예에 따른 광소자 패키지의 높이에 따른 굴절률의 변화를 그래프로 나타낸 도면이다.
도 2 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 광소자 패키지는, 크게 기판(100), 광소자(200), 덮개부 지지막(300) 및 덮개부(400) 등을 포함하여 이루어진다.
여기서, 기판(100)은 예컨대, 세라믹(Ceramic) 기판 또는 인쇄회로기판(Printed Circuit Board, PCB) 등으로 이루어짐이 바람직하지만, 이에 국한하지 않으며, 기판(100) 상에 광소자(200)를 실장할 수 있다면 어느 것이든 이용 가능한 것으로 할 수 있다.
광소자(200)는 기판(100)의 상부에 실장되는 바, 이러한 광소자(200)는 빛을 발광하는 발광소자(예컨대, 발광다이오드(LED), 반도체 레이저 등), 빛을 수광하는 수광소자(예컨대, 광검출기 등), 광변조기 또는 태양전지 등으로 이루어짐이 바람직하지만, 이에 국한하지 않으며, 광을 이용하는 소자라면 어느 것이든 적용할 수 있다.
예를 들면, 본 발명의 일 실시예에 적용된 광소자(200)는 일반적인 삼중 접합(triple junction) 태양전지로서, 밴드갭이 약 0.65eV인 게르마늄(Ge)을 하부 전지층(Bottom Cell)(210)으로 사용하고, 그 상부에 약 1.4eV근처의 In0.08Ga0.92As를 중간 전지층(Middle Cell)(220)과 그 상부에 약 1.9eV의 In0.56Ga0.44P를 상부 전지층(Top Cell)(230)이 구비된 구조이다.
그리고, 도면에 도시되진 않았지만, 각 전지층(210,220,230)의 전기적 연결은 터널 접합층(Tunnel Junction)을 통해 연결하고, 상부 전지층(230)의 일측 상면에 컨택층(Contact kayer)(240)을 통해 전기적으로 연결된 p형 상부전극(250)이 형성되어 있으며, 하부 전지층(210)의 하면에 n형 하부전극(260)이 형성되어 있다.
특히, p형 상부전극(250) 영역을 제외한 상부 전지층(230)의 상면에 적어도 한 층으로 이루어진 무반사막(Antireflection Coating, ARC)(270)이 더 구비됨으로써, 본 발명의 일 실시예에 적용된 광소자(200)인 삼중 접합 태양전지를 완성할 수 있다.
한편, p형 상부전극(250) 영역을 제외한 상부 전지층(230)의 상면에 무반사막(270) 대신에 후술하는 본 발명의 일 실시예에 적용된 덮개부(400)에 형성된 무반사 나노구조(410)를 집적함으로써, 본 발명의 일 실시예에 적용된 광소자(200)인 삼중 접합 태양전지를 완성할 수도 있다.
즉, 상부 전지층(250)의 표면에 무반사 나노구조(410)의 제조방법을 적용함으로써 입사광의 반사를 최소화할 수 있으며 이로 인해 태양전지의 효율을 더욱 높일 수 있다. 바람직하게는, 하부 전지층(210)과 중간 전지층(220) 사이에 InGaAs로 이루어진 버퍼층(미도시)이 더 구비할 수 있다.
상기와 같이 구성된 본 발명의 일 실시예에 적용된 광소자(200)인 태양전지는, 태양광 스펙트럼을 흡수하는 측면에서 보면 상부 전지층(230)에서 약 650nm 파장 대역까지 흡수하고, 중간 전지층(220)에서 약 900nm까지 흡수하며, 하부 전지층(210)에서 약 1900nm까지 흡수함으로서 넓은 대역폭에 걸쳐 광을 흡수할 수 있는 구조를 갖는다.
한편, 본 발명의 일 실시예에 적용된 광소자(200)인 태양전지 이외에 발광소자, 수광소자 등 여러 가지 광을 이용한 소자에도 적용할 수 있다.
예컨대, 광소자(200)를 발광소자로 적용할 경우, 일반적인 발광소자의 구조로써, n형 도핑층 상에 순차적으로 적층된 활성층 및 p형 도핑층과, 상기 p형 도핑층의 발광부를 제외한 상면에 적층된 p형 상부전극과, 상기 n형 도핑층의 하면에 적층된 n형 하부전극으로 구성될 수 있다. 또한, 상기 p형 도핑층의 발광부 상면에 본 발명의 일 실시예에 적용된 무반사 나노구조(410)를 집적하여 형성할 수도 있다.
또한, 광소자(200)를 광검출기(photodetector)로 적용할 경우, 일반적인 광검출기의 구조로써, 예컨대, n형 도핑층 상에 순차적으로 적층된 광 흡수층 및 p형 도핑층과, 상기 p형 도핑층의 광 흡수부를 제외한 상면에 적층된 p형 상부전극과, 상기 n형 도핑층의 하면에 적층된 n형 하부전극으로 구성될 수도 있다. 또한, 상기 p형 도핑층의 광 흡수부 상면에 본 발명의 일 실시예에 적용된 무반사 나노구조(410)를 집적하여 형성할 수도 있다.
덮개부 지지막(300)은 예컨대, 에폭시(Epoxy) 수지 등을 이용하여 광소자(200)를 외부의 충격 등으로부터 안전하게 보호하기 위해 광소자(200)의 전면이 밀봉되도록 기판(100) 상에 형성되어 있다.
그리고, 덮개부(400)는 덮개부 지지막(300)의 상부에 구비되어 있으며, 적어도 한면(바람직하게는, 상/하 양면)에 광파장 이하의 주기(또는 주기적 구조) 또는 평균거리(또는 비주기적 구조)를 가지며, 그 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지는 형태의 무반사 나노구조(410)가 형성되어 있다.
이때, 무반사 나노구조(410)는 덮개부(400)의 양면에 주기적 또는 비주기적으로 배열됨이 바람직하며, 그 끝이 뾰족한 쐐기형 또는 파라볼라(Parabola) 형태 등으로 형성됨이 바람직하다.
즉, 이러한 무반사 나노구조(410)는 광파장 이하의 주기(또는 주기적 구조) 또는 평균거리(또는 비주기적 구조)를 가지며, 그 끝단으로 갈수록 기울어진 형태로 이루어진다.
예를 들어, 광소자(200)에서 입사광 또는 출력광의 파장이 약 300nm인 경우 약 300nm 이하의 주기 또는 평균거리를 가져야 한다.
그러나, 통상 광소자(200)에서의 입사광 또는 출력광이 단일파장의 빛이 아니므로, 빛의 스펙트럼에서 최단파장보다 작은 주기를 가져야 광파장 이하 즉, 서브파장(Subwavelength)의 구조라 할 수 있다.
예컨대, 태양광의 경우 약 300nm 내지 3000nm의 빛이 입사되므로 약 300nm 이하의 주기를 가져야 한다. 반면에, 발광다이오드(LED)의 경우 약 450nm 내지 490nm의 빛을 내는 청색 LED는 약 450nm 이하의 주기를 가져야 한다. 한편, 약 900nm에서 약 1700nm의 빛을 받는 InGaAs계 광검출기의 경우 약 900nm 이하의 주기를 가져야 한다. 그러나, 꼭 광파장 이하에서만 무반사 효과가 일어나는 것은 아니며, 광파장보다 약 200nm 이상의 범위에서도 유사한 무반사 효과가 발생한다.
보다 바람직하게는, (파장)/(입사매질의 굴절률) 보다 작은 주기를 갖는 것이 좋다. 태양광의 경우 공기(굴절률=1)로부터 광소자(200)로 빛이 들어오기 때문에 약 300nm 이하의 주기를 가지면 되지만, 청색 LED의 경우 450/2.0=225nm 이하의 주기를 갖는 것이 좋다. 여기서, 2.0은 청색 LED의 최상단층 물질인 ITO의 굴절률이다.
한편, 무반사 나노구조(410)의 높이는 높을수록 유효굴절률이 보다 서서히 변하기 때문에 좋다. 그러나, 공정상의 복잡성을 고려하여 적당한 높이를 결정해야 하며, 통상 약 100nm 내지 500nm 정도의 범위로 함이 바람직하다.
또한, 무반사 나노구조(410)의 형태는 도 3a에 도시된 바와 같이, 구조의 끝부분으로 갈수록 기울어진 형태가 되어야 하며, 예컨대, 원뿔, 원뿔대, 삼각뿔, 사각뿔 등 다각뿔 형태 또는 다각뿔대의 형태 등으로 이루어짐이 바람직하지만, 이에 국한하지 않으며, 예컨대, 구조의 끝으로 갈수록 완만해지는 형태, 또는 급격하게 변하는 형태 등이 포함될 수도 있다. 바람직하게는, 유효굴절률이 선형적으로 변하도록 파라볼라(Parabola) 형태를 갖는 것이 좋다.
또한, 무반사 나노구조(410)의 채움비(인접한 구조간의 거리와 밀접한 연관이 있음)는 도 3b에 도시된 바와 같이, 유효굴절률이 보다 점진적으로 변하도록 유도하기 위해 최대한 큰 것이 좋다. 채움비가 매우 낮은 경우(약 20％ 미만)에는 유효굴절률의 변화가 매우 적으므로 무반사 효과를 얻기 어렵다.
즉, 무반사 나노구조(410)는 주기는 작을수록, 높이는 높을수록, 형태는 파라볼라형, 채움비는 큰 것이 좋다. 그러나, 공정복잡성, 매질의 굴절률, 입사 또는 출력광의 파장 등을 고려하여 얼마든지 조절 가능하다.
또한, 무반사 나노구조(410)에서 비주기적 구조라 함은, 도 3c에 도시된 바와 같이, 각 구조의 높이 및 인접한 구조사이의 거리가 일정하지 않은 구조를 의미한다. 이러한 비주기적인 구조의 경우에도, 인접한 돌기 사이의 평균거리를 주기로 간주할 수 있다.
즉, 비주기적 구조의 인접한 돌기 사이 평균거리가 약 300nm 인 경우, 약 300nm의 주기를 갖는 주기적 구조와 광학적 특성이 거의 유사하다. 바람직하게는, 평균거리에 대한 표준편차가 평균거리의 절반의 크기를 넘지 않도록 한다. 예를 들어, 약 300nm의 평균거리에 대해서 약 150nm의 표준오차를 넘지 않아야 한다. 한편, 인접한 돌기 사이의 평균거리는 SEM 이미지의 영상처리방식을 이용하여 구할 수 있다.
상기와 같이 구성된 본 발명의 일 실시예에 따른 광소자 패키지는 도 4에 도시된 바와 같이, 무반사 나노구조(410)가 집적된 덮개부(400)를 이용할 경우, 유효굴절률이 점진적으로 변하기 때문에 빛의 반사를 효과적으로 줄일 수 있다.
한편, 본 발명의 일 실시예에 따른 광소자 패키지의 제작방법을 살펴보면, 먼저, 삼중 접합 태양전지로 이루어진 광소자(200)를 예컨대, 세라믹 기판(100) 상에 부착한다. 그런 다음, 약 1.55 정도의 굴절률을 갖는 에폭시 수지를 이용하여 광소자(200)의 전체를 덮도록 예컨대, 스포이드를 통해 덮개부 지지막(300)을 도포한 후, 그 위에 무반사 나노구조(410)가 집적된 덮개부(400)를 바로 부착함으로써, 본 발명의 일 실시예에 따른 광소자 패키지를 완성할 수 있다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 광소자 패키지와 종래 기술의 셀효율(η)을 비교하기 위해 그래프로 나타낸 도면으로서, 도 5a는 광소자인 태양전지에 1-sun(태양광의 1배 집광을 의미함) 집광시 전류밀도에 따른 전압의 변화를 나타낸 그래프이며, 도 5b는 광소자인 태양전지에 200-sun(태양광의 200배 집광을 의미함) 집광시 전류밀도에 따른 전압의 변화를 나타낸 그래프이다.
도 2 및 도 5a를 참조하면, 종래 기술에서 셀효율(η)은 약 30.31％로 나타났으며, 본 발명의 일 실시예에 적용된 에폭시 수지를 이용한 덮개부 지지막(300) 및 무반사 나노구조(410)를 구비한 덮개부(400)를 사용할 경우 셀효율(η)은 약 34.6％로 종래 기술보다 셀효율이 효과적으로 향상되었다.
도 2 및 도 5b를 참조하면, 종래 기술에서 셀효율(η)은 약 36.44％로 나타났으며, 본 발명의 일 실시예에 적용된 에폭시 수지를 이용한 덮개부 지지막(300) 및 무반사 나노구조(410)를 구비한 덮개부(400)를 사용할 경우 셀효율(η)은 약 38.65％로 종래 기술보다 셀효율이 효과적으로 향상되었다.
이하에는 본 발명의 일 실시예에 따른 광소자 패키지에 적용된 덮개부의 제조방법에 대해서 상세하게 설명하기로 한다.
도 6a 내지 도 6d는 본 발명의 일 실시예에 따른 광소자 패키지에 적용된 덮개부의 제조방법을 설명하기 위한 제1 예의 단면도들이다.
도 6a를 참조하면, 미리 준비한 기판(401)의 상면에 예컨대, 전자빔 증착(E-beam evaporator) 또는 열 증착(thermal evaporator) 등을 이용하여 금속박막(402)을 증착한다.
여기서, 기판(401)은 예컨대, 글래스(Glass) 기판으로 이루어짐이 바람직하지만, 이에 국한하지 않으며, 반도체 기판(예컨대, GaAs 기판 또는 InP 기판 등) 또는 반도체 기판이 아니더라고 기판(401)의 상면에 금속박막(402)을 증착할 수 있다면 어느 것이든 이용 가능한 것으로 한다.
그리고, 금속박막(402)은 예컨대, 은(Ag), 금(Au), 니켈(Ni) 등 다양한 금속이 증착될 수 있으며, 기판(401)과의 표면 장력을 고려하여 이후 열처리 과정을 거친 후 광파장 이하(Subwavelength)의 주기 또는 평균거리를 갖는 금속입자(Metal Particle)(또는 금속 알갱이)(403, 도 6b 참조)로 변형될 수 있는 금속을 선택하여 증착할 수 있다.
또한, 금속박막(402)은 약 5nm～100nm 정도(바람직하게는, 약 10nm 정도)의 두께를 갖도록 증착될 수 있으며, 상기 열처리후 광파장 이하의 주기 또는 평균거리를 갖는 금속입자(403)로 변형될 수 있는 두께를 선택하여 증착할 수 있으며, 증착 속도는 약 0.5 nm/s 정도로 수행함이 바람직하다.
한편, 금속박막(402)의 증착은 예컨대, 전자빔 증착(E-beam evaporator) 또는 열 증착(Thermal evaporator)에 국한하지 않으며, 예컨대, 스퍼터링 머신(Sputtering Machine) 등에 의해 금속을 약 5nm～100nm 정도(바람직하게는, 약 10nm 정도)의 두께로 증착할 수 있는 어떤 것이든 이용될 수 있다.
도 6b를 참조하면, 금속박막(402)을 예컨대, 금속 열처리(Rapid Thermal Annealing, RTA) 방법 등을 이용하여 열처리함으로서 금속입자(403)로 변형시킨다.
이때, 상기 열처리는 약 200도～900도(바람직하게는, 약 500도 정도) 범위에서 약 1분 동안 시행될 수 있으며, 상기 열처리후 광파장 이하의 주기 또는 평균거리를 갖는 금속입자(403)로 변형될 수 있는 온도를 선택하여 열처리할 수 있다.
도 6c를 참조하면, 금속입자(403)를 마스크로 하여 기판(401)의 전면에 예컨대, 유도결합 플라즈마(Inductively Coupled Plasma, ICP) 식각 장치를 이용하여 건식 식각(Dry Etching) 공정을 수행함으로써, 기판(401) 자체의 상면에 일정한 주기(Period)(바람직하게, 약 100nm 내지 1000nm 정도)와 깊이(Depth)(바람직하게, 약 50nm 내지 600nm 정도) 즉, 광파장 이하(Subwavelength)의 주기 또는 평균거리를 갖는 무반사 나노구조(410)를 형성할 수 있다. 마지막으로, 기판(401)을 질산용액 등에 약 5분간 넣어서 잔여 금속입자(403)를 완전히 제거할 수 있다.
이때, 기판(401)의 식각 조건으로, 가스는 SF6/O2(40 sccm/10 sccm), 압력은 약 15mTorr 정도, RF 파워는 약 100W 정도, ICP 파워는 약 200W 정도로 수행함이 바람직하다.
이러한 무반사 나노구조(410)는 기판(401)의 표면에 주기적 또는 비주기적으로 일정하게 배열되어 있으며, 기판(401)의 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지도록 끝이 뾰족한 쐐기형 예컨대, 원뿔(Cone) 형태로 형성됨이 바람직하지만, 이에 국한하지 않으며, 예컨대, 삼각뿔, 사각뿔 또는 다각뿔 형태 등으로 형성될 수도 있다.
한편, 상기 건식 식각법은 예컨대, 플라즈마 건식 식각법(Plasma Dry Etching)을 이용함이 바람직하지만, 이에 국한하지 않으며, 반응성 기체와 플라즈마를 동시에 이용하여 이방성식각 특성 및 식각 속도를 향상시킨 건식식각 방법 예컨대, RF 전력(Power)에 의해 플라즈마가 생성되는 RIE(Reactive Ion Etching) 식각법 또는 ICP(Inductively Coupled Plasma) 식각법 등을 이용할 수도 있다.
한편, 상기 건식 식각 시 예컨대, 가스량, 압력, 구동 전압 중 적어도 어느 하나의 조건을 조절하여 무반사 나노구조(410)의 높이 및 경사도를 조절함으로써, 원하는 종횡비(aspect ratio)를 용이하게 얻을 수 있다.
도 6d를 참조하면, 기판(401)의 하면에도 도 6a 내지 도 6c와 동일한 방법으로 무반사 나노구조(410)를 형성함으로써, 기판(401)의 양면에 무반사 나노구조(410)가 집적된 본 발명의 덮개부(400)를 완성할 수 있다.
도 7은 본 발명의 일 실시예에 따른 광소자 패키지에 적용된 덮개부의 SEM 이미지를 나타낸 도면으로서, 덮개부에 구비된 무반사 나노구조의 SEM 사진을 보면, 높이는 약 150nm 내지 300nm 이며, 끝부분이 뾰족한 형태임을 확인할 수 있다.
도 8은 본 발명의 일 실시예에 따른 광소자 패키지에 적용된 덮개부와 종래 기술 덮개부의 파장에 따른 투과율의 변화를 비교하기 위해 그래프로 나타낸 도면으로서, 종래 기술 덮개부의 투과율이 약 92％ 내지 93％인데 반해 본 발명의 일 실시예에 적용된 무반사 나노구조(410)가 집적된 덮개부(400)의 경우 약 300nm 내지 1800nm 대역에서 약 96％ 이상의 높은 반사율을 보이는 것을 확인할 수 있다.
도 9a 내지 도 9e는 본 발명의 일 실시예에 따른 광소자 패키지에 적용된 덮개부의 제조방법을 설명하기 위한 제2 예의 단면도들이다.
도 9a를 참조하면, 미리 준비한 기판(401)의 상면에 예컨대, 플라스마 화학기상 증착(PECVD), 열 화학기상 증착(Thermal-CVD), 스퍼터(sputter) 등을 이용하여 예컨대, 산화규소(SiO2) 또는 질화규소(SiNx) 등으로 이루어진 버퍼층(404)을 증착하고, 순차적으로 예컨대, 전자빔 증착(E-beam evaporator) 또는 열 증착(thermal evaporator) 등을 이용하여 금속박막(402)을 증착한다.
여기서, 기판(401)은 예컨대, 글래스(Glass) 기판으로 이루어짐이 바람직하지만, 이에 국한하지 않으며, 반도체 기판(예컨대, GaAs 기판 또는 InP 기판 등) 또는 반도체 기판이 아니더라고 기판(401)의 상면에 버퍼층(404)을 증착할 수 있다면 어느 것이든 이용 가능한 것으로 한다.
버퍼층(404)은 예컨대, 산화규소(SiO2) 또는 질화규소(SiNx)에 국한하지 않으며, 버퍼층(404)과 금속박막(402) 간의 표면 장력에 의해 열처리후 금속박막(402)이 광파장 이하의 주기 또는 평균거리를 갖는 금속입자(또는 금속 알갱이)(403, 도 9b 참조)로 변형될 수 있으면 어느 것이든 이용 가능한 것으로 한다.
또한, 버퍼층(404)은 약 5nm～500nm 정도의 두께를 갖도록 증착할 수 있으며, 첫째, 열처리후 금속박막(402)이 광파장 이하의 주기 또는 평균거리를 갖는 금속입자(403)로 변형될 수 있으며, 둘째, 금속입자(403)를 이용하여 전면 식각을 통해 버퍼층(404)이 기판(401) 상면의 일정부분이 노출되도록 나노구조 버퍼층(404', 도 9c 참조)으로 될 수 있는 두께를 만족하도록 한다.
일반적으로, 금속박막(402)을 열처리하여 금속입자(403)로 변형시킬 경우, 기판(401)과 금속박막(402) 간의 표면 장력에 의해 금속입자(403)의 주기 및 크기가 변하게 된다. 따라서, 기판(401)의 물질이 목적에 따라 바뀌게 될 경우, 그에 따라 금속의 두께 및 열처리 온도가 변경되어야 하며 이는 실제 응용에 적용하기에 어려운 점이 따른다.
한편, 산화규소(SiO2) 또는 질화규소(SiNx)로 이루어진 버퍼층(404)을 이용할 경우, 기판(401)의 물질이 변경되더라도 버퍼층(404)과 금속박막(402) 간의 표면 장력에는 변화가 없으므로 금속의 두께 및 열처리 온도의 변경 없이 재현성 있게 금속입자(403)의 형성이 가능하다.
그리고, 금속박막(402)은 예컨대, 은(Ag), 금(Au), 니켈(Ni) 등 다양한 금속이 증착될 수 있으며, 기판(401)과의 표면 장력을 고려하여 이후 열처리 과정을 거친 후 광파장 이하(Subwavelength)의 주기 또는 평균거리를 갖는 금속입자(403)로 변형될 수 있는 금속을 선택하여 증착할 수 있다.
또한, 금속박막(402)은 약 5nm～100nm 정도(바람직하게는, 약 10nm 정도)의 두께를 갖도록 증착될 수 있으며, 상기 열처리 후 광파장 이하의 주기 또는 평균거리를 갖는 금속입자(403)로 변형될 수 있는 두께를 선택하여 증착할 수 있다.
한편, 금속박막(402)의 증착은 예컨대, 전자빔 증착(E-beam evaporator) 또는 열 증착(Thermal evaporator)에 국한하지 않으며, 예컨대, 스퍼터링 머신(Sputtering Machine) 등에 의해 금속을 약 5nm～100nm 정도의 두께로 증착할 수 있는 어떤 것이든 이용될 수 있다.
도 9b를 참조하면, 금속박막(402)을 예컨대, 급속 열처리(Rapid Thermal Annealing, RTA) 등을 이용하여 열처리함으로서 금속입자(403)로 변형시킨다.
이때, 상기 열처리는 약 200도～900도(바람직하게는, 약 500도 정도) 범위에서 약 1분 동안 시행될 수 있으며, 상기 열처리후 광파장 이하의 주기 또는 평균거리를 갖는 금속입자(403)로 변형될 수 있는 온도를 선택하여 열처리할 수 있다.
도 9c를 참조하면, 버퍼층(404) 및 금속입자(403)를 포함한 기판(401)의 전면에 예컨대, 건식 식각(Dry Etching) 공정을 수행함으로써, 기판(401)의 상면에 일정한 주기(Period)(바람직하게, 약 100nm 내지 1000nm 정도)와 깊이(Depth)(바람직하게, 약 50nm 내지 600nm 정도) 즉, 광파장 이하(Subwavelength)의 주기 또는 평균거리를 갖는 나노구조 버퍼층(404')을 형성할 수 있다.
이러한 나노구조 버퍼층(404')은 정렬되어있지는 않으나 일정 간격을 두고 형성되어 있는 것을 특징으로 한다.
도 9d를 참조하면, 나노구조 버퍼층(404')을 마스크로 이용하여 전면 식각을 통해 기판(401)의 상면에 광파장 이하의 주기 또는 평균거리를 갖는 무반사 나노구조(410)를 형성한다. 이후 잔여 버퍼층 및 금속입자(403)는 습식 식각을 통해 제거된다.
이러한 무반사 나노구조(410)는 기판(401)의 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지도록 끝이 뾰족한 쐐기형 예컨대, 원뿔(Cone) 형태로 형성됨이 바람직하지만, 이에 국한하지 않으며, 예컨대, 삼각뿔, 사각뿔 또는 다각뿔 형태 등으로 형성될 수도 있다. 경우에 따라 끝이 잘린 원뿔대(truncated cone)형태로 형성될 수도 있다.
도 9e를 참조하면, 기판(401)의 하면에도 도 9a 내지 도 9d와 동일한 방법으로 무반사 나노구조(410)를 형성함으로써, 기판(401)의 양면에 무반사 나노구조(410)가 집적된 본 발명의 덮개부(400)를 완성할 수 있다.
도 10a 내지 도 10f는 본 발명의 일 실시예에 따른 광소자 패키지에 적용된 덮개부의 제조방법을 설명하기 위한 제3 예의 단면도들로서, 전술한 제2 예와 거의 유사하나 기판(401)과 버퍼층(404) 간에 투명전극(405)이 추가로 개재되어 있는 것이 특징이다.
도 10a를 참조하면, 미리 준비한 기판(401)의 상면에 투명전극(405), 버퍼층(404) 및 금속박막(402)을 순차적으로 형성한다.
여기서, 기판(402)은 예컨대, 글래스(Glass) 기판으로 이루어짐이 바람직하지만, 이에 국한하지 않으며, 반도체 기판(예컨대, GaAs 기판 또는 InP 기판 등) 또는 반도체 기판이 아니더라고 기판(401)의 상면에 투명전극(405)을 증착할 수 있다면 어느 것이든 이용 가능한 것으로 한다.
투명전극(405)은 예컨대, 전자빔 증착(E-beam evaporator) 또는 열 증착(thermal evaporator), 스퍼터링 증착(Sputtering evaporator) 등을 이용하여 증착함이 바람직하다.
이러한 투명전극(405)의 재료로는 예컨대, 인듐 틴 옥사이드(Indium Tin Oxide, ITO), 틴 옥사이드(Tin Oxide, TO), 인듐 틴 징크 옥사이드(Indium Tin Zinc Oxide, IZO) 및 인듐 징크 옥사이드(Indium Zinc Oxide, IZO) 중 어느 하나가 선택될 수 있다.
한편, 버퍼층(404) 및 금속박막(402)은 전술한 제2 예와 동일하므로, 이에 대한 상세한 설명은 전술한 제2 예를 참조하기로 한다.
도 10b를 참조하면, 금속박막(402)을 예컨대, 급속 열처리(Rapid Thermal Annealing, RTA) 등을 이용하여 열처리함으로서 금속입자(403)로 변형시킨다.
이때, 상기 열처리는 약 200도～900도(바람직하게는, 약 500도 정도) 범위에서 약 1분 동안 시행될 수 있으며, 상기 열처리 후 광파장 이하의 주기 또는 평균거리를 갖는 금속입자(403)로 변형될 수 있는 온도를 선택하여 열처리할 수 있다.
도 10c를 참조하면, 버퍼층(404) 및 금속입자(403)를 포함한 기판(401)의 전면에 예컨대, 건식 식각(Dry Etching) 공정을 수행함으로써, 투명전극(405)의 상면에 일정한 주기(Period)(바람직하게, 약 100nm 내지 1000nm 정도)와 깊이(Depth)(바람직하게, 약 50nm 내지 600nm 정도) 즉, 광파장 이하(Subwavelength)의 주기 또는 평균거리를 갖는 나노구조 버퍼층(404')을 형성할 수 있다.
이러한 나노구조 버퍼층(404')은 정렬되어있지는 않으나 일정 간격을 두고 형성되어 있는 것을 특징으로 한다.
도 10d를 참조하면, 나노구조 버퍼층(404')을 마스크로 하여 전면 식각을 통해 나노구조 투명전극(405')을 형성하고, 기판(401)의 일정부분도 광파장 이하의 주기 또는 평균거리를 갖는 무반사 나노구조(410')를 형성한다. 이후 잔여 버퍼층 및 금속입자(403)는 습식 식각을 통해 제거된다.
이러한 나노구조 투명전극(405') 및 무반사 나노구조(410')는 기판(401)의 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지도록 끝이 뾰족한 쐐기형 예컨대, 원뿔(Cone) 형태로 형성됨이 바람직하지만, 이에 국한하지 않으며, 예컨대, 삼각뿔, 사각뿔 또는 다각뿔 형태 등으로 형성될 수도 있다. 경우에 따라 끝이 잘린 원뿔대(truncated cone)형태로 형성될 수도 있다.
한편, 상기 건식 식각 시 예컨대, 가스량, 압력, 구동 전압 중 적어도 어느 하나의 조건을 조절하여 나노구조 투명전극(405') 및 무반사 나노구조(410')의 높이 및 경사도를 조절할 수 있으며, 특히 RF 전력(Power)을 조절하여 원하는 종횡비(aspect ratio)를 용이하게 얻을 수 있다.
도 10e를 참조하면, 기판(401)의 전면에 투명전극(410")을 재증착하여, 나노구조 투명전극(405')끼리 연결될 수 있게 함으로써, 전류가 흐를 수 있도록 한다.
도 10f를 참조하면, 기판(401)의 하면에도 도 10a 내지 도 10e와 동일한 방법으로 나노구조 투명전극(405'), 무반사 나노구조(410') 및 투명전극(410")를 형성함으로써, 기판(401)의 양면에 나노구조 투명전극(405'), 무반사 나노구조(410') 및 투명전극(410")이 집적된 본 발명의 덮개부(400)를 완성할 수 있다.
한편, 전술한 본 발명의 일 실시예에 적용된 무반사 나노구조(410)는 금속 나노입자를 마스크로 하여 기판을 식각하는 방식으로 형성하였지만, 이에 국한하지 않으며, 예컨대, 전자선 리소그라피, 레이저 간섭 리소그라피(홀로그래픽 리소그라피), 나노임프린팅, 콜로이드 또는 폴리스티렌 구슬을 이용한 패턴전사방식, 랭뮤어 블로젯 방식, 금속 나노입자를 촉매재로 하여 기판을 식각하는 방식(Metal-Asisted Etching, MAE), 또는 바이오템플릿 방식 등을 이용하여 형성할 수도 있다.
전술한 본 발명에 따른 광소자 패키지 및 그 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
100 : 기판,
200 : 광소자,
300 : 덮개부 지지막,
400 : 덮개부

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제1 기판 상에 광소자를 실장하는 단계;
    상기 제1 기판 상에 상기 광소자가 밀봉되도록 덮개부 지지막을 형성하는 단계; 및
    적어도 한 면에 일정 주기 또는 평균거리를 가지며 그 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지는 형태의 무반사 나노구조가 형성된 덮개부를 상기 덮개부 지지막의 상부에 장착하는 단계를 포함하되,
    상기 덮개부를 제조하는 단계는,
    제2 기판의 적어도 한 면에 금속박막을 증착하는 단계;
    상기 금속박막을 열처리하여 금속입자로 변형시키는 단계; 및
    상기 제2 기판 자체의 적어도 한 면에 광파장 이하의 주기 또는 평균거리를 갖으며 그 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지는 형태의 무반사 나노구조가 형성되도록 상기 금속입자를 마스크로 하여 상기 2 기판의 전면을 식각하는 단계를 포함하여 제작되는 것을 특징으로 하는 광소자 패키지의 제조방법.
  15. 제1 기판 상에 광소자를 실장하는 단계;
    상기 제1 기판 상에 상기 광소자가 밀봉되도록 덮개부 지지막을 형성하는 단계; 및
    적어도 한 면에 일정 주기 또는 평균거리를 갖으며 그 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지는 형태의 무반사 나노구조가 형성된 덮개부를 상기 덮개부 지지막의 상부에 장착하는 단계를 포함하되,
    상기 덮개부를 제조하는 단계는,
    제2 기판의 적어도 한 면에 버퍼층 및 금속박막을 순차적으로 증착하는 단계;
    상기 금속박막을 열처리하여 금속입자로 변형시키는 단계;
    상기 버퍼층이 나노구조 버퍼층으로 되도록 상기 금속입자를 마스크로 하여 전면 식각을 수행하는 단계; 및
    상기 제2 기판 자체의 적어도 한 면에 광파장 이하의 주기 또는 평균거리를 갖으며 그 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지는 형태의 무반사 나노구조가 형성되도록 상기 나노구조 버퍼층을 마스크로 하여 상기 제2 기판의 전면을 식각하는 단계를 포함하여 제작되는 것을 특징으로 하는 광소자 패키지의 제조방법.
  16. 광소자 패키지의 덮개부 제조방법에 있어서,
    기판의 적어도 한 면에 버퍼층과 금속박막을 증착하는 단계;
    상기 금속박막을 열처리하여 금속입자로 변형시키는 단계;
    상기 버퍼층이 나노구조 버퍼층으로 되도록 상기 금속입자를 마스크로 하여 전면 식각을 수행하는 단계; 및
    상기 기판 자체의 적어도 한 면에 광파장 이하의 주기 또는 평균거리를 갖으며 그 표면으로부터 상측의 공기층으로 갈수록 횡단면적이 좁아지는 형태의 무반사 나노구조가 형성되도록 상기 나노구조 버퍼층을 마스크로 하여 상기 기판의 전면을 식각하는 단계를 포함하여 제작되는 것을 특징으로 하는 광소자 패키지의 덮개부 제조방법.
  17. 제14항 또는 제15 항에 있어서,
    상기 덮개부 지지막은 에폭시 수지로 이루어진 것을 특징으로 하는 광소자 패키지의 제조방법.
  18. 제14항 또는 제15 항에 있어서,
    상기 무반사 나노구조는 상기 덮개부의 양면에 주기적 또는 비주기적으로 배열되며, 그 끝이 뾰족한 쐐기형 또는 파라볼라(Parabola) 형태로 형성되는 것을 특징으로 하는 광소자 패키지의 제조방법.
  19. 제14항 또는 제15 항에 있어서,
    상기 덮개부 지지막의 굴절율은 상기 광소자의 최상층의 굴절율과 상기 덮개부의 굴절율 사이에 존재하는 것을 특징으로 하는 광소자 패키지의 제조방법.
  20. 제14항 또는 제15 항에 있어서,
    상기 일정주기 또는 평균거리는 (광파장)/(입사광 매질의 굴절률) 보다 작은 주기를 갖는 것을 특징으로 하는 광소자 패키지의 제조방법.
KR1020100121600A 2010-12-01 2010-12-01 광소자 패키지 및 그 제조방법 KR101205451B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100121600A KR101205451B1 (ko) 2010-12-01 2010-12-01 광소자 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100121600A KR101205451B1 (ko) 2010-12-01 2010-12-01 광소자 패키지 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120040589A Division KR20120060182A (ko) 2012-04-18 2012-04-18 광소자 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120060040A KR20120060040A (ko) 2012-06-11
KR101205451B1 true KR101205451B1 (ko) 2012-11-28

Family

ID=46611055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100121600A KR101205451B1 (ko) 2010-12-01 2010-12-01 광소자 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101205451B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101408867B1 (ko) * 2012-12-18 2014-06-18 한국생산기술연구원 나노입자층을 포함하는 발광 다이오드 패키지 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845814B (zh) * 2016-05-04 2019-03-05 华中科技大学 一种紫外led封装结构及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219495A (ja) * 2009-02-18 2010-09-30 Nagaoka Univ Of Technology 太陽電池用透明部材および太陽電池

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219495A (ja) * 2009-02-18 2010-09-30 Nagaoka Univ Of Technology 太陽電池用透明部材および太陽電池

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101408867B1 (ko) * 2012-12-18 2014-06-18 한국생산기술연구원 나노입자층을 포함하는 발광 다이오드 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR20120060040A (ko) 2012-06-11

Similar Documents

Publication Publication Date Title
KR101250450B1 (ko) 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법
KR101081499B1 (ko) 무반사 나노구조의 제조방법
US8896077B2 (en) Optoelectronic semiconductor device and method of fabrication
KR101131485B1 (ko) 무반사를 위한 나노구조의 제조방법 및 무반사 나노구조가 집적된 광소자의 제조방법
EP2556541B1 (en) Nanoparticle antireflection layer
KR101390401B1 (ko) 무반사 격자패턴의 제조방법
CN105428485B (zh) GaP表面粗化的AlGaInP基LED及其制造方法
US20180122962A1 (en) Diffuse omni-directional back reflectors and methods of manufacturing the same
US8569615B2 (en) Solar cells and methods of forming the same
WO2011131586A2 (fr) Structure nanometrique absorbante de type mim asymetrique et methode de realisation d'une telle structure
US20110149399A1 (en) Anti-reflection structure and method for fabricating the same
Fu et al. Efficiency enhancement of InGaN multi-quantum-well solar cells via light-harvesting SiO2 nano-honeycombs
CN205452332U (zh) GaP表面粗化的AlGaInP基LED
KR101205451B1 (ko) 광소자 패키지 및 그 제조방법
KR101190197B1 (ko) 무반사 나노구조가 집적된 기판을 이용한 고효율 태양전지 및 그 제조방법
KR101497941B1 (ko) 태양전지 모듈 및 이의 제조방법
KR101652531B1 (ko) 복사 방출 몸체 및 복사 방출 몸체의 제조 방법
KR20120060182A (ko) 광소자 패키지 및 그 제조방법
TWI476144B (zh) 週期性奈米孔洞狀結構陣列之製造方法及其用途
KR20120060185A (ko) 무반사 나노구조가 집적된 기판을 이용한 고효율 태양전지 및 그 제조방법
JP2010199418A (ja) 薄膜太陽電池用基板およびそれを用いた薄膜太陽電池
US10475940B2 (en) Packaging glass with hierarchically nanostructured surface
KR101315065B1 (ko) 태양전지 및 그 제조방법
KR20130016179A (ko) 마이크로 나노 조합구조의 제조방법 및 마이크로 나노 조합구조가 집적된 광소자의 제조방법
KR102516860B1 (ko) 임의 배열된 금속 나노입자를 이용한 실리콘 광검출기 및 그 제작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171023

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 7