KR101408867B1 - 나노입자층을 포함하는 발광 다이오드 패키지 및 그 제조방법 - Google Patents

나노입자층을 포함하는 발광 다이오드 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR101408867B1
KR101408867B1 KR1020120148647A KR20120148647A KR101408867B1 KR 101408867 B1 KR101408867 B1 KR 101408867B1 KR 1020120148647 A KR1020120148647 A KR 1020120148647A KR 20120148647 A KR20120148647 A KR 20120148647A KR 101408867 B1 KR101408867 B1 KR 101408867B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
diode chip
nanoparticle layer
light
Prior art date
Application number
KR1020120148647A
Other languages
English (en)
Inventor
유세훈
이창우
김정한
김준기
이태영
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020120148647A priority Critical patent/KR101408867B1/ko
Application granted granted Critical
Publication of KR101408867B1 publication Critical patent/KR101408867B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Abstract

본 발명의 나노입자층을 포함하는 발광 다이오드 패키지 제조방법은, 기판 상에 발광 다이오드 칩을 실장하는 단계, 상기 발광 다이오드 칩 외측의 일부 영역을 감싸는 금속 나노입자층을 형성하는 단계 및 상기 금속 나노입자층의 외측에 봉지재를 형성하는 단계를 포함한다.
그리고 본 발명의 나노입자층을 포함하는 발광 다이오드 패키지는, 기판, 상기 기판 상에 실장된 발광 다이오드 칩, 상기 발광 다이오드 칩 외측의 일부 영역을 감싸도록 구비된 금속 나노입자층 및 상기 금속 나노입자층의 외측에 형성된 봉지재를 포함한다.

Description

나노입자층을 포함하는 발광 다이오드 패키지 및 그 제조방법{LED Package Having Nanopaticle Layer and Its Manufacturing Method}
본 발명은 발광 다이오드 패키지 및 그 제조방법에 관한 것으로서, 보다 구체적으로는 발광 다이오드 칩 외측 일부 영역을 감싸는 금속 나노입자층을 포함하는 발광 다이오드 패키지 및 그 제조방법에 관한 것이다.
발광 다이오드(Light Emitting Diode, LED)는 차세대 조명용 광원 및 LCD(Liquid Crystal Display) 등과 같은 비 발광 디스플레이에 적용하는 백라이트용 광원 등 다양한 용도로 사용되고 있으며, 그 적용 분야를 점차 넓혀가고 있다.
도1은 종래의 발광 다이오드 패키지의 개략적인 구성을 나타내는 도면이다. 도1을 참조하면, 발광 다이오드 패키지는 발광 다이오드 칩의 외측 영역을 감싸고 있는 봉지재(Ecapsulant:40)가 있으며, 발광 다이오드 칩(20)의 광원(20a)에서 나오는 빛이 봉지재(40)를 통과하면서 빛의 일부가 전반사되어 칩 외부로 나오지 못하게 된다.
도2는 광원에서 나오는 빛이 입사각도에 따라 전반사가 되는 과정을 개략적으로 나타내는 도면이다.
도2를 참조하면, 발광 다이오드 칩(20)은 일반적으로 질화갈륨(GaN)으로 형성되며 이의 굴절률은 2.5 내외이다. 그리고 봉지재(40)로 일반적으로 사용되는 에폭시(Epoxy)의 경우 굴절률이 1.5 내외이다.
일반적으로 굴절률이 틀린 매질의 경계면상으로 빛이 진행을 하는 경우 일부는 투과를 하고, 일부는 반사를 하게 된다. 이 경우 입사각이 점점 증가함에 따라 특정한 각 이상인 경우 투과되는 빛은 없고 전부 경계면에서 반사를 하고, 이를 전 반사라고 한다.
이 때의 입사각을 임계각(θc)라고 한다. 그리고 임계각(θc)은 아래의 공식으로 결정된다.
Figure 112012105465851-pat00001
즉 도1에서의 광원(20a)에서 나오는 빛 중 전반사 없이 봉지재로 투과되는 빛은 임계각(θc)의 2배의 각도(θ)를 형성하게 된다.
이와 같은 문제점을 보완하기 위해 종래에는 굴절률이 높은 재질을 가지는 봉지재를 발광 다이오드 칩 상에 구비하여 사용하기도 하였으나, 이는 단위 면적당 조도가 떨어지게 되는 문제가 있었다.
따라서 상기와 같은 문제점들을 해결하기 위한 방법이 요구되고 있다.
공개특허 제10-2011-0006900호
본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 발광 면적을 증가시키면서도 조도를 유지할 수 있는 발광 다이오드 패키지 및 그 제조방법을 제공함에 있다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기한 과정을 해결하기 위한 본 발명의 나노입자층을 포함하는 발광 다이오드 패키지 제조방법은 기판 상에 발광 다이오드 칩을 실장하는 단계, 상기 발광 다이오드 칩 외측의 일부 영역을 감싸는 금속 나노입자층을 형성하는 단계 및 상기 금속 나노입자층의 외측에 봉지재를 형성하는 단계를 포함한다.
그리고 상기 금속 나노입자층을 형성하는 단계에서, 상기 금속 나노입자층은 복수의 금속 나노입자를 포함하고, 상기 금속 나노입자는 서로 소정 거리 이격된 상태로 형성될 수 있다.
또한 상기 금속 나노입자층을 형성하는 단계는, 상기 발광 다이오드 칩의 외측에 금속 박막을 증착하는 과정 및 상기 금속 박막을 열처리하여 나노입자화하는 과정을 포함할 수 있다.
그리고 상기 금속 박막을 열처리하여 나노입자화하는 과정은, 상기 금속 박막을 150℃~800℃의 온도로 가열하는 것으로 할 수 있다.
또한 상기한 과정을 해결하기 위한 본 발명의 나노입자층을 포함하는 발광 다이오드 패키지는, 기판, 상기 기판 상에 실장된 발광 다이오드 칩, 상기 발광 다이오드 칩 외측의 일부 영역을 감싸도록 구비된 금속 나노입자층 및 상기 금속 나노입자층의 외측에 형성된 봉지재를 포함한다.
그리고 상기 나노입자층의 굴절률은 상기 발광 다이오드 칩의 굴절률보다 크게 형성되며, 상기 봉지재의 굴절률보다 작게 형성될 수 있다.
상기한 과제를 해결하기 위한 본 발명의 나노입자층을 포함하는 발광 다이오드 패키지 및 그 제조방법은 다음과 같은 효과가 있다.
첫째, 발광 다이오드 칩과 봉지재의 경계면 중 일부에 상기 발광 다이오드 칩과 봉지재의 굴절률 사이의 굴절률을 가지는 물질을 구비하여 전반사가 되는 영역을 줄여 빛이 봉지재로 투과되는 영역을 극대화하면서, 광추출 효율을 증가시킬 수 있다는 장점이 있다.
둘째, 제조 과정이 간단하여 제조 단가가 저렴하다는 장점이 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도1은 종래의 발광 다이오드 패키지의 개략적인 구성을 나타내는 도면;
도2는 광원에서 나오는 빛이 입사각도에 따라 전반사가 되는 과정을 개략적으로 나타내는 도면;
도3은 본 발명의 제1실시예에 따른 발광 다이오드 패키지를 제조하는 방법에 있어서, 기판 상에 발광 다이오드 칩을 실장하는 모습을 나타낸 단면도;
도4는 본 발명의 제1실시예에 따른 발광 다이오드 패키지를 제조하는 방법에 있어서, 발광 다이오드 칩의 외측에 금속 박막을 증착하는 모습을 나타낸 단면도;
도5은 본 발명의 제1실시예에 따른 발광 다이오드 패키지를 제조하는 방법에 있어서, 금속 박막을 열처리하여 나노입자화하는 모습을 나타낸 단면도;
도6는 본 발명의 제1실시예에 따른 발광 다이오드 패키지를 제조하는 방법에 있어서, 금속 나노입자층의 외측에 봉지재를 형성하는 모습을 나타낸 단면도;
도7는 본 발명의 제1실시예에 따른 발광 다이오드 패키지의 금속 나노입자층에서 빛이 진행되는 모습을 나타내는 단면도;
도8은 본 발명의 제1실시예에 따른 발광 다이오드 패키지의 광원에서 나오는 빛 중 봉지재로 유입되는 빛의 각도를 비교한 도면;
이하 본 발명의 목적이 구체적으로 실현될 수 있는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 본 실시예를 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 생략하기로 한다.
도 1은 본 발명의 제1실시예에 따른 발광 다이오드 패키지를 제조하는 방법에 있어서, 기판(10) 상에 발광 다이오드 칩(20)을 실장하는 모습을 나타낸 단면도이다.
도 1에 도시된 바와 같이, 발광 다이오드 칩(20)을 실장하기 위한 기판(10)이 구비되며, 기판(10) 상에 발광 다이오드 칩(20)을 실장하는 단계가 이루어진다.
이때 기판(10)은 미리 복수 개로 분할된 상태로 제공되어 분할된 각 기판(10)에 하나의 발광 다이오드 칩(20)을 대응되도록 실장할 수도 있으며, 기판(10) 상에 복수의 발광 다이오드 칩(20)을 실장한 후 발광 다이오드 칩(20) 단위로 기판(10)을 분할할 수도 있다. 또는 하나의 기판(10) 상에 복수 개의 발광 다이오드 칩(20)이 실장될 수도 있음은 물론이다.
본 실시예의 경우, 기판(10)은 미리 복수 개로 분할된 상태로 제공되어 분할된 각 기판(10)에 하나의 발광 다이오드 칩(20)을 대응되도록 실장하는 것으로 하였다. 또한 이때 발광 다이오드 칩(20)의 접합을 위해 발광 다이오드 칩(20)과 기판(10) 사이에는 접착층(15)이 형성된다.
접착층(15)은 다양한 물질로 형성될 수 있음은 물론이며, 본 실시예에서 접착층(15)은 Au-Sn의 공정(共晶, Eutectic) 접합에 의해 발광 다이오드 칩(20)과 기판(10)을 상호 접합하게 된다.
한편 본 실시예에서는 발광 다이오드 칩(20)과 기판(10)간 전기적인 통전을 위해 와이어(16)를 이용하여 전기적인 연결을 실시한다. 그러나 상기와 달리 발광 다이오드 칩(20)은 기판(10)에 플립칩 형태로 전기적으로 연결될 수도 있을 것이다.
상기와 같은 기판(10) 상에 발광 다이오드 칩(20)을 실장하는 단계 이후에는, 발광 다이오드 칩(20) 외측의 일부 영역을 감싸는 금속 나노입자층을 형성하는 단계가 수행된다.
즉 금속 나노입자층은 발광 다이오드 칩(20) 외측의 전체 면적 중 일부 영역을 감싸도록 구비될 수 있다. 이에 따라 발광 다이오드 칩(20)의 외측 일부 면적은 금속 나노입자층에 의해 외부로 노출되지 않도록 커버되며, 나머지 일부 면적은 외부로 노출된 상태를 가진다.
이와 같은 금속 나노입자층을 형성하기 위해 다양한 방법이 사용될 수 있으며, 본 실시예에서 발광 다이오드 칩(20) 외측의 일부 영역을 감싸는 금속 나노입자층을 형성하는 단계는, 발광 다이오드 칩(20)의 외측에 금속 박막을 증착하는 과정 및 상기 금속 박막을 열처리하여 나노입자화하는 과정을 포함한다. 이들 각 과정에 대해서는 이하 도 2 및 도 3을 통해 설명하도록 한다.
도4는 본 발명의 제1실시예에 따른 발광 다이오드 패키지를 제조하는 방법에 있어서, 발광 다이오드 칩(20)의 외측에 금속 박막(30)을 증착하는 모습을 나타낸 단면도이다.
도4에 도시된 바와 같이, 금속 나노입자층을 형성하기 위한 과정으로서 먼저 기판(10)의 상면 및 발광 다이오드 칩(20)의 상면과 측면에 금속 박막(30)을 증착하는 과정이 이루어진다.
금속 박막(30)은 다양한 방법에 의해 도포될 수 있으나, 특히 본 실시예에서는 금속 나노입자층의 두께를 감소시키고, 금속 나노입자층에 포함된 금속 나노입자의 고른 분포를 위해 금속 박막(30)을 증착하게 된다. 이때 금속 박막(30)을 증착하기 위해서는 물리기상증착(Physical Vapor Deposition, PVD) 등 다양한 증착 방법이 사용될 수 있음은 물론이다.
또한 금속 박막(30)은 다양한 금속이 사용될 수 있으며, 본 실시예에서는 은(Au)인 것으로 하였다.
그리고 본 실시예의 경우, 금속 박막(30)은 기판(10)의 상면 및 발광 다이오드 칩(20)의 상면과 측면을 모두 커버하도록 구비되나, 이와 달리 금속 박막(30)은 기판(10)의 상면을 제외한 발광 다이오드 칩(20)의 둘레에만 구비될 수도 있으며, 또한 발광 다이오드 칩(20)일부 영역만을 감싸도록 구비될 수도 있을 것이다.
도5은 본 발명의 제1실시예에 따른 발광 다이오드 패키지를 제조하는 방법에 있어서, 금속 박막을 열처리하여 나노입자화하는 모습을 나타낸 단면도이다.
도5에 도시된 바와 같이, 전술한 발광 다이오드 칩(20)의 외측에 금속 박막을 증착하는 과정 이후, 금속 나노입자층을 형성하기 위한 다음 과정으로서 금속 박막을 열처리하여 나노입자화하는 과정이 이루어진다.
본 과정으로 인해 발광 다이오드 칩(20)의 외측에는 복수의 금속 나노입자(32)가 고르게 분산된다. 이때 각 금속 나노입자(32)는 서로 소정 거리 이격된 상태로 형성되며, 이에 따라 금속 나노입자층은 발광 다이오드 칩(20) 외측의 일부 영역만을 감싸는 형태를 가진다. 즉 서로 이격된 복수의 금속 나노입자(32)의 사이로는 발광 다이오드 칩(20)이 외부로 노출된다.
또한 본 과정에서 금속 박막의 열처리는 150℃~800℃의 온도에서 이루어지는 것으로 하였다.
도6는 본 발명의 제1실시예에 따른 발광 다이오드 패키지를 제조하는 방법에 있어서, 금속 나노입자층의 외측에 형광체(40a)를 포함하는 봉지재(40)를 형성하는 모습을 나타낸 단면도이다.
도6에 도시된 바와 같이, 전술한 과정에 의해 형성된 금속 나노입자층의 외측에 봉지재를 형성하는 단계가 수행된다.
본 실시예의 경우, 기판(10)과 발광 다이오드 칩(20)의 외측을 전체적으로 감싸도록 봉지재(40)가 형성되며, 이에 따라 기판(10), 발광 다이오드 칩(20)과 봉지재(40) 사이에는 금속 나노입자층이 위치된다.
이때 상기 나노입자층의 굴절률은 발광 다이오드 칩(20)의 굴절률보다 크게 형성되며, 봉지재(40)의 굴절률보다 작게 형성될 수 있다. 이에 따라 실시예에 따른 발광 다이오드 패키지는 광효율이 크게 증가될 수 있다.
즉 일반적으로 발광 다이오드 칩(20)의 굴절률은 2.5 내외로 형성되며, 봉지재(40)의 굴절률을 1.5 내외로 형성되므로, 나노입자층의 굴절률은 1.5보다는 크게 형성되고, 2.5보다는 작게 형성될 수 있을 것이다.
도7는 본 발명의 제1실시예에 따른 발광 다이오드 패키지의 금속 나노입자층에서 빛이 진행되는 모습을 나타내는 단면도이다.
도7에 도시된 바와 같이, 발광 다이오드 칩(20)으로부터 방출되는 빛은 적어도 두 가지 진행 경로를 가질 수 있다.
먼저 발광 다이오드 칩(20)이 외부로 노출된 영역의 경우, 금속 나노입자(32)가 위치되지 않으므로 노출 영역에서의 빛의 진행 경로(V1)는 금속 나노입자(32)에 영향받지 않도록 진행된다.
그리고 금속 나노입자(32)가 위치된 영역에서의 빛의 진행 경로(V2)는 금속 나노입자(32)에 의해 굴절이 일어나게 된다.
특히 상기 설명한 빛이 임계각(θc)보다 큰 각도로 경계면에 입사되는 경우, 금속나노입자의 굴절률이 봉지재(40)의 굴절률보다 크기 때문에 전반사가 되지 않고, 금속나노입자(32)와 발광 다이오드 칩(20)의 경계를 통과하게 된다. 그리고 금속나노입자(32)를 경유하여 봉지재 측으로 입사되게 된다.
결국 광원(20a)에서 나오는 빛 중 봉지재(40)으로 유입되는 각도를 종래 금속나노입자(32)가 없는 경우의 각도(θ)보다 큰 각도(θ')로 형성하게 된다(도8 참조).
한편, 본 실시예의 도면에서는 하나의 광원(20a)을 기준으로 설명을 하였으나, 발광 다이오드 칩(20)의 내부에는 다수의 광원이 존재하게 되고, 이에 따라 하나의 지점에는 다양한 광원으로부터의 빛이 유입된다.
결국 본 실시예에서의 금속나노입자는 발광 다이오드 칩(20)과 봉지재(30)의 경계면에 불규칙하게 배치될 수 있고, 하나의 금속나노입자에는 다양한 광원으로부터 다양한 각도로 빛이 유입된다.
이에 따라 각 금속나노입자는 다양한 광원으로부터 유입되는 빛 중 봉지재(30)와 발광 다이오드 칩(20)의 굴절률에 따라 전반사되는 빛을 전반사 시키지 않고, 봉지재(30) 측으로 투과시키게 된다.
즉 이로 인해 발광 다이오드 칩(20)의 굴절률이 향상되는 효과를 얻을 수 있어 본 발명의 일 실시예에 따른 발광 다이오드 패키지는 종래의 발광 다이오드 패키지에 비해 높은 광추출효율을 얻을 수 있다. 더불어, 금속 나노입자(32)가 위치되지 않은 노출 영역에서의 빛의 방출로 인해 조도가 감소되는 현상을 방지할 수 있게 된다.
결과적으로 본 실시예에 따른 발광 다이오드 패키지는 넓은 조광 각도 및 조도를 유지할 수 있다는 장점이 있다.
이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.
10: 기판 15: 접착층
20: 발광 다이오드 칩 30: 금속 박막
32: 금속 나노입자 40: 봉지재

Claims (6)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 기판;
    상기 기판 상에 실장된 발광 다이오드 칩;
    상기 발광 다이오드 칩 외측의 전체 면적 중 일부 영역을 감싸도록 구비된 금속 나노입자층; 및
    상기 금속 나노입자층의 외측에 형성된 봉지재;
    을 포함하고,
    상기 나노입자층의 굴절률은 상기 발광 다이오드 칩의 굴절률보다 크게 형성되며, 상기 봉지재의 굴절률보다 작게 형성된 발광 다이오드 패키지.
  6. 삭제
KR1020120148647A 2012-12-18 2012-12-18 나노입자층을 포함하는 발광 다이오드 패키지 및 그 제조방법 KR101408867B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120148647A KR101408867B1 (ko) 2012-12-18 2012-12-18 나노입자층을 포함하는 발광 다이오드 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120148647A KR101408867B1 (ko) 2012-12-18 2012-12-18 나노입자층을 포함하는 발광 다이오드 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101408867B1 true KR101408867B1 (ko) 2014-06-18

Family

ID=51133254

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120148647A KR101408867B1 (ko) 2012-12-18 2012-12-18 나노입자층을 포함하는 발광 다이오드 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101408867B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060131616A (ko) * 2005-06-16 2006-12-20 나노포스 테크놀로지 코포레이션 확장된 조사면적을 갖는 발광 다이오드
KR100717226B1 (ko) 2004-11-04 2007-05-11 가부시키가이샤 히타치 디스프레이즈 광원 유닛, 그를 이용한 조명 장치 및 그를 이용한 표시장치
KR101062789B1 (ko) * 2009-06-22 2011-09-07 한국과학기술원 표면 플라즈몬 공명 현상을 이용한 자외선 발광 다이오드 소자
KR101205451B1 (ko) * 2010-12-01 2012-11-28 주식회사 와이텔포토닉스 광소자 패키지 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100717226B1 (ko) 2004-11-04 2007-05-11 가부시키가이샤 히타치 디스프레이즈 광원 유닛, 그를 이용한 조명 장치 및 그를 이용한 표시장치
KR20060131616A (ko) * 2005-06-16 2006-12-20 나노포스 테크놀로지 코포레이션 확장된 조사면적을 갖는 발광 다이오드
KR101062789B1 (ko) * 2009-06-22 2011-09-07 한국과학기술원 표면 플라즈몬 공명 현상을 이용한 자외선 발광 다이오드 소자
KR101205451B1 (ko) * 2010-12-01 2012-11-28 주식회사 와이텔포토닉스 광소자 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US10910523B2 (en) Light emitting device
TWI535077B (zh) 發光單元及其發光模組
US8349627B2 (en) Method for fabricating a light emitting diode package structure
JP2021500735A (ja) 発光素子パッケージ及びこれを含む照明装置
EP2421061B1 (en) Light emitting device
EP2870641B1 (en) Phosphor separated from led by transparent spacer
RU2728830C2 (ru) Светоизлучающее устройство
US20120037886A1 (en) Light-emitting diode device
CN105684174A (zh) 用于led的具有包围led的全内反射层的衬底
TW201611339A (zh) 半導體發光裝置
EP2355196B1 (en) Light emitting device package, method of manufacturing the same, and lighting system
CN103180975A (zh) 半导体发光二极管芯片、发光器件及其制造方法
US8445920B1 (en) Light emitting diode
CN102194801A (zh) 正向发光的发光二极管封装结构及其形成方法
KR101795038B1 (ko) 발광 소자 및 발광 소자 패키지
TWI566437B (zh) 發光裝置及其製造方法
JP2014063761A (ja) 線状光源装置及びこれを用いたバックライト装置
KR101408867B1 (ko) 나노입자층을 포함하는 발광 다이오드 패키지 및 그 제조방법
TW201532316A (zh) 封裝結構及其製法
TWI573299B (zh) 化合物半導體元件之封裝模組結構及其製造方法
JP2010147040A (ja) 半導体発光装置及びその製造方法
CN101488542B (zh) 半导体发光装置和封装结构
KR101575804B1 (ko) 발광 효율을 향상시킬 수 있는 발광 다이오드 패키지 및 그 제조 방법
KR20150068886A (ko) 발광 패키지 및 이를 위한 캐리어 구조물
KR102059032B1 (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170327

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190402

Year of fee payment: 6