KR20120007645A - 무전해도금을 이용한 적층 칩의 접합 방법 - Google Patents
무전해도금을 이용한 적층 칩의 접합 방법 Download PDFInfo
- Publication number
- KR20120007645A KR20120007645A KR1020100068281A KR20100068281A KR20120007645A KR 20120007645 A KR20120007645 A KR 20120007645A KR 1020100068281 A KR1020100068281 A KR 1020100068281A KR 20100068281 A KR20100068281 A KR 20100068281A KR 20120007645 A KR20120007645 A KR 20120007645A
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- electroless plating
- chip
- bonding
- tsv
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000007772 electroless plating Methods 0.000 title claims abstract description 42
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 65
- 238000007747 plating Methods 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 239000010949 copper Substances 0.000 claims description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 12
- 239000010931 gold Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000011651 chromium Substances 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 229910021645 metal ion Inorganic materials 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000000243 solution Substances 0.000 description 9
- 241000724291 Tobacco streak virus Species 0.000 description 8
- 238000005304 joining Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 238000005476 soldering Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000003638 chemical reducing agent Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 150000003839 salts Chemical class 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 229910021586 Nickel(II) chloride Inorganic materials 0.000 description 1
- 241000080590 Niso Species 0.000 description 1
- 229910020888 Sn-Cu Inorganic materials 0.000 description 1
- 229910019204 Sn—Cu Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- -1 accelerators Substances 0.000 description 1
- 239000008139 complexing agent Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QMMRZOWCJAIUJA-UHFFFAOYSA-L nickel dichloride Chemical compound Cl[Ni]Cl QMMRZOWCJAIUJA-UHFFFAOYSA-L 0.000 description 1
- LGQLOGILCSXPEA-UHFFFAOYSA-L nickel sulfate Chemical compound [Ni+2].[O-]S([O-])(=O)=O LGQLOGILCSXPEA-UHFFFAOYSA-L 0.000 description 1
- 229910000363 nickel(II) sulfate Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 239000012266 salt solution Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
이 발명은 무전해도금 공정을 이용하여 TSV(Through-Silicon Via)가 가공된 복수의 칩이 적층된 적층 칩을 접합하는 방법에 관한 것으로서, 복수의 칩을 정렬한 상태에서 무전해도금 공정을 이용하여 TSV 주위를 도금하여 금속 접합부를 형성함으로써, 복수의 칩을 서로 접합한다. 이 발명은 무전해도금 공정을 이용하여 적층 칩의 크기와 TSV의 개수에 무관하게 TSV 주위에 균일한 도금층을 형성할 수 있는 장점이 있다. 또한, 이 발명은 무전해도금 공정의 온도가 낮고 비정질의 도금층이 형성되어 잔류응력과 변형이 발생하지 않으므로 신뢰성이 높은 접합부를 형성할 수 있고, 무전해도금으로 금속 접합부를 형성하므로 전기 전도도와 접합 강도가 우수한 장점이 있다.
Description
이 발명은 반도체 칩의 집적도를 향상시키기 위한 적층 칩의 접합 방법에 관한 것으로서, 더욱 상세하게는 실리콘 관통전극(Through-Silicon Via, 이하, "TSV"라 함)이 형성된 실리콘 칩을 적층한 후, 무전해도금(electroless plating) 공정을 이용하여 적층된 실리콘 칩의 TSV 사이에 금속 접합부를 형성하여 접합하는 무전해도금을 이용한 적층 칩 및 그 접합 방법에 관한 것이다.
최근 전자제품의 소형화와 고성능화 추세에 따라 반도체 칩의 집적밀도가 높아지고 있으며, 이를 만족시키기 위하여 복수의 칩을 적층시키는 3차원 패키징에 대한 연구가 활발히 진행되고 있다. 이러한 적층 칩의 인터커넥션 방법 중에서 TSV를 사용하는 방법은 적층 칩의 크기를 최소화하고 신호선의 길이를 단축시키는 장점이 있다.
도 1에 도시된 바와 같이, TSV는 실리콘 칩의 두께 방향으로 관통하는 구멍인 비아(via)를 형성하고, 관통 구멍의 내면에 얇은 절연층과 금속 시드(seed)층을 형성하며, 금속 시드층의 내부에 구리 또는 솔더와 같은 전도성 재질이 채워진 형상을 갖는다. 따라서, 적층 칩을 제조하기 위해서는 TSV가 가공된 복수의 칩을 높이 방향으로 정렬하고, 상부 칩과 하부 칩의 TSV를 접합하여 전기적으로 연결하는 방식으로 구현해야 한다.
현재까지 적층 칩의 접합 방법에 관한 다수의 특허와 연구논문이 발표되었으나, 주로 솔더링이나 열압착 접합 방법을 이용하고 있다. 대한민국 공개특허 제2002-0039012호(발명의 명칭 : 동일 형태의 칩 선택 단자를 이용한 적층형 반도체 칩 패키지)와 대한민국 등록특허 제945504호(발명의 명칭 : 스택 패키지 및 그의 제조 방법)에서는 칩 또는 기판에 솔더를 형성하고 적층한 상태에서 솔더를 용융시켜 적층 칩을 제조하는 방법에 대해 공개되어 있다.
한편, 대한민국 등록특허 제537892호(발명의 명칭 : 칩 스택 패키지와 그 제조 방법)와 대한민국 공개특허 제2008-0068334호(발명의 명칭 : 주석 비아 또는 솔더 비아와 이의 접속부를 구비한 칩 스택패키지 및 그 제조방법)에는 열압착 방법을 사용하거나 솔더링 방법을 사용하여 TSV를 접합하는 방법에 대해 공개되어 있다. 또한, TSV를 접합하기 위한 연구논문으로는 "TSV를 이용한 3D 패키징 공정 및 장비기술(한국정밀공학회지, 26권, 12호, 2009)"이 있는데, 이 연구논문에는 Cu-Cu의 열압착 접합방법 또는 Cu-Sn-Cu의 솔더링 접합방법에 대해 공개되어 있다.
그런데, 상기 특허문헌과 연구논문에 기술된 적층 칩의 접합 방법은 솔더링이나 열압착 방법에 관한 것으로서, 이와 같은 방법을 사용하면 접합 온도가 높거나 과도한 힘을 가하기 때문에 칩에 손상이 발생할 수 있는 단점이 있다.
한편, 대한민국 특허출원 제2010-0060368호에는 이 발명자들에 의해 개발된 "전기도금을 이용한 적층 칩 및 그 접합 방법"에 대해 공개되어 있다. 이 기술은 저온에서 적층 칩을 접합하기 위한 것으로서, 전기도금 방법을 사용하여 TSV의 주변에 금속층을 형성하는 것이다. 이 기술에서와 같이 전기도금 방법을 사용하면 저온에서 TSV에 금속층을 도금할 수는 있지만, 칩의 표면에 일정한 패턴으로 형성된 다수의 TSV를 도금하는 경우에는 TSV에 분포하는 전류밀도가 다르기 때문에 균일한 두께의 도금층을 얻기 어렵다는 문제점이 있다.
무전해도금(electroless plating)은 화학적 환원을 이용한 도금 방법으로서, 외부로부터의 전기 에너지를 사용하지 않고 금속염 수용액 중의 환원제를 이용하여 금속이온을 환원시켜 재료의 표면에 균일한 금속층을 형성하는 것이다. 이러한 무전해도금은 PCB 기판의 회로선을 가공하는데 널리 사용되고 있으며, 대한민국 등록특허 제862149호(발명의 명칭 : 선택적 무전해도금을 이용한 플렉서블 기판의 미세 금속배선 형성 방법)에는 무전해도금으로 기판의 표면에 금속층을 형성하고 전기도금함에 있어 니켈, 구리 또는 금을 이용해 도금하는 방법에 대해 공개되어 있다.
또한, 대한민국 공개특허 제2006-0042373호(발명의 명칭 : 구리금속판에 저방사율 및 고흡수율의 무전해도금액 및 이를 이용한 도금방법)에는 무전해도금으로 구리 기판의 표면에 높은 태양열 흡수층을 형성하는 무전해 도금액의 조성에 대해 공개되어 있다. 대표적인 무전해도금 재료는 구리(Cu)와 니켈(Ni)이며, 이외에도 금(Au), 은(Ag), 주석(Sn), 아연(Zn), 크롬(Cr) 등을 이용할 수 있다. 무전해도금은 전기도금에 비해 도금액의 가격이 비싸지만, 고가의 도금 장비가 불필요하고 수용성 도금액을 사용하므로 시편의 크기와 도금 부위의 형상과 무관하게 균일한 도금층을 형성할 수 있는 장점이 있다. 또한, 무전해도금은 도금층이 치밀하고 두께를 0.2mm까지 형성할 수가 있다.
따라서, 이 발명은 앞서 설명한 바와 같은 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, 무전해도금 공정을 이용하여 적층 칩의 TSV 주위에 금속층을 균일한 두께로 도금하여 전기적 기계적 접합부를 형성하는 무전해도금을 이용한 적층 칩 및 그 접합 방법을 제공하는 데 그 목적이 있다.
또한, 이 발명은 무전해도금 공정을 이용함에 따라 온도가 낮고 비정질의 도금층이 형성되어 잔류응력과 변형이 발생하지 않으므로 신뢰성이 높은 접합부를 형성하는 무전해도금을 이용한 적층 칩 및 그 접합 방법을 제공하는 데 다른 목적이 있다.
이 발명의 무전해도금을 이용한 적층 칩의 접합 방법은, 칩의 상면 및 하면으로 돌출되는 금속 패드와 금속 범프를 각각 갖는 복수의 실리콘 관통전극(TSV : Through-Silicon Via)을 구비한 칩 복수개를 금속 패드와 금속 범프가 서로 접촉하도록 정렬하는 단계와, 정렬된 복수의 칩을 무전해 도금액이 채워진 도금조 내에 침지시키는 단계, 및 무전해 도금액 내의 금속 이온이 환원되어 서로 접촉하는 금속 패드와 금속 범프의 주위에 금속층을 도금해, 금속 범프와 금속 패드를 서로 접합하는 금속 접합부를 형성함으로써, 복수의 칩을 서로 접합하는 단계를 포함하는 것을 특징으로 한다.
이 발명의 금속 범프는 그 끝 부분이 뾰족한 원추형 형상, 반구형 형상 또는 평편한 평면 형상일 수 있다.
이 발명의 도금층의 재료는 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 주석(Sn), 아연(Zn), 크롬(Cr) 중 어느 하나일 수 있다.
이 발명의 무전해도금을 이용한 적층 칩은 상기와 같은 접합 방법에 의해 접합되는 것을 특징으로 한다.
이 발명은 무전해도금 공정을 이용하여 적층 칩의 크기와 TSV의 개수에 무관하게 TSV 주위에 균일한 도금층을 형성할 수 있는 장점이 있다.
또한, 이 발명은 무전해도금 공정의 온도가 낮고 비정질의 도금층이 형성되어 잔류응력과 변형이 발생하지 않으므로 신뢰성이 높은 접합부를 형성할 수 있는 장점이 있다.
또한, 이 발명은 무전해도금으로 금속 접합부를 형성하므로 전기 전도도와 접합 강도가 우수한 장점이 있다.
도 1은 TSV가 형성된 칩의 구조를 설명하기 위한 개략도이고,
도 2는 무전해도금 방법으로 TSV를 접합하여 이 발명에 따른 적층 칩을 제조한 과정을 설명하기 위한 개략도이며,
도 3은 도 2에 도시된 적층 칩을 접합하는 방법을 설명하기 위한 개략도이다.
도 2는 무전해도금 방법으로 TSV를 접합하여 이 발명에 따른 적층 칩을 제조한 과정을 설명하기 위한 개략도이며,
도 3은 도 2에 도시된 적층 칩을 접합하는 방법을 설명하기 위한 개략도이다.
아래에서, 이 발명에 따른 무전해도금을 이용한 적층 칩 및 그 접합 방법의 양호한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 1은 TSV가 형성된 칩의 구조를 설명하기 위한 개략도이다. 도 1에 도시된 바와 같이, 칩(100)은 다수의 실리콘 관통전극(110)(Through-Silicon Via, 이하, "TSV"라 함)을 갖는다. TSV(110)는 칩(100)의 두께 방향으로 관통하는 중공 실린더 형상인 관통 구멍(120)의 내부에 절연층(111)과 금속 시드층(112)이 순차적으로 형성되어 있으며, 금속 시드층(112)의 내부에 전기 전도성이 높은 구리 또는 솔더와 같은 전도성 재질이 채워져 형성된 전도성 부재(113)를 갖는다.
한편, 전도성 부재(113)는 칩(100)의 상면으로 돌출되어 형성된 평편한 금속 패드(114)와, 칩(100)의 하면으로 노출되도록 돌출되는 금속 범프(115)를 갖는다. 즉, TSV(110)의 상하부에는 칩(100)의 상하면으로 각각 돌출되는 금속 패드(114)와 금속 범프(115)를 갖는다. 여기서, 금속 범프(115)는 그 끝 부분이 뾰족한 원추형 형상이지만, 볼록한 반구형 형상이나 평면형 형상이어도 무방하다.
도 2는 무전해도금 방법으로 TSV를 접합하여 이 발명에 따른 적층 칩을 제조한 과정을 설명하기 위한 개략도로서, 도 2의 (a)는 TSV가 형성된 복수의 칩을 정렬한 상태를 나타낸 것이고, 도 2의 (b)는 무전해도금 방법으로 TSV를 접합하여 제조한 적층 칩을 나타낸 것이다.
적층 칩을 제조하기 위해서는, 먼저 도 1에 도시된 바와 같이 구성된 TSV(110)가 형성된 복수의 칩(100, 100a)을 도 2의 (a)와 같이 상하방향으로 정렬한다. 이때, 상부에 위치하는 칩(100)(이하, '상부 칩'이라 함)에 형성된 TSV(110)의 금속 범프(115)가 하부에 위치하는 칩(100a)(이하, '하부 칩'이라 함)에 형성된 TSV(110a)의 금속 패드(114a)에 접촉하도록 상하방향으로 정렬한다. 한편, 복수의 칩(100, 100a)은 지그를 이용해 상하 정렬한다. 그런 다음, 도 3을 참고하여 후술할 무전해도금을 통해 상부에 위치하는 TSV(110)의 금속 범프(115)와 하부에 위치하는 TSV(110a)의 금속 패드(114a)의 주위에 금속층이 도금되고, 그로 인해 금속 범프(115)와 금속 패드(114a)가 서로 접합되는 금속 접합부(210)가 형성된다. 이렇게 형성된 금속 접합부(210)에 의해 상하방향으로 정렬된 복수의 칩(100, 100a)이 서로 접합되어 이 발명에 따른 적층 칩(200)이 제조된다.
도 3은 도 2에 도시된 적층 칩을 접합하는 방법을 설명하기 위한 개략도이다. 도 3에 도시된 바와 같이, 무전해 도금액(310)이 채워져 있는 도금조(300)의 내부에 도 2의 (a)와 같이 상하방향으로 정렬된 복수의 칩(100, 100a)을 지그(320)로 정렬하여 무전해 도금액(310)에 담근다. 그러면, 상부에 위치하는 TSV(110)의 금속 범프(115)와 하부에 위치하는 TSV(110a)의 금속 패드(114a)의 주위에 금속층이 도금되고, 그로 인해 금속 범프(115)와 금속 패드(114a)가 서로 접합되는 금속 접합부(210)가 도 2의 (b)와 같이 형성된다. 이렇게 형성된 금속 접합부(210)에 의해 상하방향으로 정렬된 복수의 칩(100, 100a)이 서로 접합되어 이 발명에 따른 적층 칩(200)이 제조된다(도 2의 (b) 참조).
무전해 도금액의 주성분은 금속염과 환원제이고, 보조성분으로 착화제, 촉진제, 안정제 등으로 구성된다. 금속염은 도금시키고자 하는 금속이온을 함유한 염으로서, Ni 도금의 경우에는 염화니켈(NiCl2·6H2O)과 황산니켈(NiSO4·6H2O)이 사용된다. 이외에도 구리(Cu), 금(Au), 은(Ag), 주석(Sn), 아연(Zn), 크롬(Cr) 등과 같은 금속 재료를 이용해 도금할 수가 있다.
이상에서 이 발명의 무전해도금을 이용한 적층 칩 및 그 접합 방법에 대한 기술사항을 첨부도면과 함께 서술하였지만, 이는 이 발명의 가장 양호한 실시예를 예시적으로 설명한 것이지 이 발명을 한정하는 것은 아니다.
또한, 이 기술 분야의 통상의 지식을 가진 자이면 누구나 이 발명의 기술사상의 범주를 이탈하지 않고 첨부한 특허청구범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
100 : 칩 110 : TSV
114 : 금속 패드 115 : 금속 범프
200 : 적층 칩 210 : 금속 접합부
300 : 도금조 310 : 무전해 도금액
320 : 지그
114 : 금속 패드 115 : 금속 범프
200 : 적층 칩 210 : 금속 접합부
300 : 도금조 310 : 무전해 도금액
320 : 지그
Claims (6)
- 칩의 상면 및 하면으로 돌출되는 금속 패드와 금속 범프를 각각 갖는 복수의 실리콘 관통전극(TSV : Through-Silicon Via)을 구비한 칩 복수개를 상기 금속 패드와 상기 금속 범프가 서로 접촉하도록 정렬하는 단계와,
상기 정렬된 복수의 칩을 무전해 도금액이 채워진 도금조 내에 침지시키는 단계, 및
상기 무전해 도금액 내의 금속 이온이 환원되어 서로 접촉하는 상기 금속 패드와 상기 금속 범프의 주위에 금속층을 도금해, 상기 금속 범프와 상기 금속 패드를 서로 접합하는 금속 접합부를 형성함으로써, 상기 복수의 칩을 서로 접합하는 단계를 포함하는 것을 특징으로 하는 무전해도금을 이용한 적층 칩의 접합 방법. - 청구항 1에 있어서,
상기 금속 범프는 그 끝 부분이 뾰족한 원추형 형상인 것을 특징으로 하는 무전해도금을 이용한 적층 칩의 접합 방법. - 청구항 1에 있어서,
상기 금속 범프는 그 끝 부분이 반구형 형상인 것을 특징으로 하는 무전해도금을 이용한 적층 칩의 접합 방법. - 청구항 1에 있어서,
상기 금속 범프는 그 끝 부분이 평편한 평면 형상인 것을 특징으로 하는 무전해도금을 이용한 적층 칩의 접합 방법. - 청구항 1에 있어서,
상기 도금층의 재료는 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 주석(Sn), 아연(Zn), 크롬(Cr) 중 어느 하나인 것을 특징으로 하는 무전해도금을 이용한 적층 칩의 접합 방법. - 청구항 1 내지 청구항 5 중 어느 한 항에 기재된 접합 방법에 의해 접합된 것을 특징으로 하는 무전해도금을 이용한 적층 칩.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20100068281A KR101158730B1 (ko) | 2010-07-15 | 2010-07-15 | 무전해도금을 이용한 적층 칩의 접합 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20100068281A KR101158730B1 (ko) | 2010-07-15 | 2010-07-15 | 무전해도금을 이용한 적층 칩의 접합 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120007645A true KR20120007645A (ko) | 2012-01-25 |
| KR101158730B1 KR101158730B1 (ko) | 2012-06-22 |
Family
ID=45612884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20100068281A Active KR101158730B1 (ko) | 2010-07-15 | 2010-07-15 | 무전해도금을 이용한 적층 칩의 접합 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101158730B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9240366B2 (en) | 2013-04-22 | 2016-01-19 | Samsung Electronics Co., Ltd. | Semiconductor device, semiconductor package, and electronic system |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101959395B1 (ko) | 2012-07-06 | 2019-03-18 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| KR20140073163A (ko) | 2012-12-06 | 2014-06-16 | 삼성전자주식회사 | 반도체 장치 및 그의 형성방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100435813B1 (ko) * | 2001-12-06 | 2004-06-12 | 삼성전자주식회사 | 금속 바를 이용하는 멀티 칩 패키지와 그 제조 방법 |
| US7491582B2 (en) * | 2004-08-31 | 2009-02-17 | Seiko Epson Corporation | Method for manufacturing semiconductor device and semiconductor device |
| KR101116167B1 (ko) * | 2007-10-29 | 2012-03-06 | 한양대학교 산학협력단 | 금속 복합 범프 형성 및 이를 이용한 접합 방법 |
-
2010
- 2010-07-15 KR KR20100068281A patent/KR101158730B1/ko active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9240366B2 (en) | 2013-04-22 | 2016-01-19 | Samsung Electronics Co., Ltd. | Semiconductor device, semiconductor package, and electronic system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101158730B1 (ko) | 2012-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10177130B2 (en) | Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener | |
| CN102810522B (zh) | 封装结构和方法 | |
| US9059152B2 (en) | Wiring substrate and manufacturing method of the same | |
| TWI315096B (en) | Semiconductor package stack with through-via connection | |
| TWI483357B (zh) | 封裝結構 | |
| US10177090B2 (en) | Package-on-package semiconductor assembly having bottom device confined by dielectric recess | |
| US10446526B2 (en) | Face-to-face semiconductor assembly having semiconductor device in dielectric recess | |
| US20130098670A1 (en) | Wiring substrate and manufacturing method of the same | |
| JP7032212B2 (ja) | 配線基板、半導体パッケージ及び配線基板の製造方法 | |
| JP2009158593A (ja) | バンプ構造およびその製造方法 | |
| US10062663B2 (en) | Semiconductor assembly with built-in stiffener and integrated dual routing circuitries and method of making the same | |
| KR20060061227A (ko) | 회로 기판의 제조 방법 및 전자부품 실장 구조체의 제조방법 | |
| KR20090059504A (ko) | 반도체 장치 및 그 제조방법들 | |
| TWI446508B (zh) | 無核心式封裝基板及其製法 | |
| JP5151158B2 (ja) | パッケージ、およびそのパッケージを用いた半導体装置 | |
| US11658142B2 (en) | Connection arrangement, component carrier and method of forming a component carrier structure | |
| KR101158730B1 (ko) | 무전해도금을 이용한 적층 칩의 접합 방법 | |
| KR101130313B1 (ko) | 전기도금을 이용한 적층 칩의 접합 방법 | |
| CN107305849B (zh) | 封装结构及其制作方法 | |
| KR101124784B1 (ko) | 배선 기판 및 그 제조 방법 | |
| CN101989587A (zh) | 电路板的电性连接结构及电路板装置 | |
| JP2014192177A (ja) | 配線基板 | |
| CN102420203B (zh) | 微电子封装中焊料凸点/金属化层连接结构体及其应用 | |
| KR101225253B1 (ko) | 칩 접합을 위한 실리콘 기판 관통 비아, 이를 포함하는 칩, 적층 칩 및 전기도금을 이용한 적층 칩 접합방법 | |
| JP5479959B2 (ja) | はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20100715 |
|
| PA0201 | Request for examination | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20111027 Patent event code: PE09021S01D |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20120413 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20120615 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20120618 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20150526 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150526 Start annual number: 4 End annual number: 4 |
|
| LAPS | Lapse due to unpaid annual fee |