KR20120002900A - 플라즈마 에칭방법 - Google Patents

플라즈마 에칭방법 Download PDF

Info

Publication number
KR20120002900A
KR20120002900A KR1020100072325A KR20100072325A KR20120002900A KR 20120002900 A KR20120002900 A KR 20120002900A KR 1020100072325 A KR1020100072325 A KR 1020100072325A KR 20100072325 A KR20100072325 A KR 20100072325A KR 20120002900 A KR20120002900 A KR 20120002900A
Authority
KR
South Korea
Prior art keywords
film
etching
plasma
pattern
resist
Prior art date
Application number
KR1020100072325A
Other languages
English (en)
Other versions
KR101203914B1 (ko
Inventor
가즈마사 오쿠마
아키토 고우치
겐이치 구와하라
미치카즈 모리모토
고 사이토
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20120002900A publication Critical patent/KR20120002900A/ko
Application granted granted Critical
Publication of KR101203914B1 publication Critical patent/KR101203914B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

다층 레지스트 마스크를 사용한 실리콘 산화막 등의 플라즈마 에칭 후에 패턴의 도괴 등에 의해 발생하는 라인 위글링이나 스트라이에이션을 방지, 억제하는 것을 과제로 한다.
본 발명은, 다층 레지스트 마스크를 사용하여, 피에칭막을 플라즈마 에칭하는 플라즈마 에칭방법에 있어서, 상기 다층 레지스트 마스크는, 상층 레지스트와 무기막계 중간막과 하층 레지스트를 포함하고, 상기 하층 레지스트의 측벽에 측벽보호막을 형성하는 측벽 보호막 형성공정을 가지는 것을 특징으로 하는 플라즈마 에칭방법이다.

Description

플라즈마 에칭방법{PLASMA ETCHING METHOD}
본 발명은, 플라즈마를 사용하여 피처리 기판을 플라즈마 에칭하는 방법에 관한 것으로, 특히 미세 가공을 목적으로 한 다층 레지스트 마스크를 사용한 플라즈마 에칭방법에 관한 것이다.
최근, 반도체 집적회로는 미세화가 진행되어, 다층 레지스트 마스크를 사용한 플라즈마 에칭이 주류이다. 다층 레지스트 마스크는 통상, 상층 레지스트막, 무기계 중간막, 하층 레지스트막의 3층 구조 또는 상층 레지스트, 하층 레지스트의 2층 구조로 이루어지기 때문에, 단층의 ArF 레지스트 마스크에 비하여 드라이 에칭에 의한 가공 공정이 복잡해져, 높은 가공 기술이 필요하다.
또, 다층 레지스트 마스크에서의 더 한층의 미세화가 요구되어, 다층 레지스트 마스크의 상층 레지스트 마스크에 슬리밍 기술을 적용한 미세화의 방법이나, 중간막에 슬리밍 기술을 적용한 미세화의 방법이 사용되고 있다.
다층 레지스트 마스크를 사용한 슬리밍 기술에 의하여 더 한층 미세화를 행하는 경우, 상층 레지스트막 또는 하층 레지스트막에 발생한 패턴 손상 또는 변형에 의하여 도 4에 나타내는 바와 같은 피에칭막에 상기 패턴 손상이나 변형이 전사되어, 가공 패턴 형상에 손상이나 변형이 발생한다. 이 손상이나 변형은 라인 위글링(Line-wiggling)이나 스트라이에이션(striation)이라 불리운다.
라인 위글링이나 스트라이에이션의 방지로서는, 특허문헌 1에 레지스트 패턴 작성 후, 실리콘 산화막을 레지스트 패턴의 위에 얇게 성막하고 나서 가공하는 기술이 제안되어 있다. 그러나, 이 종래 기술에서는, 공정수가 증가하여, 가공의 난이도가 더욱 높아진다.
[특허문헌 1]
일본국 특개2004-80033호 공보
또, 상층 레지스트막 또는 무기계 중간막에서 가공 치수를 가늘게 할수록,무기계 중간막 바로 밑의 유기막인 하층 레지스트막을 에칭한 후의 종횡비(세로 높이와 가로 치수의 비)가 증대하여, 하층 레지스트막을 에칭하고 있는 동안, 또는 하층 레지스트막을 마스크로 하여 피에칭막을 에칭하고 있는 동안에 패턴 도괴(倒壞) 등의 패턴 손상이 발생한다. 패턴 손상이 발생하면, 피에칭막에 전사되어, 가공 패턴 형상이 손상되는 라인 위글링이나 스트라이에이션이 발생한다. 이 라인 위글링이나 스트라이에이션을 야기하는 패턴 도괴가 발생하는 메카니즘으로서는, 몇가지 요인이 생각되고 있다. 하층 레지스트막, 피에칭막을 불문하고, 에칭하고 있는 동안의 진공처리실 내의 플라즈마가스를 배기할 때의 영향이나, 피에칭막을 에칭하고 있는 동안의 하층 레지스트막 측벽의 양측에 불균일하게 부착되는 반응 생성물에 의한 응력의 영향을 들 수 있다. 상기 영향에 의하여 과다하게 반응 생성물이 발생하는 플라즈마를 사용한 경우나 역학적으로 하층 레지스트막 재질 강도가 더욱 취약해지는 경우에 패턴 도괴가 발생한다.
다층 레지스트 마스크를 사용한 실리콘 산화막 등의 절연막 에칭에 있어서, 상기한 패턴 도괴가 발생한다. 일반적으로, 실리콘 산화막 등의 절연막 에칭에서는, 퇴적성이 높은 플루오르카본 가스를 주체(主體)로 한 플라즈마를 사용하고, 고에너지 이온을 입사하여 절연막을 에칭하고 있다. 이와 같이 절연막을 에칭하는 경우, 높은 퇴적성과 고에너지 이온에 의한 영향으로, 반응 생성물의 패턴 측벽 양측에 대한 퇴적의 불균일성이 현저해지기 때문에, 상기한 절연막 에칭용 플라즈마가 하층 레지스트막에 대하여 높은 선택비를 가지는 경우나 높은 종횡비의 마스크 패턴에서는 라인 위글링이나 스트라이에이션의 발생이 현저해진다. 당해 라인 위글링이나 스트라이에이션 발생의 방지나 억제방법으로서는, 하층 레지스트막의 강도를 증가하기 위하여 하층 레지스트막의 재질 변경이 효과적이다. 또, 다층 레지스트 마스크를 사용한 절연막 에칭의 경우, 절연막 에칭의 플라즈마의 퇴적성을 낮게 억제하는 것, 이온 입사 시의 에너지를 저하시키는 것, 배기에 의한 영향 저하를 위해 배기 속도를 저하시키는 방법을 들 수 있으나, 패턴 가공 후에 원하는 패턴 형상과는 다른 가공형상이 되는 등, 다층 레지스트 마스크를 사용한 드라이 에칭에서의 라인 위글링이나 스트라이에이션 발생방지 또는 억제의 효과적인 해결방법이 현재 상태에서는 보이지 않는다.
이 때문에, 본 발명은, 다층 레지스트 마스크를 사용한 드라이 에칭에서의 라인 위글링이나 스트라이에이션 발생방지 또는 억제하는 드라이 에칭방법을 제공하는 것을 목적으로 한다.
본 발명은, 다층 레지스트 마스크를 사용하여, 피에칭막을 플라즈마 에칭하는 플라즈마 에칭방법에 있어서, 상기 다층 레지스트 마스크는, 상층 레지스트와 무기막계 중간막과 하층 레지스트를 포함하고, 상기 하층 레지스트의 측벽에 측벽보호막을 형성하는 측벽 보호막 형성공정을 가지는 것을 특징으로 하는 플라즈마 에칭방법이다.
본 발명에 의하여 다층 레지스트 마스크를 사용한 피처리 기판의 드라이 에칭에 있어서, 가공 패턴의 도괴를 방지, 또는 억제할 수 있다. 이 때문에, 라인 위글링이나 스트라이에이션 발생방지 또는 억제가 가능해진다.
도 1은 본 발명의 일 실시예의 UHF 플라즈마 에칭장치의 구성을 설명하는 개략 단면도,
도 2는 본 발명의 일 실시예의 다층 레지스트 마스크를 형성하는 공정 플로우를 나타내는 도,
도 3은 본 발명의 일 실시예의 측벽 보호막 형성공정을 적용한 경우의 실리콘 산화막 에칭결과를 나타내는 도,
도 4는 종래의 다층 레지스트 마스크에서의 실리콘 산화막 에칭결과를 나타내는 도면이다.
이하, 본 발명의 각 실시예에 대하여 도 1 내지 도 3을 이용하여 설명한다.
도 1은, 본 발명의 실시형태에 관한 UHF 플라즈마 에칭장치의 구성을 설명하는 도면이다. 플라즈마원인 UHF 전원(도시 생략)으로부터 입사된 UHF(Ultra High Frequency)파는 안테나(101), UHF 투과판(102)을 차례로 통과하여 진공처리실 내에 도달한 후, 진공처리실을 둘러싸도록 배치된 솔레노이드 코일(103)이 발생하는 자계와의 상호작용에 의하여 프로세스 가스를 따라 ECR (E1ectron cyc1otron Resonance ; 전자사이클로트론공명)이 야기되어, 고밀도한 플라즈마(104)가 진공처리실 내에 발생한다.
플라즈마(104)가 진공처리실 내에 발생한 후, 피처리 기판인 웨이퍼(105)는 정전 흡착 전원(106)으로부터 인가되는 직류전압에 의해 하부 전극(107)에 정전 흡착된다. 또, 이 하부 전극(107)은 고주파 전원(108)에 의하여, 고주파 바이어스 전력이 인가되고, 플라즈마(104) 중의 이온에 웨이퍼(105)방향측(하향)으로 가속 전압을 부여함으로써 이온을 인입하여, 프로세스 처리가 개시된다.
또, 하부 전극(107) 내부에는, 불소계 불활성 액체가 순환하고 있고(도시 생략), 플라즈마 에칭장치 외부에 설치된 온도 조절기구(도시 생략)를 가지는 온도 제어장치(도시 생략)에 접속되어 있기 때문에, 상기한 순환하고 있는 불소계 불활성 액체를 거쳐 하부 전극(107)에 탑재된 웨이퍼(105) 표면의 온도 제어가 가능하다.
또, 플라즈마 에칭 중은 드라이 펌프, 터보분자 펌프 및 당해 터보분자 펌프와 진공처리실 사이에 배리어블·밸브로 구성되는 배기수단에 의해 진공처리실 내의 압력을 소정의 압력으로 조압 가능하다.
[실시예 1]
도 2∼도 3은, 상기한 도 1과 같은 UHF 플라즈마 에칭장치를 사용하여, 유기계막인 상층 레지스트막(201), 무기계 중간막(202), 유기계막인 하층 레지스트막(203)으로 이루어지는 다층 레지스트를 마스크로 하여 실리콘 산화막(204)을 플라즈마 에칭한 예를 나타낸 것이다.
도 2(a)는, 에칭전 웨이퍼에 성막된 막의 구조를 나타낸다. 다층 레지스트는 위에서부터 순서대로, 리소그래피기술에 의해 노광되어 패터닝된 상층 레지스트막(201)과 무기계 중간막(202)과 상층 레지스트막(201)보다 플라즈마 내성이 강한 하층 레지스트막(203)의 3층으로 이루어지고, 다층 레지스트 마스크의 밑에 피에칭막인 실리콘 산화막(204)이 실리콘 기판(205) 상에 성막되어 있다. 다음에 도 2(a)에 나타내는 바와 같은 다층 레지스트 마스크를 사용한 실리콘 산화막(204)의 에칭방법에 대하여 설명한다. 먼저, 상층 레지스트막(201)을 마스크로 하여, SF6 및 CHF3으로 이루어지는 혼합가스를 사용하여 무기계 중간막(202)을 에칭한다[도 2(b)]. 다음에, 상층 레지스트막(201)과 무기계 중간막(202)을 마스크로 하여, O2및 HBr 및 N2로 이루어지는 혼합가스를 사용하여 하층 레지스트막(203)을 에칭한다[도 2(c)].
다음에, 표 1에 나타내는 바와 같이, SiCl4와 CHF3과 N2로 이루어지는 혼합가스를 사용한 플라즈마처리를 행한다.
측벽 보호막 형성조건
가스유량(ml/min) 처리압력 UHF전력 고주파 바이어스
전력		 전극
온도		 처리
시간
CHF3 N2 SiCl4 (Pa) (W) (W) (℃) (s)
100 50 5 0.6 800 100 30 20
이 플라즈마처리에 의하여 도 3(a)에 나타내는 바와 같이 하층 레지스트막(203)의 측벽에 측벽 보호막(206)이 형성된다. 다음에 도 3(a)에 나타내는 바와 같은 측벽 보호막(206)이 형성된 하층 레지스트막(203)을 마스크로 하여, 실리콘 산화막(204)을 플로로 카본계를 포함한 혼합가스를 사용하여 에칭을 행한 결과, 도 3(b), 도 3(c)에 나타내는 바와 같은 라인 위글링(Line-wiggling)이나 스트라이에이션(striation)을 방지하여, 이방성이 양호한 에칭형상을 얻을 수 있었다. 또한, 도 3(c)는 도 3(b)의 에칭형상을 위에서 본 도면이다. 도 3(b), 도 3(c)에 나타내는 바와 같은 라인 위글링이나 스트라이에이션을 방지하여, 이방성이 양호한 에칭형상을 얻을 수 있었던 이유는 이하와 같은 것을 생각할 수 있다. 하층 레지스트막(203)의 에칭 후에[도 2(c)], 표 1에 나타내는 바와 같은 CHF3과 N2와 SiCl4로 이루어지는 혼합가스의 플라즈마처리를 행함으로써, N2 가스로부터의 N 원소와 CHF3 가스로부터의 C 원소에 의한 CxNy와 CxFy와 같은 카본계 반응생성물에 더하여, SiCl4가스로부터 SiC, SiN의 반응생성물이 발생하여, 이 수(數) 종류의 반응생성물이 하층 레지스트막(203)의 측벽에 퇴적한다. 하층 레지스트막(203)의 측벽에 퇴적한 막이 측벽을 보호하는 막으로서 작용함으로써, 하층 레지스트막(203)의 강도가 증가하고, 반응생성물에 의한 응력에 대한 내성이 증가함으로써 패턴 도괴를 억제할 수 있었다.
본 실시예에서의 측벽 보호막 형성조건은 표 1에 나타내는 바와 같이 전가스유량(CHF3 가스유량과 N2 가스유량과 SiCl4 가스유량의 합)에 대한 SiCl4 가스첨가의 비율을 3% 정도로 하고, 처리압력을 0.6 Pa, 웨이퍼에 인가하는 고주파 바이어스 전력을 100 W로 하였다. 이와 관련하여 상기 3% 정도란, 2.7 내지 3.3%의 것이다. 또 플라즈마 처리시간은 20초로 하였다.
패턴 도괴를 방지하는 것을 목적으로 한 경우, SiCl4 가스첨가의 비율은 전(全)가스유량의 1∼5%가 바람직하다. SiCl4와 CHF3과 N2로 이루어지는 혼합가스에 의하여, 하층 레지스트막(203)에 측벽 보호막을 형성할 때, 에칭 패턴과 에칭 패턴의 간격이 긴밀하게 배열된 패턴 밀착부와 에칭 패턴과 에칭 패턴의 간격이 떨어져 배열된 패턴 성긴부에서는 측벽 보호막 형성의 효과가 다르다. 1% 이하에서는 측벽 보호막 형성의 효과가 보이지 않고, 5% 이상에서는 패턴 밀착부보다 패턴 성긴부에 대한 측벽 보호막 형성의 효과가 강하기 때문에, 패턴 성긴부와 패턴 밀착부 사이의 소밀(疏密) 에칭형상 차가 현저해지기 때문이다. 또, 에칭처리를 행할 때의 처리압력은 0.1 Pa 내지 0.8 Pa가 바람직하다. 0.1 Pa 이하에서는 측벽 보호막 형성의 효과가 작고, 0.8 Pa 이상에서는 상기한 바와 같은 패턴 소밀 에칭형상 차가 현저해지기 때문이다. 또, 처리시간에 대해서는 10초 내지 60초가 바람직하다. 10초 이하에서는 측벽 보호막 형성의 불충분에 의한 패턴 도괴를 억제할 수 없고, 60초 이상에서는 패턴 소밀 에칭형상 차가 현저해지기 때문이다. 또한, 웨이퍼에 인가하는 고주파 바이어스 전력은 0∼200 W가 바람직하다. 200 W 이상이면, 마스크의 잔류가 감소하거나, 실리콘 기판(205)의 마모가 증대하기 때문이다.
고주파 전원(108)은, 400 kHz의 정현파 고주파 전원이나, 본 실시예는 400 kHz의 고주파 바이어스 전력을 간헐적으로 인가시키는 타임모듈레이션 바이어스 (이하 TM 바이어스라 약칭한다)를 사용하여도 된다. TM 바이어스를 사용하는 경우는, 표 2에 나타내는 바와 같이, 고주파 전력을 200 W로 한다. 또, TM 바이어스의 온 시간을 t1, TM 바이어스의 오프 시간을 t2라 한 경우, t1/(t1 + t2)인 듀티비는 50%로 한다.
측벽 보호막 형성조건
가스유량(ml/min) 처리압력 UHF전력 고주파 바이어스
전력(TM 바이어스)		 전극
온도		 처리
시간
CHF3 N2 SiCl4 (Pa) (W) (W) (℃) (s)
100 50 5 0.6 800 200 30 20
TM 바이어스를 사용한 경우는, TM 바이어스의 오프 시에, 마스크나 실리콘 산화막(204)에 반응생성물이 퇴적하기 쉽다. 이 때문에, 마스크 잔여의 향상이나 실리콘 산화막(204)의 마모 억제 등의 효과도 얻을 수 있다.
또, 본 실시예에서는, 전극 온도를 30℃에서 실시하였으나, 전극 온도를 저온화함으로써, 측벽 보호막 형성의 효과가 더욱 높여진다. 그러나, 전극 온도의 저온화에 의한 반응생성물의 퇴적성이 강해짐으로써, 에칭 후의 에칭형상의 치수가 커진다. 이 때문에, CHF3 가스유량을 감소시키는 등, CHF3, N2, SiCl4의 가스유량비를 최적화할 필요가 있다.
[실시예 2]
본 실시예는 하층 레지스트막(203)을 에칭한 후, SiCl4와 HBr로 이루어지는 혼합가스를 사용하여 하층 레지스트막(203)의 측벽에 측벽 보호막 형성을 실시한 예이다.
하층 레지스트막(203)의 패턴 형성까지는 실시예 1과 동일하기 때문에 생략한다.
하층 레지스트막(203)의 패턴 형성 후에[도 2(c)], 표 3에 나타내는 조건으로 측벽 보호막을 형성한 하층 레지스트막(203)을 마스크로 하여, 실리콘 산화막(204)의 에칭을 행한 결과, 패턴이 도괴하지 않고, 라인 위글링이나 스트라이에이션을 방지한 이방성이 양호한 에칭형상을 얻을 수 있었다. 이 효과는 이하의 이유에 의한 것이라고 생각된다. 반응생성물인 SixBry가 하층 레지스트막(203)의 측벽에 퇴적하기 때문에, 하층 레지스트막(203)의 강도가 증가하고, 반응생성물에 의한 응력에 대한 내성이 증가함으로써, 패턴 도괴를 억제할 수 있었다. Si를 포함하는 반응생성물인 SixBry는 카본계 반응생성물인 CxNy와 CxFy에 비하여 측벽 보호막 형성의 효과가 높기 때문에, SixBry만으로 하층 레지스트막(203)의 반응생성물에 의한 응력에 대한 내성을 강화할 수 있었다고 생각한다.
측벽 보호막 형성조건
가스유량(ml/min) 처리압력 UHF전력 고주파 바이어스
전력		 전극
온도		 처리
시간
HBr SiCl4 (Pa) (W) (W) (℃) (s)
90 10 0.6 800 100 30 20
SiCl4첨가의 비율은 전(全)가스유량의 1∼12%가 바람직하다. 1% 이하에서는 측벽 보호막 형성의 효과가 보이지 않고, 12% 이상에서는 패턴 밀착부보다 패턴 성긴부에 대한 측벽 보호막 형성의 효과가 강하기 때문에, 패턴 성긴부와 패턴 밀착부 사이의 소밀 에칭형상 차가 현저해지기 때문이다. 처리시간에 대해서는 10초 내지 60초가 바람직하다. 10초 이하에서는 패턴 도괴를 억제할 수 없고, 60초 이상에서는 패턴 소밀 차가 현저해지기 때문이다. 플라즈마를 구성하는 가스에 카본을 포함하는 플루오르 카본가스가 포함되지 않기 때문에, 카본계 반응생성물인 CxNy와 CxFy가 발생하기 어렵기 때문에, 실시예 1과 비교하여 패턴 소밀 차가 적은 에칭형상을 얻을 수 있다. 또, 이물원이 될 수 있는 카본계 반응생성물이 적음으로써, 이물을 억제할 수 있고, 또, 이물제거를 위한 플라즈마 클리닝의 빈도를 줄일 수 있다.
[실시예 3]
본 실시예는 하층 레지스트막(203)을 에칭한 후, SiCl4와 CH2F2로 이루어지는 혼합가스를 사용하여 하층 레지스트막(203)의 측벽에 측벽 보호막 형성을 실시한 예이다. 하층 레지스트막(203)의 패턴 형성까지는 실시예 1과 동일하기 때문에 생략한다.
하층 레지스트막(203)의 패턴 형성 후에[도 2(c)], 표 4에 나타내는 조건으로 측벽 보호막을 형성한 하층 레지스트막(203)을 마스크로 하여, 실리콘 산화막(204)의 에칭을 행한 결과, 패턴이 도괴하지 않고, 라인 위글링이나 스트라이에이션을 방지한 이방성이 양호한 에칭형상을 얻을 수 있었다. 이 효과는 이하의 이유에 의한 것이라고 생각된다. 반응생성물인 CxFy와 SiC가 하층 레지스트막(203)의 측벽에 퇴적하기 때문에, 하층 레지스트막(203)의 강도가 증가하고, 반응생성물에 의한 응력에 대한 내성이 증가함으로써, 패턴 도괴를 억제할 수 있었다고 생각한다.
측벽 보호막 형성조건
가스유량(ml/min) 처리압력 UHF전력 고주파 바이어스
전력		 전극
온도		 처리
시간
CH2F2 SiCl4 (Pa) (W) (W) (℃) (s)
95 5 0.6 800 100 30 20
SiCl4 첨가의 비율은 전(全)가스유량의 1∼10%가 바람직하다. 1% 이하에서는 측벽 보호막 형성의 효과가 보이지 않고, 10% 이상에서는 패턴 밀착부보다 패턴 성긴부에 대한 측벽 보호막 형성의 효과가 강하기 때문에, 패턴 성긴부와 패턴 밀착부 사이의 소밀 에칭형상 차가 현저해지기 때문이다. 처리시간에 대해서는 10초 내지 60초가 바람직하다. 10초 이하에서는 패턴 도괴를 억제할 수 없고, 60초 이상에서는 패턴 소밀형상 차가 현저해지기 때문이다. 플루오르 카본인 CH2F2 가스는 실시예 1에서 사용한 CHF3가스에 비하여, 카본계 반응생성물 CxFy를 생성하기 쉽기 때문에, N2가스의 첨가가 없어도, 실시예 1과 동일한 효과를 얻을 수 있다. 따라서, 본 실시예는 실시예 1보다 적은 혼합가스로 패턴 도괴를 억제할 수 있기 때문에, 양산 안정성을 향상할 수 있다.
[실시예 4]
본 실시예는 실리콘 산화막(204)의 에칭이, 플로로카본계를 포함한 혼합가스를 사용하여 실리콘 산화막(204)을 에칭하는 공정과 HBr과 N2로 이루어지는 혼합가스를 사용하여 하층 레지스트막(203)의 측벽에 측벽 보호막(206)을 형성하는 공정과 플로로카본계를 포함한 혼합가스를 사용하여 실리콘 산화막(204)을 에칭하는 공정의 3공정으로 이루어지는 예이다. 하층 레지스트막(203)의 패턴 형성까지는 실시예 1과 동일하기 때문에 생략한다. 하층 레지스트막(203)의 패턴 형성 후[도 2(c)], 해당 하층 레지스트막(203)을 마스크로 하여, SF6 및 CHF3으로 이루어지는 혼합가스를 사용하여 실리콘 산화막(204)을 소정의 깊이[실리콘 기판(205)에 도달하지 않는 깊이]까지 에칭하였다. 다음에, 표 5에 나타내는 바와 같은 HBr과 N2로 이루어지는 혼합가스를 사용하여 하층 레지스트막(203)의 측벽에 측벽 보호막 형성을 실시하였다. 표 5에 나타내는 조건으로 측벽 보호막을 형성한 하층 레지스트막(203)을 마스크으로 하여, 잔여 깊이의 실리콘 산화막(204)의 에칭을 행한 결과, 패턴이 도괴하지 않고, 라인 위글링이나 스트라이에이션을 방지한 이방성이 양호한 에칭형상을 얻을 수 있었다.
측벽 보호막 형성조건
가스유량(ml/min) 처리압력 UHF전력 고주파 바이어스
전력		 전극
온도		 처리
시간
HBr N2 (Pa) (W) (W) (℃) (s)
100 10 1.6 800 0 30 20
이것은 이하의 이유에 의한 것이라고 생각된다. 실리콘 산화막(204)을 도중까지 에칭함으로써, 마스크인 무기계 중간막(202)을 에칭 제거하고, 하층 레지스트막(203)이 노출한 시점에서, 하층 레지스트막(203)의 측벽 및 상부를 측벽 보호막으로 덮음으로써, 패턴 도괴를 저감할 수 있었던 것이다.
본 실시예에서는, 고주파 바이어스 전력을 인가하고 있지 않기 때문에, 다른 실시예보다, 소비전력을 저감할 수 있다. 이로써, 운전비용 저감도 가능해진다.
실시예 1∼4 중에서 실시예 4를 제외하면, SiCl4 가스의 첨가에 의하여, SiN이나 SiC 등의 반응생성물을 하층 레지스트막(203)의 측벽에 퇴적시키는 측벽 보호 효과를 높일 수 있고, 실리콘 산화막 에칭 중의 라인 위글링이나 스트라이에이션을 억제할 수 있다. 또 본원 발명에서는 실리콘 산화막 에칭예에 대하여 설명을 하였으나, 이것에 한정되는 것은 아니다. 실리콘 질화막 등의 다른 절연막이나 게이트 전극을 형성하기 위한 폴리실리콘막 등을, 다층 레지스트를 패턴 마스크로 하여 플라즈마 에칭을 행하는 경우에는 널리 사용할 수 있다.
이상, 본원 발명에서는, 플라즈마원으로서 UHF파를 이용한 자장과의 상호작용을 사용한 플라즈마 에칭장치를 예로 들고 있으나, 본원 발명은 이것에 한정되는 것은 아니다. 예를 들면, 마이크로파 ECR, 헬리콘파, 유도 결합형이나 용량 결합형의 플라즈마원을 사용한 플라즈마 에칭장치에도 응용할 수 있다. 또, 본원 발명에서는, φ300 mm의 웨이퍼를 대상으로 하여 설명하였으나, φ200 mm나 φ450 mm 웨이퍼에도 적용할 수 있다.
101 : 안테나 102 : UHF 투과판
103 : 솔레노이드 코일 104 : 플라즈마
105 : 웨이퍼 106 : 정전 흡착 전원
107 : 하부 전극 108 : 고주파 전원
201 : 상층 레지스트막 202 : 무기계 중간막
203 : 하층 레지스트막 204 : 실리콘 산화막
205 : 실리콘 기판 206 : 측벽 보호막

Claims (4)

  1. 다층 레지스트 마스크를 사용하여, 피에칭막을 플라즈마 에칭하는 플라즈마 에칭방법에 있어서,
    상기 다층 레지스트 마스크는, 상층 레지스트와 무기막계 중간막과 하층 레지스트를 포함하고,
    상기 하층 레지스트의 측벽에 측벽 보호막을 형성하는 측벽 보호막 형성공정을 가지는 것을 특징으로 하는 플라즈마 에칭방법.
  2. 제 1항에 있어서,
    상기 측벽 보호막 형성공정을 상기 하층 레지스트 에칭공정 후에 행하는 것을 특징으로 하는 플라즈마 에칭방법.
  3. 제 1항에 있어서,
    상기 측벽 보호막 형성공정은, CHF3과 N2와 SiCl4를 포함하는 혼합가스의 플라즈마에 의해 행하여지는 것을 특징으로 하는 플라즈마 에칭방법.
  4. 제 1항에 있어서,
    상기 측벽 보호막 형성공정은, 상기 하층 레지스트 에칭공정 후에 행하여지고, 또한 CHF3과 N2와 SiCl4를 포함하는 혼합가스의 플라즈마에 의해 행하여지는 것을 특징으로 하는 플라즈마 에칭방법.
KR1020100072325A 2010-07-01 2010-07-27 플라즈마 에칭방법 KR101203914B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-150710 2010-07-01
JP2010150710A JP2012015343A (ja) 2010-07-01 2010-07-01 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
KR20120002900A true KR20120002900A (ko) 2012-01-09
KR101203914B1 KR101203914B1 (ko) 2012-11-23

Family

ID=45400037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100072325A KR101203914B1 (ko) 2010-07-01 2010-07-27 플라즈마 에칭방법

Country Status (4)

Country Link
US (1) US20120003838A1 (ko)
JP (1) JP2012015343A (ko)
KR (1) KR101203914B1 (ko)
TW (1) TW201203348A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180129455A (ko) * 2017-05-26 2018-12-05 주성엔지니어링(주) 기판 처리 장치 및 기판 처리 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103081074B (zh) * 2010-08-27 2015-08-26 东京毅力科创株式会社 基板处理方法、图案形成方法、半导体元件的制造方法及半导体元件
JP6173684B2 (ja) * 2012-12-25 2017-08-02 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
KR102106256B1 (ko) 2013-07-03 2020-05-04 삼성전자 주식회사 포토 마스크 및 그 제조 방법
JP6748354B2 (ja) 2015-09-18 2020-09-02 セントラル硝子株式会社 ドライエッチング方法及びドライエッチング剤
JP6770848B2 (ja) 2016-03-29 2020-10-21 東京エレクトロン株式会社 被処理体を処理する方法
WO2017170405A1 (ja) 2016-03-29 2017-10-05 東京エレクトロン株式会社 被処理体を処理する方法
JP6363266B2 (ja) * 2017-06-22 2018-07-25 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
US10475700B2 (en) * 2017-08-31 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Etching to reduce line wiggling
DE102017128070B4 (de) 2017-08-31 2023-08-31 Taiwan Semiconductor Manufacturing Company, Ltd. Ätzen zum Verringern von Bahnunregelmässigkeiten
JP7045954B2 (ja) 2018-07-25 2022-04-01 東京エレクトロン株式会社 ハードマスク用膜を形成する方法および装置、ならびに半導体装置の製造方法
KR20200102620A (ko) 2019-02-21 2020-09-01 삼성디스플레이 주식회사 감광성 수지 조성물, 이를 이용한 표시 장치 및 표시 장치의 제조 방법
CN111785613A (zh) * 2019-04-04 2020-10-16 长鑫存储技术有限公司 半导体结构的形成方法以及半导体结构

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0372087A (ja) * 1989-08-10 1991-03-27 Toshiba Corp ドライエッチング方法
JP3407086B2 (ja) * 1994-06-17 2003-05-19 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
US7361607B2 (en) * 2003-06-27 2008-04-22 Lam Research Corporation Method for multi-layer resist plasma etch
US7316785B2 (en) * 2004-06-30 2008-01-08 Lam Research Corporation Methods and apparatus for the optimization of etch resistance in a plasma processing system
US7253118B2 (en) * 2005-03-15 2007-08-07 Micron Technology, Inc. Pitch reduced patterns relative to photolithography features
US7981810B1 (en) * 2006-06-08 2011-07-19 Novellus Systems, Inc. Methods of depositing highly selective transparent ashable hardmask films
US20100330805A1 (en) * 2007-11-02 2010-12-30 Kenny Linh Doan Methods for forming high aspect ratio features on a substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180129455A (ko) * 2017-05-26 2018-12-05 주성엔지니어링(주) 기판 처리 장치 및 기판 처리 방법

Also Published As

Publication number Publication date
US20120003838A1 (en) 2012-01-05
TW201203348A (en) 2012-01-16
JP2012015343A (ja) 2012-01-19
KR101203914B1 (ko) 2012-11-23

Similar Documents

Publication Publication Date Title
KR101203914B1 (ko) 플라즈마 에칭방법
JP6580215B2 (ja) プラズマ処理方法
KR102023784B1 (ko) 질화규소막 에칭 방법
KR101811910B1 (ko) 질화규소막에 피처를 에칭하는 방법
KR100894345B1 (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
KR101465107B1 (ko) 플라즈마 에칭 방법
US20100029024A1 (en) Plasma processing method
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
EP3624171B1 (en) Etching method
US20050161435A1 (en) Method of plasma etching
JP7407583B2 (ja) 自己整合マルチパターニングにおいてスペーサプロファイルを再整形する方法
JP5171091B2 (ja) プラズマ処理方法
US20030153193A1 (en) Etching method
US20040261714A1 (en) Plasma processing apparatus
US20010049196A1 (en) Apparatus for improving etch uniformity and methods therefor
JP2013243271A (ja) ドライエッチング方法
JPH1197415A (ja) ドライエッチング方法およびその装置
JP2015088696A (ja) プラズマ処理方法
JP4378234B2 (ja) エッチング方法
JP2008243939A (ja) プラズマエッチング方法
KR20220082979A (ko) 기판 처리 장치를 이용한 기판 처리 방법
JP4224422B2 (ja) プラズマエッチング処理方法
KR20220097191A (ko) 화합물 반도체 웨이퍼에서 트렌치 피처를 icp 에칭하는 방법 및 장치
KR20010001770A (ko) 플라즈마 화학기상증착 챔버의 세정방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee