KR20110138392A - 회로 기판의 제조 방법 - Google Patents

회로 기판의 제조 방법 Download PDF

Info

Publication number
KR20110138392A
KR20110138392A KR1020117024754A KR20117024754A KR20110138392A KR 20110138392 A KR20110138392 A KR 20110138392A KR 1020117024754 A KR1020117024754 A KR 1020117024754A KR 20117024754 A KR20117024754 A KR 20117024754A KR 20110138392 A KR20110138392 A KR 20110138392A
Authority
KR
South Korea
Prior art keywords
circuit board
solder
solder particles
particles
activator
Prior art date
Application number
KR1020117024754A
Other languages
English (en)
Other versions
KR101193264B1 (ko
Inventor
다까시 쇼지
다께까즈 사까이
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20110138392A publication Critical patent/KR20110138392A/ko
Application granted granted Critical
Publication of KR101193264B1 publication Critical patent/KR101193264B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/041Solder preforms in the shape of solder balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12Using specific substances
    • H05K2203/122Organic non-polymeric compounds, e.g. oil, wax or thiol
    • H05K2203/124Heterocyclic organic compounds, e.g. azole, furan
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

땜납 범프를 형성할 때의 탈락이나 바늘 형상 결정의 발생을 방지하고, 정상적인 회로 기판의 안정된 제공을 가능하게 하는 회로 기판 제조 방법이 제공된다. 그러한 회로 기판 제조 방법은 회로 기판 상의 단자의 표면에 점착성 부여 화합물을 도포해서 점착층을 형성하는 공정과, 상기 점착층 상에 땜납 입자를 부착하는 공정과, 상기 땜납 입자에 유기산 염기의 할로겐화수소산염을 포함하는 활성제를 도포하고 나서, 상기 땜납 입자가 부착된 회로 기판을 땜납의 융점 이하로 가열하여 땜납 입자를 정착시키는 공정과, 상기 땜납 입자가 정착된 회로 기판에 플럭스를 도포하는 공정과, 상기 회로 기판을 가열하여 상기 땜납 입자를 용융하는 공정을 구비하여 이루어지는 것을 특징으로 한다.

Description

회로 기판의 제조 방법{PROCESS FOR PRODUCTION OF CIRCUIT BOARD}
본 발명은 회로 기판의 제조 방법에 관한 것이다.
본원은 2009년 4월 30일에 일본에서 출원된 일본 특허 출원 제2009-111591호 에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
최근, 플라스틱 기판, 세라믹 기판, 혹은 플라스틱 등을 코팅한 절연성 기판 상에 회로 패턴을 형성하고, 그 회로 패턴 상에 IC 소자, 반도체 칩, 저항 또는 콘덴서 등의 전자 부품을 땜납 접합함으로써 전자 회로를 구성하는 수단이 널리 채용되고 있다.
이 경우, 전자 부품의 리드 단자를 회로 패턴의 소정의 부분에 접합시키기 위해서는, 기판 상의 도전성 회로 전극 표면에 미리 땜납 박층을 형성시켜 두고, 땜납 박층 상에 땜납 페이스트 또는 플럭스를 인쇄하고, 또한 소정의 전자 부품을 위치 결정하여 적재한 후, 땜납 박층 또는 땜납 박층 및 땜납 페이스트를 리플로우시켜서 땜납을 용융, 응고시킴으로써, 땜납 접합시키는 것이 일반적이다.
또한, 최근에는 전자 제품의 소형화를 위하여, 회로 기판에 파인 피치화가 요구되고, 파인 피치의 부품, 예를 들어 0.3mm 피치의 QFP(Quad Flat Package), CSP(Chip Size Package), 0.15mm 피치의 FC(Flip Chip), BGA 구조의 LSI 칩 등이 회로 기판에 많이 탑재되고 있다. 이러한 칩을 회로 기판에 탑재하기 위해서는, 칩 등에 형성된 땜납 범프와 회로 기판에 형성된 땜납 범프를 겹치게 하고, 땜납 범프끼리를 리플로우함으로써 양쪽 범프를 용융 접합하고 있다. 이로 인해, 회로 기판에는 회로 기판면으로부터 돌출된 땜납 범프를 형성할 필요가 있고, 또한 이 땜납 범프에 대하여 칩의 파인 피치에 대응할 수 있는 세밀한 패턴 형상이 요구되고 있다.
회로 기판에 땜납 범프를 형성하는 수단에는, 전기 도금법, 무전해 도금법, 혹은 땜납 입자의 페이스트를 인쇄하여 리플로우하는 방법 등이 있다. 그러나, 무전해 도금법에 의한 땜납 범프의 제조 방법으로는 땜납층을 두껍게 하는 것이 곤란하고, 또한 전기 도금법에 의한 땜납 범프의 제조 방법은 복잡한 회로에 도금용 전류를 흐르게 하는 것이 곤란했다. 또한, 땜납 입자의 페이스트의 인쇄에 의한 방법으로는 파인 피치 패턴에 대한 대응이 곤란하다.
또한, 파인 피치의 회로 기판을 형성하는 방법으로서, 회로 기판의 단자부의 표면에 점착성 부여 화합물을 반응시킴으로써 점착층을 형성하고, 상기 점착층에 땜납 입자를 부착시키고, 이어서 회로 기판을 가열하여 땜납 입자를 용융하여 땜납 범프를 형성하는 방법이 개시되어 있다(특허문헌 1 참조).
또한, 땜납 범프의 높이를 균일하게 하기 위하여 회로 전극 부분을 레지스트로 덮고, 회로 전극 부분에 개구부를 형성하여 각각의 개구부에 땜납 입자를 1개만 부착시키는 기술이 개발되어 있다(특허문헌 2 참조).
또한, 땜납 입자의 부착성을 개선하기 위하여, 일정한 형상으로 가공한 땜납 입자를 사용하는 방법도 개발되어 있다(특허문헌 3 참조).
일본 특허 공개 평7-7244호 공보 일본 특허 공개 제2008-41803호 공보 일본 특허 공개 제2008-41867호 공보
그러나, 이와 같은 방법을 사용한 회로 기판의 제조에 있어서, 정착 공정 시에 땜납 입자가 단자부에 견고하게 부착되어 있지 않으면, 땜납 입자를 용융시켜 회로 패턴을 형성하기 위한 리플로우 공정에서 땜납 입자가 탈락하게 되어, 정상적인 땜납 회로를 형성할 수 없어 제품 수율이 저하되는 문제점이 있었다. 이것은 큰 땜납 입자를 사용할수록 발생하기 쉬운 문제점이다.
또한, 땜납 입자의 회로 기판의 단자부에 대한 정착을 촉진시키는 목적으로 정착 온도를 융점보다 높게 한 경우, 땜납 입자 표면에 바늘 형상의 결정이 형성되어서 단선을 발생시키고, 회로 기판에 불량을 발생시키는 문제점도 있다. 특히 이것은, 땜납 입자를 단자부에 1입자(粒)씩 부착시키고, 땜납 범프를 형성하는 것과 같은 큰 땜납 입자를 사용할 때에는 현저한 문제이다.
본 발명은 상기 사정을 감안하여 이루어진 것이며, 땜납 범프를 형성할 때의 탈락이나 바늘 형상 결정의 발생을 방지하고, 정상적인 회로 기판의 안정된 제공을 가능하게 하는 회로 기판 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자는 상기 과제를 해결하기 위하여 예의 노력 검토한 결과, 땜납 입자 표면의 산화막이 땜납 입자의 회로 기판의 단자부에 대한 정착을 저해하고, 리플로우 공정에서의 땜납 범프 탈락의 원인이 되는 것을 밝혔다. 따라서, 리플로우 공정 전에, 땜납 입자 표면의 산화막을 제거함으로써 리플로우 공정에서의 땜납 범프 탈락을 방지할 수 있는 것을 발견하여 본 발명에 도달했다.
즉, 본 발명은,
[1] 회로 기판 상의 단자의 표면에 점착성 부여 화합물을 도포하여 점착층을 형성하는 공정과, 상기 점착층 상에 땜납 입자를 부착하는 공정과, 상기 땜납 입자에 유기산 염기의 할로겐화수소산염을 포함하는 활성제를 도포하고 나서, 상기 땜납 입자가 부착된 회로 기판을 땜납의 융점 이하로 가열하여 땜납 입자를 정착시키는 공정과, 상기 땜납 입자가 정착된 회로 기판에 플럭스를 도포하는 공정과, 상기 회로 기판을 가열하여 상기 땜납 입자를 용융하는 공정을 구비하여 이루어지는 것을 특징으로 하는 회로 기판의 제조 방법.
[2] 상기 활성제가 유기산 염기의 브롬화수소산염인 것을 특징으로 하는 제1항에 기재된 회로 기판의 제조 방법.
[3] 상기 활성제가 유기산 염기의 할로겐화수소산염을 용제에 용해시킨 액체인 것을 특징으로 하는 제1항 또는 제2항에 기재된 회로 기판의 제조 방법.
[4] 유기산 염기의 할로겐화수소산염을 용해시키는 상기 액체가 이소프로필알코올, 에틸알코올을 포함하는 유기 용제인 것을 특징으로 제1항 내지 제3항 중 어느 한 항에 기재된 회로 기판의 제조 방법.
[5] 상기 점착성 부여 화합물이 나프토트리아졸계 유도체, 벤조트리아졸계 유도체, 이미다졸계 유도체, 벤조이미다졸계 유도체, 머캅토벤조티아졸계 유도체, 벤조티아졸티오 지방산으로 이루어지는 군으로부터 선택된 어느 1종 이상의 물질을 포함하는 것을 특징으로 하는 제1항 내지 제4항 중 어느 한 항에 기재된 회로 기판의 제조 방법.
본 발명의 회로 기판의 제조 방법에서는 땜납 입자의 정착 전에 활성제를 땜납 입자에 도포하기 때문에, 정착 전에 플럭스를 도포한 경우와 같이 점착층을 열화시키지 않고 땜납 입자의 표면의 산화막을 제거할 수 있다. 이에 의해, 정착 전에 땜납 입자가 단자부로부터 탈락할 우려가 없고, 리플로우 공정에서의 땜납 범프의 결함을 방지할 수 있다. 또한, 활성제에 의해 땜납 입자의 표면의 산화막이 제거되므로, 땜납의 융점 이하에서도 확실하게 땜납 입자의 정착을 행하는 것이 가능하게 된다. 이에 의해, 바늘 형상 결정의 이상 성장을 방지할 수 있어, 전자 부품의 실장을 방해할 우려가 없다.
이상에 의해, 본 발명에 따르면, 제품 수율을 저하시키지 않고 회로 기판을 안정적으로 제조하는 것이 가능하게 된다. 이에 의해 집적도가 높고 또한 신뢰성이 높은 전자 기기를 제공할 수 있다.
도 1은 본 발명의 실시 형태인 회로 기판의 제조 공정을 설명하는 공정도이다.
도 2는 땜납 입자를 부착시키는 공정을 설명하는 모식도이다.
이하, 본 발명의 실시 형태인 회로 기판의 제조 방법에 대하여 도면을 참조하여 설명한다. 도 1은 본 실시 형태의 회로 기판의 제조 방법을 설명하는 공정도, 도 2는 땜납 입자를 부착시키는 공정을 설명하는 모식도이다.
본 실시 형태의 회로 기판의 제조 방법은 회로 기판 상의 단자의 표면에 점착성 부여 화합물을 도포하여 점착층을 형성하는 공정과, 점착층 상에 땜납 입자를 부착하는 공정과, 땜납 입자가 부착된 회로 기판에 유기산 염기의 할로겐화수소산염을 포함하는 활성제를 도포하는 공정과, 땜납 입자가 부착된 회로 기판을 땜납의 융점 이하로 가열하여 땜납 입자를 정착시키는 공정과, 땜납 입자가 정착된 회로 기판에 플럭스를 도포하는 공정과, 플럭스가 도포된 회로 기판을 가열하여 땜납을 용융하는 공정으로 개략 구성되어 있다. 이하, 각 공정의 바람직한 형태에 대하여 상세하게 설명한다.
본 발명의 대상이 되는 회로 기판(1)은 플라스틱 기판, 플라스틱 필름 기판, 유리 천 기판, 종이기질 에폭시 수지 기판, 세라믹 기판 등에 금속판을 적층한 기판, 혹은 금속 기재에 플라스틱 혹은 세라믹 등을 피복한 절연 기판 상에 금속 등의 도전성 물질을 사용하여 회로 패턴을 형성한 편면 회로 기판, 양면 회로 기판, 다층 회로 기판 혹은 플렉시블 회로 기판 등이다. 그 외, IC 기판, 콘덴서, 저항, 코일, 배리스터, 베어 칩, 웨이퍼 등에 대한 적용도 가능하다.
도 1의 (a)에는, 본 실시 형태에 있어서 사용되는 회로 기판(1)의 단면도를 도시한다. 도 1의 (a)에 도시한 회로 기판(1)의 상면(1a) 상에는, 예를 들어 구리 또는 구리 합금을 포함하는 회로 패턴이 형성되어 있고, 도 1의 (a)에는 회로 패턴의 단자부(2)가 도시되어 있다. 이하, 단자부(2)의 표면(4)에 점착층(5)을 형성하는 공정에 대하여 설명한다.
우선, 단자부(2)의 주위를 미리 레지스트(절연층)로 둘러쌈으로써, 도 1의 (b)에 도시한 개구부(6)를 형성한다. 구체적으로는 회로 기판(1) 상의 상면(1a)의 전체면에 레지스트층(3)을 형성하고, 노광, 현상함으로써, 레지스트층(3)에 단자부(2)를 노출시키는 개구부(6)를 형성한다. 레지스트층(3)의 개구부(6)의 크기는 후속 공정에서 부착시키는 땜납 입자(11)의 직경 D에 맞추어서 적절히 설정한다. 또한, 레지스트층(3)의 개구부(6)의 깊이 H(단자부(2)의 표면(4)과 레지스트층(3)의 상면과의 단차)는 부착시키는 땜납 입자(11)의 직경 D에 맞추어서 적절히 설정한다. 이 단차 H는 땜납 입자(11)의 직경 D의 2분의 1 이상이면서, 또한 직경 D보다 작은 범위 내로 하는 것이 바람직하다. 개구부(6)는 원형이 바람직하지만, 타원이어도 사각이어도 대용은 가능하다.
레지스트층(3)은 회로 기판의 제조에 일반적으로 사용되는 절연성의 레지스트를 사용한다. 이 레지스트층(3)은 후술하는 회로 기판(1) 상의 단자부(2)의 표면(4)에 점착층(5)을 부여하는 공정에 있어서, 점착성이 발현하지 않는 성질을 갖는 것이면 된다.
또한, 단자부(2)를 형성하는 도전성 물질로서는 구리 또는 구리 합금을 사용하지만, 본 발명에서는 이에 한정되지 않고, 후술하는 점착성 부여 물질에 의해 단자부(2)의 표면(4)에 점착성이 얻어지는 도전성의 물질이면 된다. 이들의 물질로서, 예를 들어 Ni, Sn, Ni-Au, 플래시 금, Pd, Ag 땜납 합금 등을 포함하는 물질을 예시할 수 있다.
이어서, 도 1의 (c)에 도시한 바와 같이, 단자부(2)의 표면(4)에 점착층(5)을 형성한다. 점착층(5)을 형성하기 위해서는, 이하에 나타내는 점착성 부여 화합물 중 적어도 1종 또는 2종 이상을 물 또는 산성수에 용해하고, 바람직하게는 pH 3 내지 4 정도의 미산성으로 조정한 점착성 용액을 사용한다. 그리고, 점착성 용액에 회로 기판(1)을 침지하거나, 또는 회로 기판(1)에 점착성 용액을 도포함으로써, 도 1의 (c)에 도시한 바와 같이 단자부(2)의 표면(4)에 점착층(5)을 형성한다.
점착성 부여 화합물로서는 나프토트리아졸계 유도체, 벤조트리아졸계 유도체, 이미다졸계 유도체, 벤조이미다졸계 유도체, 머캅토벤조티아졸계 유도체 및 벤조티아졸티오 지방산 등을 들 수 있다. 이들 점착성 부여 화합물은 특히 구리 에 대한 효과가 강하지만, 다른 도전성 물질에도 점착성을 부여할 수 있다.
본 발명에 있어서 적절하게 사용되는 벤조트리아졸계 유도체는 화학식 1로 표시된다.
Figure pct00001
단, 화학식 1 중, R1 내지 R4는 독립적으로 수소 원자, 탄소수가 1 내지 16(바람직하게는 5 내지 16)의 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.
또한, 본 발명에 있어서 적절하게 사용되는 나프토트리아졸계 유도체는 화학식 2로 표시된다.
Figure pct00002
단, 화학식 2 중, R5 내지 R10은 독립적으로 수소 원자, 탄소수가 1 내지 16(바람직하게는 5 내지 16)의 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.
또한, 본 발명에 있어서 적절하게 사용되는 이미다졸계 유도체는 화학식 3으로 표시된다.
Figure pct00003
단, 화학식 3에 있어서, R11, R12는 독립적으로 수소 원자, 탄소수가 1 내지 16(바람직하게는 5 내지 16)의 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.
또한, 본 발명에 있어서 적절하게 사용되는 벤조이미다졸계 유도체는 화학식 4로 표시된다.
Figure pct00004
단, 화학식 4에 있어서, R13 내지 R17은 독립적으로 수소 원자, 탄소수가 1 내지 16(바람직하게는 5 내지 16)의 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.
또한, 본 발명에 있어서 적절하게 사용되는 머캅토벤조티아졸계 유도체는 화학식 5로 표시된다.
Figure pct00005
단, 화학식 5 중, R18 내지 R21은 독립적으로 수소 원자, 탄소수가 1 내지 16(바람직하게는 5 내지 16)의 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.
또한, 본 발명에 있어서 적절하게 사용되는 벤조티아졸티오 지방산계 유도체는 화학식 6으로 표시된다.
Figure pct00006
단, 화학식 6에 있어서, R22 내지 R26은 독립적으로 수소 원자, 탄소수가 1 내지 16(바람직하게는 1 또는 2)의 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.
이들 화합물 중, 화학식 1로 표시되는 벤조트리아졸계 유도체에 있어서, R1 내지 R4는 일반적으로는 탄소수가 많은 쪽이 점착성이 강하다.
또한, 화학식 3 및 화학식 4로 표시되는 이미다졸계 유도체 및 벤조이미다졸계 유도체의 R11 내지 R17에 있어서도, 일반적으로 탄소수가 많은 쪽이 점착성이 강하다.
또한, 화학식 6으로 표시되는 벤조티아졸티오 지방산계 유도체에 있어서는, R22 내지 R26은 탄소수 1 또는 2가 바람직하다.
또한, 점착성 용액의 pH의 조정에 사용하는 물질로서는 염산, 황산, 질산, 인산 등의 무기산을 들 수 있다. 또한, 유기산으로서는 포름산, 락트산, 아세트산, 프로피온산, 말산, 옥살산, 말론산, 숙신산, 타르타르산 등을 사용할 수 있다.
점착성 용액에 있어서의 점착성 부여 화합물의 농도는 특별히 한정되지 않지만, 용해성, 사용 상황에 따라서 적절히 조정하여 사용하면 되고, 바람직하게는 전체적으로 0.05질량% 내지 20질량%의 범위 내의 농도가 좋다. 이보다 저농도로 하는 것은 충분한 점착성을 부여할 수 없게 되므로 바람직하지 않다.
점착성 용액을 단자부(2)에 부착시킬 때의 처리 온도에 대해서는, 실온보다는 약간 높게 하는 것이 바람직하다. 이에 의해, 점착층(5)의 형성 속도, 형성량이 좋아진다. 처리 온도는 점착성 부여 화합물의 농도나 단자부(2)를 구성하는 금속의 종류 등에 의해 바뀌지만, 일반적으로는 30℃ 내지 60℃ 정도의 범위가 적합하다. 침지 시간은 5초 내지 5분간 정도의 범위가 되도록 다른 조건을 조정하는 것이 바람직하다.
또한, 점착성 용액 중에는 구리를 이온으로서 50 내지 1000ppm을 공존시키면, 점착층(5)의 형성 속도, 형성량 등의 형성 효율이 높아지므로 바람직하다.
본 실시 형태의 점착층(5)의 형성 방법은, 회로 기판(1)의 단자부(2) 뿐만 아니라, LSI 자체의 접속용 땜납 범프 부분, 즉 BGA를 갖는 LSI 칩이나 CSP(칩·사이즈·패키지) LSI 등의 범프 형성 수단으로서도 유효하게 사용할 수 있다. 또한, 이들은 본 발명의 회로 기판(1)에 당연히 포함되는 것이다.
이어서, 도 1의 (d)에 도시한 바와 같이, 단자부(2) 상에 점착층(5)을 개재하여 공기 중, 불활성 가스 분위기 중 또는 액체 중에서 땜납 입자(11)를 부착한다. 그 방법에 대하여 이하에서 설명한다.
점착층(5)에 땜납 입자(11)를 부착시키는 방법으로서는, 공기 중 또는 불활성 분위기 중에서 땜납 입자(11)를 직접 점착층(5)에 공급하여 접촉시키는 방법이나, 분산액(41) 중에 땜납 입자(11)를 분산시켜서 슬러리 상태로 하고, 그 슬러리를 점착층(5)에 공급하여 부착시키는 방법 등이 있다.
우선 공기 중, 불활성 가스 분위기 중에서, 땜납 입자(11)를 점착층(5)에 부착시키기 위해서는, 공기 또는 불활성 가스를 채운 용기 내에 땜납 입자(11)를 넣고, 또한 용기 내에 점착층(5)을 형성한 회로 기판(1)을 설치하고, 용기를 틸팅 또는 진동시킴으로써, 점착층(5)에 땜납 입자(11)를 부착시킨다.
또한, 액체 중에서 땜납 입자(11)를 부착시키기 위해서는, 예를 들어 도 2에 도시한 바와 같이, 물 등의 분산액(41)을 용기(40) 내에 넣고, 또한 땜납 입자(11)를 물 등의 분산액(41)에 첨가한다. 이어서 용기(40) 내에 회로 기판(1)을 설치하고, 도 2에 도시한 바와 같이 용기(40)를 틸팅시킨다. 이에 의해, 분산액(41) 중에서 회로 기판(1)의 점착층(5)에 땜납 입자(11)가 부착된다.
액체 중에서 땜납 입자(11)를 부착시키는 경우에는, 땜납 입자(11)가 정전기에 의해 점착성이 없는 부분에 부착되거나, 땜납 입자(11)가 정전기에 의해 응집하는 것을 방지할 수 있어, 파인 피치의 회로 기판이나 미분을 사용하는 경우에 적합하다. 이들 땜납 입자(11)를 부착시키는 방법은 땜납 입자(11)의 크기 등에 의해 적합한 방법을 채용할 수 있다.
땜납 입자(11)는 땜납 범프(15)의 높이를 일정하게 하기 위해서, 1개의 개구부(6)에 대해서 1입자의 땜납 입자(11)를 부착시키는 것이 바람직하다. 그것을 위해서는, 개구부(6)의 크기에 따라서 땜납 입자(11)의 입경 D를 적절히 설정한다.
땜납 입자(11)의 금속 조성으로서는, 예를 들어 Sn-Pb계, Sn-Pb-Ag계, Sn-Pb-Bi계, Sn-Pb-Bi-Ag계, Sn-Pb-Cd계를 들 수 있다. 또한, 최근의 산업 폐기물에 있어서의 Pb 배제의 관점에서, Pb을 포함하지 않는 Sn-In계, Sn-Bi계, In-Ag계, In-Bi계, Sn-Zn계, Sn-Ag계, Sn-Cu계, Sn-Sb계, Sn-Au계, Sn-Bi-Ag-Cu계, Sn-Ge계, Sn-Bi-Cu계, Sn-Cu-Sb-Ag계, Sn-Ag-Zn계, Sn-Cu-Ag계, Sn-Bi-Sb계, Sn-Bi-Sb-Zn계, Sn-Bi-Cu-Zn계, Sn-Ag-Sb계, Sn-Ag-Sb-Zn계, Sn-Ag-Cu-Zn계, Sn-Zn-Bi계가 바람직하다.
상기의 구체예로서는, Sn이 63질량%, Pb가 37질량%의 공정 땜납(이하, 63Sn/37Pb라고 표시함)을 중심으로, 62Sn/36Pb/2Ag, 62.6Sn/37Pb/0.4Ag, 60Sn/40Pb, 50Sn/50Pb, 30Sn/70Pb, 25Sn/75Pb, 10Sn/88Pb/2Ag, 46Sn/8Bi/46Pb, 57Sn/3Bi/40Pb, 42Sn/42Pb/14Bi/2Ag, 45Sn/40Pb/15Bi, 50Sn/32Pb/18Cd, 48Sn/52In, 43Sn/57Bi, 97In/3Ag, 58Sn/42In, 95In/5Bi, 60Sn/40Bi, 91Sn/9Zn, 96.5Sn/3.5Ag, 99.3Sn/0.7Cu, 95Sn/5Sb, 20Sn/80Au, 90Sn/10Ag, 90Sn/7.5Bi/2Ag/0.5Cu, 97Sn/3Cu, 99Sn/1Ge, 92Sn/7.5Bi/0.5Cu, 97Sn/2Cu/0.8Sb/0.2Ag, 95.5Sn/3.5Ag/1Zn, 95.5Sn/4Cu/0.5Ag, 52Sn/45Bi/3Sb, 51Sn/45Bi/3Sb/1Zn, 85Sn/10Bi/5Sb, 84Sn/10Bi/5Sb/1Zn, 88.2Sn/10Bi/0.8Cu/1Zn, 89Sn/4Ag/7Sb, 88Sn/4Ag/7Sb/1Zn, 98Sn/1Ag/1Sb, 97Sn/1Ag/1Sb/1Zn, 91.2Sn/2Ag/0.8Cu/6Zn, 89Sn/8Zn/3Bi, 86Sn/8Zn/6Bi, 89.1Sn/2Ag/0.9Cu/8Zn 등을 들 수 있다. 또한, 본 발명에 사용하는 땜납 입자(11)로서는, 다른 조성의 땜납 입자를 2종류 이상 혼합한 것을 사용해도 좋다.
이어서, 도 1의 (e)에 도시한 바와 같이, 땜납 입자(11)를 부착시킨 회로 기판(1)에 유기산 염기의 할로겐화수소산염을 포함하는 활성제를 도포해서 건조시킨 후, 가열해서 정착을 행한다.
본 실시 형태에서는, 정착 공정 전에 땜납 입자(11)의 표면(12)의 산화막을 제거하기 위하여, 활성제에 의한 처리를 행한다. 이 때 회로 기판(1)의 단자부(2)에 부착한 점착층(5)이 활성제에 의해 열화되면, 땜납 입자(11)가 탈락하기 쉬워지기 때문에, 활성제 용액은 도포 후, 재빠르게 고화시킬 필요가 있다. 따라서, 활성제 용액 중에는 고비점 화합물을 포함시키지 않는 편이 바람직하다. 이것은, 후에 설명하는 플럭스가 땜납의 용융 후의 플럭스 세정성을 높이기 위해서 고비점 화합물을 첨가하고, 도포 후 건조시키지 않고 사용되는 것과는 달리, 정착 공정 전의 활성제는 도포 후에 건조시켜서 사용하기 때문이다. 활성제를 도포해서 건조시킨 후에 정착을 행함으로써, 점착층(5)을 열화시키지 않고, 땜납 입자(11)의 표면(12)의 산화막을 제거하는 것이 가능하게 된다. 이에 의해, 정착 시에 땜납 입자(11)와 단자부(2)의 접합이 저해될 우려가 없고, 또한 땜납의 융점 이하의 온도로 정착시키는 것이 가능하게 된다. 그 방법에 대하여 이하에서 설명한다.
땜납 입자(11)를 부착시킨 회로 기판(1)에 대한 유기산 염기의 할로겐화수소산염을 포함하는 활성제의 도포는, 활성제의 용액을 분무 장치에 의해 회로 기판(1) 표면에 분무함으로써 행할 수 있다. 활성제가 도포된 회로 기판(1)은 공기 중 실온에서 건조시킨다.
상기 활성제에 포함되는 유기산 염기의 할로겐화수소염은 브롬화수소염 화합물이 바람직하다. 이것은, 브롬이 땜납 입자(11)의 표면(12)의 산화막 제거 능력이 우수하기 때문이다. 구체적으로는, 에틸아민·HBr, 이소프로필아민·HBr, 디페닐구아니딘·HBr 등을 사용할 수 있다.
이들의 유기산 염기의 할로겐화수소염은 유기 용제에 용해됨으로써, 활성제 용액으로써 사용된다. 상기 유기 용제로서는 이소프로필알코올, 에틸알코올 등을 사용할 수 있다. 또한, 활성제 용액 중의 유기산 염기의 할로겐화수소염의 농도는 0.5wt% 이상으로 포화 농도 이하가 바람직하고, 0.1 내지 4.0%의 범위가 보다 바람직하다. 왜냐하면, 활성제의 농도가 높으면 점착층(5)을 열화시키고, 농도가 낮으면 땜납 입자(11)의 표면(12)의 산화막의 제거가 불충분해지기 때문이다.
이어서, 활성제가 도포된 회로 기판(1)을 가열하고, 땜납 입자(11)의 표면(12)의 산화막과 활성제의 성분을 반응시켜, 땜납 입자(11)의 표면(12)의 산화막을 제거한다.
또한, 회로 기판(1)의 가열에 의해, 단자부(2)와 땜납 입자(11) 사이에서 단자부(2)의 구성 재료가 땜납 입자(11) 측으로 확산시키는 반응을 진행시켜, 땜납 입자(11)의 형상을 유지한 채, 땜납 입자(11)를 정착시킨다. 정착의 온도는 땜납의 융점을 M으로 했을 때, (M-50)℃ 내지 (M-0)℃의 범위가 바람직하고, (M-30)℃ 내지 (M-5)℃의 범위가 더욱 바람직하다. 정착한 후, 회로 기판(1)은 실온까지 냉각시킨다.
또한, 상기 정착 공정은 일반적인 땜납의 리플로우 공정에 사용되는 장치와 동일한 장치를 사용해서 행할 수 있다. 또한, 정착 공정에서의 분위기 가스는 공기 또는 불활성 가스를 사용할 수 있다.
계속해서 도 1의 (f)에 도시한 바와 같이, 리플로우 공정을 행하여 땜납 범프(15)를 형성한다. 그 방법에 대하여 이하에서 설명한다.
땜납 입자(11)의 정착을 행한 회로 기판(1)에 플럭스를 도포한다. 플럭스는 땜납 입자(11)의 표면(12) 및 단자부(2)의 표면(4)의 산화막을 제거해서 용융성을 높이는 것을 목적으로 사용한다. 이 때의 플럭스에는, 활성제보다도 활성이 높은 플럭스를 사용해도 좋다. 땜납 입자(11)는 이미 단자부(2)에 정착되어 있기 때문에, 이 단계에서 점착층(5)을 적극적으로 남길 필요는 없고, 오히려 땜납 입자(11)의 리플로우 시에는, 과잉된 점착층(5)이 되려 리플로우의 방해가 된다. 따라서, 플럭스로서는 예를 들어 이하에 나타내는 플럭스를 사용하는 것이 좋다.
플럭스란, 플럭스 성분에 물 또는 수용성 유기 용매를 첨가한 것이다. 플럭스 성분이란, 아민과 아미노산의 무기산염(예를 들어, 디메틸아민 또는 글루탐산의 염산염, 피리딘의 브롬화수소산염), 아민과 아미노산의 유기산염(예를 들어, 글루탐산의 옥살산염, 디메틸아민의 숙신산염), 유기산(예를 들어, 글리콜산, 락트산, 말산, 포름산, 아세트산, 옥살산, 말론산, 숙신산), 무기산(예를 들어, 불화수소산, 염화수소산, 브롬화수소산, 요오드화수소산, 붕불화수소산, 인산, 염화아연, 염화 암모늄, 염화나트륨, 염화제1주석, 불화염화제1주석, 불화나트륨) 등이다. 이 중에서 특히, 아민과 아미노산의 무기산염이나 아민과 아미노산의 유기산염을 사용하는 것이 바람직하다. 또한, 수용성 유기 용제로서는 탄소수 1 내지 3의 알코올류 또는 고비점 알코올에테르류에 글리세린, 폴리에틸렌, 폴리프로필렌, 페닐에테르를 첨가한 것을 사용할 수 있다.
플럭스로서는, 플럭스 성분 10질량부에 물 또는 수용성 유기 용매를 바람직하게는 30질량부 내지 100질량부의 범위 내, 보다 바람직하게는 50질량부 내지 90질량부의 범위 내에서 포함하는 것이 바람직하다. 수용성 유기 용매의 첨가량이 100질량부보다 높아지면 리플로우 시의 플럭스의 효과가 낮아지고, 첨가량이 30질량부보다 적어지면 리플로우 후의 플럭스의 잔존량이 많아진다.
플럭스에 있어서는, 땜납 입자(11)의 정착부에 도포 누설이 없도록 플럭스의 도포의 균일성의 확보 및 리플로우 후의 플럭스 잔사의 제거율을 높이기 위하여 계면 활성제를 배합한다. 계면 활성제로서는 시판되는 것을 사용할 수 있지만, 특히 비이온계의 계면 활성제를 사용하는 것이 바람직하고, 예를 들어 폴리옥시에틸렌알킬에테르, 폴리옥시에틸렌 2급 알코올에테르, 폴리옥시에틸렌알킬페닐에테르, 폴리옥시에틸렌스테롤에테르, 폴리옥시에틸렌라놀린 유도체, 폴리옥시에틸렌폴리옥시프로필렌 블록 공중합체, 폴리옥시에틸렌폴리옥시프로필렌알킬에테르를 사용하는 것이 바람직하다.
플럭스에 대한 계면 활성제의 첨가량은 계면 활성제 10질량부 정도로, 바람직하게는 5질량부 내지 20질량부의 범위 내, 보다 바람직하게는 8질량부 내지 15질량부의 범위 내이다. 계면 활성제의 첨가량이 20질량부보다 높아지면 플럭스의 효과가 낮아지고, 첨가량이 5질량부보다 적어지면 계면 활성제의 첨가 효과가 불충분해진다.
상기 계면 활성제 배합 플럭스에 세정성을 높이기 위해서 추가로 글리콜을 첨가하는 것이 바람직하다. 글리콜이란, 에틸렌글리콜, 프로필렌글리콜, 폴리에틸렌글리콜, 폴리프로필렌글리콜 등이며, 본 발명에서는 특히 에틸렌글리콜, 폴리에틸렌글리콜을 사용하는 것이 바람직하다.
플럭스 조성물에 대한 글리콜의 첨가량은 플럭스 100질량부에 10질량부 내지 40질량부의 범위 내, 바람직하게는 15질량부 내지 35질량부의 범위 내이다. 글리콜의 첨가량이 40질량부보다 높아지면 플럭스의 성능이 낮아지고, 첨가량이 10질량부보다 적어지면 글리콜의 첨가 효과가 불충분해져, 땜납 입자(11)의 용융성과 플럭스의 세정성이 나빠진다.
이어서, 리플로우 공정을 행하여 땜납 입자(11)를 용융시킨다. 가열 온도는 사용하는 땜납의 종류에 따라서 상이하지만, Sn-Ag계의 경우, 220℃ 내지 250℃, 바람직하게는 230 내지 240℃로 행한다. 리플로우 시간은 융점 이상 30초 내지 60초가 바람직하다. 이 리플로우 공정은, 온도를 안정시키는 목적으로 예열과 리플로우의 2단 공정으로 행해도 좋다. 이 경우, 예열은 온도 130 내지 180℃, 시간은 60초 내지 120초 정도가 바람직하다.
리플로우 공정을 행한 후는 수세에 의해 플럭스를 세정 제거한다.
이상에서 설명한 바와 같이, 본 실시 형태의 회로 기판(1)의 제조 방법에 의하면, 땜납 입자(11)의 표면(12)이 산화되어 있었던 경우에도, 점착층(5)에 땜납 입자(11)가 부착된 상태에서 정착 보조제로서 활성제를 도포함으로써, 땜납 입자(11)의 표면(12)의 산화막을 제거할 수 있다. 이에 의해, 정착 공정에서 확실하게 땜납 입자(11)와 단자부(2)의 표면(4)을 반응시켜서, 땜납 입자(11)를 정착시킬 수 있다. 또한, 땜납 입자(11)의 표면(12)의 산화막을 제거하고 또한 정착을 행함으로써, 그 후의 리플로우 후의 땜납 입자(11)의 탈락의 문제를 해결할 수 있다. 이에 의해 제품 수율을 저하시키지 않고, 회로 기판(1)을 안정적으로 제조하는 것이 가능하게 된다. 또한, 정착 공정 전에 활성제를 도포함으로써, 종래는 20 내지 30분 정도 필요했던 정착 시간을 3 내지 5분 정도로 가능하게 할 수 있다.
또한, 정착 공정 전에 활성제를 회로 기판(1)에 도포함으로써, 정착을 땜납의 융점 이하의 온도로 행할 수 있다. 이에 의해, 불량의 원인이 되는 바늘 형상 결정을 땜납 입자(11)로부터 발생시키지 않고 회로 기판(1)과 탑재 부품이 접합 가능하게 되어, 집적도가 높고 또한 신뢰성이 높은 전자 기기를 제공할 수 있다.
또한, 유기산 염기의 할로겐화수소산염을 용제에 용해시킨 활성제를 사용함으로써 점착층(5)을 녹이지 않고, 땜납 입자(11)의 표면(12)의 산화막만 취하므로, 정착이 가능하게 된다. 이에 의해, 큰 땜납 입자(11)이더라도 확실하게 정착할 수 있다.
(실시예)
이하, 실시예에 의해 본 발명을 설명하지만, 본 발명은 이에 한정되는 것은 아니다.
(실시예 1)
직경 80㎛의 복수의 단자부(2)가 180㎛의 피치로 매트릭스 상에 배열된 회로 기판(1)을 준비했다. 단자부(2)를 구성하는 도전성 회로에는 구리를 사용했다. 다음으로 회로 기판(1) 상에 통상의 포토리소그래피를 사용하여, 직경 80㎛의 원형의 개구부(6)를 가지고 두께가 25㎛의 레지스트층(3)을 형성하여, 개구부(6)로부터 단자부(2)를 노출시켰다. 계속해서, 점착성 부여 화합물을 포함하는 점착성 용액으로써 화학식 3의 R12의 알킬기가 C11H23, R11이 수소 원자인 이미다졸계 화합물의 2질량% 수용액을 아세트산에 의해 pH를 약 4로 조정했다. 이 점착성 용액을 40℃로 가온하고, 이것에 염산 수용액에 의해 전처리한 회로 기판(1)을 3분간 침지하고, 단자부(2)의 표면(4)에 점착층(5)을 형성시켰다.
이어서, 내부 치수가 200mm×120mm×150mm의 크기로 회로 기판(1)을 수평 방향으로 투입하는 투입구를 갖는 용기(40)를 구비한 입자 부착 장치를 준비했다. 또한, 용기(40)에는 물 1600㎖와 조성이 96.5Sn/3.5Ag으로 입경 70㎛의 땜납 입자(11)를 약 400g 넣었다. 계속해서, 입자 부착 장치를 기울여서 땜납 입자(11)가 회로 기판(1)에 접촉하지 않도록 하여, 입자 부착 장치 내에 점착층(5)을 이미 형성한 회로 기판(1)을 투입했다. 회로 기판(1)을 입자 부착 장치에 넣은 후, 30 내지 60초간, 용기를 좌우로 30° 틸팅시켜서 땜납 입자(11)를 회로 기판(1)에 부착시켰다. 틸팅의 주기는 10초/회로 했다. 이에 의해, 1군데의 단자부(2)에 대해서 땜납 입자(11)를 1개씩 부착시켰다.
그 후, 입자 부착 장치로부터 회로 기판(1)을 취출하여 순수로 가볍게 세정한 후, 회로 기판(1)을 건조시켰다.
이어서, 유기 할로겐 화합물로서 에틸아민·HBr를 유기 용제로서의 에틸알코올에 용해시켜서, 1% 에탄올 용액으로 한 활성제를 제조했다. 이어서, 분무 장치를 사용하여, 땜납 입자(11)가 부착되어 있는 회로 기판(1)의 면 전체면에 활성제를 분무하여 도포를 행했다. 그 후, 활성제가 도포된 회로 기판(1)을 공기 중에서 건조시켰다.
공기 중에서 건조시킨 회로 기판(1)을 213℃로 가열한 오븐에 넣고, 공기 중에서 3분간 가열 정착했다. 이 때의 가열 정착 온도는 96.5Sn/3.5Ag의 융점 221℃보다 약 8℃ 낮은 온도이었다. 이 가열 정착을 행한 후, 일단 실온까지 냉각시켜서 취출했다.
이어서, 조성이 디메틸아민·HBr 10질량부, 이소프로필아민 80질량부, 폴리옥시에틸렌알킬에테르 14질량부, 폴리옥시에틸렌글리콜 32질량부인 플럭스를 회로 기판(1)에 분무함으로써 도포를 행했다.
플럭스를 도포한 회로 기판(1)을 질소 분위기의 리플로우로에 투입하여 240℃로 1분간 가열하여 땜납 입자(11)를 융해시켜, 땜납 범프(15)의 형성을 행했다. 땜납 범프(15)의 형성 후, 회로 기판(1)을 취출하여 땜납 범프(15)의 형성의 확인을 행한 바, 10만개의 땜납 범프(15) 중, 탈락은 보이지 않았다.
(실시예 2)
실시예 1에서 사용한 것과 동일한 방법으로 땜납 입자(11)의 부착, 건조까지 행하고, 활성제로서 이소프로필아민·HBr을 유기 용제인 이소프로필알코올에 용해시켜서, 1% 이소프로필알코올 용액으로 한 활성제를 제조한 것 이외는 실시예 1과 마찬가지로 하여, 실시예 2의 회로 기판(1)을 제조했다.
땜납 범프(15)를 형성시킨 후, 회로 기판(1)을 취출하여 땜납 범프(15)의 형성을 확인한 바, 10만개의 땜납 범프(15) 중, 탈락은 보이지 않았다.
(실시예 3)
실시예 1에서 사용한 것과 동일한 방법으로, 땜납 입자(11)의 부착, 건조까지 행하고, 활성제로서 디페닐구아딘·HBr을 유기 용제인 에틸알코올에 용해시켜서, 1% 에틸알코올 용액으로 한 활성제를 제조한 이외는 실시예 1과 마찬가지로 하여, 실시예 3의 회로 기판(1)을 제조했다.
땜납 범프(15)를 형성시킨 후, 회로 기판(1)을 취출하여 땜납 범프(15)의 형성을 확인한 바, 10만개의 땜납 범프(15) 중, 탈락은 보이지 않았다.
(비교예 1)
실시예 1과 마찬가지로 하여, 입자 부착 장치를 사용하여 단자부(2)에 땜납 입자(11)를 부착하고, 그 후, 회로 기판(1)을 건조시켰다.
이어서, 활성제의 도포는 행하지 않고 정착 공정을 행했다. 즉, 이미 건조된 회로 기판(1)을 213℃로 가열한 오븐에 넣고, 공기 중에서 15분간 가열 정착했다. 이 때의 가열 정착 온도는 96.5Sn/3.5Ag의 융점 221℃보다 약 8℃ 낮은 온도이었다. 이 가열 정착을 행한 후, 일단 실온까지 냉각시켜서 취출했다.
이어서, 플럭스를 회로 기판(1)에 분무함으로써 도포를 행했다.
플럭스를 도포한 회로 기판(1)을 질소 분위기의 리플로우로에 의해 240℃로 1분간 가열하여 땜납 입자(11)를 융해시켜서, 땜납 범프(15)의 형성을 행했다. 땜납 범프(15)를 형성시킨 후, 회로 기판(1)을 취출하고, 땜납 범프(15)의 형성을 확인한 바, 100장의 회로 기판 중의 합계 10만개의 땜납 범프(15) 중, 약 200개의 땜납 입자(11)가 탈락되어 있어, 회로 기판(1)으로서 약 20%가 불합격이 되었다.
(비교예 2)
실시예 1에서 사용한 것과 동일한 방법으로, 땜납 입자(11)의 부착, 건조까지 행하고, 오븐에서의 가열 정착 온도가 230℃이었던 것 이외는 비교예 1과 마찬가지로 하여, 비교예 2의 회로 기판(1)을 제조했다.
땜납 범프(15)를 형성시킨 후, 회로 기판(1)을 취출하여 땜납 범프(15)의 형성을 확인한 바, 약 50%의 땜납 범프(15)에 바늘 형상의 결정이 보였다.
<산업상 이용 가능성>
회로 기판 상의 도전성 회로 전극 표면에 점착성을 부여하고, 상기 점착부에 땜납 입자를 부착시키고, 상기 땜납을 용융하여 땜납 회로, 특히 땜납 범프를 갖는 땜납 회로 기판의 제조 방법에 있어서, 땜납을 융해하여 땜납 범프를 형성하는 공정에서 땜납 입자가 탈락하는 문제점을 해결했다. 이에 의해 땜납 범프의 결손이 없는 땜납 회로 기판을 수율이 양호하도록 제조하는 방법을 제공하는 것이 가능하게 되었다. 또한, 집적도가 높고, 또한 신뢰성이 높은 전자 기기의 제공도 가능하게 한다.
1: 회로 기판
1a: 회로 기판의 상면
2: 단자부
3: 레지스트층
4: 단자부의 표면
5: 점착층
6: 개구부
11: 땜납 입자
12: 땜납 입자의 표면
15: 땜납 범프
40: 용기
41: 분산액

Claims (5)

  1. 회로 기판 상의 단자의 표면에 점착성 부여 화합물을 도포하여 점착층을 형성하는 공정과,
    상기 점착층 상에 땜납 입자를 부착하는 공정과,
    상기 땜납 입자에 유기산 염기의 할로겐화수소산염을 포함하는 활성제를 도포하고 나서, 상기 땜납 입자가 부착된 회로 기판을 땜납의 융점 이하로 가열하여 땜납 입자를 정착시키는 공정과,
    상기 땜납 입자가 정착된 회로 기판에 플럭스를 도포하는 공정과,
    상기 회로 기판을 가열하여 상기 땜납 입자를 용융하는 공정을 구비하여 이루어지는 것을 특징으로 하는 회로 기판의 제조 방법.
  2. 제1항에 있어서, 상기 활성제가 유기산 염기의 브롬화수소산염인 것을 특징으로 하는 회로 기판의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 활성제가 유기산 염기의 할로겐화수소산염을 용제에 용해시킨 액체인 것을 특징으로 하는 회로 기판의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 유기산 염기의 할로겐화수소산염을 용해시키는 상기 액체가 이소프로필알코올, 에틸알코올을 포함하는 유기 용제인 것을 특징으로 하는 회로 기판의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 점착성 부여 화합물이 나프토트리아졸계 유도체, 벤조트리아졸계 유도체, 이미다졸계 유도체, 벤조이미다졸계 유도체, 머캅토벤조티아졸계 유도체, 벤조티아졸티오 지방산으로 이루어지는 군으로부터 선택된 어느 1종 이상의 물질을 포함하는 것을 특징으로 하는 회로 기판의 제조 방법.
KR1020117024754A 2009-04-30 2010-04-12 회로 기판의 제조 방법 KR101193264B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-111591 2009-04-30
JP2009111591A JP5238598B2 (ja) 2009-04-30 2009-04-30 回路基板の製造方法
PCT/JP2010/002648 WO2010125753A1 (ja) 2009-04-30 2010-04-12 回路基板の製造方法

Publications (2)

Publication Number Publication Date
KR20110138392A true KR20110138392A (ko) 2011-12-27
KR101193264B1 KR101193264B1 (ko) 2012-10-19

Family

ID=43031913

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117024754A KR101193264B1 (ko) 2009-04-30 2010-04-12 회로 기판의 제조 방법

Country Status (5)

Country Link
US (1) US8661659B2 (ko)
JP (1) JP5238598B2 (ko)
KR (1) KR101193264B1 (ko)
TW (1) TWI440413B (ko)
WO (1) WO2010125753A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093538A (ja) * 2011-10-04 2013-05-16 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
US20140097003A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
US20140165389A1 (en) * 2012-12-14 2014-06-19 Byung Tai Do Integrated circuit packaging system with routable grid array lead frame
TWI511216B (zh) * 2013-08-28 2015-12-01 Nat Inst Chung Shan Science & Technology 金屬凸塊成形製作方法
TWI590726B (zh) * 2013-12-09 2017-07-01 群成科技股份有限公司 電子封裝件、封裝載板及此封裝載板的製造方法
TWI672711B (zh) 2019-01-10 2019-09-21 健策精密工業股份有限公司 絕緣金屬基板及其製造方法
WO2021131897A1 (ja) * 2019-12-27 2021-07-01 昭和電工マテリアルズ株式会社 はんだバンプ形成用部材、はんだバンプ形成用部材の製造方法、及びはんだバンプ付き電極基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2592757B2 (ja) 1992-10-30 1997-03-19 昭和電工株式会社 はんだ回路基板及びその形成方法
JP3362079B2 (ja) * 1993-05-12 2003-01-07 昭和電工株式会社 はんだ粉末定着方法
US5417771A (en) * 1994-02-16 1995-05-23 Takeda Chemical Industries, Ltd. Soldering flux
US6095400A (en) * 1997-12-04 2000-08-01 Ford Global Technologies, Inc. Reinforced solder preform
JP4409990B2 (ja) * 2003-02-28 2010-02-03 昭和電工株式会社 ハンダ回路基板の製造方法。
JP2005183904A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品
JP4249164B2 (ja) 2005-08-11 2009-04-02 ハリマ化成株式会社 はんだペースト組成物
JP4819611B2 (ja) * 2006-08-03 2011-11-24 昭和電工株式会社 ハンダ回路基板の製造方法
JP2008041867A (ja) * 2006-08-04 2008-02-21 Showa Denko Kk ハンダ回路基板の製造方法
JP5456545B2 (ja) * 2009-04-28 2014-04-02 昭和電工株式会社 回路基板の製造方法

Also Published As

Publication number Publication date
US20120042511A1 (en) 2012-02-23
US8661659B2 (en) 2014-03-04
JP2010263023A (ja) 2010-11-18
TW201108898A (en) 2011-03-01
KR101193264B1 (ko) 2012-10-19
WO2010125753A1 (ja) 2010-11-04
JP5238598B2 (ja) 2013-07-17
TWI440413B (zh) 2014-06-01

Similar Documents

Publication Publication Date Title
TWI418277B (zh) 電路基板之製造方法
KR101193264B1 (ko) 회로 기판의 제조 방법
JP4576270B2 (ja) ハンダ回路基板の製造方法
JP4576286B2 (ja) 電子回路基板の製造方法および電子部品の実装方法
WO2014168175A1 (ja) はんだ回路基板の製造方法、はんだ回路基板及び電子部品の実装方法
JP2008124447A (ja) プリント配線基板上にハンダ層を形成する方法及びスラリーの吐出装置
JP4920401B2 (ja) 導電性回路基板の製造方法
KR20090039740A (ko) 땜납 회로 기판의 제조 방법
TWI505382B (zh) 焊球之製造方法
TWI450665B (zh) 焊粉附著裝置及對電子電路基板之焊粉附著方法
JP4819611B2 (ja) ハンダ回路基板の製造方法
TWI311453B (ko)
JP2008041867A (ja) ハンダ回路基板の製造方法
JP4819422B2 (ja) 電子回路基板へのハンダ粉末の付着方法およびハンダ付電子配線基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150917

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170920

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 7