KR20110128356A - 수동 차동 배전압 회로 - Google Patents

수동 차동 배전압 회로 Download PDF

Info

Publication number
KR20110128356A
KR20110128356A KR1020117024804A KR20117024804A KR20110128356A KR 20110128356 A KR20110128356 A KR 20110128356A KR 1020117024804 A KR1020117024804 A KR 1020117024804A KR 20117024804 A KR20117024804 A KR 20117024804A KR 20110128356 A KR20110128356 A KR 20110128356A
Authority
KR
South Korea
Prior art keywords
voltage
circuit
component
output
double
Prior art date
Application number
KR1020117024804A
Other languages
English (en)
Other versions
KR101344883B1 (ko
Inventor
러셀 존 파그
쳉즈히 판
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20110128356A publication Critical patent/KR20110128356A/ko
Application granted granted Critical
Publication of KR101344883B1 publication Critical patent/KR101344883B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit

Abstract

제 1 및 제 2 입력 전압들 간의 차동 입력 전압의 2배인, 제 1 및 제 2 출력 전압들 간의 차동 출력 전압을 생성하기 위한 기술들이 개시된다. 일 양상에서, 구성요소 배전압 회로의 제 1 및 제 2 커패시터들은 충전 위상 동안 차동 입력 전압으로 충전된다. 충전 위상과 시간적으로 중첩하지 않는 출력 위상 동안, 제 1 및 제 2 커패시터들은 차동 출력 전압을 생성하기 위하여 직렬로 적층된다. 제 1 및 제 2 커패시터들은 미리 정의된 공통-모드 출력 전압을 제공하기 위하여 단일 공통-모드 전압에 모두 연결된다. 출력 위상을 연장시키기 위하여 2개 이상의 구성요소 배전압 회로들을 제공하기 위한 추가 기술들이 제시된다.

Description

수동 차동 배전압 회로{PASSIVE DIFFERENTIAL VOLTAGE DOUBLER}
본 개시내용은 회로 설계, 특히 수동 차동 배전압 회로들의 설계에 관한 것이다.
배전압 회로는 주어진 입력 전압으로부터 이용가능한 것 이상으로 회로에서 전압 레벨을 증가시키기 위하여 사용된다. 배전압 회로의 차동 구현은 차동 입력 전압의 값의 2배인 차동 출력 전압을 발생시킨다. 특정 구현들에서, 차동 출력 전압이 수동적으로 발생될때, 차동 출력 전압의 공통-모드 레벨은 명확하지가 않다(not well-defined).
명확한(well-defined) 공통-모드 출력 전압을 제공하는 장점 뿐만아니라 설계를 단순화하는 장점들을 가진 수동 차동 배전압 회로를 제공하는 것이 바람직할 것이다.
본 개시내용의 양상은 제 1 및 제 2 입력 전압들 간의 차동 입력 전압의 2배인, 제 1 및 제 2 출력 전압들간의 차동 출력 전압을 생성하기 위한 차동 배전압 회로를 포함하는 장치를 제공하며, 상기 배전압 회로는 적어도 하나의 구성요소 배전압 회로를 포함하며, 상기 적어도 하나의 구성요소 배전압 회로의 각각은 제 1 단자 및 제 2 단자를 가지는 제 1 커패시터 ― 상기 제 1 커패시터의 제 1 및 제 2 단자들은 상기 구성요소 배전압 회로의 충전 위상(charging phase) 동안 상기 제 1 및 제 2 입력 전압들에 각각 연결되도록 구성되며, 상기 제 1 커패시터의 제 1 및 제 2 단자들은 상기 구성요소 배전압 회로의 출력 위상 동안 상기 제 1 출력 전압 및 공통-모드 전압에 각각 연결되도록 추가로 구성되며, 상기 출력 위상은 상기 충전 위상과 시간적으로 중첩하지 않음 ―; 및 제 1 단자 및 제 2 단자를 가진 제 2 커패시터 ― 상기 제 2 커패시터의 제 1 및 제 2 단자들은 상기 충전 위상 동안 상기 제 1 및 제 2 입력 전압들에 각각 연결되도록 구성되며, 상기 제 2 커패시터의 제 1 및 제 2 단자들은 상기 출력 위상 동안 상기 공통-모드 전압 및 상기 제 2 출력 전압에 각각 연결되도록 추가로 구성됨 ―를 포함한다.
본 개시내용의 다른 양상은 제 1 및 제 2 입력 전압들 간의 차동 입력 전압의 2배인, 제 1 및 제 2 출력 전압들 간의 차동 출력 전압을 생성하기 위한 방법을 제공하며, 상기 방법은, 적어도 하나의 구성요소 배전압 회로의 각각에 대하여, 상기 구성요소 배전압 회로의 충전 위상 동안 상기 제 1 및 제 2 입력 전압들에 제 1 커패시터의 제 1 및 제 2 단자들을 각각 연결하는 단계; 상기 충전 위상 동안 상기 제 1 및 제 2 입력 전압들에 제 2 커패시터의 제 1 및 제 2 단자들을 각각 연결하는 단계; 상기 구성요소 배전압 회로의 출력 위상 동안 상기 제 1 출력 전압 및 공통-모드 전압에 상기 제 1 커패시터의 제 1 및 제 2 단자들을 각각 연결하는 단계; 및 상기 출력 위상 동안 상기 공통-모드 전압 및 상기 제 2 출력 전압에 상기 제 2 커패시터의 제 1 및 제 2 단자들을 각각 연결하는 단계를 포함한다.
본 개시내용의 또 다른 양상은 제 1 및 제 2 입력 전압들 간의 차동 입력 전압의 2배인, 제 1 및 제 2 출력 전압들 간의 차동 출력 전압을 생성하기 위한 차동 배전압 회로를 포함하는 장치를 제공하며, 상기 배전압 회로는 적어도 하나의 구성요소 배전압 회로를 포함하며, 상기 적어도 하나의 구성요소 배전압 회로의 각각은 제 1 커패시터; 제 2 커패시터; 상기 구성요소 배전압 회로의 충전 위상 동안 상기 차동 입력 전압으로 상기 제 1 및 제 2 커패시터들을 충전시키기 위한 수단; 및 상기 구성요소 배전압 회로의 출력 위상 동안 차동 출력 전압을 생성하기 위하여 상기 제 1 및 제 2 커패시터들을 직렬로(in series) 적층(stack)하기 위한 수단을 포함하며, 상기 차동 출력 전압은 사전에 규정된(prespecified) 공통 모드 전압을 가진다.
도 1은 차동 배전압 회로의 기능을 예시한다.
도 2는 본 개시내용에 따른 구성요소 차동 배전압 회로의 예시적인 실시예를 예시힌다.
도 3은
Figure pct00001
이 하이(HIGH)이고
Figure pct00002
이 로우(LOW) 일때, 즉 구성요소 배전압 회로의 "충전" 위상 동안 구성요소 배전압 회로의 동작을 예시한다.
도 4는
Figure pct00003
이 로우이고,
Figure pct00004
가 하이일때, 즉 구성요소 배전압 회로의 "출력" 위상 동안 구성요소 배전압 회로의 동작을 예시한다.
도 5는 2개의 구성요소 배전압 회로들이 병렬로 연결되는, 배전압 회로의 예시적인 실시예를 예시한다.
도 5a는 클록 신호들(P1, P2)의 위상 관계를 도시한다.
도 6은 본 개시내용에 따른 방법(600)의 예시적인 실시예를 예시한다.
첨부된 도면들과 관련하여 이하에서 기술된 상세한 설명은 본 발명의 예시적인 실시예들의 설명으로서 의도되며, 본 발명이 실시될 수 있는 예시적인 실시예들만을 나타내는 것으로 의도되지 않는다. 본 명세서 전반에 걸쳐 사용되는 용어 "예시적"은 예, 사례, 또는 예시로서 기능하는” 것을 의미하며, 반드시 다른 예시적인 실시예들에 비하여 바람직하거나 유리한 것으로 해석되지 않아야 한다. 상세한 설명은 본 발명의 예시적인 실시예들의 완전한 이해를 제공하기 위한 특정 세부내용들을 포함한다. 본 발명의 예시적인 실시예들이 특정 세부사항들 없이 실시될 수 있다는 것이 당업자에게 명백할 것이다. 일부 사례들에서는 여기에서 제시된 예시적인 실시예들의 신규성을 불명료하게 하는 것을 방지하기 위하여 공지된 구조들 및 디바이스들을 블록도 형태로 도시한다.
이러한 명세서 및 청구항들에 있어서, 엘리먼트가 다른 엘리먼트에 "접속되는(connected)" 또는 "연결되는(coupled)" 것으로 언급될때 엘리먼트가 다른 엘리먼트에 직접 접속 또는 연결될 수 있거나 또는 중간 엘리먼트들을 통해 다른 엘리먼트들에 접속 또는 연결될 수 있다는 것이 이해될 것이다. 대조적으로, 엘리먼트가 다른 엘리먼트에 "직접 접속" 또는 "직접 연결"되는 것으로 언급될때는 중간 엘리먼트들을 통하지 않는다.
도 1은 차동 배전압 회로(100)의 기능을 예시한다. 도 1에서, 전압차 ΔV를 가진 입력 전압들(In1, In2)은 차동 배전압 회로(100)에 제공된다. 차동 배전압 회로(100)는 전압차 2
Figure pct00005
ΔV, 즉 입력 전압차 ΔV의 2배인 출력 전압들(Out1, Out2)을 발생시킨다.
도 2는 본 개시내용에 따른 구성요소 차동 배전압 회로(200)의 예시적인 실시예를 예시한다.
배전압 회로(200)는 제 1 커패시터 C1(220) 및 제 2 커패시터 C2(230)를 포함한다. 커패시터들 C1(220) 및 C2(230)의 단자들은 다수의 스위치들에 선택적으로 연결된다.
제 1의 다수의 스위치들(202, 204, 206, 208)은 제 1 신호
Figure pct00006
에 의하여 제어된다.
Figure pct00007
가 하이일때 대응하는 스위치들은 폐쇄되며,
Figure pct00008
가 로우일때 대응하는 스위치들은 개방된다.
유사하게, 제 2의 다수의 스위치들(212, 214, 216, 218)은 제 2 신호
Figure pct00009
에 의하여 제어된다.
Figure pct00010
가 하이일때 대응하는 스위치들은 폐쇄되며,
Figure pct00011
가 로우일때 대응하는 스위치들은 개방된다. 예시적인 실시예에서,
Figure pct00012
및
Figure pct00013
는 각각의 신호가 하이인 간격들이 상호 중첩하지 않도록 선택된다. 즉
Figure pct00014
가 하이일때
Figure pct00015
는 로우이며,
Figure pct00016
가 하이일때
Figure pct00017
는 로우이다.
도 3 및 도 4는 구성요소 배전압 회로(200)의 동적 동작을 예시한다.
도 3은
Figure pct00018
가 하이이고
Figure pct00019
가 로우일때, 즉 구성요소 배전압 회로(200)의 "충전(charging)" 위상 동안 동작을 예시한다. 도 3에서, 스위치들(202, 204, 206, 208)은 폐쇄되는 반면에, 스위치들(212, 214, 216, 218)은 개방된다. 스위치들(202, 204, 206, 208)은 커패시터들 C1(220) 및 C2(230) 둘다의 단자들을 입력 전압들(In1, In 2)에 연결한다. 이러한 연결은 유한(finite) 충전 시간 후에 전압 ΔV=In1-In2 으로 각각의 커패시터 C1(220) 및 C2(230)를 충전시킨다.
예시적인 실시예에서, 입력 전압들(In1, In2)은 전류 구동 능력을 가진 소스에 의하여 인가될 수 있다. 예컨대, 입력 전압들(In1, In2)은 트랜스임피던스 증폭기(TIA: transimpedance amplifier)(도시안됨)의 출력에 연결될 수 있다.
도 4는
Figure pct00020
가 로우이고
Figure pct00021
가 하이일때, 즉 구성요소 배전압 회로(200)의 "출력" 위상 동안 동작을 예시한다. 도 4에서, 스위치들(202, 204, 206, 208)은 개방되는 반면에, 스위치들(212, 214, 216, 218)은 폐쇄된다.
스위치(212)는 제 1 출력 전압 Out 1에 C1(220)의 하나의 단자를 연결시키는 반면에, 스위치(214)는 DC 전압 레벨 VCMO(240)에 C1(220)의 다른 단자를 연결시킨다. C1(220)이 ΔV의 전압으로 이미 충전된 것으로 가정될때, Out1의 전압 레벨은 VCMO + ΔV이다.
유사하게, 스위치(218)는 제 2 출력 전압 Out2에 C1(220)의 하나의 단자를 연결시키는 반면에, 스위치(216)는 DC 전압 레벨 VCMO(240)에 C2(230)의 다른 단자를 연결시킨다. C2(230)가 ΔV의 전압으로 이미 충전된 것으로 가정될때, Out2의 전압 레벨은 VCMO-ΔV이다. 따라서, 출력 위상 동안 순(net) 차동 출력 전압 Out1-Out2는 2
Figure pct00022
ΔV인 것으로 보인다.
당업자는 출력 위상 동안 커패시터들 C1(220) 및 C2(230)을 직렬로(in series) 적층(stacking)함으로써 차동 출력 전압이 차동 입력 전압의 2배로 된다는 것을 인식할 것이다. 또한, 출력 위상 동안 고정 DC 전압 레벨 VCMO(240)에 커패시터들 C1(220) 및 C2(230)의 공통 단자를 연결함으로써, 차동 출력의 공통-모드 전압 레벨은 명확하게(well-defined) 유지된다.
예시적인 실시예에서, 구성요소 배전압 회로(200)의 발생된 차동 출력 전압은 배전압 회로 다음의 로딩 스테이지(loading stage)들(도시안됨)에 인가될 수 있다.
구성요소 배전압 회로(200)는 충전 위상이 아니라 출력 위상 동안 전압들 Out1 및 Out2에 2배로 된 차동 출력 전압 2
Figure pct00023
ΔV를 제공한다는 것에 유의해야 한다. 본 개시내용의 일 양상에 따르면, 2개 이상의 상호 보완적인 구성요소 배전압 회로들은 도 5를 참조로 하여 추가로 기술되는 바와같이 구성요소 배전압 회로들의 다수의 비-중첩 출력 위상들 동안 이용가능한 2배로 된 차동 출력 전압을 제공하기 위하여 결합될 수 있다.
도 5는 2개의 구성요소 배전압 회로들(200.1, 200.2)이 병렬로 연결되는 배전압 회로(500)의 예시적인 실시예를 예시한다. 구성요소 배전압 회로들(200.1, 200.2)은 배전압 회로(200.1)의 충전 위상이 배전압 회로(200.2)의 출력 위상에 대응하는 반면에 배전압 회로(200.1)의 출력 위상이 배전압 회로(200,2)의 충전 위상에 대응하도록 구성된다. 도시된 예시적인 실시예에서, 클록 신호들(P1, P2)은 구성요소 배전압 회로(200.1)의
Figure pct00024
및
Figure pct00025
신호 입력들에 각각 제공되며 그리고 구성요소 배전압 회로(200.2)의
Figure pct00026
및
Figure pct00027
신호 입력들에 각각 제공된다. 도 5a는 클록 신호들 P1 및 P2의 위상 관계를 도시한다. P1이 하이일때 P2가 로우이며, P2가 하이일때 P1가 로우인 것에 유의해야 한다.
도시된 바와같이 2개의 구성요소 배전압 회로들(200.1, 200.2)을 제공함으로써, 회로(500)는 구성요소 배전압 회로들 모두의 출력 위상들에 걸쳐 이용가능한 2배로 된 차동 전압 출력을 발생시킨다. 당업자는 대안적인 예시적 실시예들에서 2개보다 많은 구성요소 배전압 회로들이 또한 제공될 수 있다는 것을 인식할 것이다. 예컨대, 예시적인 실시예(도시안됨)에서, 3개의 구성요소 배전압 회로들은 각각의 구성요소 배전압 회로의 출력 위상이 다른 2개의 구성요소 배전압 회로들의 출력 위상과 중첩하지 않게 만들어지도록 병렬로 연결될 수 있다. 2개 보다 많은 구성요소 배전압 회로들을 활용하는 이러한 대안적인 예시적 실시예들에서 각각의 구성요소 배전압 회로의
Figure pct00028
및
Figure pct00029
을 구동시키는 클록 신호들의 적절한 구성들은 본 개시내용을 고려할 때 당업자에 의하여 용이하게 추론될 수 있다. 이러한 대안적인 예시적 실시예들은 본 개시내용의 범위내에 있는 것으로 고려될 수 있다.
도 6은 본 개시내용에 따른 방법(600)의 예시적인 실시예를 예시한다. 방법(600)은 단지 예시적으로 제시되며 제시된 임의의 특정 방법으로 본 개시내용의 범위를 제한하려는 것이 아니라는 것에 유의해야 한다.
단계(610)에서, 제 1 커패시터의 제 1 및 제 2 단자들은 구성요소 배전압 회로의 충전 위상 동안 제 1 및 제 2 입력 전압들에 각각 연결된다.
단계(620)에서, 제 2 커패시터의 제 1 및 제 2 단자들은 충전 위상 동안 제 1 및 제 2 입력 전압들에 각각 연결된다.
단계(630)에서, 제 1 커패시터의 제 1 및 제 2 단자들은 구성요소 배전압 회로의 출력 위상 동안 제 1 출력 전압 및 공통-모드 전압에 각각 연결된다.
단계(640)에서, 제 2 커패시터의 제 1 및 제 2 단자들은 출력 위상 동안 공통-모드 전압 및 제 2 출력 전압에 각각 연결된다.
여기에 기술된 교시들에 기반하여, 여기에 개시된 양상이 임의의 다른 양상들과 독립적으로 구현될 수 있으며 이들 양상들 중 2개의 이상의 양상이 다양한 방식들로 결합될 수 있다는 것이 명백해야 한다. 여기에 개시된 기술들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 조합으로 구현될 수 있다. 만일 하드웨어로 구현되면, 기술들은 디지털 하드웨어, 아날로그 하드웨어 또는 이들의 조합을 사용하여 실현될 수 있다. 만일 소프트웨어로 구현되면, 기술들은 하나 이상의 명령들 또는 코드가 저장되는 컴퓨터 판독가능 매체를 포함하는 컴퓨터-프로그램 물건에 의하여 적어도 부분적으로 실현될 수 있다.
제한적이 아니라 예로서, 이러한 컴퓨터-판독가능 매체는 동기식 동적 랜덤 액세스 메모리(SDRAM)와 같은 RAM, 판독-전용 메모리(ROM), 비휘발성 랜덤 액세스 메모리(NVRAM), ROM, 전기적 소거가능한 프로그램가능 판독-전용 메모리(EEPROM), 소거가능한 프로그램가능 판독-전용 메모리(EPROM), FLASH 메모리, CD-ROM, 또는 다른 광학 디스크 저장 매체, 자기 디스크 저장 매체 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 반송(carry) 또는 저장하는데 사용될 수 있고 컴퓨터에 의하여 액세스될 수 있는 임의의 다른 탠저블(tangible) 매체를 포함할 수 있다.
컴퓨터 프로그램 물건의 컴퓨터-판독가능 매체와 연관된 명령들 또는 코드는 컴퓨터에 의하여, 예컨대 하나 이상의 디지털 신호 프로세서(DSP)들, 범용 마이크로프로세서들, ASIC들, FPGA들, 또는 다른 균등 집적 또는 개별 논리 회로와 같은 하나 이상의 프로세서들에 의하여 실행될 수 있다.
다수의 양상들 및 예들이 기술되었다. 그러나, 이들 예들에 대한 다양한 수정들이 가능하며, 여기에서 제시된 원리들이 또한 다른 양상들에 적용될 수 있다. 이들 및 다른 양상들은 이하의 청구항들의 범위내에 있다.

Claims (10)

  1. 제 1 및 제 2 입력 전압들 간의 차동 입력 전압의 2배인, 제 1 및 제 2 출력 전압들 간의 차동 출력 전압을 생성하기 위한 차동 배전압 회로를 포함하는 장치로서,
    상기 배전압 회로는 적어도 하나의 구성요소(constituent) 배전압 회로를 포함하며,
    상기 적어도 하나의 구성요소 배전압 회로의 각각은,
    제 1 단자 및 제 2 단자를 가지는 제 1 커패시터 ― 상기 제 1 커패시터의 제 1 및 제 2 단자들은 상기 구성요소 배전압 회로의 충전 위상(charging phase) 동안 상기 제 1 및 제 2 입력 전압들에 각각 연결되도록 구성되며, 상기 제 1 커패시터의 제 1 및 제 2 단자들은 상기 구성요소 배전압 회로의 출력 위상 동안 상기 제 1 출력 전압 및 공통-모드 전압에 각각 연결되도록 추가로 구성되며, 상기 출력 위상은 상기 충전 위상과 시간적으로 중첩하지 않음 ―; 및
    제 1 단자 및 제 2 단자를 가진 제 2 커패시터 ― 상기 제 2 커패시터의 제 1 및 제 2 단자들은 상기 충전 위상 동안 상기 제 1 및 제 2 입력 전압들에 각각 연결되도록 구성되며, 상기 제 2 커패시터의 제 1 및 제 2 단자들은 상기 출력 위상 동안 상기 공통-모드 전압 및 상기 제 2 출력 전압에 각각 연결되도록 추가로 구성됨 ―를 포함하는,
    차동 배전압 회로를 포함하는 장치.
  2. 제 1항에 있어서, 각각의 구성요소 배전압 회로는 상기 충전 위상 및 상기 출력 위상 동안 상기 제 1 및 제 2 커패시터들의 단자들의 연결을 제어하기 위한 다수의 스위치들을 포함하는, 차동 배전압 회로를 포함하는 장치.
  3. 제 1항에 있어서, 상기 배전압 회로는 제 1 구성요소 배전압 회로 및 제 2 구성요소 배전압 회로를 포함하며, 상기 제 1 구성요소 배전압 회로의 출력 위상 및 상기 제 2 구성요소 배전압 회로의 출력 위상은 시간적으로 중첩하지 않는, 차동 배전압 회로를 포함하는 장치.
  4. 제 3항에 있어서, 상기 배전압 회로는 제 3 구성요소 배전압 회로를 더 포함하며, 상기 제 3 구성요소 배전압 회로의 출력 위상은 상기 제 1 및 제 2 구성요소 배전압 회로들의 출력 위상들과 시간적으로 중첩하지 않는, 차동 배전압 회로를 포함하는 장치.
  5. 제 1 및 제 2 입력 전압들 간의 차동 입력 전압의 2배인, 제 1 및 제 2 출력 전압들 간의 차동 출력 전압을 생성하기 위한 방법으로서,
    상기 방법은, 적어도 하나의 구성요소 배전압 회로의 각각에 대하여,
    상기 구성요소 배전압 회로의 충전 위상 동안 상기 제 1 및 제 2 입력 전압들에 제 1 커패시터의 제 1 및 제 2 단자들을 각각 연결하는 단계;
    상기 충전 위상 동안 상기 제 1 및 제 2 입력 전압들에 제 2 커패시터의 제 1 및 제 2 단자들을 각각 연결하는 단계;
    상기 구성요소 배전압 회로의 출력 위상 동안 상기 제 1 출력 전압 및 공통-모드 전압에 상기 제 1 커패시터의 제 1 및 제 2 단자들을 각각 연결하는 단계; 및
    상기 출력 위상 동안, 상기 공통-모드 전압 및 상기 제 2 출력 전압에 상기 제 2 커패시터의 제 1 및 제 2 단자들을 각각 연결하는 단계를 포함하는,
    방법.
  6. 제 5항에 있어서, 상기 적어도 하나의 구성요소 배전압 회로는 제 1 및 제 2 구성요소 배전압 회로들을 포함하며, 상기 제 1 구성요소 배전압 회로의 출력 위상은 상기 제 2 구성요소 배전압 회로의 출력 위상과 중첩하지 않는, 방법.
  7. 제 6항에 있어서, 상기 적어도 하나의 구성요소 배전압 회로는 제 3 구성요소 배전압 회로를 더 포함하며, 상기 제 3 구성요소 배전압 회로의 출력 위상은 상기 제 1 및 제 2 배전압 회로들의 출력 위상들과 중첩하지 않는, 방법.
  8. 제 1 및 제 2 입력 전압들 간의 차동 입력 전압의 2배인, 제 1 및 제 2 출력 전압들 간의 차동 출력 전압을 생성하기 위한 차동 배전압 회로를 포함하는 장치로서, 상기 배전압 회로는 적어도 하나의 구성요소 배전압 회로를 포함하며,
    상기 적어도 하나의 구성요소 배전압 회로의 각각은,
    제 1 커패시터;
    제 2 커패시터;
    상기 구성요소 배전압 회로의 충전 위상 동안 상기 차동 입력 전압으로 상기 제 1 및 제 2 커패시터들을 충전시키기 위한 수단; 및
    상기 구성요소 배전압 회로의 출력 위상 동안 차동 출력 전압을 생성하기 위하여 상기 제 1 및 제 2 커패시터들을 직렬로(in series) 적층(stack)하기 위한 수단을 포함하며, 상기 차동 출력 전압은 사전에 규정된(prespecified) 공통 모드 전압을 가지는,
    차동 배전압 회로를 포함하는 장치.
  9. 제 8항에 있어서, 상기 배전압 회로는 제 1 구성요소 배전압 회로 및 제 2 구성요소 배전압 회로를 포함하며, 상기 제 1 구성요소 배전압 회로의 출력 위상 및 상기 제 2 구성요소 배전압 회로의 출력 위상은 시간적으로 중첩하지 않는, 차동 배전압 회로를 포함하는 장치
  10. 제 9항에 있어서, 상기 배전압 회로는 제 3 구성요소 배전압 회로를 더 포함하며, 상기 제 3 구성요소 배전압 회로의 출력 위상은 상기 제 1 및 제 2 구성요소 배전압 회로들의 출력 위상들과 시간적으로 중첩하지 않는, 차동 배전압 회로를 포함하는 장치
KR1020117024804A 2009-03-20 2010-03-22 수동 차동 배전압 회로 KR101344883B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/408,558 US8274179B2 (en) 2009-03-20 2009-03-20 Passive differential voltage doubler
US12/408,558 2009-03-20
PCT/US2010/028192 WO2010108193A1 (en) 2009-03-20 2010-03-22 Passive differential voltage doubler

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020137027087A Division KR101476354B1 (ko) 2009-03-20 2010-03-22 수동 차동 배전압 회로

Publications (2)

Publication Number Publication Date
KR20110128356A true KR20110128356A (ko) 2011-11-29
KR101344883B1 KR101344883B1 (ko) 2013-12-26

Family

ID=42232796

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117024804A KR101344883B1 (ko) 2009-03-20 2010-03-22 수동 차동 배전압 회로
KR1020137027087A KR101476354B1 (ko) 2009-03-20 2010-03-22 수동 차동 배전압 회로

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137027087A KR101476354B1 (ko) 2009-03-20 2010-03-22 수동 차동 배전압 회로

Country Status (7)

Country Link
US (1) US8274179B2 (ko)
EP (1) EP2409393B1 (ko)
JP (1) JP5450786B2 (ko)
KR (2) KR101344883B1 (ko)
CN (1) CN102356536B (ko)
TW (1) TW201106595A (ko)
WO (1) WO2010108193A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103066588B (zh) * 2011-10-18 2015-03-25 积能环保电机工程科技有限公司 直流配电电路
WO2013109797A1 (en) * 2012-01-17 2013-07-25 Massachusetts Institute Of Technology Enhanced stacked switched capacitor energy buffer circuit
JP2013207697A (ja) * 2012-03-29 2013-10-07 Asahi Kasei Electronics Co Ltd サンプル・ホールド回路
JP6420035B2 (ja) 2013-01-23 2018-11-07 ルネサスエレクトロニクス株式会社 パッシブ増幅回路
CN103501110B (zh) * 2013-09-25 2015-12-09 无锡中星微电子有限公司 一种电荷泵电路
CN103607115B (zh) * 2013-09-25 2016-09-28 无锡中感微电子股份有限公司 电荷泵装置
US9300316B2 (en) 2014-02-28 2016-03-29 Qualcomm Incorporated Voltage doubling circuit for an analog to digital converter (ADC)
EP3291443B1 (en) * 2016-09-01 2020-02-12 ams AG Differential gain-stage circuit and method for multiplying a voltage
US10886940B1 (en) * 2020-06-03 2021-01-05 Qualcomm Incorporated Circuits and methods providing a switched capacitor integrator

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4697152A (en) * 1986-04-11 1987-09-29 Motorola, Inc. Fully differential switched capacitor amplifier having autozeroed common-mode feedback
JPH02146955A (ja) * 1988-08-30 1990-06-06 Michiko Naito 静電トランス
US5237209A (en) * 1992-03-02 1993-08-17 Analog Devices, Inc. Bipolar voltage doubler circuit
US5262934A (en) * 1992-06-23 1993-11-16 Analogic Corporation Bipolar voltage doubler circuit
JPH0828965B2 (ja) * 1992-09-02 1996-03-21 日本電気株式会社 電圧変換回路
US5410270A (en) * 1994-02-14 1995-04-25 Motorola, Inc. Differential amplifier circuit having offset cancellation and method therefor
US6304007B1 (en) * 1998-12-09 2001-10-16 Lovoltech, Inc. Switcher for switching capacitors
JP2002238243A (ja) * 2001-02-07 2002-08-23 Seiko Epson Corp Ｄｃ／ｄｃコンバータおよび液晶用電源装置
US6959519B2 (en) * 2003-03-10 2005-11-01 General Electric Corrugated polymeric zigzag sheet for greenhouse roof structures
KR100524985B1 (ko) * 2003-08-26 2005-10-31 삼성전자주식회사 효율이 높은 부스팅 회로, 이를 구비하여 부하량에 따라자동적으로 부스팅을 결정하는 부스팅 파워 장치 및 그파워 부스팅 제어 방법
ATE418815T1 (de) * 2004-06-10 2009-01-15 Nxp Bv Verfahren zum zyklischen umsetzen eines analogsignals in ein mehrbit- digitalausgangssignal und umsetzer zur durchführung des verfahrens
US6956519B1 (en) 2004-10-11 2005-10-18 Faraday Technology Corp. Switched capacitor circuit of a pipeline analog to digital converter and a method for operating the switched capacitor circuit
US7151413B2 (en) * 2004-12-02 2006-12-19 Via Technologies Inc. Low noise charge pump for PLL-based frequence synthesis
US8610404B2 (en) * 2006-06-07 2013-12-17 Nxp B.V. Charge pump DC-DC converter comprising solid state batteries
FI20065861A0 (fi) * 2006-06-30 2006-12-28 Nokia Corp Signaalien passiivinen vahvistus
US7579902B2 (en) * 2006-12-11 2009-08-25 Atmel Corporation Charge pump for generation of multiple output-voltage levels
GB2478458B (en) * 2006-12-22 2011-12-07 Wolfson Microelectronics Plc Charge pump circuit and methods of operation thereof
US7940121B2 (en) * 2007-12-19 2011-05-10 Panasonic Corporation Operational amplifier and pipeline AD converter

Also Published As

Publication number Publication date
TW201106595A (en) 2011-02-16
KR101344883B1 (ko) 2013-12-26
JP2012521683A (ja) 2012-09-13
CN102356536B (zh) 2014-10-29
KR20130122021A (ko) 2013-11-06
KR101476354B1 (ko) 2014-12-24
WO2010108193A1 (en) 2010-09-23
CN102356536A (zh) 2012-02-15
EP2409393A1 (en) 2012-01-25
EP2409393B1 (en) 2018-12-26
JP5450786B2 (ja) 2014-03-26
US8274179B2 (en) 2012-09-25
US20100237710A1 (en) 2010-09-23

Similar Documents

Publication Publication Date Title
KR101344883B1 (ko) 수동 차동 배전압 회로
US8295064B2 (en) Operation control method of charge pump circuit
JP4693047B2 (ja) 電源回路
US9673696B2 (en) Ultra low-voltage circuit and method for nanopower boost regulator
JP3741100B2 (ja) 電源回路及び半導体集積回路
US8198756B2 (en) Voltage-boosting stage
JP2011130604A (ja) 充電回路、増幅回路
CN101212176A (zh) 升压电路
US8742833B2 (en) Charge pump circuit and method thereof
US20200091817A1 (en) Apparatus and method for charge pump power conversion
JP4785801B2 (ja) Ｄ級増幅器
US20130294123A1 (en) Charge pump
CN108233703B (zh) 电荷泵电路和升压电路
JP2015142449A (ja) チャージポンプ回路
JP5758866B2 (ja) チャージ・ポンプ回路および負荷駆動システム
WO2017167880A1 (en) Negative charge pump and audio asic with such negative charge pump
US9071128B2 (en) DC-DC converter
JP2006262690A (ja) 入力電圧に適応的に制御される電圧昇圧装置
US8644039B2 (en) Voltage multiplying circuit utilizing no voltage stabling capacitors
JP5808563B2 (ja) 駆動回路
JP2006280160A (ja) チャージポンプ回路
KR101603120B1 (ko) 전하 펌프
Dumas et al. Small area charge pump using low voltage capacitors
KR20200085139A (ko) Dc-dc 컨버터
CN117240087A (zh) 单输入多输出的直流转直流电路的控制方法、装置及系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 7