KR20110097322A - Method of fabricating a fine-pitch printed circuit board - Google Patents

Method of fabricating a fine-pitch printed circuit board Download PDF

Info

Publication number
KR20110097322A
KR20110097322A KR1020100017114A KR20100017114A KR20110097322A KR 20110097322 A KR20110097322 A KR 20110097322A KR 1020100017114 A KR1020100017114 A KR 1020100017114A KR 20100017114 A KR20100017114 A KR 20100017114A KR 20110097322 A KR20110097322 A KR 20110097322A
Authority
KR
South Korea
Prior art keywords
copper foil
photosensitive film
base
pad
etching
Prior art date
Application number
KR1020100017114A
Other languages
Korean (ko)
Other versions
KR101082778B1 (en
Inventor
이형도
고영주
Original Assignee
아페리오(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아페리오(주) filed Critical 아페리오(주)
Priority to KR1020100017114A priority Critical patent/KR101082778B1/en
Publication of KR20110097322A publication Critical patent/KR20110097322A/en
Application granted granted Critical
Publication of KR101082778B1 publication Critical patent/KR101082778B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating

Abstract

본 발명은 엠에스에이피 공법베이스 동박 식각 공정과 티엘피 공법의 화학동 도금공정을 생략하면서 미세 피치 회로패턴을 형성할 수 있는 인쇄회로기판 제조공법을 제공한다.
본 발명은 베이스 동박에 감광성 필름을 도포하고 사진공정을 진행하여 감광성 필름에 선정된 회로패턴을 전사하여 감광성 필름을 선택 식각하고, 동도금을 진행하여 상기 감광성 필름이 마스크 하지 않는 노출된 베이스 동박 위에, 베이스 동박의 두께보다 두꺼운 동박층을 형성하여 동박 패드와 동박 회로를 베이스 동박 위에 형성한다. 이어서, 동박 패드의 전기도금 인입선에 해당하는 부위만을 마스크 하도록 감광성 필름으로 선택적으로 마스크 하고 구리 에칭을 진행하여 노출된 베이스 동박을 제거하고, 동박 패드 표면만이 노출되도록 감광성 필름을 선택적으로 마스크하고 금도금을 진행하여 동박 패드 표면에 금도금층을 형성한다. 이어서, 감광성 필름을 박리 제거하고 플래시 에칭을 진행하여 전기도금 인입선 역할을 수행한 베이스 동박을 완전 제거한다. The present invention provides a printed circuit board manufacturing method capable of forming a fine pitch circuit pattern while omitting the base copper foil etching process of the MS process method and the chemical copper plating process of the TLP method.
According to the present invention, a photosensitive film is applied to a base copper foil and a photographic process is performed to transfer a circuit pattern selected to the photosensitive film to selectively etch the photosensitive film, and copper plating is performed on the exposed base copper foil which the photosensitive film does not mask. A copper foil layer thicker than the thickness of the base copper foil is formed to form a copper foil pad and a copper foil circuit on the base copper foil. Subsequently, the mask is selectively masked with a photosensitive film to mask only a portion corresponding to the electroplated lead wire of the copper foil pad, and copper etching is performed to remove the exposed base copper foil, and selectively mask the photosensitive film so that only the surface of the copper foil pad is exposed and gold plated. Proceeding to form a gold plated layer on the copper foil pad surface. Subsequently, the photosensitive film is peeled off and flash etching is performed to completely remove the base copper foil serving as the electroplating lead wire.

Description

미세 피치의 인쇄회로기판 제조방법{METHOD OF FABRICATING A FINE-PITCH PRINTED CIRCUIT BOARD}METHOD OF FABRICATING A FINE-PITCH PRINTED CIRCUIT BOARD}

본 발명은 인쇄회로기판에 형성하는 동박회로의 피치를 수 ㎛ (마이크로미터) 수준으로 확보하기 위한 인쇄회로기판 제조공법에 관한 것으로, 본 발명은 기존의 에스에이피 공법(SAP; semi-additive process), 또는 엠에스에이피 공법(MSAP; modified semi-additive process) 공법에서 적용되던 베이스 동박(base copper) 제거를 위한 플래시 에칭 공정 또는 화학동 공정을 생략할 수 있는 미세 피치의 인쇄회로기판을 제조하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board manufacturing method for securing a pitch of a copper foil circuit formed on a printed circuit board to several micrometers (micrometers). The present invention relates to a conventional semi-additive process (SAP). Or a technique for manufacturing a fine pitch printed circuit board which can omit a flash etching process or a chemical copper process used to remove base copper used in a modified semi-additive process (MSAP) process. It is about.

인쇄회로기판에 동박 회로패턴을 형성하는 전통적 방법은, 도1a 및 도1b에 도시한 바와 같이, 기판 표면의 동박(10a)에 감광성 필름(11)을 피복하고 사진공정을 진행하고 마스크 패턴을 감광성 필름(11)에 전사함으로써, 감광성 필름에 음각 회로패턴을 형성하고, 회로패턴이 형성된 감광성 필름을 식각 마스크로 하여 표면의 동박을 선택적으로 식각함으로써 음각 패턴(negative pattern)의 동박회로를 형성한다. In the conventional method of forming a copper foil circuit pattern on a printed circuit board, as shown in FIGS. 1A and 1B, the photosensitive film 11 is coated on the copper foil 10a on the substrate surface, a photo process is performed, and the mask pattern is photosensitive. By transferring to the film 11, a negative circuit pattern is formed in a photosensitive film, and the copper foil of a negative pattern is formed by selectively etching copper foil of a surface using the photosensitive film in which the circuit pattern was formed as an etching mask.

이와 같은 회로형성기술을 서브트랙티브 공법(subtractive process), 에칭공법, 또는 DTE 기술이라 부르고 있는데, 도1a 및 도1b에 도시한 바와 같이, 동박을 식각하는 과정에서 경사진 단면을 피할 수 없기 때문에 미세 피치의 동박회로를 형성하는 데는 기술적 한계가 있다. Such a circuit forming technique is called a subtractive process, an etching process, or a DTE technique. As shown in FIGS. 1A and 1B, an inclined cross section cannot be avoided in the process of etching copper foil. There is a technical limitation in forming a fine pitch copper foil circuit.

더욱이, 최근 들어 전자기기가 소형화되고 슬림화되어 감에 따라, 인쇄회로기판의 동박회로 패턴의 피치를 수 마이크로미터 수준으로 미세화하는 기술이 요구되고 있으므로 서브트랙티브 공법을 적용하여 미세 피치의 인쇄회로기판을 제작하는 데는 한계가 있다. Moreover, as electronic devices have become smaller and slimmer in recent years, there is a demand for a technique for minimizing the pitch of the copper foil pattern of the printed circuit board to a level of several micrometers. Thus, the subtractive method is used to apply a fine pitch printed circuit board. There is a limit to the production.

전술한 문제점을 해결하기 위하여, 당업계에서는 에스에이피 공법(SAP; semi-additive process) 또는 엠에스에이피 공법(MSAP; modified semi-additive process)이 제안되었다. In order to solve the above problems, a semi-additive process (SAP) or a modified semi-additive process (MSAP) has been proposed in the art.

도2a 및 도2b에 도시한 엠에스에이피 공법은 절연층(10b) 위의 얇은 동박(10a; 대략 2 ~ 3 ㎛으로서, 당업계에서는 '베이스 동박(base copper)'라 칭하고 있다)이 피복되어 있는 기판의 동박 표면에 감광성 필름(11)을 피복하고, 사진공정을 진행하여 마스크 패턴을 감광성 필름에 전사함으로써, 감광성 필름에 회로패턴을 형성하고, 회로패턴이 전사된 감광성 필름을 도금 레지스트로 하여 전기 동도금을 진행함으로써 양각 패턴(positive pattern)의 동박회로를 형성하는 기술이다. The MS method shown in Figs. 2A and 2B is a thin copper foil 10a (approximately 2-3 m on the insulating layer 10b, which is referred to as 'base copper' in the art). By coating the photosensitive film 11 on the surface of the copper foil of the substrate, and performing a photographic process to transfer the mask pattern to the photosensitive film, a circuit pattern is formed on the photosensitive film, and the photosensitive film on which the circuit pattern is transferred is used as a plating resist. It is a technique of forming a copper foil circuit of a positive pattern by carrying out copper plating.

엠에스에이피 공법은 포지티브 방식으로 동도금 회로패턴을 형성한 후 도금 레지스트 역할을 한 드라이필름을 박리제거하고 플래시 에칭(flash etching)을 진행함으로써, 드라이필름이 마스크하고 있던 베이스 동박을 식각 제거함으로써 동박회로(30)를 완성한다. MSP method forms a copper plating circuit pattern in a positive manner, and then peels away the dry film serving as a plating resist and performs flash etching to etch away the base copper foil that the dry film has masked. Complete 30).

또 다른 종래기술로서, 도3a 및 도3b에 도시한 에스에이피 공법(SAP; semi-additive process)은 절연층(10b) 위에 화학동(15)을 도금하고, 화학동 표면에 감광성 필름(11)을 피복하고, 사진공정을 진행하여 마스크 패턴을 감광성 필름에 전사함으로써, 감광성 필름에 회로패턴을 형성하고, 회로패턴이 형성된 감광성 필름을 도금 레지스트로 하여 전기 동도금을 진행함으로써 포지티브 패턴(positive pattern)의 동박회로를 형성하는 기술이다. As another conventional technique, a semi-additive process (SAP) shown in FIGS. 3A and 3B plating a chemical copper 15 on an insulating layer 10b, and a photosensitive film 11 on the surface of the chemical copper. The film pattern is coated and the mask pattern is transferred to the photosensitive film, thereby forming a circuit pattern on the photosensitive film, and electroplating using the photosensitive film on which the circuit pattern is formed as a plating resist to form a positive pattern. It is a technology for forming a copper foil circuit.

엠에스에이피 공법은 포지티브 방식으로 동도금 회로패턴을 형성한 후 도금 레지스트 역할을 한 드라이필름을 박리제거하고 플래시 에칭을 진행함으로써 노출된 화학동(15)을 식각 제거함으로써 동박회로(30)를 완성한다.In the MS method, the copper plating circuit 30 is completed by forming a copper plating circuit pattern in a positive manner and then etching away the exposed chemical copper 15 by peeling off the dry film serving as a plating resist and performing flash etching.

그런데, 전술한 종래기술에 있어서 베이스 동박을 식각하는 공정과 화학동 공정은 플라디움(Pd) 잔사로 인해 후공정 단계에서 금(Au)도금의 번짐 문제를 야기할 수 있다. 따라서, 미세 피치의 동박회로를 구현하기 위한 에스에이피 공법 또는 엠에스에이피 공법에 있어서 베이스 동박을 식각하는 공정과 화학동 동정을 생략할 수 있는 새로운 공법의 도입이 절실하다. However, in the aforementioned prior art, the process of etching the base copper foil and the chemical copper process may cause a problem of spreading of gold (Au) plating in a post process step due to the Pd residue. Therefore, the introduction of a new method that can omit the process of etching the base copper foil and the chemical identification in the SPA method or MS process to implement a fine pitch copper foil circuit is urgently needed.

따라서, 본 발명의 제1 목적은 미세 피치의 인쇄회로기판을 제조하는 공법을 제공하는 데 있다.Accordingly, a first object of the present invention is to provide a method for manufacturing a fine pitch printed circuit board.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 베이스 동박 에칭 또는 화학동 단계를 생략할 수 있는 인쇄회로기판을 제조하는 공법을 제공하는 데 있다. A second object of the present invention is to provide a method for manufacturing a printed circuit board which can omit the base copper foil etching or chemical copper step in addition to the first object.

본 발명은 인쇄회로기판을 제조하는 방법에 있어서, (a) 베이스 동박에 감광성 필름을 도포하고 사진공정을 진행하여 감광성 필름에 선정된 회로패턴을 전사하여 감광성 필름을 선택 식각하는 단계; (b) 동도금을 진행하여 상기 감광성 필름이 마스크 하지 않는 노출된 베이스 동박 위에, 상기 베이스 동박의 두께보다 두꺼운 동박층을 형성하여 동박 패드와 동박 회로를 베이스 동박 위에 형성하는 단계; (c) 상기 동박 패드의 전기도금 인입선에 해당하는 부위만을 마스크 하도록 감광성 필름으로 선택적으로 마스크 하고 구리 에칭을 진행하여 노출된 베이스 동박을 제거하는 단계; (d) 상기 동박 패드 표면만이 노출되도록 감광성 필름을 선택적으로 마스크하고 금도금을 진행하여 동박 패드 표면에 금도금층을 형성하는 단계; 및 (e) 감광성 필름을 박리 제거하고 플래시 에칭을 진행하여 전기도금 인입선 역할을 수행한 베이스 동박을 완전 제거하는 단계를 포함하는 인쇄회로기판 제조방법을 제공한다. The present invention provides a method of manufacturing a printed circuit board, comprising the steps of: (a) applying a photosensitive film to a base copper foil and performing a photographic process to transfer the selected circuit pattern to the photosensitive film to selectively etch the photosensitive film; (b) performing copper plating to form a copper foil layer thicker than the thickness of the base copper foil on the exposed base copper foil not masked by the photosensitive film, thereby forming a copper foil pad and a copper foil circuit on the base copper foil; (c) selectively masking with a photosensitive film so as to mask only a portion corresponding to the electroplated lead wire of the copper foil pad, and performing copper etching to remove the exposed base copper foil; (d) selectively masking the photosensitive film to expose only the surface of the copper foil pad and performing gold plating to form a gold plated layer on the surface of the copper foil pad; And (e) removing the photosensitive film and performing a flash etching to completely remove the base copper foil serving as an electroplating lead wire.

본 발명은 기존의 엠에스에이피 공법의 베이스 동박 식각 공정과 테일리스 공법의 화학동 도금 공정을 생략할 수 있도록 함으로써 불량을 제거하고 생산성을 향상할 수 있도록 한다. 더욱이, 0.5 ~ 1 ㎛의 얇은 화학동 대신에 2 ~ 3 ㎛의 베이스 동박을 전기도금 인입선으로 사용하므로, 금도금 공정 시에 전기도금 인입선의 신뢰성이 제고할 수 있으며, 단선으로 인한 금(Au) 미도금 불량을 개선할 수 있다. 또한, 화학동 공정에서 생기는 Pd 잔사로 인한 금도금 번짐 현상도 해결할 수 있다. The present invention can eliminate the defects and improve the productivity by allowing the conventional copper foil etching process of the MS method and the chemical copper plating process of the tailless method can be omitted. Furthermore, the base copper foil of 2 to 3 μm is used as the electroplating lead instead of the thin chemical copper of 0.5 to 1 μm, so that the reliability of the electroplating lead can be improved during the gold plating process. Poor plating can be improved. In addition, gold plating bleeding caused by Pd residues generated in the chemical copper process can be solved.

도1a 및 도1b는 종래기술에 따른 서브트랙티브 인쇄회로기판을 제조하는 방법을 나타낸 도면.
도2a 및 도2b는 종래기술에 따른 엠에스에이피 인쇄회로기판을 제조하는 방법을 나타낸 도면.
도3a 및 도3b는 종래기술에 따른 에스에이피 인쇄회로기판을 제조하는 방법을 나타낸 도면.
도4a 내지 도4h는 본 발명에 따른 인쇄회로기판을 제조하는 방법을 나타낸 도면.1A and 1B illustrate a method of manufacturing a subtractive printed circuit board according to the prior art.
2A and 2B illustrate a method of manufacturing an MS printed circuit board according to the related art.
Figures 3a and 3b is a view showing a method for manufacturing an SPA printed circuit board according to the prior art.
4A to 4H illustrate a method of manufacturing a printed circuit board according to the present invention.

이하에서는, 첨부도면 도4a 내지 도4h를 참조하여 본 발명의 양호한 실시예를 상세히 설명한다. 첨부도면 도4a 내지 도4h에서는, 공정을 진행하는 과정에서의 기판 구조물의 사시도와, 기판 구조물을 A-A', B-B', C-C'로 절단한 단면을 함께 나타내고 있다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, FIGS. 4A to 4H. In the accompanying drawings, FIGS. 4A to 4H show a perspective view of the substrate structure in the course of the process and a cross section obtained by cutting the substrate structure into A-A ', B-B', and C-C '.

본 발명은 2 ~ 3 ㎛ 두께의 얇은 동박이 피복된 기판에서 시작된다. 위의2 ~ 3 ㎛ 두께의 얇은 동박을 베이스 동박이라 칭하기로 한다. 본 발명의 양호한 실시예로서, 첨부도면에서는 단면에 동박이 덮여 있는 모습을 도시하고 있으나, 베이스 동박은 기판의 단면 또는 양면에 피복될 수 있다.The present invention starts with a thin copper foil coated substrate having a thickness of 2-3 μm. The thin copper foil having a thickness of 2 to 3 µm will be referred to as a base copper foil. As a preferred embodiment of the present invention, in the accompanying drawings, the copper foil is covered on the cross section, the base copper foil may be coated on one or both sides of the substrate.

베이스 동박이 피복된 기판 위에 감광성 필름(예를 들어, 드라이필름)을 피복하고, 선정된 회로패턴에 따라 사진공정을 진행하여 감광성 필름을 패턴 식각함으로써 도금 레지스트(도시생략)를 형성한다. 즉, 선정된 회로패턴이 전사된 감광성 필름을 도금 레지스트로 하여 동도금을 진행한다.The photoresist film (for example, dry film) is coat | covered on the board | substrate with which base copper foil was coat | covered, and a plating process is performed according to the selected circuit pattern, and a pattern etching of a photosensitive film is carried out, and plating plating (not shown) is formed. That is, copper plating is performed by using the photosensitive film to which the selected circuit pattern was transferred as a plating resist.

도4a는 본 발명의 양호한 실시예에 따라 패턴 전사된 감광성 필름을 도금 레지스트로 하여 동도금을 수행한 후 감광성 필름을 박리 제거한 후의 모습을 나타낸 도면이다. 도4a는 베이스 동박(100)과 도금 레지스트 하에서 동도금을 수행하여 만들어진 동박(110)만을 도시하고 있으며, 도면을 간결히 나타내기 위해 베이스 동박(100) 하부의 기판 코어부분은 도시하지 않고 있다. 도4a를 참조하면, 명세서 설명의 이해를 돕기 위하여, 동박 패드(110a)와 동박 회로(110b)를 구별하여 도면부호로 도시하고 있다.4A is a view showing a state after peeling and removing the photosensitive film after copper plating using the pattern-transfer photosensitive film as a plating resist according to a preferred embodiment of the present invention. FIG. 4A shows only the copper foil 110 made by performing copper plating under the base copper foil 100 and the plating resist, and the substrate core portion below the base copper foil 100 is not shown for the sake of brevity. Referring to FIG. 4A, the copper foil pad 110a and the copper foil circuit 110b are distinguished from each other and illustrated in order to help the understanding of the specification.

이어서, 감광성 필름(120)을 도포하고 선정된 회로패턴에 따라 감광성 필름(120)을 선택적으로 식각 제거함으로써, 회로패턴을 감광성 필름(120)에 전사한다. 여기서, 패턴전사된 감광성 필름(120)은 베이스 동박을 식각하는 과정에서 식각 마스크 역할을 하게 된다. 도4b를 참조하면, 후속공정에서 금도금을 진행하고자 하는 동박 패드(110a)만을 노출하고 나머지 동박 회로(110b)를 감광성 필름(120)이 마스크 하도록 패턴 형성한다. Subsequently, the circuit pattern is transferred to the photosensitive film 120 by applying the photosensitive film 120 and selectively etching away the photosensitive film 120 according to the selected circuit pattern. Here, the patterned photosensitive film 120 serves as an etching mask in the process of etching the base copper foil. Referring to FIG. 4B, a pattern is formed to expose only the copper foil pad 110a to be gold-plated in a subsequent process and to mask the remaining copper foil circuit 110b by the photosensitive film 120.

도4c를 참조하면, 감광성 필름(120)이 동박 회로를 선택적으로 피복한 상태에서 식각을 진행하면, 감광성 필름(120)이 덮여 있지 않은 부위의 베이스 동박(100)이 기판으로부터 박리 제거된다. 이때에, 물론 동박 패드(110a)와 같이 마스크되지 않은 동박회로도 함께 식각되므로, 패드의 두께와 사이즈가 축소될 수 있다. 그리고 나면 감광성 필름(120)을 모두 박리 제거한다.Referring to FIG. 4C, when etching is performed in a state in which the photosensitive film 120 selectively covers the copper foil circuit, the base copper foil 100 at a portion where the photosensitive film 120 is not covered is peeled off from the substrate. At this time, of course, since the copper foil circuit which is not masked like the copper foil pad 110a is also etched, the thickness and size of the pad may be reduced. Then, all of the photosensitive film 120 is peeled off.

도4d는 본 발명의 양호한 실시예에 따라, 베이스 동박을 부분적으로 식각 제거하고 감광성 필름을 박리 제거한 단계를 나타낸 도면이다. 도4d를 참조하면, 동박 패드(110a)의 금도금을 위한 인입선 역할을 하도록 베이스 동박(100)이 남아 있음을 볼 수 있다. 4D is a view showing a step of partially etching away the base copper foil and peeling off the photosensitive film according to a preferred embodiment of the present invention. Referring to FIG. 4D, it can be seen that the base copper foil 100 remains to serve as a lead wire for gold plating of the copper foil pad 110a.

도4e를 참조하면, 감광성 필름(150)을 도포하고 사진공정을 진행하여, 금도금을 진행할 패드(110a)만을 남겨두고 나머지 동박에 대해 감광성 필름을 피복한다. 선택적으로 피복하고 있는 감광성 필름(150)은 금도금 마스크의 역할을 수행한다. 이어서, 금도금을 진행하면 도4f와 같이, 동박 패드(110a) 위에 금도금층(130)이 형성된다. 도4g는 감광성 필름(150)을 박리제거한 모습을 나타낸 도면이다. 이어서, 베이스 동박 인입선을 플래시 에칭을 통해 제거하면 도4h와 같은 모습을 얻게 된다. 이때에 동박 패드(110a)를 피복하고 있는 금도금층(130)은 에치 레지스트의 역할을 하게 되어, 베이스 동박만 플래시 에칭된다. Referring to FIG. 4E, the photosensitive film 150 is coated and the photographing process is performed to cover the photosensitive film on the remaining copper foil, leaving only the pad 110a to be gold-plated. The photosensitive film 150, which is optionally coated, functions as a gold plated mask. Subsequently, when gold plating is performed, a gold plated layer 130 is formed on the copper foil pad 110a as shown in FIG. 4F. 4G is a view illustrating a state in which the photosensitive film 150 is peeled off. Subsequently, when the base copper foil lead wire is removed through flash etching, a shape as shown in FIG. 4H is obtained. At this time, the gold plated layer 130 covering the copper foil pad 110a serves as an etch resist, so that only the base copper foil is flash etched.

전술한 내용은 후술할 발명의 특허 청구 범위를 보다 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.The foregoing has outlined rather broadly the features and technical advantages of the present invention to better understand the claims of the invention which will be described later. Additional features and advantages that make up the claims of the present invention will be described below. It should be appreciated by those skilled in the art that the conception and specific embodiments of the invention disclosed may be readily used as a basis for designing or modifying other structures for carrying out similar purposes to the invention.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용되어질 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 변화, 치환 및 변경이 가능하다.In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures for carrying out the same purposes of the present invention. In addition, such modifications or altered equivalent structures by those skilled in the art may be variously changed, substituted, and changed without departing from the spirit or scope of the invention described in the claims.

본 발명은 기존의 엠에스에이피 공법의 베이스 동박 식각 공정과 테일리스 공법의 화학동 도금 공정을 생략할 수 있도록 함으로써 불량을 제거하고 생산성을 향상할 수 있도록 한다. 더욱이, 0.5 ~ 1 ㎛의 얇은 화학동 대신에 2 ~ 3 ㎛의 베이스 동박을 전기도금 인입선으로 사용하므로, 금도금 공정 시에 전기도금 인입선의 신뢰성이 제고할 수 있으며, 단선으로 인한 금(Au) 미도금 불량을 개선할 수 있다. 또한, 화학동 공정에서 생기는 Pd 잔사로 인한 금도금 번짐 현상도 해결할 수 있어 산업상 이용 가능하다. The present invention can eliminate the defects and improve the productivity by allowing the conventional copper foil etching process of the MS method and the chemical copper plating process of the tailless method can be omitted. Furthermore, the base copper foil of 2 to 3 μm is used as the electroplating lead instead of the thin chemical copper of 0.5 to 1 μm, so that the reliability of the electroplating lead can be improved during the gold plating process. Poor plating can be improved. In addition, it is possible to solve the gold plating bleeding caused by the Pd residue generated in the chemical copper process can be used industrially.

10a, 110 : 동박
11, 120, 150 : 감광성 필름
10b : 절연층
15 : 화학동
30, 110b : 동박회로
100 : 베이스동박
110a : 동박 패드
130 : 금도금층10a, 110: copper foil
11, 120, 150: photosensitive film
10b: insulation layer
15: chemical copper
30, 110b: copper foil circuit
100: base copper foil
110a: copper foil pad
130: gold plated layer

Claims (1)

인쇄회로기판을 제조하는 방법에 있어서,
(a) 베이스 동박에 감광성 필름을 도포하고 사진공정을 진행하여 감광성 필름에 선정된 회로패턴을 전사하여 감광성 필름을 선택 식각하는 단계;
(b) 동도금을 진행하여 상기 감광성 필름이 마스크 하지 않는 노출된 베이스 동박 위에, 상기 베이스 동박의 두께보다 두꺼운 동박층을 형성하여 동박 패드와 동박 회로를 베이스 동박 위에 형성하는 단계;
(c) 상기 동박 패드의 전기도금 인입선에 해당하는 부위만을 마스크 하도록 감광성 필름으로 선택적으로 마스크 하고 구리 에칭을 진행하여 노출된 베이스 동박을 제거하는 단계;
(d) 상기 동박 패드 표면만이 노출되도록 감광성 필름을 선택적으로 마스크하고 금도금을 진행하여 동박 패드 표면에 금도금층을 형성하는 단계; 및
(e) 감광성 필름을 박리 제거하고 플래시 에칭을 진행하여 전기도금 인입선 역할을 수행한 베이스 동박을 완전 제거하는 단계
를 포함하는 인쇄회로기판 제조방법.In the method of manufacturing a printed circuit board,
(a) applying a photosensitive film to the base copper foil and performing a photo process to transfer the selected circuit pattern to the photosensitive film to selectively etch the photosensitive film;
(b) performing copper plating to form a copper foil layer thicker than the thickness of the base copper foil on the exposed base copper foil not masked by the photosensitive film, thereby forming a copper foil pad and a copper foil circuit on the base copper foil;
(c) selectively masking with a photosensitive film so as to mask only a portion corresponding to the electroplated lead wire of the copper foil pad, and performing copper etching to remove the exposed base copper foil;
(d) selectively masking the photosensitive film to expose only the surface of the copper foil pad and performing gold plating to form a gold plated layer on the surface of the copper foil pad; And
(e) peeling off the photosensitive film and performing flash etching to completely remove the base copper foil serving as an electroplating lead wire;
Printed circuit board manufacturing method comprising a.
KR1020100017114A 2010-02-25 2010-02-25 Method of fabricating a fine-pitch printed circuit board KR101082778B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100017114A KR101082778B1 (en) 2010-02-25 2010-02-25 Method of fabricating a fine-pitch printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100017114A KR101082778B1 (en) 2010-02-25 2010-02-25 Method of fabricating a fine-pitch printed circuit board

Publications (2)

Publication Number Publication Date
KR20110097322A true KR20110097322A (en) 2011-08-31
KR101082778B1 KR101082778B1 (en) 2011-11-11

Family

ID=44932363

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100017114A KR101082778B1 (en) 2010-02-25 2010-02-25 Method of fabricating a fine-pitch printed circuit board

Country Status (1)

Country Link
KR (1) KR101082778B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150135606A (en) 2014-05-22 2015-12-03 대덕전자 주식회사 Printed circuit board and manufacturing method thereof
KR20160007267A (en) 2014-07-11 2016-01-20 원태영 System and method for light transmission
KR20160008286A (en) 2014-07-14 2016-01-22 원태영 System of method of finite element method for organic light emitting diode
KR20160008285A (en) 2014-07-14 2016-01-22 원태영 Method and system of mesh generation for finite element analysis

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150135606A (en) 2014-05-22 2015-12-03 대덕전자 주식회사 Printed circuit board and manufacturing method thereof
KR20160007267A (en) 2014-07-11 2016-01-20 원태영 System and method for light transmission
KR20160008286A (en) 2014-07-14 2016-01-22 원태영 System of method of finite element method for organic light emitting diode
KR20160008285A (en) 2014-07-14 2016-01-22 원태영 Method and system of mesh generation for finite element analysis

Also Published As

Publication number Publication date
KR101082778B1 (en) 2011-11-11

Similar Documents

Publication Publication Date Title
TWI413461B (en) Method of manufacturing wiring board
TWI500131B (en) Method of forming substrate for semiconductor element and semiconductor device
CN108617104B (en) Method for manufacturing printed circuit board with thickened copper local pattern
KR101063519B1 (en) Method for manufacturing copper bumps of fine pitch
KR101082778B1 (en) Method of fabricating a fine-pitch printed circuit board
KR100772432B1 (en) Method of manufacturing printed circuit board
KR101862243B1 (en) Method for manuracturing printed circuit board with via and fine pitch circuit and printed circuit board by the same method
JP5640667B2 (en) Circuit board manufacturing method
KR101039774B1 (en) Method of fabricating a metal bump for printed circuit board
KR101039772B1 (en) Method of fabricating a ultra-thin metal printed circuit board
JP2006120667A (en) Printed circuit board and manufacturing method thereof
JP2005347299A (en) Method for manufacturing built-in chip substrate
KR100934107B1 (en) Printed circuit board manufacturing method providing fine pitch metal bumps
KR20090101404A (en) Method of manufacturing coreless printed circuit board
KR20160001827A (en) Method for manufacturing a circuit board
KR100787385B1 (en) Method of electrolytic gold plating for printed circuit board without lead
TWM589893U (en) Circuit board processed by metal etch-back approach
TW201635876A (en) Circuit board and manufacturing method thereof
JP2004095983A (en) Manufacturing method of printed wiring board
KR100869723B1 (en) Manufacturing method of printed circuit board using electrolytic plating lead
JP4333395B2 (en) Printed wiring board and manufacturing method thereof
KR101420088B1 (en) Method of mannufacturing a printed circuit board
KR101063620B1 (en) Multilayer printed circuit board and its manufacturing method
TWI700022B (en) Metal etchback process for circuit board and metal-etchback-treated circuit board
KR100917774B1 (en) Method of pitch control in printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151102

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191031

Year of fee payment: 9