KR101420088B1 - Method of mannufacturing a printed circuit board - Google Patents

Method of mannufacturing a printed circuit board Download PDF

Info

Publication number
KR101420088B1
KR101420088B1 KR1020130093427A KR20130093427A KR101420088B1 KR 101420088 B1 KR101420088 B1 KR 101420088B1 KR 1020130093427 A KR1020130093427 A KR 1020130093427A KR 20130093427 A KR20130093427 A KR 20130093427A KR 101420088 B1 KR101420088 B1 KR 101420088B1
Authority
KR
South Korea
Prior art keywords
copper foil
circuit board
double
pad
present
Prior art date
Application number
KR1020130093427A
Other languages
Korean (ko)
Inventor
김상진
배재만
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020130093427A priority Critical patent/KR101420088B1/en
Application granted granted Critical
Publication of KR101420088B1 publication Critical patent/KR101420088B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

The present invention secures the intensity of a substrate in a flip chip bonding step of a component by forming a bump on a copper foil detachable core and completely forms a printed circuit board by exposing a pad which is located on an opposite side by removing a copper foil of the detachable core. The printed circuit board according to the present invention is completely molded. Thereby, a molding part provides the intensity of the circuit board. The pad of the circuit board of the present invention and the bump of a mother board are mounted with a flip chip.

Description

회로기판 제조방법{METHOD OF MANNUFACTURING A PRINTED CIRCUIT BOARD}[0001] METHOD OF MANUFACTURING A PRINTED CIRCUIT BOARD [0002]

본 발명은 회로기판(Printed Circuit Board; PCB)에 관한 것으로서, 특히 패키지기판에 관한 것이다. 본 발명은 초박형 패키지기판(Ultra-thin Package Substrate)에 플립칩(Flip-Chip) 기술을 적용하기 위한 공법에 관한 것이다. The present invention relates to a printed circuit board (PCB), and more particularly to a package substrate. The present invention relates to a method for applying flip-chip technology to an ultra-thin package substrate.

전자부품의 소형화 및 경량화되어 감에 따라 회로기판 또는 패키지기판의 두께가 박형화하고 있다. 또한, 반도체 칩과 같은 부품의 입출력(I/O) 단자 개수가 증가하고 단자간 피치가 미세화함에 따라, 종래의 와이어본딩 기술 대신에 플립칩 (flip-chip) 접합기술이 회로기판제조에 적용되고 있다.As electronic components become smaller and lighter, the thickness of circuit boards or package substrates is becoming thinner. Further, as the number of input / output (I / O) terminals of components such as semiconductor chips increases and the pitch between the terminals becomes finer, flip-chip bonding technology is applied to circuit board manufacturing instead of conventional wire bonding technology have.

그런데, 최근들어 회로기판의 두께가 초박형으로 만들기 위해서 수 마이크로미터 수준의 동박을 가공하고 있는 추세이므로, 결국 기판의 두께가 초박형으로 얇아지게 되면, 기판강도가 약해서 부품을 플립칩 실장하는 것이 불가능하게 된다. However, in recent years, there has been a tendency to process a copper foil of a few micrometers in order to make the thickness of a circuit board ultra-thin. As a result, if the thickness of the substrate becomes ultra thin and thin, the substrate strength becomes weak and it is impossible to flip- do.

1. 대한민국 특허공개 제10-2011-0029051호.1. Korean Patent Publication No. 10-2011-0029051. 2. 대한민국 특허공개 제10-2011-0097322호.2. Korean Patent Publication No. 10-2011-0097322.

본 발명의 제1 목적은 플립칩 본딩이 가능한 초박판 회로기판 제조기술을 제공하는데 있다.A first object of the present invention is to provide a technique of manufacturing an ultra thin plate circuit board capable of flip chip bonding.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 플립칩 본딩이 가능한 미세 피치의 초박판 회로기판 제조공법을 제공하는데 있다. A second object of the present invention is to provide a method of manufacturing a fine pitch ultra thin plate circuit board capable of flip chip bonding in addition to the above first object.

본 발명은 동박 분리가능한 코어(detachable core)에 범프를 형성함으로써 부품을 플립칩 본딩하는 단계에서 기판강도를 확보하고, 플립칩 본딩과 몰딩을 마치고 나면 상기 분리가능한 코어의 동박을 벗겨내어 반대면의 패드를 노출하여 회로기판을 완성한다. 본 발명에 따른 회로기판은 이미 몰딩이 완료되어 있으므로, 몰딩부가 회로기판의 강도를 제공하게 되고, 본 발명에 따른 회로기판의 패드와 마더보드의 범프를 서로 플립칩 실장을 할 수 있다. In the present invention, the bump is formed in the detachable core to secure the strength of the substrate in the step of flip-chip bonding the parts, and after the flip chip bonding and molding are finished, the copper foil of the detachable core is peeled off, The pad is exposed to complete the circuit board. Since the molding of the circuit board according to the present invention is already completed, the molding part provides the strength of the circuit board, and the pad of the circuit board according to the present invention and the bumps of the mother board can be flip chip mounted to each other.

본 발명은 부품을 플립칩하는 단계에는 기판강도를 확보할 수 있도록 하기 때문에 안정적으로 기판의 휨(warpage) 없이 플립칩 본딩을 가능하게 한다. 또한, 본 발명의 경우, 플립칩 본딩을 위한 범프 형성 과정에서 MSAP(Modified Semi-Additive Process) 또는 SAP(Semi-Additive Process) 등을 적용할 수 있으므로, 초박형이면서도 미세패턴의 플립칩 본딩을 위한 범프 제작이 가능하다. 본 발명은 저렴한 가격의 동박분리가능한 코어구조를 사용하여 기판에 강도를 부여하므로 저비용으로 안정적으로 높은 수율의 플립칩 본딩을 진행할 수 있다.The present invention allows the flip chip bonding to be performed stably without warpage of the substrate because the strength of the substrate can be ensured in the step of flip-chiping the part. In addition, in the case of the present invention, since MSAP (Modified Semi-Additive Process) or SAP (Semi-Additive Process) can be applied in the bump forming process for flip chip bonding, bumps for flip chip bonding of ultra- Production is possible. The present invention uses a low cost copper foil separable core structure to impart strength to a substrate, and thus flip chip bonding can be stably performed at a low cost with high yield.

도1a 내지 도1k는 본 발명에 따른 회로기판 제조공법을 나타낸 공정 흐름도. BRIEF DESCRIPTION OF THE DRAWINGS FIGURES 1A-1K are process flow diagrams illustrating a circuit board manufacturing method in accordance with the present invention;

본 발명은 회로기판을 제조하는 방법에 있어서, (a) 제1 이중동박, 제1 절연층, 제2 이중동박, 제2 절연층, 제3 이중동박이 차례로 적층되어 있는 동박분리가능한 코어를 준비하는 단계; (b) 상기 동박분리가능한 코어의 제1 이중동박 표면에 소정의 패턴에 따라 솔더레지스트를 인쇄하여 패드가 형성될 부위를 노출하고 나머지 부위를 솔더레지스트로 피복하는 단계; (c) 상기 솔더레지스트 위에 제1 도금마스크를 형성하고 동도금을 실시해서 패드를 포함한 동박회로를 형성하는 단계; (d) 상기 동박회로 위에 제2 도금마스크를 형성하고 동도금을 실시해서 범프를 형성하는 단계; (e) 상기 동박분리가능한 코어의 제2 이중동박 중 하부동박을 상부동박으로부터 벗겨내고, 플래시 에칭 처리하여 남아있는 상부동박을 식각제거함으로써, 상기 단계 (d)의 구조물로부터 제2 이중동박, 제2 절연층, 제3 이중동박을 제거하는 단계; (f) 상기 단계 (e)의 결과로 얻어지는 회로기판의 범프에 제1 부품을 플립칩 실장하는 단계를 포함하는 회로기판 제조방법을 제공한다.A method for producing a circuit board, comprising the steps of: (a) preparing a copper foil separable core in which a first double copper foil, a first insulating layer, a second double copper foil, a second insulating layer and a third double copper foil are stacked in order ; (b) printing a solder resist on the surface of the first double copper foil of the copper foil-separable core according to a predetermined pattern to expose a portion where the pad is to be formed and coat the remaining portion with solder resist; (c) forming a first plating mask on the solder resist and performing copper plating to form a copper foil circuit including a pad; (d) forming a second plating mask on the copper foil circuit and performing copper plating to form bumps; (e) peeling the lower copper foil out of the upper copper foil of the second double copper foil of the copper foil separable core, and etching the remaining upper copper foil by flash etching treatment to remove the second double copper foil from the structure of step (d) Removing the second insulating layer and the third double copper foil; (f) flip-chip mounting the first component on the bumps of the circuit board obtained as a result of the step (e).

본 발명은 위의 프로세스에 부가하여, (g) 플립칩 실장한 부품 위에 몰딩부를 형성하는 단계; (h) 상기 동박분리가능한 코어의 제1 이중동박 중 하부동박을 상부동박으로부터 벗겨내고, 플래시 에칭 처리하여 상부동박을 식각제거함으로써, 상기 회로기판의 패드를 노출시키는 단계; 및 (i) 상기 패드와 제2 부품의 단자를 솔더 접속하는 단계를 포함하는 회로기판 제조방법을 제공한다.The present invention provides, in addition to the above process, (g) forming a molding on a flip chip mounted component; (h) stripping the lower copper foil of the first double copper foil of the copper foil-separable core from the upper copper foil and etching the upper copper foil by flash etching to expose the pad of the circuit board; And (i) solder connecting the pad and the terminal of the second component.

이하, 첨부도면 도1a 내지 도1k를 참조하여 본 발명에 따른 회로기판 제조공법을 상세히 설명한다.Hereinafter, a circuit board manufacturing method according to the present invention will be described in detail with reference to FIGS. 1A to 1K.

도1a를 참조하면, 본 발명은 동박분리가능한 코어(detachable core; 10)를 시작재료로써 사용하는 것을 특징으로 한다. 본 발명에 따른 동박분리가능한 코어(10; 이하, '코어'라 칭하기로 한다)는, 중앙에 프리프레그(PREPREG)와 같은 절연층(10d, 10h)을 구비하고, 절연층(10d, 10h) 양면에 이중동박이 피복되어 있는 구조이다. Referring to FIG. 1A, the present invention is characterized by using a detachable core 10 as a starting material. The copper foil separable core 10 according to the present invention has insulating layers 10d and 10h such as a prepreg in the center and insulating layers 10d and 10h, It is a structure in which double copper foil is coated on both sides.

여기서, 이중동박이란 동박/접착제/동박의 구조로서 접착제에 의해 두 동박이 붙어있기는 하지만, 약간의 힘을 가하면 두 동박을 분리(detachable)할 수 있는 동박을 의미한다. Here, the double copper foil is a structure of copper foil / adhesive / copper foil, which means that copper foil is adhered to the copper foil by adhesive, but it is a copper foil that can detach the two copper foil when a slight force is applied thereto.

도1a은 본 발명의 일 실시예로서, 중앙에 절연층(10d, 10h)을 두 개를 구비하고, 절연층(10d, 10h) 사이에 이중동박(10e, 10g)을 구비하고, 표면에 각각 이중동박(10a, 10c) 및 이중동박(10i, 10k)를 구비한 구조를 도시하고 있으나, 반드시 이에 한정하지 않는다. 1A is a diagram showing an embodiment of the present invention in which two insulating layers 10d and 10h are provided at the center and double copper foils 10e and 10g are provided between insulating layers 10d and 10h, The copper foils 10a and 10c and the double copper foils 10i and 10k are illustrated, but the present invention is not limited thereto.

도1a를 참조하면, 동박(10a)와 동박(10c) 사이에 접착제(10b)가 발라 있으며, 동박(10e)와 동박(10g) 사이에 접착제(10f)가 발라 있고, 동박(10i)와 동박(10k) 사이에 접착제(10j)가 발라 있다. 본 발명에 따른 코어는 기판에 어느정도의 강도를 부여하므로, 단위 프로세스를 진행하는데 어려움이 없다. 1A, an adhesive 10b is applied between a copper foil 10a and a copper foil 10c, an adhesive 10f is applied between the copper foil 10e and a copper foil 10g, The adhesive 10j is applied between the first and second electrodes 10k. The core according to the present invention imparts a certain degree of strength to the substrate, so that there is no difficulty in advancing the unit process.

도1b를 참조하면, 본 발명에 따른 코어의 일 표면의 동박(10a) 위에 소정의 회로패턴에 따라 솔더레지스트(SR; Solder Resist; 20)를 인쇄함으로써, 향후 패드(도1j의 도면부호 70)가 제작될 부분을 정의한다. 이어서, 드라이필름(도시생략)을 밀착하고 사진, 현상, 식각 등 일련의 이미지 공정을 실시하여 제1차 도금마스크를 형성하고, 전기도금을 실시함으로써 동박회로(25)를 형성한다. 1B, a solder resist (SR) 20 is printed on a copper foil 10a on one surface of a core according to a predetermined circuit pattern to form a pad (reference numeral 70 in FIG. 1J) Defines the part to be produced. Subsequently, a dry film (not shown) is closely contacted and a series of image processes such as photographing, developing and etching are performed to form a first plating mask, and electroplating is performed to form the copper foil circuit 25.

도1c는 전기도금을 실시하고 나서 드라이필름을 박리제거한 후의 기판단면을 나타낸 도면이다. 이어서, 도1d를 참조하면, 다시 드라이필름(도시생략)을 밀착하고 사진, 현상, 식각 등 일련의 이미지 공정을 실시하여 제2차 도금마스크를 형성하고, 전기도금을 실시함으로써 범프(30)를 형성한다.1C is a cross-sectional view of a substrate after electroplating and then peeling off the dry film. 1D, a dry film (not shown) is closely adhered and a series of image processes such as photolithography, development and etching are performed to form a second plating mask, and electroplating is performed to form bumps 30 .

도1e를 참조하면, 중앙의 이중동박(10e, 10f, 10g)에 힘을 인가해서 상부의 동박(10e)으로부터 하부의 동박(10g)을 벗겨낸다. 도1f를 참조하면, 플래시에칭(F/E)을 진행해서 하부의 동박(10e)을 박리제거한다. 1E, a force is applied to the central double copper foil 10e, 10f, and 10g to peel off the lower copper foil 10g from the upper copper foil 10e. Referring to FIG. 1F, flash etching (F / E) proceeds to peel off the lower copper foil 10e.

도1g를 참조하면, 범프(30)에 솔더(40)를 게재해서 부품(100)과 플립칩 실장을 한다. 이때에, 범프(30)의 하단에는 프리프레그 절연층(10d)와 이중동박(10a, 10b, 10c)가 있어서 어느 정도의 기판강도를 제공한다.Referring to FIG. 1G, the solder 40 is placed on the bump 30 to perform flip-chip mounting with the component 100. FIG. At this time, the prepreg insulating layer 10d and the double copper foil 10a, 10b, 10c are provided at the lower end of the bump 30 to provide a certain degree of substrate strength.

도1h를 참조하면, 플립칩 실장한 부품(100) 위에 수지로 몰딩을 해서 몰딩부(110)를 형성한다. 일단, 몰딩부(110)를 형성하고 나면 기판에 강도가 확보되므로, 본 발명에 따른 코어를 분리 제거한다. Referring to FIG. 1 (h), the molding part 110 is formed by resin molding on the flip chip mounted part 100. Once the molding part 110 is formed, the strength of the substrate is ensured, so that the core according to the present invention is separated and removed.

즉, 도1i를 참도하면, 접착제(10b)를 사이로 해서 상부의 동박(10a)로부터 하부의 동박(10c)를 벗겨냄으로써 코어를 기판으로부터 분리한다. 도1j를 참조하면, 플래시에칭(F/E)을 진행해서 하부의 동박(10a)를 박리제거함으로써 패드(70)를 노출시킨다. 마지막으로, 도1k를 참조하면, 패드(70)이 노출된 본 발명에 따른 회로기판을 마더보드(200)의 범프와 솔더(175) 접합하여 실장할 수 있다. In other words, referring to Fig. 1 (i), the copper foil 10c is peeled from the upper copper foil 10a through the adhesive 10b, thereby separating the core from the substrate. Referring to FIG. 1J, flash etching (F / E) proceeds to expose the pad 70 by peeling off the lower copper foil 10a. 1K, the circuit board according to the present invention, in which the pad 70 is exposed, can be mounted by bonding the bumps of the motherboard 200 to the solder 175.

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. The foregoing has somewhat improved the features and technical advantages of the present invention in order to better understand the claims of the invention described below. Additional features and advantages that constitute the claims of the present invention will be described in detail below. It should be appreciated by those skilled in the art that the disclosed concepts and specific embodiments of the invention can be used immediately as a basis for designing or modifying other structures to accomplish the invention and similar purposes.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다. In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures to accomplish the same purpose of the present invention. It will be apparent to those skilled in the art that various modifications, substitutions and alterations can be made hereto without departing from the spirit or scope of the invention as defined in the appended claims.

본 발명은 부품을 플립칩하는 단계에는 기판강도를 확보할 수 있도록 하기 때문에 안정적으로 기판의 휨(warpage) 없이 플립칩 본딩을 가능하게 한다. 또한, 본 발명의 경우, 플립칩 본딩을 위한 범프 형성 과정에서 MSAP(Modified Semi-Additive Process) 또는 SAP(Semi-Additive Process) 등을 적용할 수 있으므로, 초박형이면서도 미세패턴의 플립칩 본딩을 위한 범프 제작이 가능하다. 본 발명은 저렴한 가격의 동박분리가능한 코어구조를 사용하여 기판에 강도를 부여하므로 저비용으로 안정적으로 높은 수율의 플립칩 본딩을 진행할 수 있다.The present invention allows the flip chip bonding to be performed stably without warpage of the substrate because the strength of the substrate can be ensured in the step of flip-chiping the part. In addition, in the case of the present invention, since MSAP (Modified Semi-Additive Process) or SAP (Semi-Additive Process) can be applied in the bump forming process for flip chip bonding, bumps for flip chip bonding of ultra- Production is possible. The present invention uses a low cost copper foil separable core structure to impart strength to a substrate, and thus flip chip bonding can be stably performed at a low cost with high yield.

10 : 동박박리 가능한 코어
20 : 솔더레지스트
30 : 범프
40 : 솔더
70 : 패드
100 : 플립칩할 부품10: Copper peelable core
20: Solder resist
30: Bump
40: Solder
70: pad
100: Parts to be flip chip

Claims (2)

회로기판을 제조하는 방법에 있어서,
(a) 제1 이중동박, 제1 절연층, 제2 이중동박, 제2 절연층, 제3 이중동박이 차례로 적층되어 있는 동박분리가능한 코어를 준비하는 단계;
(b) 상기 동박분리가능한 코어의 제1 이중동박 표면에 소정의 패턴에 따라 솔더레지스트를 인쇄하여 패드가 형성될 부위를 노출하고 나머지 부위를 솔더레지스트로 피복하는 단계;
(c) 상기 솔더레지스트 위에 제1 도금마스크를 형성하고 동도금을 실시해서 패드를 포함한 동박회로를 형성하는 단계;
(d) 상기 동박회로 위에 제2 도금마스크를 형성하고 동도금을 실시해서 범프를 형성하는 단계;
(e) 상기 동박분리가능한 코어의 제2 이중동박 중 하부동박을 상부동박으로부터 벗겨내고, 플래시 에칭 처리하여 남아있는 상부동박을 식각제거함으로써, 상기 단계 (d)의 구조물로부터 제2 이중동박, 제2 절연층, 제3 이중동박을 제거하는 단계;
(f) 상기 단계 (e)의 결과로 얻어지는 회로기판의 범프에 제1 부품을 플립칩 실장하는 단계
를 포함하는 회로기판 제조방법.A method of manufacturing a circuit board,
(a) preparing a copper foil separable core in which a first double copper foil, a first insulating layer, a second double copper foil, a second insulating layer, and a third double copper foil are stacked in order;
(b) printing a solder resist on the surface of the first double copper foil of the copper foil-separable core according to a predetermined pattern to expose a portion where the pad is to be formed and coat the remaining portion with solder resist;
(c) forming a first plating mask on the solder resist and performing copper plating to form a copper foil circuit including a pad;
(d) forming a second plating mask on the copper foil circuit and performing copper plating to form bumps;
(e) peeling the lower copper foil out of the upper copper foil of the second double copper foil of the copper foil separable core, and etching the remaining upper copper foil by flash etching treatment to remove the second double copper foil from the structure of step (d) Removing the second insulating layer and the third double copper foil;
(f) flip-chip mounting the first component on the bumps of the circuit board obtained as a result of step (e)
≪ / RTI > 제1항에 있어서, 상기 회로기판 제조방법은
(g) 플립칩 실장한 부품 위에 몰딩부를 형성하는 단계;
(h) 상기 동박분리가능한 코어의 제1 이중동박 중 하부동박을 상부동박으로부터 벗겨내고, 플래시 에칭 처리하여 상부동박을 식각제거함으로써, 상기 회로기판의 패드를 노출시키는 단계; 및
(i) 상기 패드와 제2 부품의 단자를 솔더 접속하는 단계
를 더 포함하는 회로기판 제조방법.The method of manufacturing a circuit board according to claim 1,
(g) forming a molded part on the flip chip mounted part;
(h) stripping the lower copper foil of the first double copper foil of the copper foil-separable core from the upper copper foil and etching the upper copper foil by flash etching to expose the pad of the circuit board; And
(i) soldering the terminals of the pad and the second component
≪ / RTI >
KR1020130093427A 2013-08-07 2013-08-07 Method of mannufacturing a printed circuit board KR101420088B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130093427A KR101420088B1 (en) 2013-08-07 2013-08-07 Method of mannufacturing a printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130093427A KR101420088B1 (en) 2013-08-07 2013-08-07 Method of mannufacturing a printed circuit board

Publications (1)

Publication Number Publication Date
KR101420088B1 true KR101420088B1 (en) 2014-07-17

Family

ID=51742303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130093427A KR101420088B1 (en) 2013-08-07 2013-08-07 Method of mannufacturing a printed circuit board

Country Status (1)

Country Link
KR (1) KR101420088B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109581715A (en) * 2019-01-07 2019-04-05 惠州市华星光电技术有限公司 Display module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090091441A (en) * 2008-02-25 2009-08-28 대덕전자 주식회사 Method of fabricating printed circuit board with fine pitch metal bump
KR20100065689A (en) * 2008-12-08 2010-06-17 삼성전기주식회사 A printed circuit board comprising a metal bump and a method of manufacturing the same
JP2011129563A (en) 2009-12-15 2011-06-30 Hitachi Chem Co Ltd Multilayer wiring board, and method of manufacturing the same
KR20120028566A (en) * 2010-09-15 2012-03-23 삼성전기주식회사 Carrier member and method of manufacturing pcb using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090091441A (en) * 2008-02-25 2009-08-28 대덕전자 주식회사 Method of fabricating printed circuit board with fine pitch metal bump
KR20100065689A (en) * 2008-12-08 2010-06-17 삼성전기주식회사 A printed circuit board comprising a metal bump and a method of manufacturing the same
JP2011129563A (en) 2009-12-15 2011-06-30 Hitachi Chem Co Ltd Multilayer wiring board, and method of manufacturing the same
KR20120028566A (en) * 2010-09-15 2012-03-23 삼성전기주식회사 Carrier member and method of manufacturing pcb using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109581715A (en) * 2019-01-07 2019-04-05 惠州市华星光电技术有限公司 Display module

Similar Documents

Publication Publication Date Title
JP2005236244A (en) Manufacturing method of circuit substrate
TWI530238B (en) Chip package substrate and method for manufacturing same
US8209860B2 (en) Method of manufacturing printed circuit board having metal bump
JP2016208007A (en) Printed circuit board, semiconductor package and method of manufacturing the same
KR101063519B1 (en) Method for manufacturing copper bumps of fine pitch
KR100772432B1 (en) Method of manufacturing printed circuit board
KR20160001827A (en) Method for manufacturing a circuit board
KR101039774B1 (en) Method of fabricating a metal bump for printed circuit board
KR101420088B1 (en) Method of mannufacturing a printed circuit board
KR100908986B1 (en) Coreless Package Substrate and Manufacturing Method
KR100934107B1 (en) Printed circuit board manufacturing method providing fine pitch metal bumps
KR101046255B1 (en) Method for patterning with copper foil on pcb
KR101580472B1 (en) Method for manufacturing a circuit board
KR20070013634A (en) Multi-layer printed circuit board making method
US9955578B2 (en) Circuit structure
KR20170031271A (en) Method of manufacturing printed circuit board
TWI610414B (en) Ic substrate, packaging structure of the ic substrate and manufacturing same
KR100951574B1 (en) Method of fabricating solder for coreless package substrate
TWI496243B (en) Method for fabricating embedded component semiconductor package
KR100934110B1 (en) Coreless Printed Circuit Board Manufacturing Method
TWI547047B (en) Manufacturing method of connector
KR101109216B1 (en) A method of manufacturing a printed circuit board
KR100841777B1 (en) Process for manufacturing solder bump
KR20160118780A (en) Printed circuit board
JP2018113391A (en) Method for manufacturing multilayer wiring substrate, film-type solder resist, and multilayer wiring substrate

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant