KR20110083062A - 반도체 소자의 제조 방법 - Google Patents

Abstract

본 발명은 반도체 장치 내 미세 패턴을 형성하기 위해 감광막 패턴의 표면을 동결(freezing)시키는 공정을 복수의 마스크를 사용한 리소그래피 공정에 적용하여 30~40nm 이하의 콘택홀과 같은 미세 패턴을 형성한다. 본 발명에 따른 반도체 소자의 제조 방법은 피식각층 상부에 제 1 감광막 패턴을 형성하는 단계, 제 1 감광막 패턴을 동결시키는 단계, 피식각층 상부의 동결된 제 1 감광막 패턴 사이에 제 2 감광막 패턴을 형성하는 단계, 및 제 1 감광막 패턴 및 제 2 감광막 패턴을 식각마스크로 노출된 하부 피식각층을 식각하는 단계를 포함한다.

Description

반도체 소자의 제조 방법{Method for Manufacturing Semiconductor Device}

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 반도체 장치 내 포함되는 미세 패턴을 형성하기 위한 제조 방법에 관한 기술이다.

최근의 반도체 장치 제조 기술의 발달과 메모리 소자의 응용 분야가 확장되어 감에 따라, 집적도는 향상되면서 전기적 특성은 저하되지 않는 대용량의 메모리 소자를 제조하기 위한 기술 개발이 절실히 요구되고 있다. 이에 따라, 포토리소그래피 (photo-lithography) 공정을 개선하거나, 셀 구조 및 배선 형성 물질과 절연막 형성 물질의 물성 등의 한계를 극복하여 안정된 공정 조건을 얻기 위한 연구가 다각적으로 이루어지고 있다. 이 가운데, 포토리소그래피 공정은 소자를 구성하는 여러 층들을 서로 연결하기 위한 콘택 형성 공정이나 패턴 형성 공정 시에 적용되는 필수 기술로서, 상기 포토리소그래피 공정 기술의 향상이 고집적화 반도체 소자의 성패를 가름하는 관건이 된다.

포토리소그래피 공정은 어떤 특정한 화학 물질(Photo resist)이 빛을 받으면 화학 반응을 일으켜서 성질이 변화하는 원리를 이용하되, 얻고자 하는 패턴의 마스크를 사용하여 빛을 선택적으로 포토레지스트를 주사하여 마스크의 패턴과 동일한 패턴으로 형성시키는 공정이다. 포토리소그래피 공정은 일반사진의 필름에 해당하는 포토레지스트를 도포하는 도포 공정, 마스크를 이용하여 선택적으로 빛을 주사하는 노광 공정 및 현상액을 이용하여 빛을 받은 부분의 포토레지스트를 제거하여 패턴을 형성시키는 현상 공정으로 구성된다.

현재 상용화되고 있는 포토리소그래피 공정은 KrF 및 ArF와 같은 단파장 광원을 사용하는 노광 장비를 이용하는데, 이러한 단파장 광원으로부터 얻어지는 패턴의 해상도는 0.1㎛ 내외로 한정되어 있다. 따라서, 이보다 적은 크기의 패턴으로 이루어진 고집적화된 반도체 소자를 제조하는 것은 매우 어렵다.

이러한 문제를 극복하기 위해, 건식 노광 기술이 아닌 액침(Immersion) 노광 기술이 제안되었다. 여기서, 액침 노광 기술은 웨이퍼를 물에 담그는 것이 아니라 웨이퍼와 빛을 주사하는 노광기 사이에 물을 투입하여 노광 과정을 수행하는 것을 말한다. 건식 노광 기술에서 진공상태의 굴절률이 1인데 비해 액침 노광 기술에서 물의 굴절률은 1.33이기 때문에, 빛이 물을 통과하면 파장이 짧아지게 된다. 이렇게 빛의 파장이 짧아지면 해상도를 높일 수 있을 뿐만 아니라 또렷한 형상을 얻을 수 있는 렌즈에서 상까지의 거리는 늘려주는 장점이 있다. 이러한 원리를 이용하여, 건식 노광 기술의 90 나노급에서 사용하던 플루오린아르곤(ArF)을 액침 노광 기술에 적용할 경우, 더 미세한 회로 패턴을 웨이퍼에 인쇄할 수 있다. 일례로, ArF 광원을 이용한 액침 노광 기술을 적용하여 반도체 장치 내 형성할 수 있는 콘택홀의 최소 크기는 약 50nm 정도수준이다.

반도체 소자 내 포함된 미세 패턴 중 하나인 콘택 홀(Contact Hole) 패턴의 크기를 줄이기 위해서 열(Heating)을 이용한 레지스트 플로우(Resist Flow) 공정을 실시해왔다. 하지만, 레지스트 플로우 공정은 포토레지스트 전면에 유리 전이 온도 이상의 온도로 동일한 에너지가 전달되더라도 포토레지스트 상부 및 중앙부보다 하부에서 포토레지스트 흐름이 상대적으로 더 많기 때문에 패턴의 상부가 하부에 비해 벌어지는 현상, 즉 오버 플로우(overflow)가 발생하는 문제점이 있다.

또한, 미세 패턴을 형성하기 위한 RELACS(Resist Enhancement Lithography Assisted by Chemical Shrink) 공정도 사용하고 있으나, 공정 재료의 단가가 높고, 공정 중에 사용되는 수용성 중합체가 완전히 제거되지 않고 패턴 상에 현상 잔류물로 남아 있어 후속 식각 공정에 영향을 주는 단점이 있다. 이에 따라 RELACS 공정은 최종 소자에서의 결함 발생 가능성을 증가시키므로 반도체 소자의 수율 및 신뢰성을 저하를 야기한다.

최근 미세한 콘택홀을 형성하기 위한 방법으로 메쉬 패터닝(Mesh patterning)이 제안되었다. 메쉬 패터닝은 라인-스페이스 패턴을 격자형태로 배열하여 콘택홀을 형성하기 위한 방법이다. 하지만, 메쉬 패터닝 역시 공정 마진으로 인해 미세 크기의 콘택홀을 형성하는 데 어려움이 있다. 이와 같이 콘택홀(Contact Hole) 패턴의 크기를 축소하는 기술은 아직 완성도가 높지 않은 상황이다. 또한, 노광 장비의 기술 개발도 한계점에 도달하여 기술 발전이 지연되고 있는 실정이다. 구체적으로 살펴보면, 50nm 이하의 크기를 가지는 콘택홀과 같은 미세 패턴을 형성하는 데에는 여전히 어려움을 겪고 있으며, 최근 40nm 정도의 크기를 가지는 미세 패턴을 형성하는 것이 기술적 한계로 여겨지고 있다.

전술한 종래의 문제점을 해결하기 위하여, 본 발명의 일 실시예는 반도체 장치 내 미세 패턴을 형성하기 위해 감광막 패턴의 표면을 동결(freezing)시키는 공정을 복수의 마스크를 사용한 리소그래피 공정에 적용하는 것으로, 종래에 기술적 한계라고 여겨지는 30~40nm 이하의 콘택홀과 같은 미세 패턴을 형성이 가능하여 반도체 장치의 집적도를 향상시킬 수 있는 반도체 소자의 제조 방법을 제공한다.

본 발명은 피식각층 상부에 제 1 감광막 패턴을 형성하는 단계, 상기 제 1 감광막 패턴을 동결시키는 단계, 상기 피식각층 상부의 동결된 상기 제 1 감광막 패턴 사이에 제 2 감광막 패턴을 형성하는 단계, 및 상기 제 1 감광막 패턴 및 상기 제 2 감광막 패턴을 식각마스크로 노출된 하부 피식각층을 식각하는 단계를 포함하는 반도체 장치의 제조 방법을 제공한다.

바람직하게는, 상기 제 1 감광막 패턴을 동결시키는 단계는 상기 제 1 감광막 패턴에 동결 물질을 코팅하는 단계, 및 베이킹 공정을 수행하여 상기 제 1 감광막 패턴의 표면을 상기 동결 물질로동결하는 단계를 포함한다.

바람직하게는, 상기 동결 물질은 95%이상의 물(H₂O)를 포함하며, 비닐 아크릴 레이트 공중합체 및 알킬아미노알코홀을 더 포함하는 것을 특징으로 한다.

바람직하게는, 상기 피식각층 상부의 동결된 상기 제 1 감광막 패턴 사이에 제 2 감광막 패턴을 형성하는 단계는 동결된 상기 제 1 감광막 패턴 상에 제 2 감광막을 증착하는 단계, 상기 제 1 감광막 패턴의 일부를 노출시키는 마스크를 사용하여 제 2 감광막을 광원에 노출시키는 단계, 및 광원에 노출된 상기 제 2 감광막을 현상하는 단계를 포함하고, 상기 현상 단계에서 동결된 상기 제 1 감광막은 제거되지 않는 것을 특징으로 한다.

바람직하게는, 상기 제 1 감광막 패턴을 정의하는 제 1 마스크와 상기 제 2 감광막 패턴을 정의하는 제 2 마스크는 동일한 크기의 패턴을 정의하고 있으며, 상기 제 1 마스크의 패턴과 상기 제 2 마스크의 패턴이 서로 일부 중첩되도록 하여 상기 피식각층에 상기 패턴 크기의 1/3 이하의 크기를 가지는 미세 패턴을 형성하는 것을 특징으로 한다.

바람직하게는, 상기 미세 패턴은 20nm 이하의 크기를 가지는 콘택홀을 포함하는 것을 특징으로 한다.

바람직하게는, 상기 제 1 마스크 및 상기 제 2 마스크에 정의된 패턴의 크기는 60nm 정도인 것을 특징으로 한다.

바람직하게는, 상기 반도체 장치의 제조 방법은 상기 피식각층과 상기 제 1 감광막 패턴 사이에 반사방지막을 형성하는 단계를 더 포함한다.

또한, 본 발명은 피식각층 상부에 제 1 포토리소그래피 공정을 수행하고, 상기 제 1 노광 공정에서 형성된 제 1 감광막 패턴을 동결시킨 뒤, 제 2 포토리소그래피 공정을 수행하는 단계를 포함하며, 상기 제 1 감광막 패턴을 정의하는 제 1 마스크와 상기 제 2 포토리소그래피 공정에서 사용하는 제 2 마스크는 동일한 크기의 패턴을 정의하고 있으며, 상기 제 1 마스크의 패턴과 상기 제 2 마스크의 패턴이 서로 일부 중첩되도록 하여 상기 피식각층에 상기 패턴 크기의 1/3 이하의 크기를 가지는 미세 패턴을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.

바람직하게는, 상기 제 1 감광막 패턴을 동결시키는 물질은 95%이상의 물(H₂O)를 포함하며, 비닐 아크릴 레이트 공중합체 및 알킬아미노알코홀을 더 포함하는 것을 특징으로 한다.

본 발명의 일 실시예는 동결(freezing) 공정과 리소그래피 공정으로 반도체 장치 내 20nm 이하의 크기를 가지는 미세 패턴을 형성하는 것이 가능해지면서, 미세 패턴을 형성하기 위해 절연막 스페이서 등을 사용하던 종래에 비하여 제조 비용을 크게 줄일 수 있고, 반도체 제품 개발 및 양산과정을 통해 가격 경쟁력을 확보하는 것이 용이해지는 장점이 있다.

도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하는 평면도 및 단면도이다.
도 2는 본 발명의 다른 실시예에 적용하기 위한 마스크를 설명하는 평면도이다.

본 발명의 일 실시예에 따른 반도체 장치의 제조 방법에서는 미세 패턴을 정의한 마스크를 이용하여 감광막을 패터닝한 후 노출된 피식각층을 식각하는 대신 패터닝된 감광막의 표면을 동결시킨다. 이후 감광막을 다시 증착하고, 일부 영역이 중첩되는 미세 패턴을 정의한 다른 마스크를 이용하여 감광막을 패터닝함으로써, 두 개의 서로 다른 마스크에 의해 중첩된 영역에만 피식각층을 노출시킨다. 노출된 피식각층의 크기는 30~40nm 이하로서 최소 20nm 내외가 될 수 있으며, 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법은 종래의 기술적 한계를 극복할 수 있다. 이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부한 도면을 참조하여 설명한다.

또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급된 경우에 그것은 다른 층 또는 기판상에 직접 형성될 수 있거나, 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 아울러, 명세서 전체에 걸쳐서 동일한 참조 번호가 표시된 부분은 동일한 구성요소들을 나타낸다.

도 1a 내지 도 1g는 본 발명의 일 실시 예에 따른 반도체 장치의 제조 방법을 설명하는 평면도 및 단면도이다.

도 1a를 참조하면, 피식각층(102) 상부에 반사방지막(104)을 증착한다. 반사방지막(104) 상에는 제 1 감광막(106)을 형성한다.

도 1b에 도시된 바와 같이, 제 1 감광막(106)을 제 1 마스크(152)를 사용하여 노출된 영역에 광원이 주사되도록 한다. 노광공정을 수행하면, 광원이 주사된 일부의 제 1 감광막(106)의 형질이 변경된다.

이후, 도 1c에 도시된 바와 같이 현상 공정을 수행하면, 제 1 감광막 패턴(106A)이 형성된다. 이때, 제 1 마스크(152)는 일정크기의 다수의 제 1 콘택홀(108)을 행렬 방향으로 정의하고 있다.

도 1d를 참조하면, 제 1 감광막 패턴(106A)에 동결 물질(110)을 코팅한 후, 베이킹 공정을 수행하여 제 1 감광막 패턴(106A)의 표면을 동결시킨다. 이때, 동결 물질은 95%이상의 물(H₂O)를 포함하며, 비닐 아크릴 레이트 공중합체(Vinyl-Acrylate Copolymer) 및 알킬아미노알코홀(Alkylaminoalcohol)을 더 포함하는 것이 특징이다.

도 1e를 참조하면, 제 1 감광막 패턴(106A) 상에 제 2 감광막(112)을 증착한다.

도 1f에 도시된 바와 같이, 제 2 마스크(154)를 사용하여 제 2 감광막(112)을 패터닝한다. 제 2 마스크(154)는 제 1 마스크(152)와 동일한 크기의 패턴을 정의하지만, 패턴의 위치가 달라 일부 중첩되도록 한다. 제 2 감광막(112)을 패터닝하는 과정에서 제 1 감광막 패턴(106A)이 일부 노출되지만, 표면이 동결되었기 때문에 광원이 주사되어도 성질이 변화되지 않아 제거되지 않는다.

도 1g를 참조하면, 제 1 마스크(152)와 제 2 마스크(154)에 의해 제 1 감광막 패턴(106A)와 제 2 감광막 패턴(112A)이 반사방지막(104) 상에 형성되어 있다. 제 1 감광막 패턴(106A)을 정의하는 제 1 마스크(152)와 제 2 감광막 패턴(112A)을 정의하는 제 2 마스크(154)는 동일한 크기의 패턴을 정의하고 있다. 제 1 마스크(152)에 정의된 패턴과 제 2 마스크(154)에 정의된 패턴이 서로 일부 중첩되도록 하여 피식각층(102)에 제 1 및 제 2 마스크(152, 154)에 정의된 패턴 크기의 1/3 이하의 크기를 가지는 미세 패턴을 형성한다. 일례로, 제 1 및 제 2 마스크(152, 154)에 정의된 콘택홀 패턴의 크기가 60nm라면, 일부 중첩되도록 하면 제 1 및 제 2 마스크(152, 154) 모두에 의해 노출된 영역에만 20nm 크기의 콘택홀이 형성될 수 있다.

도 3은 본 발명의 다른 실시예에 적용하기 위한 마스크를 설명하는 평면도이다.

도시된 바와 같이, 본 발명의 다른 실시예에서는 두 번의 포토리소그래피 공정에서 사용되는 제 1 마스크와 제 2 마스크의 조합에 따라 다양한 미세 패턴을 형성할 수 있다.

일례로 설명되는 3가지의 예는 반도체 장치 내 콘택홀과 유사한 형태의 미세 패턴을 형성하는 데 매우 유용하다. 먼저, 첫번째 예(i)는 다수의 원형 콘택홀을 정의한 두 개의 마스크를 일부 중첩시켜 타원 형태의 콘택홀 미세패턴을 형성하는 경우를 설명한다. 두 번째 예(ii)에는 다수의 타원 형태 콘택홀을 정의한 두 개의 마스크를 일부 중첩시켜 원형에 가까운 콘택홀 미세패턴을 형성하는 경우를 설명한다. 이러한 예들은 반도체 기억 장치 내 셀 영역에 행렬로 배열된 다수의 콘택홀을 형성하기에 용이하다. 한편, 마지막 예(iii)는 서로 다른 크기의 원형 콘택홀을 정의하는 두 개의 마스크를 이용하여 미세 콘택홀을 형성하기 위한 것으로, 소자들 사이의 간격이 넓은 주변 영역에 형성되는 콘택을 형성하는데 용이하다.

종래에는 반도체 장치 내 미세한 크기의 콘택홀을 형성하는 것이 어려운 공정이었다. 그 이유는 좌/우의 공정마진만 고려하면 되는 라인 형태의 패턴과 달리, 콘택홀의 경우 상/하/좌/우의 공정마진을 모두 고려하면 원하는 크기로 형성되기 어렵기 때문에 미세하게 콘택홀을 형성하려는 경우, 하부의 피식각층이 노출되지 않아 콘택홀이 형성되지 않는 경우가 발생한다. 하지만, 본 발명의 일 실시예에서는 공정마진을 충분히 고려한 넓은 크기의 콘택홀을 정의한 두 장의 마스크를 일부 중첩시켜 두 번의 포토리소그래피 공정을 수행함으로써 종래의 문제를 해결할 수 있다. 또한, 두 번의 포토리소그래피 공정을 효율적으로 수행하기 위해, 본 발명의 일 실시예에서는 먼저 형성된 감광막 패턴을 동결(freezing)시키는 공정을 수행하는 것이 특징이다.

아울러 본 발명의 바람직한 실시 예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (10)

1. 피식각층 상부에 제 1 감광막 패턴을 형성하는 단계;
   상기 제 1 감광막 패턴을 동결시키는 단계;
   상기 피식각층 상부의 동결된 상기 제 1 감광막 패턴 사이에 제 2 감광막 패턴을 형성하는 단계; 및
   상기 제 1 감광막 패턴 및 상기 제 2 감광막 패턴을 식각마스크로 노출된 하부 피식각층을 식각하는 단계
   를 포함하는 반도체 장치의 제조 방법.
2. 제 1 항에 있어서,
   상기 제 1 감광막 패턴을 동결시키는 단계는
   상기 제 1 감광막 패턴에 동결 물질을 코팅하는 단계; 및
   베이킹 공정을 수행하여 상기 제 1 감광막 패턴의 표면을 상기 동결 물질로동결하는 단계를 포함하는 반도체 장치의 제조 방법.
3. 제 2 항에 있어서,
   상기 동결 물질은 95%이상의 물(H₂O)를 포함하며, 비닐 아크릴 레이트 공중합체 및 알킬아미노알코홀을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
4. 제 1 항에 있어서,
   상기 피식각층 상부의 동결된 상기 제 1 감광막 패턴 사이에 제 2 감광막 패턴을 형성하는 단계는
   동결된 상기 제 1 감광막 패턴 상에 제 2 감광막을 증착하는 단계;
   상기 제 1 감광막 패턴의 일부를 노출시키는 마스크를 사용하여 제 2 감광막을 광원에 노출시키는 단계; 및
   광원에 노출된 상기 제 2 감광막을 현상하는 단계를 포함하고,
   상기 현상 단계에서 동결된 상기 제 1 감광막은 제거되지 않는 것을 특징으로 하는 반도체 장치의 제조 방법.
5. 제 1 항에 있어서,
   상기 제 1 감광막 패턴을 정의하는 제 1 마스크와 상기 제 2 감광막 패턴을 정의하는 제 2 마스크는 동일한 크기의 패턴을 정의하고 있으며, 상기 제 1 마스크의 패턴과 상기 제 2 마스크의 패턴이 서로 일부 중첩되도록 하여 상기 피식각층에 상기 패턴 크기의 1/3 이하의 크기를 가지는 미세 패턴을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
6. 제 5 항에 있어서,
   상기 미세 패턴은 20nm 이하의 크기를 가지는 콘택홀을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
7. 제 6 항에 있어서,
   상기 제 1 마스크 및 상기 제 2 마스크에 정의된 패턴의 크기는 60nm 정도인 것을 특징으로 하는 반도체 장치의 제조 방법.
8. 제 1 항에 있어서,
   상기 피식각층과 상기 제 1 감광막 패턴 사이에 반사방지막을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.
9. 피식각층 상부에 제 1 포토리소그래피 공정을 수행하고, 상기 제 1 노광 공정에서 형성된 제 1 감광막 패턴을 동결시킨 뒤, 제 2 포토리소그래피 공정을 수행하는 단계를 포함하며,
   상기 제 1 감광막 패턴을 정의하는 제 1 마스크와 상기 제 2 포토리소그래피 공정에서 사용하는 제 2 마스크는 동일한 크기의 패턴을 정의하고 있으며, 상기 제 1 마스크의 패턴과 상기 제 2 마스크의 패턴이 서로 일부 중첩되도록 하여 상기 피식각층에 상기 패턴 크기의 1/3 이하의 크기를 가지는 미세 패턴을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
10. 제 9 항에 있어서,
    상기 제 1 감광막 패턴을 동결시키는 물질은 95%이상의 물(H₂O)를 포함하며, 비닐 아크릴 레이트 공중합체 및 알킬아미노알코홀을 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.

Images