KR20110081042A - 성막 방법 및 반도체 장치 - Google Patents

성막 방법 및 반도체 장치 Download PDF

Info

Publication number
KR20110081042A
KR20110081042A KR1020100136611A KR20100136611A KR20110081042A KR 20110081042 A KR20110081042 A KR 20110081042A KR 1020100136611 A KR1020100136611 A KR 1020100136611A KR 20100136611 A KR20100136611 A KR 20100136611A KR 20110081042 A KR20110081042 A KR 20110081042A
Authority
KR
South Korea
Prior art keywords
film
substrate
plasma
potential
oxide semiconductor
Prior art date
Application number
KR1020100136611A
Other languages
English (en)
Inventor
후미히코 모치주키
켄이치 우메다
아츠시 타나카
마사유키 스즈키
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20110081042A publication Critical patent/KR20110081042A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Plasma Technology (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 스퍼터법에 의해 산화물 반도체막 상에 박막을 성막할 때에 산화물 반도체막의 플라즈마 손상을 막면 내 균일성 좋게 억제해서 성막하는 것을 과제로 한다.
본 발명은 기판(B) 상에 성막된 In과 Ga, Zn, Mg, Al, Sn, Sb, Cd 및 Ge로 이루어지는 군에서 선택되는 적어도 1종의 원소를 포함하는 산화물 반도체막(1) 상에 기판(B)와 타겟(T)을 대향시켜서, 플라즈마를 사용하는 스퍼터법에 의해 타겟(T)의 구성 원소를 포함하는 박막(2)을 형성하는 성막 방법에 있어서, 박막(2)의 성막시의 플라즈마 중의 플라즈마 전위[Vs(V)]와 기판(B)의 기판 전위[Vsub(V)]의 전위차를 0V 초과 20V 이하로 한다.

Description

성막 방법 및 반도체 장치{FILM FORMING METHOD AND SEMICONDUCTOR DEVICE}
발명은 스퍼터법에 의해 IGZO 등의 산화물 반도체막 하지 상에 박막을 성막하는 성막 방법 및 상기 방법을 이용하여 얻어진 반도체 장치에 관한 것이다.
최근, 액정 디스플레이나 유기 일렉트로루미네센스(유기 EL) 디스플레이 등의 구동 소자로서 박막 트랜지스터(TFT) 등의 반도체 장치가 널리 사용되고 있다. 박막 트랜지스터에 있어서의 반도체막으로서는 어모퍼스 실리콘이나 저온 폴리실리콘 등이 일반적으로 사용되고 있지만, 이들의 반도체막의 성막에는 고온 프로세스가 불가결해서 수지 기판 등 내열성이 낮은 플렉시블 기판 상에의 성막은 곤란하다.
그래서, 저온 성막이 가능한 반도체막으로서 IGZO 등의 산화물 반도체막이 주목받고 있다. 산화물 반도체막은 수지 기판의 내열 온도 이하의 온도에서도 성막할 수 있기 때문에 플렉시블 EL 디스플레이 등에 사용하는 박막 트랜지스터나 박막 센서 등의 반도체막으로서 기대되고 있다.
이 산화물 반도체막 상에 절연막 등의 박막을 성형할 때에 고온 처리를 사용하지 않고 박막 형성 가능한 스퍼터법(스퍼터링법)이 주로 사용된다. 스퍼터법은 고진공 중에서 플라즈마 방전에 의해 생성되는 Ar 이온 등의 플라즈마 이온을 타겟에 충돌시키고, 이에 의해 떨어져 나온 타겟의 구성 원자 또는 입자(이하, 스퍼터 입자라고 한다.)를 성막 기판의 표면에 퇴적시킴으로써 성막하는 방법이다.
스퍼터법에 의해 산화물 반도체막 상에 박막을 형성할 때에 플라즈마 이온은 타겟뿐만 아니라 기판 상에 성막된 산화물 반도체막에도 충돌하여 산화물 반도체막에 플라즈마 손상을 주는 것이 문제가 되고 있다. 비특허문헌 1의 도 2에는(도 8) IGZO막에의 Ar 플라즈마 조사 시간에 대한 IGZO막의 전기 저항에의 영향이 나타내어져 있다. 비특허문헌 1의 도 2에는 Ar 이온을 조사하는 시간이 길수록 IGZO막의 전기 저항율이 감소되고, 캐리어 밀도가 높아지게 되는 것이 나타내어져 있다.
특허문헌 1의 단락 [0022]에는 통상 산화물 반도체의 전기 전도도나 전자 캐리어 밀도는 성막시의 산소 분압에 의해 제어되고, 주로 박막 중의 산소 결손량을 제어함으로써 전자 캐리어 밀도를 제어하는 것이 기재되어 있다. 특허문헌 1에는 상기 산소 결손을 억제하기 위해서 스퍼터법에 의한 박막 성막시에 산소를 유입하는 방법이 개시되어 있다.
또한, 비특허문헌 1에는 IGZO막 상에 SiO2 보호막을 성막할 때의 산소 조건에 의해 얻어지는 박막 트랜지스터의 역치 전압을 시프트시켜, 전기 특성에 영향을 미치게 하는 것이 기재되어 있다(비특허문헌 1, 도 5).
일본 특허 공개 2008-218495호 공보
"Improvements in the device characteristics of amorphous indium gallium zinc oxide thin-film transistors by Ar plasma treatment", Sumsung SDI Co. Ltd., Applied Physics Letters 90, 262106 2007. "World's Largest(15-inch) XGA AMLCD Panel Using IGZO Oxide TFT", Sumsung Electronics Co. Ltd., SID08 DIGEST, p.625-628
그러나, 특허문헌 1의 성막 가스 중의 산소 유량에 의해 조정하는 방법에서는 산소의 플로우 불균일로부터 산화물 반도체막 표면의 위치에 따라 성막 가스 중의 산소량이 다르고, 산소 도입에 의한 효과를 균일하게 얻는 것이 어려우며, 이 때문에 막면 내에 있어서 균일한 캐리어 밀도를 갖는 신뢰성이 높은 막을 얻는 것이 어렵다. 반도체막의 신뢰성은 그것을 사용한 박막 소자의 소자 특성에 크게 영향을 주고, 예를 들면 박막 트랜지스터에서는 캐리어 밀도의 신뢰성이 낮은 반도체막을 사용하면 Vg-Id 특성에 있어서 드레인 전류가 상승하는 게이트 인가 전압 및 역치 전압이 마이너스측으로 시프트되어 박막 트랜지스터 특성상 바람직하지 못한 성질을 나타내는 것이 특허문헌 1에도 기재되어 있다.
비특허문헌 1에는 산소 조건의 제어 방법에 대해서는 일체 기재되어 있지 않기 때문에 구체적인 성막 조건이 불분명하다.
본 발명은 상기 문제를 고려하여 이루어진 것으로서, 스퍼터법에 의해 산화물 반도체막 상에 박막을 성막할 때에 하지가 되는 IGZO 등의 산화물 반도체막의 캐리어 밀도를 막면 내에 있어서 균일성 높게 유지하는 것이 가능한 성막 방법을 제공하는 것을 목적으로 하는 것이다.
또한, 본 발명은 상기 성막 방법을 이용하여 얻어진 소자 특성 및 신뢰성이 양호한 반도체 장치를 제공하는 것을 목적으로 하는 것이다.
본 발명의 성막 방법은 기판 상에 성막된 In과 Ga, Zn, Mg, Al, Sn, Sb, Cd 및 Ge로 이루어지는 군에서 선택되는 적어도 1종의 원소를 포함하는 산화물 반도체막 상에 상기 기판과 타겟을 대향시켜서 플라즈마를 사용하는 스퍼터법에 의해 상기 타겟의 구성 원소를 포함하는 박막을 형성하는 성막 방법에 있어서,
상기 박막의 성막시의 플라즈마 중의 플라즈마 전위[Vs(V)]와 상기 기판의 기판 전위[Vsub(V)]의 전위차|Vs-Vsub|가 하기 식(1)을 만족하도록 상기 전위차를 제어해서 상기 박막을 성막하는 것을 특징으로 하는 것이다. 본 발명의 성막 방법에 있어서, 하기 식(2)를 만족하도록 상기 전위차를 제어해서 상기 박막을 성막하는 것이 바람직하다.
0<|Vs-Vsub|(V)≤20 ㆍㆍㆍ (1),
0<|Vs-Vsub|(V)≤16 ㆍㆍㆍ (2)
여기에서, 플라즈마 전위란 성막 가스가 스퍼터 장치 내에 있어서 전리된 플라즈마 이온 전위의 절대치의 최대값을 의미한다. 예를 들면, 성막 가스로서 Ar 가스를 사용하는 경우에는 Ar+ 이온 전위의 최대값을 의미하는 것으로 한다.
본 명세서에 있어서, 「전위」는 랭뮤어 프로브를 이용하여 싱글 프로법 또는 트리플 프로브법에 의해 측정하는 것으로 한다. 원리적으로 측정 가능하면 다른 방법이어도 관계 없다.
또한, 성막시의 전위차|Vs-Vsub|를 20(V) 이하가 되도록 제어하는 기간은 산화물 반도체막 상에 박막을 형성하는 공정 중의 전체 기간일 필요는 없고, 박막의 막 두께가 하지의 산화물 반도체막 표면에의 스퍼터에 의한 영향을 무시할 수 있는 범위가 될 때까지 제어하면 좋다.
또한, 전위차|Vs-Vsub|는 플라즈마 전위(Vs)와 기판 전위(Vsub) 차를 상대적으로 변화시키면 좋지만, 성막 속도에 크게 영향을 주지 않고 변화시킬 수 있는 점에서 기판 전위(Vsub)에 바이어스 인가해서 변화시키는 것이 바람직하다. 성막 속도에 크게 영향을 주지 않는 범위 내이면, 플라즈마 전위(Vs)와 기판 전위(Vsub) 중 어느 하나 또는 양쪽을 변화시켜도 좋다. 플라즈마 이온이 양이온이고, 플라즈마 전위(Vs)가 0V보다 크고 50V 이하인 경우에는 상기 기판에 양전압을 바이어스 인가해서 전위차|Vs-Vsub|를 제어하는 것이 바람직하다. 또한, 본 발명의 성막 방법은 상기 산화물 반도체막이 하기 일반식(P1)로 나타내어지는 1종 또는 복수종의 산화물로 이루어지는(불가피 불순물을 포함해도 좋음) 경우에 바람직하게 적용할 수 있다.
(In2-xGax)O3ㆍ(ZnO)m ㆍㆍㆍ (P1)
(식 중 0<x<2, 또한 ｍ은 자연수)
본 발명의 성막 방법에 있어서, 상기 성막시의 기판 온도(Ts)가 300℃ 이하이고, 상기 기판과 상기 타겟의 거리(D)가 40mm 이상 150mm 이하이며, 성막 압력(P)이 0.1Pa 이상 5Pa 이하인 것이 바람직하며, 성막 압력(P)은 0.1Pa 이상 1.0Pa 이하인 것이 보다 바람직하다.
또한, 본 발명의 성막 방법에 있어서 상기 박막이 절연체막일 경우에 바람직하게 적용할 수 있다.
본 발명의 박막 소자는 기판 상에 성막된 In과 Ga, Zn, Mg, Al, Sn, Sb, Cd 및 Ge로 이루어지는 군에서 선택되는 적어도 1종의 원소를 포함하는 산화물 반도체막과 상기 본 발명의 성막 방법에 의해 성막된 박막을 구비하는 것을 특징으로 하는 것이다. 이러한 박막 소자로서는 상기 산화물 반도체막으로 이루어지는 활성층과 상기 박막으로 이루어지는 게이트 절연막을 구비한 박막 트랜지스터 등의 반도체 장치가 열거된다.
상기 본 발명의 박막 소자는 기판을 준비하고, 상기 기판 상에 In과 Ga, Zn, Mg, Al, Sn, Sb, Cd 및 Ge로 이루어지는 군에서 선택되는 적어도 1종의 원소를 포함하는 산화물 반도체막을 성막하는 공정, 상기 산화물 반도체막 상에 상기 본 발명의 성막 방법에 의해 절연막을 형성하는 공정, 및 상기 산화물 반도체막에 전압을 인가하거나 또는 상기 산화물 반도체막으로부터 전류를 인출하는 전극을 형성하는 공정을 갖는 박막 소자의 제조 방법에 의해 제조할 수 있다.
또한, 본 발명의 박막 소자의 제조 방법에 있어서 상기 전극을 상기 본 발명의 성막 방법을 이용하여 형성하는 것이 바람직하다.
<발명의 효과>
본 발명의 성막 방법은 기판 상에 성막된 IGZO 등의 산화물 반도체막 상에 플라즈마를 사용하는 스퍼터법에 의해 박막을 형성할 때에 성막시의 플라즈마 중의 플라즈마 전위 Vs(V)와 기판 전위 Vsub(V)의 전위차|Vs-Vsub|를 20(V) 이하가 되도록 제어해서 성막하고 있다. 이러한 구성에 의하면, 산화물 반도체막의 플라즈마 손상에 의한 산소 결손을 막면 내에 있어서 균일성 높게 억제할 수 있다. 따라서, 본 발명에 의하면 하지가 되는 IGZO 등의 산화물 반도체막의 캐리어 밀도를 막면 내에 있어서 균일성 높게 유지할 수 있다.
또한, 플라즈마 전위(Vs)가 양이고, 기판에 양전압을 바이어스 인가해서 전위차를 제어하는 구성에서는 성막 레이트를 크게 저하시키지 않고 전위차|Vs-Vsub|를 제어할 수 있다.
도 1a는 본 발명의 성막 방법에 바람직한 RF 스퍼터 성막 장치의 개략적인 단면도이다.
도 1b는 스퍼터 성막 중의 모양을 모식적으로 나타낸 도면이다.
도 2는 RF 스퍼터 장치 내의 Ar+ 플라즈마 공간 중에 있어서의 기판-타겟 간의 전위의 분포의 모양을 나타내는 모식도이다.
도 3a는 본 발명에 의한 일 실시형태의 반도체 장치(박막 소자)의 제조 공정을 나타내는 단면도(그것의 1)이다.
도 3b는 본 발명에 의한 일 실시형태의 반도체 장치의 제조 공정을 나타내는 단면도(그것의 2)이다.
도 3c는 본 발명에 의한 일 실시형태의 반도체 장치의 제조 공정을 나타내는 단면도(그것의 3)이다.
도 3d는 본 발명에 의한 일 실시형태의 반도체 장치의 제조 공정을 나타내는 단면도(그것의 4)이다.
도 4a는 실시예 1의 박막 소자 샘플의 상면도이다.
도 4b는 도 4a의 A-A' 단면도이다.
도 5는 전위차|Vs-Vsub|와 산화물 반도체막의 캐리어 밀도의 관계를 나타낸 도면이다.
도 6은 타겟 투입 전력과 기판 전위의 관계를 나타낸 도면이다.
도 7은 압력과 기판 전위의 관계를 나타낸 도면이다.
도 8은 비특허문헌 1의 도 2이다.
「박막의 성막 방법」
도면을 참조해서 본 발명에 의한 일 실시형태의 성막 방법에 관하여 설명한다. 본 발명의 성막 방법은 기판 상에 성막된 InGaZnO4(IGZO) 등의 산화물 반도체막 상에 플라즈마를 사용하는 스퍼터법에 의해 박막을 성막하는 것이다.
플라즈마를 사용하는 스퍼터법으로서는 특별하게 제한되지 않지만, 2극 스퍼터링법, 3극 스퍼터링법, 직류 스퍼터링법, 고주파 스퍼터링법(RF 스퍼터법), ECR 스퍼터링법, 마그네트론 스퍼터링법, 대향 타겟 스퍼터링법 및 펄스 스퍼터법 등이 열거된다.
본 실시형태에서는 RF 스퍼터법을 예로 설명한다. 도 1a는 장치의 전체 구성을 나타낸 단면도이고, 도 1b는 성막 중의 모양을 모식적으로 나타낸 도면이다. 시인하기 쉽게 하기 위해서 각 부의 축척은 적당하게 변경되어 있다. 본 실시형태에서는 고주파 스퍼터링 장치(RF 스퍼터링 장치)를 예로서 설명한다.
도 1a에 나타낸 성막 장치(100)는 내부에 기판(B)이 장착 가능하고, 장착된 기판(B)을 소정 온도로 가열하는 것이 가능한 기판 홀더(11)와 타겟(T)이 장착 가능한 타겟 홀더(12)를 구비된 진공 용기(10)로 개략적으로 구성되어 있다. 본 실시형태의 장치에서는 진공 용기(10) 내부가 성막실로 되어 있다. 진공 용기(10) 내에 있어서, 기판 홀더(11)와 타겟 홀더(12)는 서로 대향하도록 이간 배치되어 있다. 진공 용기(10)는 스테인레스 등의 도전체로 이루어져 접지되어 있다.
기판(B)은 특별하게 제한되지 않고, Si 기판, 산화물 기판, 유리 기판 및 각종 플렉시블 기판 등 용도에 따라 적당하게 선택할 수 있다. 기판(B)은 이러한 기판에 전극 등의 막이 형성된 것이어도 좋다. 타겟(T)의 조성은 성막하는 막의 조성에 따라 선정된다.
성막 장치(100)에 있어서는 플라즈마 전극(본 실시형태에서는 타겟 홀더(12)가 플라즈마 전극으로서 기능한다.)의 방전에 의해 진공 용기(10) 내에 도입된 가스(G)가 플라즈마화되어, Ar 이온 등의 플러스 이온이 생성된다. 생성된 플러스 이온은 타겟(T)을 스퍼터한다. 플러스 이온에 스퍼터된 타겟(T)의 구성 원소는 타겟으로부터 방출되어 중성 또는 이온화된 상태로 기판(B)에 성막된다. 도면 중 부호 P가 플라즈마 공간을 모식적으로 나타내고 있다.
성막 장치(100)에는 진공 용기(10) 내에 플라즈마화시키는 가스(G)를 도입하는 가스 도입 수단이 설치되어 있다. 가스 도입 수단은 플라즈마화시키는 가스(G)의 공급원(도시 생략)과 공급원으로부터 공급된 가스(G)를 진공 용기(10) 내에 도입하는 가스 도입관(18)으로 구성되어 있다.
성막 장치(100)에는 진공 펌프 등의 배기 수단(도시 생략)에 접속되어 진공 용기(10) 내의 가스의 배기(V)를 행하는 가스 배출관(19)이 구비되어 있다. 진공 용기(10)에 대한 이들 가스 도입관(18)과 가스 배출관(19)의 접속 개소는 적당하게 설계할 수 있고, 이들 가스 도입관(18)과 가스 배출관(19)은 진공 용기(10) 내의 가스 농도가 되도록 균일해지도록 설치되어 있는 것이 바람직하다. 가스(G)로서는 특별하게 제한 없고, Ar 또는 Ar/O2 혼합 가스 등이 사용된다.
도 1b에 모식적으로 나타내어진 바와 같이 플라즈마 전극(12)의 방전에 의해 진공 용기(10) 내에 도입된 성막 가스(G)가 플라즈마화되어 Ar 이온 등의 플러스 이온(Ip)이 생성된다. 생성된 플러스 이온(Ip)은 타겟(T)을 스퍼터한다. 플러스 이온(Ip)에 스퍼터된 타겟(T)의 구성 원자 또는 입자(스퍼터 입자)(Tp)는 타겟으로부터 방출되어 중성 또는 이온화된 상태에서 성막 기판(B)(또는 성막 기판(B) 상에 이미 성막되어 있는 박막 표면)에 증착된다. 도면 중 부호 P가 플라즈마 공간을 나타내고 있다.
플라즈마 공간(P)의 전위는 성막시의 플라즈마 중의 플라즈마 전위 Vs(V)가 된다. 성막 기판(B)의 전위는 기판 전위 Vsub(V)가 된다. 이 플라즈마 공간(P)의 전위와 성막 기판(B)의 전위의 전위차|Vs-Vsub|의 가속 전압에 의해 타겟(T)과 성막 기판(B)의 사이에 있는 스퍼터 입자(Tp)는 운동 에너지를 얻어서 성막 기판(B) 상에 성막된 산화물 반도체막(1) 상에 박막으로서 퇴적된다. 또한, 산화물 반도체막(1)과 성막 기판(B)은 거의 동일한 전위라고 생각된다.
기판 홀더(11)는 기판(B)이 적재되는 판상의 홀더 본체(11A)와 홀더 본체(1A)에 부착되어 기판(B)의 단부를 고정하는 고정 부재(11B)로 개략적으로 구성되어 있다. 기판 홀더(11)는 진공 용기(10)의 내저면에 부착된 유지 부재(15)에 의해 유지되어 있다.
홀더 본체(11A), 고정 부재(11B) 및 유지 부재(15)는 모두 스테인레스 등의 도전체로 이루어지고, 유지 부재(15)와 진공 용기(10)는 절연재를 통해 서로 절연되어 있다(절연재에 관해서는 도시 생략). 기판 홀더(11)는 진공 용기(10)의 외부에 배치된 직류 전류 인가 유닛(전위 조정 수단)(17)에 전기적으로 접속되어 있고, 기판 홀더(11)에 전위가 인가 가능함과 아울러 그 전위가 조정 가능하게 구성되어 있다. 직류 전류 인가 유닛(17)은 직류 전원(17A)과 정합 회로(17B)로 개략적으로 구성되어 있다. 정합 회로(17B)는 필요에 따라서 설치되는 것이고, 직류 전원(17A)과 기판 홀더(11)의 사이에 정합 회로(17B)를 개재시킴으로써 기판 홀더(11)의 전위 조정이 용이해져 바람직하다.
본 실시형태에서는 홀더 본체(11A), 고정 부재(11B) 및 유지 부재(15)가 동전위로 되어 있다. 기판 홀더(11)에 직류 바이어스 전류를 인가하는 본 실시형태에서는 기판 자체가 도전체이거나 또는 기판은 절연체이어도 기판 표면에 전극 등의 도전체막이 형성되어 있는 것이 바람직하다. 이러한 구성에서는 기판(B)과 기판 홀더(11)를 효과적으로 동전위로 할 수 있어 바람직하다. 압전체막 등의 성막에서는 통상 하지에 하부 전극이 형성되어 있으므로, 기판 전위와 기판 홀더(11)를 동전위로 할 수 있다.
본 실시형태에서는 기판 홀더(11)의 홀더 본체(11A)의 사이즈가 기판(B)의 외주로부터 기판(B)의 측방에 10mm 이상 크게 설계되어 있는 것이 바람직하다.
타겟 홀더(12)는 타겟(T)이 적재되는 판상의 홀더 본체로 이루어지고, 진공 용기(10)에 부착된 유지 부재(16)에 의해 유지되어 있다. 유지 부재(16)와 진공 용기(10)는 절연재를 통해 서로 절연되어 있다. 유지 부재(16)는 진공 용기(10)의 외부에 배치된 고주파 전원(RF 전원)(13)에 접속되어 있고, 타겟 홀더(12)가 플라즈마를 발생시키기 위한 플라즈마 전극(캐소드 전극)으로 되어 있다. 고주파 전원(13)의 타겟 홀더 접속측과 반대측은 접지되어 있다.
본 실시형태에서는 진공 용기(10) 내에 플라즈마를 발생시키는 플라즈마 발생 수단(14)으로서 고주파 전원(13) 및 플라즈마 전극(캐소드 전극)으로서 기능하는 타겟 홀더(12)가 구비되어 있다.
배경 기술에 있어서 설명한 바와 같이, 플라즈마를 사용하는 스퍼터법에 의해 IGZO 등의 산화물 반도체막(1) 상에 박막(2)을 성막할 때에 플라즈마 손상에 의해 산화물 반도체막(1)의 캐리어 밀도가 높아지게 되고, 전기 특성을 저하시키는 것, 그리고 통상 캐리어 밀도는 막 중의 산소 결손량에 의해 제어되는 것을 설명했다.
특허문헌 1 및 비특허문헌 1, 2에서 스퍼터법에 있어서의 플라즈마 손상에 의한 캐리어 밀도의 증대는 산화물 반도체막(1)에의 플라즈마 이온의 충돌에 의해 산화물 반도체막 중 하나의 산소가 스퍼터되어서 막 중에서 빠지는 산소 결손에 의한 것으로 생각된다.
막 중의 산소량에 의해 캐리어 밀도가 변화되는 것은 본 발명자도 확인했다. 본 발명자는 IGZO막의 스퍼터 성막시의 성막 가스 중의 산소량을 변화시켜서 막 중의 산소량과 캐리어 밀도의 관계를 조사했다. 그 결과, 산소량이 많아질수록 캐리어 밀도가 낮아지는 것, 그리고 성막 가스 중의 산소의 체적 분율을 약 0.8%로 함으로써 박막 트랜지스터의 반도체막으로서 사용할 경우에 0V 부근에서 상승하는 양호한 특성을 갖는 캐리어 밀도(1×1014~1×1015(개/㎤))가 얻어지는 것을 확인했다.
산소 결손을 보충하는 방법으로서는 특허문헌 1에서는 산소를 진공 용기 중에 유입시켜서 적극적으로 산소 원소를 막 중에 주입하는 방법이 개시되어 있지만, 이미 설명한 바와 같이 플로우 불균일에 의해 산소 결손 억제 효과가 막면 내에서 균일하게 얻어지지 않는 점에서 막질이 불균일해지고, 산화물 반도체막으로서의 신뢰성이 낮은 것이 되어 버린다. 또한, 산소를 진공 용기 중에 유입시키면 성막 속도에 크게 영향을 미쳐 양호한 생산성을 유지하는 것이 어렵다.
본 발명자는 하지가 되는 산화물 반도체막의 캐리어 밀도의 면내 균일성을 유지해서 산소 결손을 보충하는 방법에 대해서 예의 검토를 행했다.
상기한 바와 같이, 산화물 반도체막(1)에의 산소 결손(플라즈마 손상)은 산화물 반도체막(1)이 스퍼터됨으로써 생기는 현상이다. 플라즈마 이온은 자기 자신의 전위와 스퍼터되는 타겟 또는 기판과의 전위차에 의해 에너지를 얻어서 타겟 또는 기판을 스퍼터한다.
도 2는 RF 스퍼터 장치 내의 Ar+ 플라즈마 공간 중에 있어서 기판을 접지했을 경우의 기판-타겟 간의 전위의 분포 모양을 나타내는 모식도이다. 도 2에 나타낸 바와 같이, Ar 가스는 플라즈마에 의해 Ar+와 전자로 전리되어 있고, 타겟측은 Ar+와 전자의 RF의 반응 속도의 차이에 의한 자기 바이어스에 의해 음전위(-100~-150V 정도)로 되어 있다. 플라즈마 전위는 기판-타겟 간의 플라즈마 공간에 있어서 Ar+의 전위(최대 전위)로 되고, 접지되어 있는 기판에서는 0V로 되어 있다.
Ar+ 플라즈마 이온은 양이온이기 때문에 음전위의 타겟측에 가속해서 타겟에 충돌하지만, 타겟의 구성 원소의 스퍼터 역치 이상의 에너지를 갖고 있을 경우에 그 원소는 떨어져 나와(스퍼터되어) 대향 배치되어 있는 기판측에 성막된다. 플라즈마의 에너지는 플라즈마 이온과 스퍼터되는 측의 전위차가 클수록 커진다.
한편, 도면에 나타낸 바와 같이 기판 전위(Vsub)와 플라즈마 전위(Vs)에도 전위차가 있기 때문에 그 전위차에 따른 에너지로 기판측의 표면은 스퍼터되고, 이것이 플라즈마 손상의 요인이 되는 것으로 생각된다. 따라서, 산화물 반도체막의 플라즈마 손상을 억제하기 위해서는 산화물 반도체막의 전위, 즉 기판 전위(Vsub)와 플라즈마 전위(Vs)의 전위차|Vs-Vsub|(V)를 작게 함으로써 산화물 반도체막 표면에 충돌하는 플라즈마 에너지가 작아져 산소의 스퍼터를 억제할 수 있는 것으로 생각된다. 이러한 방법에서는 막면 내에 있어서 균일성이 높고, 산화물 반도체막의 플라즈마 손상에 의한 산소 결손을 억제할 수 있다. 또한, |Vs-Vsub|(V)는 그대로 전자 온도(eV)로 변환할 수 있다. 전자 온도 1eV=11600K(K는 절대 온도)에 상당한다.
본 발명자는 산화물 반도체막의 플라즈마 손상에 의한 산소 결손을 막면에 있어서 균일성 높게 억제할 수 있는 전위차|Vs-Vsub|에 대해서 바람직한 범위를 찾아냈다.
즉, 본 발명의 성막 방법은 기판(B) 상에 성막된 In과 Ga, Zn, Mg, Al, Sn, Sb, Cd 및 Ge로 이루어지는 군에서 선택되는 적어도 1종의 원소를 포함하는 산화물 반도체막(1) 상에 기판(B)과 타겟(T)을 대향시켜서 플라즈마를 사용하는 스퍼터법에 의해 타겟(T)의 구성 원소를 포함하는 박막(2)을 형성하는 성막 방법으로서, 성막시의 플라즈마 중의 플라즈마 전위(Vs(V))와 기판(B)의 기판 전위(Vsub(V))의 전위차|Vs-Vsub|가 하기 식(1)을 만족하도록 이 전위차를 제어해서 박막(2)을 성막하는 것을 특징으로 하는 것이다.
0<|Vs-Vsub|(V)≤20 ㆍㆍㆍ (1)
후기 실시예의 도 5에 본 발명자가 발견한 |Vs-Vsub|와 산화물 반도체막의 캐리어 밀도의 관계를 나타내고 있다. 일반적으로, 반도체막의 캐리어 밀도는 캐리어 밀도가 약 1×1014~1×1015(개/㎤)이 바람직하다고 되어 있다. 도 5에는 스퍼터법에 의해 산화물 반도체막(1) 상에 성막할 때, 전위차|Vs-Vsub|가 상기 식(1)을 만족하는 범위 내이면, 산화물 반도체막(1)의 캐리어 밀도를 반도체 장치 등에 사용하는 반도체막으로서 바람직한 범위로 유지하고, 산화막 반도체막 상에 박막(2)을 성막할 수 있는 것이 나타내어져 있다.
또한, 하기 식(2)를 만족할 경우에는 박막(2) 형성 후의 산화물 반도체막(1)의 캐리어 밀도는 박막(2) 형성 전의 10배 이내로 억제할 수 있고, 산화물 반도체막(1)의 캐리어 밀도의 변화를 보다 양호하게 억제할 수 있어 바람직하다. |Vs-Vsub|의 값은 요구되는 반도체막의 캐리어 밀도에 의해 설정하면 좋다. 즉, |Vs-Vsub|는 요구되는 반도체막의 캐리어 밀도가 얻어지는 역치 이하로 설정하면 좋다.
0<|Vs-Vsub|(V)≤16 ㆍㆍㆍ (2)
본 실시형태의 산화물 반도체막(1) 상에 박막(2)을 성막하는 방법에 의하면, 산화물 반도체막(1) 상에 박막(2)을 성막할 때에 전위차|Vs-Vsub|를 적합화함으로써 플라즈마 손상을 억제하기 때문에 특허문헌 1에 나타내어지는 성막 가스 중에 산소를 혼합하는 방법에 비하여 산화물 반도체막(1)으로 얻어지는 산소 결핍 억제 효과의 막 면내 균일성이 높고, 그 결과 산화물 반도체의 캐리어 밀도를 균일 또한 양호하게 유지하여 박막(2)을 성막할 수 있다.
전위차|Vs-Vsub|는 플라즈마 전위(Vs)와 기판 전위(Vsub)의 차를 상대적으로 변화시키면 좋고, 예를 들면 플라즈마 전위(Vs)와 기판 전위(Vsub) 중 어느 한 쪽을 변화시켜도 좋고, 양쪽을 변화시켜도 좋다.
본 실시형태의 성막 장치(100)에서는 기판 홀더(11)에 직류 전류 인가 유닛(전위 조정 수단)(17)이 전기적으로 접속되어 있어 기판 홀더(11)에 전위가 인가되는 것이 가능함과 동시에 그 전위가 조정 가능하게 구성되어 있다. 이러한 구성에서는 기판(B)에 전압을 인가해서 기판 전위(Vsub)를 제어함으로써 전위차|Vs-Vsub|를 제어하는 것이 바람직하다. 플라즈마 전위(Vs)가 양전위인 경우에는 Vsub로서 기판(B)에 양전압을 바이어스 인가해서 전위차|Vs-Vsub|를 제어한다.
기판(B)에 바이어스 인가함으로써 전위차|Vs-Vsub|를 제어하는 구성에서는 성막 속도나 막질 등에 영향을 미치는 플라즈마 전위를 변화시키지 않음과 아울러 성막 가스에 산소 등의 반응 속도를 저하시키는 가스를 혼합하지 않기 때문에 성막 속도의 저하를 억제하고, 생산 효율적으로 성막을 실시할 수 있다.
또한, 앞서 설명한 바와 같이 상기 식(1)을 만족하도록 |Vs-Vsub|를 제어하는 기간은 산화물 반도체막 상에 박막을 형성하는 공정 중의 전체 기간이어도 좋고, 박막의 막 두께가 하지의 산화물 반도체막 표면에의 스퍼터에 의한 영향을 무시할 수 있는 범위가 될 때까지의 일부의 기간으로 해도 좋다. 예를 들면, 산화물 반도체막(1) 상에 박막(2)을 성막하는 기간 중 막(2)이 소정의 두께, 예를 들면 수nm 정도가 될 때까지 전위차|Vs-Vsub|를 20(V) 이하로 제어하고, 그 후 전위차|Vs-Vsub|를 20(V) 이상의 값(종래의 성막 조건에 의한 전위차)으로 되돌려서 박막(2)의 성막을 행해도 좋다.
또한, 식(1)을 만족하는 범위 내로 제어하는 기간 동안에 있어서 전위차|Vs-Vsub|는 일정값으로 유지해도 좋고, 전위차|Vs-Vsub|를 복수의 값으로 연속적으로 또는 단속적으로 변화시켜도 좋다. 또한, 전위차|Vs-Vsub|를 성막 도중에 변경함으로써 박막(2)의 종류에 따라서는 막 특성에 영향을 미칠 가능성이 있다. 따라서, 전위차|Vs-Vsub|를 도중 변경하는 구성은 막 특성에의 영향을 무시할 수 있는 범위에서 행하는 것이 바람직하다.
전위차|Vs-Vsub|의 제어는 상기 기판 전위를 바이어스 인가에 의해 변화시키는 방법에 한하지 않고 전위차|Vs-Vsub|의 제어를 행할 수 있는 방법이면 각종 방법을 적용할 수 있다.
예를 들면, 후기 실시예 2에 나타낸 바와 같이 타겟 투입 전력, 성막 압력에 의해 제어하는 것도 가능하다. 그러나, 후기 실시예 2의 도 6, 도 7에 나타낸 바와 같이 성막 압력 및 타겟 투입 전력을 변화시킴으로써 플라즈마 전위(Vs)를 변화시키는 것은 가능하지만, 도면에 나타낸 바와 같이 변화율이 작고, 예를 들면 Ar 이온을 사용할 경우에는 타겟 투입 전력에 의해 |Vs-Vsub|를 20V 이하로 하는 것은 어렵고, 또한 성막 압력에 의해 |Vs-Vsub|을 20V 이하로 하기 위해서는 10Pa 이상의 압력이 필요해지고, 성막 속도가 매우 늦어지기 때문에 생산성의 점에서 바람직하지 못하다.
일반적으로, 스퍼터법에 있어서는 타겟 투입 전력은 4W 이상, 성막 압력은 0.1Pa 이상 5Pa 이하, 보다 바람직하게는 1Pa 이하로 성막을 실시하지 않으면 생산성상 현실적인 것은 아니다. 성막 압력은 원소의 종류에 따라 그 값은 다르지만, 지나치게 크면 타겟(T)으로부터 떨어져 나온 입자가 산란 등의 영향에 의해 기판(B)에 도달하는 비율이 적어져 성막이 어렵게 된다. 또한, 지나치게 작아도 안정된 플라즈마 공간을 얻을 수 없다.
따라서, 성막 압력 및 타겟 투입 전력에 의한 제어는 생산성을 양호하게 유지할 수 있는 플라즈마 이온종을 사용하고 있는 구성, 기판의 바이어스 인가와 조합한 구성 또는 박막의 막 두께가 하지의 산화물 반도체막(1) 표면에의 스퍼터에 의한 영향을 무시할 수 있는 범위가 될 때까지의 최단 기간의 제어로 하는 구성이 바람직하다고 생각된다).
박막(2)의 |Vs-Vsub| 이외의 성막 조건으로서는 성막 장치 내의 플라즈마가 안정되게 발생 가능하면 특별하게 제한되지 않지만, 양호한 생산성으로 성막을 실시할 수 있는 조건인 것이 바람직하다. 상기 산화물 반도체막(1)이 플렉시블 디바이스로서 바람직한 점에서 사용하는 기판의 내열 온도 이하의 온도에서 바람직하게 성막 가능한 조건으로 하는 것이 바람직하다. 일반적으로, 수지 기판의 내열 온도는 폴리이미드 등의 내열성이 높은 것으로 300℃ 정도인 점에서 성막 온도(Ts)sm는 300℃ 이하인 것이 바람직하다.
기판-타겐 간 거리(D)는 길수록 성막 속도가 느려지지만, 성막되는 막의 균일성 등은 양호해진다. 또한, 지나치게 짧으면 플라즈마의 안정성을 손상하는 점에서 기판-타겟 간 거리(D)는 40mm 이상 150mm 이하인 것이 바람직하다.
이하에, 상기 본 발명의 성막 방법을 적용하는 것에 바람직한 재료 구성에 관하여 설명한다.
본 실시형태에 있어서, 기판(B)은 특별하게 제한되지 않고, Si 기판, 유리 기판, 각종 플렉시블 기판 등 용도에 따라 선택하면 좋다. 본 발명에서는 수지 기판의 내열 온도 이하의 온도에서 성막이 가능한 산화물 반도체막을 구비한 구성으로 하고 있다. 따라서, 성막 기판(B)은 수지 기판 등의 플렉시블 기판을 사용할 수 있다.
플렉시블 기판으로서는 폴리비닐알콜계 수지, 폴리카보네이트 유도체(TEIJIN LIMITED.: WRF), 셀룰로오스 유도체(셀룰로오스트리아세테이트, 셀룰로오스디아세테이트), 폴리올레핀계 수지(ZEON CORPORATION: ZEONOR, ZEONEX), 폴리설폰계 수지(폴리에테르설폰, 폴리설폰), 노르보넨계 수지(JSR Corporation: ARTON), 폴리에스테르계 수지(PET, PEN, 가교 푸말산 디에스테르), 폴리이미드계 수지, 폴리아미드계 수지, 폴리아미드이미드계 수지, 폴리아릴레이트계 수지, 아크릴계 수지, 에폭시계 수지, 에피술피드계 수지, 불소계 수지, 실리콘계 수지 필름, 폴리벤즈아졸계 수지, 시아네이트계 수지, 방향족 에테르계 수지(폴리에테르케톤), 말레이미드-올레핀계 수지 등의 수지 기판, 액정 폴리머 기판,
또한, 이들 수지 기판 중에 산화규소 입자, 금속 나노 입자, 무기 산화물 나노 입자, 무기 질화물 나노 입자, 금속계ㆍ무기계의 나노 파이버 또는 마이크로 파이버, 카본 섬유, 카본 나노튜브, 유리 펠렛, 유리 파이버, 유리 비즈, 점토 광물, 운모 파생 결정 구조를 포함한 복합 수지 기판,
얇은 유리와 상기 단독 유기 재료 사이에 적어도 1회의 접합 계면을 갖는 적층 플라스틱 재료, 무기층(ex. SiO2, Al2O3, SiOxNy)과 유기층(상기)을 교대로 적층함으로써 적어도 1회 이상의 접합 계면을 갖는 배리어 성능을 갖는 복합 재료,
스테인레스 기판 또는 스테인레스와 이종 금속을 적층한 금속 다층 기판, 알루미늄 기판, 또는 표면에 산화 처리(예를 들면, 양극 산화 처리)를 실시함으로써 표면의 절연성을 향상시킨 산화 피막 부착 알루미늄 기판 등을 열거할 수 있다.
산화물 반도체막(1)으로서는 In과 Ga, Zn, Mg, Al, Sn, Sb, Cd 및 Ge로 이루어지는 군에서 선택되는 적어도 1종의 원소를 포함하는 산화물 반도체로 이루어지는(불가피 불순물을 포함해도 좋다) 것이면 특별하게 제한되지 않지만, 하기 일반식(P1)로 나타내어지는 InGaZnO4(IGZO) 등의 호모로거스 화합물이 일례로서 열거된다.
(In2-xGax)O3ㆍ(ZnO)m ㆍㆍㆍ (P1)
(식 중 0 <x <2, 또한 ｍ>0)
산화물 반도체막(1)의 성막 방법은 특별하게 제한되지 않고, 기상법, 액상법 등 사용하는 기판이나 산화물 반도체의 종류에 따라 바람직한 성막 방법을 이용하여도 좋다.
산화물 반도체막(1) 상에 성막하는 박막(2)으로서는 특별하게 제한되지 않고, 도전체막, 반도체막, 절연체막 및 유전체막 등의 임의의 조성의 막의 성막에 적용할 수 있다. 박막 트랜지스터의 반도체층으로서 산화물 반도체막(1)을 사용하는 경우에는 보호막이나 게이트 절연막, 층간 절연막 등의 절연막, 및 소스/드레인 전극 등이 열거된다.
박막 트랜지스터의 이들 절연막으로서는 Ga2O3, SiO2, Al2O3, SiON, SiN, HfO2, Y2O3, Ta2O5, MgO 등의 산화물로 이루어지는(불가피 불순물을 포함해도 좋다.) 절연막이 열거된다.
또한, 소스/드레인 전극으로서는 Pt, Au, Pd, Cr, Ni, Mo, Ag, W, Cu, Ti, In, Sn 등의 금속 또는 이들 합금, 주석 산화물, 산화인듐, 인듐 주석 산화물(ITO) 등이 열거된다.
In과 Ga, Zn, Mg, Al, Sn, Sb, Cd 및 Ge로 이루어지는 군에서 선택되는 적어도 1종의 원소를 포함하는 산화물 반도체에 있어서는 구성 원소의 스퍼터되기 쉬움(스퍼터율)은 산소가 각별히 높다(스퍼터 역치가 각별히 낮은 것과 동의). 따라서, 상기 산화물 반도체막에 있어서는 그 위에 성막하는 막의 스퍼터 성막시에 막 표면으로부터 빠져서 결손을 보이는 원소는 산소의 비율이 각별히 크고, 산소 결손은 캐리어 밀도에 크게 영향을 미치게 하는 요인이 된다. 상기 Ga, Zn, Mg, Al, Sn, Sb, Cd 및 Ge의 스퍼터율은 Zn이 크지만, 이번 산화물 반도체막 상에 성막하는 각종 막(보호막, 절연막, 전극 등)의 성막 조건 하에서는 이들의 원소에 대해서는 거의 동일하다고 생각해도 좋고, 산소 결손에 의한 영향을 고려하면 좋다. 여기에서, 「스퍼터율」이란 입사 이온의 수와 그것에 의해서 스퍼터된 원자수의 비로 정의되는 것이고, 그 단위는 (원자/이온)이다. 예를 들면, 「진공 핸드북」(ULVAC, Inc. 편, Ohmsha, Ltd. 발행)의 표 8. 1. 7에는 Ar 이온 300eV의 조건에 있어서의 스퍼터율이 기재되어 있다.
본 발명의 성막 방법은 기판(B) 상에 성막된 IGZO 등의 산화물 반도체막(1) 상에 플라즈마를 사용하는 스퍼터법에 의해 박막(2)을 형성할 때에 성막시의 플라즈마 중의 플라즈마 전위[Vs(V)]와 기판 전위[Vsub(V)]의 전위차|Vs-Vsub|를 20(V) 이하가 되도록 제어해서 성막하고 있다. 이러한 구성에 의하면, 산화물 반도체막(1)의 플라즈마 손상에 의한 산소 결손을 막면 내에 있어서 균일성 높게 억제할 수 있다. 따라서, 본 발명에 의하면 하지가 되는 IGZO 등의 산화물 반도체막(1)의 캐리어 밀도를 막면 내에 있어서 균일성 높게 유지해서 박막(2)을 성막할 수 있다.
또한, 플라즈마 전위(Vs)가 양이고, 기판(B)에 양전압을 바이어스 인가해서 전위차|Vs-Vsub|를 제어하는 구성에서는 성막 속도를 크게 저하시키지 않고 전위차를 제어할 수 있어 바람직하다.
「반도체 장치(박막 소자)」
도 3a~도 3d를 참조해서 상기 실시형태의 산화물 반도체막(1) 및 박막(2)을 사용한 반도체 장치(박막 소자)(3) 및 그 제조 방법에 관하여 설명한다. 본 실시형태에서는 바텀 게이트형을 예로서 설명한다. 도 3a~도 3d는 박막 트랜지스터(TFT)의 제조 공정도(기판의 두께 방향의 단면도)이다. 시인하기 쉽게 하기 위해서, 구성 요소의 축척은 실제의 것과는 적당하게 다르게 되어 있다.
본 실시형태의 반도체 장치(박막 트랜지스터: TFT)(3)는 기판(B) 상에 상기 실시형태의 산화물 반도체막(1)을 사용해서 얻어진 활성층(32), 상기 실시형태의 성막 방법에 의해 성막된 보호막(절연막)(2) 및 전극을 구비한 것이다.
우선, 도 3a에 나타낸 바와 같이 기판(B)을 준비하여 n+Si 등으로 이루어지는 게이트 전극(30) 및 게이트 절연막(31)을 형성한다. 게이트 절연막(31)으로서는 상술의 절연체 재료 등이 열거된다. 기판(B)은 상기 실시형태에서 설명한 것과 동일한 기판을 사용할 수 있다.
이어서, 도 3b에 나타낸 바와 같이 In과 Ga, Zn, Mg, Al, Sn, Sb, Cd 및 Ge로 이루어지는 군에서 선택되는 적어도 1종의 원소를 포함하는 산화물 반도체막(1)(활성층(32))을 형성한다. 성막 방법에 대해서는 상기 성막 방법의 실시형태에 있어서 기재한 바와 같다.
또한, 도 3c에 나타낸 바와 같이 활성층(32) 상에 소스 전극(33) 및 드레인 전극(34)을 형성한다. 소스 전극(33) 및 드레인 전극(34)은 스퍼터법, 증착법 등의 기상성막과 포토리소그래픽법에 의한 패터닝을 조합시킨 제조 방법이나 잉크젯법 등에 의해 형성할 수 있다.
최후에, 도 3d에 나타낸 바와 같이 활성층(32), 소스 전극(33) 및 드레인 전극(34) 상에 상기 실시형태의 성막 방법에 의해 보호막(절연막)(2)을 형성한다.
이상의 공정에 의해 본 실시형태의 반도체 장치(TFT)(3)가 제조된다.
본 실시형태의 반도체 장치(TFT)(3)는 산화물 반도체막(1)을 사용해서 얻어진 활성층(32) 상에 상기 본 발명의 성막 방법에 의해 성막된 보호막(2)을 구비한 것이므로, 상기 본 발명의 성막 방법과 동일한 효과를 나타낸다. 본 실시형태의 반도체 장치(3)는 신뢰성이 높은 캐리어 밀도의 안정된 산화물 반도체막(1)을 구비하고 있으므로, 온-오프 특성이 양호하고, 또한 안정성이 높은 것이 된다.
또한, 본 실시형태에 있어서 반도체 장치의 제조 방법에서는 전체 공정의 성막을 300℃ 이하의 성막 온도에서 실시할 수 있기 때문에 내열성이 낮은 플렉시블 기판 등 상에도 양호한 반도체 특성을 나타내는 반도체 장치(3)를 얻을 수 있다. 따라서, 본 발명의 반도체 장치의 제조 방법에 의하면 플렉시블 대형 화면 유기 EL 디스플레이 등의 다양한 전기 제품에 바람직하게 사용할 수 있는 고품질 반도체 장치를 제공하는 것이 가능하다.
본 실시형태와 같은 바텀 게이트형의 경우, 소스 전극(33) 및 드레인 전극(34)을 생산성이 높은 스퍼터법에 의해 성막하는 경우에는 상기 본 발명의 스퍼터법에 의한 성막법에 의해 성막하는 구성으로 하는 것이 바람직하다. 소스 전극(33) 및 드레인 전극(34)을 스퍼터법에 의해 성막할 때에 받는 플라즈마 손상은 오믹 콘택트의 관점에서는 좋은 방향으로 작용하지만, 산화물 반도체막의 캐리어 밀도가 높아지게 되면, 소스 드레인 간의 저항이 내려가고, 반도체 장치의 온-오프 특성이 저하되어 버린다. 따라서, 소스 전극(33) 및 드레인 전극(34)을 상기 본 발명의 성막 방법에 의해 성막함으로써 온-오프 특성이 보다 양호한 반도체 장치를 제조할 수 있다.
「설계 변경」
상기 실시형태에 있어서 스퍼터 성막 장치로서 RF 스퍼터 성막 장치를 사용했지만, 상기의 성막 조건이 되도록 플라즈마 공간 전위를 조정할 수 있으면 스퍼터링 장치는 특별하게 제한되지 않는다.
또한, 본 실시예는 플라즈마 전위(Vs)가 기판 전위(Vsub)보다 높을 경우의 예이지만, 기판 전위(Vsub)가 플라즈마 전위(Vs)보다 높을 경우도 전위차|Vs-Vsub|가 상기의 값 이하가 되도록 제어하면 동일한 효과를 얻을 수 있다.
또한, 산화물 반도체막(1)을 구비한 반도체 장치에 관하여 설명했지만, 반도체 장치 이외의 센서나 액츄에이터 등의 반도체 디바이스에도 적용 가능하다.
<실시예>
본 발명에 의한 실시예 및 비교예에 관하여 설명한다.
(실시예 1)
약 1㎠의 정방형의 시판의 합성 석영 기판(1mm 두께, Irie K. K. 제품 T-4040 합성 석영 기판) 상에 IGZO 반도체막, 전극 및 상기 본 발명의 성막 방법에 의해 성막된 절연막(보호막)을 구비한 박막 소자 샘플을 하기와 같이 해서 복수 준비했다. 도 4a는 박막 소자 샘플의 상면도, 도 4b는 도 4a의 A-A' 단면도이다. 도 4a에 있어서, 기판의 종변 및 횡변의 사이즈는 W1=10(mm), IGZO막의 종변 및 횡변의 사이즈는 W2=8(mm), 전극 간의 거리는 W3=6(mm)이다.
우선, PASCAL Co., Ltd. 제품 멀티 스퍼터 장치를 이용하여 기판 상에 막 두께 50nm의 IGZO막을 성막했다. 성막 조건은 기판 온도 Ts=상온, 도달 진공도 6.0×10-6Pa, Ar/O2 혼합 분위기(O2 체적 분율 0.8%), 성막 압력 0.8Pa, 타겟 InGaZnO4 및 ZnO(모두 4N 타겟), 기판-타겟 간 거리 150mm, 타겟 투입 전력 DC 50W(IGZO), DC 10W(ZnO), 성막 시간 30분이었다.
이어서, 상기 IGZO막 상의 4개의 각 영역에 Ti/Au 전극(두께 50nm/200nm)을 진공 증착법에 의해 성막했다.
성막된 IGZO막의 캐리어 밀도를 TOYO Corporation 제품 AC 홀 측정 시스템(RESITEST 8300)을 이용하여 측정한 바 캐리어 밀도는 약 2×1014(개/㎤)이었다.
복수의 각 박막 소자 샘플에 대하여 IGZO 성막시와 같은 스퍼터 장치를 이용하여 각각 다른 전위차|Vs-Vsub|가 되도록 기판에 접지 전위(0V)~26V의 범위로 바이어스 인가해서 절연막인 Ga2O3을 전극 표면이 일부 노출되도록 메탈 마스크를 사용해서 성막했다. 또한, NIHON KOSHUHA Co., Ltd. 제품 트리 풀 프로브 모니터(TPM-2000)를 사용하여 도 1a에 나타낸 기판 위치 근방(C)의 플라즈마 전위를 측정한 바 플라즈마 전위 Vs는 26(V)이었다.
성막 조건은 기판 온도 Ts=상온, 도달 진공도 7.0×10-6Pa, Ar 분위기, 성막 압력 0.4Pa, 타겟 Ga2O3(4N 타겟), 기판-타겟 간 거리 150mm, 타겟 투입 전력 RF 50W, 성막 시간 30분이었다.
절연막 성막 후의 박막 소자의 캐리어 밀도를 상기와 동일하게 해서 측정한 결과를 표 1 및 도 5에 나타낸다. 표 1 및 도 5에는 기판 전위를 접지 전위(0V)라고 했을 경우(|Vs-Vsub｜≒26V)에는 캐리어 밀도가 약 1×1017(개/㎤)로 증대하고 있는 것, 그리고 기판에의 바이어스 인가에 의해 |Vs-Vsub|를 20V 이하로 하면 캐리어 밀도의 증대를 1자리수 이내로 억제할 수 있는 것, 또한 16V 이하로 함으로써 양호한 반도체 특성을 갖는 범위 내의 캐리어 밀도(1×1014~1×1015(개/㎤)로 유지할 수 있는 것이 나타내어져 있다.
이상에 의해, 성막시의 플라즈마 중의 플라즈마 전위 Vs(V)와 기판 전위 Vsub(V)의 전위차|Vs-Vsub|를 20(V) 이하, 바람직하게는 16V 이하로 제어함으로써 플라즈마 이온에 의한 산화물 반도체막에의 충돌에 의한 산소 결손을 억제하고, 산화물 반도체막 중의 캐리어 밀도의 증대를 억제하며, 산화물 반도체막 상에 박막을 성막하는 것이 가능한 것이 실증되었다.
기판 인가 전압(V) Vs-Vsub(V) 캐리어 밀도(개/㎤)

0
26
1×1017

6
20
2×1015

10
16
1×1015

20
6
8×1014

26
0
2×1014
(실시예 2)
기판에의 바이어스 인가 이외의 방법으로 |Vs-Vsub|를 20V 이하로 제어 가능한 성막 조건에 대해서 검토를 행했다. 성막 조건으로서, 성막 압력(데포압) 및 타겟 투입 전력을 선정하고, 기판 전위를 접지 전위로 해서 이들의 성막 조건을 변화시켰을 때의 도 1a에 나타내는 기판 위치 근방(C)의 플라즈마 전위의 변화의 모양을 실시예 1과 동일하게 NIHON KOSHUHA Co., Ltd. 제품 트리 풀 프로브 모니터(TPM-2000)를 사용해서 조사했다. 변화시킨 성막 조건 이외의 성막 조건은 실시예 1과 동일하게 했다.
도 6 및 도 7에서 얻어진 결과를 나타낸다. 도 6은 타겟 투입 전력과 기판 전위의 관계를 나타낸 도이고, 도 7은 성막 압력과 기판 전위의 관계를 나타낸 도이다.
도 6에 나타낸 바와 같이, 타겟 투입 전력을 25W~100W의 사이에서 변화시키면 플라즈마 전위(Vs) 22V~30V로, 즉 전위차|Vs-Vsub|를 22V~30V로 제어할 수 있는 것이 확인되었다.
또한, 도 7에 나타낸 바와 같이 성막 압력을 0.4Pa~20Pa까지 변화시키면 플라즈마 전위(Vs) 18V~26V로, 즉 전위차|Vs-Vsub|를 18V~26V로 제어할 수 있는 것이 확인되었다.
본 발명은 플라즈마를 사용하는 스퍼터법에 의한 임의의 조성을 갖는 성막에 적용할 수 있다. 본 발명은 액정 디스플레이나 유기 EL 디스플레이에 탑재되는 박막 트랜지스터나, X선 센서, 액츄에이터의 제조에 바람직하게 적용할 수 있다.
1: 산화물 반도체막 2: 박막(절연막, 보호막)
3: 반도체 장치(박막 소자, 박막 트랜지스터)
10: 진공 용기 11: 기판 홀더
12: 플라즈마 전극(타겟 홀더) 13: 고주파 전원
14: 플라즈마 발생 수단
17: 직류 전류 인가 유닛(전위 조정 수단)
18: 가스 도입관 19: 가스 배출관
21, 22, 30, 33, 34: 전극 100: 스퍼터 성막 장치
B: 성막 기판 G: 성막 가스
Ip: 플러스 이온 P: 플라즈마 공간
T: 타겟 Tp: 스퍼터 입자
Vsub: 기판 전위 Vs: 플라즈마 전위

Claims (10)

  1. 기판 상에 성막된 In과 Ga, Zn, Mg, Al, Sn, Sb, Cd 및 Ge으로 이루어지는 군에서 선택되는 1종 이상의 원소를 포함하는 산화물 반도체막 상에 상기 기판과 타겟을 대향시켜서 플라즈마를 사용하는 스퍼터법에 의해 상기 타겟의 구성 원소를 포함하는 박막을 형성하는 성막 방법에 있어서:
    상기 박막의 성막시의 플라즈마 중의 플라즈마 전위[Vs(V)]와 상기 기판의 기판 전위[Vsub(V)]의 전위차|Vs-Vsub|가 하기 식(1)을 만족하도록 상기 전위차를 제어해서 상기 박막을 성막하는 것을 특징으로 하는 성막 방법.
    0<|Vs-Vsub|(V)≤20 ㆍㆍㆍ (1)
  2. 제 1 항에 있어서,
    하기 식(2)를 만족하도록 상기 전위차를 제어해서 상기 박막을 성막하는 것을 특징으로 하는 성막 방법.
    0<|Vs-Vsub|(V)≤16 ㆍㆍㆍ (2)
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 플라즈마 전위(Vs)는 0V보다 크고 50V 이하이고, 상기 기판에 양전압을 바이어스 인가해서 상기 전위차를 제어하는 것을 특징으로 하는 성막 방법.
  4. 제 1 항에 있어서,
    상기 산화물 반도체막은 하기 일반식(P1)로 나타내어지는 1종 또는 복수종의 산화물로 이루어지는(불가피 불순물을 포함해도 좋다.) 것을 특징으로 하는 성막 방법.
    (In2-xGax)O3ㆍ(ZnO)m ㆍㆍㆍ (P1)
    (식 중 0 <x <2, 또한 ｍ>0)
  5. 제 1 항에 있어서,
    상기 성막시의 기판 온도(Ts)는 300℃ 이하이고, 상기 기판과 상기 타겟의 거리(D)는 40mm 이상 150mm 이하이며, 성막 압력(P)은 0.1Pa 이상 5Pa 이하인 것을 특징으로 하는 성막 방법.
  6. 제 5 항에 있어서,
    성막 압력(P)은 0.1Pa 이상 1Pa 이하인 것을 특징으로 하는 성막 방법.
  7. 제 1 항에 있어서,
    상기 박막은 절연체막인 것을 특징으로 하는 성막 방법.
  8. 기판을 준비하고, 상기 기판 상에 In과 Ga, Zn, Mg, Al, Sn, Sb, Cd 및 Ge으로 이루어지는 군에서 선택되는 1종 이상의 원소를 포함하는 산화물 반도체막을 성막하는 공정,
    상기 산화물 반도체막 상에 제 1 항에 기재된 성막 방법에 의해 절연막을 형성하는 공정, 및
    상기 산화물 반도체막에 전압을 인가하거나 또는 상기 산화물 반도체막으로부터 전류를 인출하는 전극을 형성하는 공정을 갖는 것을 특징으로 하는 박막 소자의 제조 방법.
  9. 제 8 항에 있어서,
    상기 전극을 제 1 항에 기재된 성막 방법을 이용하여 형성하는 것을 특징으로 하는 박막 소자의 제조 방법.
  10. 제 9 항에 있어서,
    상기 박막 소자는 반도체 장치인 것을 특징으로 하는 박막 소자의 제조 방법.
KR1020100136611A 2010-01-06 2010-12-28 성막 방법 및 반도체 장치 KR20110081042A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010001336A JP2011142174A (ja) 2010-01-06 2010-01-06 成膜方法および半導体装置
JPJP-P-2010-001336 2010-01-06

Publications (1)

Publication Number Publication Date
KR20110081042A true KR20110081042A (ko) 2011-07-13

Family

ID=44457832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100136611A KR20110081042A (ko) 2010-01-06 2010-12-28 성막 방법 및 반도체 장치

Country Status (2)

Country Link
JP (1) JP2011142174A (ko)
KR (1) KR20110081042A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2867387A4 (en) * 2012-06-29 2016-03-09 Semiconductor Energy Lab METHOD OF USING CATHODIC SPUTTER TARGET AND METHOD OF MANUFACTURING OXIDE FILM
WO2015059842A1 (ja) * 2013-10-22 2015-04-30 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US20170062192A1 (en) * 2015-08-28 2017-03-02 Semiconductor Energy Laboratory Co., Ltd. Film forming apparatus
TWI684283B (zh) * 2017-06-07 2020-02-01 日商日新電機股份有限公司 薄膜電晶體的製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5406449B2 (ja) * 2007-05-30 2014-02-05 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置
US7982216B2 (en) * 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JP2009270135A (ja) * 2008-05-01 2009-11-19 Fujifilm Corp 成膜方法

Also Published As

Publication number Publication date
JP2011142174A (ja) 2011-07-21

Similar Documents

Publication Publication Date Title
JP5189698B2 (ja) 電界効果型トランジスタ、その製造方法及びスパッタリングターゲット
US8668849B2 (en) Sputtering target, oxide semiconductor film and semiconductor device
US8268194B2 (en) Oxide semiconductor target
TWI517391B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
Castro et al. Dependence of Ga-doped ZnO thin film properties on different sputtering process parameters: Substrate temperature, sputtering pressure and bias voltage
US7732265B2 (en) Thin film transistor, method for manufacturing the same and film formation apparatus
WO2012118150A1 (ja) 酸化物焼結体およびスパッタリングターゲット
CN103474469A (zh) 具有氧化物半导体薄膜层的层叠结构以及薄膜晶体管
KR20080074889A (ko) 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
CN101309864A (zh) 半导体薄膜及其制造方法以及薄膜晶体管
TW201434788A (zh) 濺鍍靶材、氧化物半導體薄膜及彼等之製造方法
WO2018225822A1 (ja) 薄膜トランジスタの製造方法
KR20110081042A (ko) 성막 방법 및 반도체 장치
Wu et al. Influence of oxygen/argon reaction gas ratio on optical and electrical characteristics of amorphous IGZO thin films coated by HiPIMS process
WO2018186038A1 (ja) 成膜装置及び成膜方法
US8361897B2 (en) Method for depositing a thin film electrode and thin film stack
JP5645737B2 (ja) 薄膜トランジスタ構造および表示装置
JP2007073614A (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法
Cho et al. High performance thin film transistor with HfSiO x dielectric fabricated at room temperature RF-magnetron sputtering
KR20110100147A (ko) Ｉｇｚｏ계 아모퍼스 산화물 반도체막의 제조 방법 및 그것을 사용한 전계 효과형 트랜지스터의 제조 방법
TWI607104B (zh) Sputtering target, oxide semiconductor film and their manufacturing method
JP5702447B2 (ja) 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
JP4992232B2 (ja) 薄膜トランジスタ及びその製造方法及び成膜装置
JP2011099162A (ja) 薄膜形成装置、薄膜の製造方法及び電子素子の製造方法
US20140179057A1 (en) Method for manufacturing oxide semiconductor layer and thin film transistor having oxide semiconductor layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal