KR20110079698A - 반도체 소자 및 그 제조 방법 - Google Patents

반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20110079698A
KR20110079698A KR1020117009734A KR20117009734A KR20110079698A KR 20110079698 A KR20110079698 A KR 20110079698A KR 1020117009734 A KR1020117009734 A KR 1020117009734A KR 20117009734 A KR20117009734 A KR 20117009734A KR 20110079698 A KR20110079698 A KR 20110079698A
Authority
KR
South Korea
Prior art keywords
quantum well
well structure
layer
semiconductor
semiconductor device
Prior art date
Application number
KR1020117009734A
Other languages
English (en)
Other versions
KR101316340B1 (ko
Inventor
게이 후지이
다카시 이시즈카
가츠시 아키타
요우이치 나가이
다츠야 다나베
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20110079698A publication Critical patent/KR20110079698A/ko
Application granted granted Critical
Publication of KR101316340B1 publication Critical patent/KR101316340B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02466—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H01L31/1035—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type the devices comprising active layers formed only by AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/109—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN heterojunction type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
    • H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

많은 쌍수를 갖는 다중 양자 우물 구조를, 양호한 결정 품질을 확보하면서 능률적으로 성장시킬 수 있는, 반도체 소자의 제조 방법 및 상기 반도체 소자를 얻는다. 본 발명의 반도체 소자의 제조 방법은, III-V족 화합물 반도체의 양자 우물을 50쌍 이상 갖는 다중 양자 우물 구조(3)를 형성하는 공정을 포함하고, 그 다중 양자 우물 구조(3)의 형성 공정에서는, 전(全)유기 금속 기상 성장법(전유기 MOVPE법)에 의해, 다중 양자 우물 구조를 형성하는 것을 특징으로 한다.

Description

반도체 소자 및 그 제조 방법{SEMICONDUCTOR ELEMENT AND METHOD FOR MANUFACTURING SAME}
본 발명은 III-V족의 반도체 소자 및 그 제조 방법으로서, 보다 구체적으로는, 능률적으로 제조할 수 있는, 근적외의 장파장 영역에까지 수광 감도를 갖는 고품질의 다중 양자 우물 구조를 포함하는, 반도체 소자 및 그 제조 방법에 관한 것이다.
III-V족 화합물 반도체인 InP 기판 상에, InGaAs/GaAsSb의 타입 II의 다중 양자 우물 구조를 형성함으로써, 컷오프 파장 2 ㎛ 이상을 얻을 수 있는 포토다이오드가 개시되어 있다(비특허 문헌 1).
또한 InP 기판 상에, InGaAs-GaAsSb의 타입 II형 양자 우물 구조를 활성층으로서 형성하고, 발광 파장 2.14 미크론이 되는 LED의 개시도 이루어져 있다(비특허 문헌 2).
또한, GaInNAsSb 양자 우물 구조를 갖는 반도체 레이저 소자의 개시가 이루어져 있다(특허 문헌 1). 이 GaInNAsSb 양자 우물 구조는, 단일 양자 우물 구조(즉, 쌍수=1)이다.
일본 특허 공개 제2005-197395호 공보
R.Sidhu, "ALong-Wavelength Photodiode on InP Using Lattice-Matched GaInAs-GaAsSb Type-II Quantum Wells, IEEE Photonics Technology Letters, Vol.17, No.12(2005), pp.2715-2717 M.Peter, "Light-emitting diodes and laser diodes based on a Ga1-xInxAs/GaAs1-ySbytype II superlattice on InP substrate" Appl. Phys. Lett., Vol.74, No.14(1999), pp.1951-1953
전술한 비특허 문헌 1에서, 또한 장파장화하기 위해서는 왜곡 보상이 필요하다고 하여, Ga(In)AsSb-GaInAs(Sb)의 왜곡 보상 양자 우물 구조에 의한 컷오프 파장 2 ㎛∼5 ㎛의 포토디텍터가 제안되어 있다.
근적외의 장파장 영역 예컨대 3 ㎛ 정도까지 수광 감도를 갖는 포토다이오드에 대해서, 여러 가지 유기물이나 물 등이 이 파장 영역에 강한 흡수대를 갖기 때문에, 크게 개발이 요망되고 있다. 전술한 타입 II형(InGaAs/GaAsSb) 다중 양자 우물 구조를 InP 기판 상에 형성하기 위해서는, 상(相)분리되기 쉬운 GaAsSb층을 상분리시키지 않고 성장시키는 것이 필요해진다. 또한, 전술한 포토다이오드에서의 타입 II형(InGaAs/GaAsSb)의 다중 양자 우물 구조의 수광층은, InGaAs 단층과 같은 일반적인 수광층과 비교해서 광흡수 효율이 낮기 때문에, 수광 효율을 향상시키기 위해서, InGaAs/GaAsSb의 쌍수를 많게 할 필요가 있다. 실용상, 충분한 효율을 얻기 위해서는, 예컨대 100쌍 이상의 양자 우물이 필요해진다.
상기 다중 양자 우물 구조에 특유의 문제 외에, InP계 수광 소자의 제조에는, 다음과 같은 문제가 있다. 즉, InP 기판 상에 수광층을 구비하는 수광 소자에서는, 최외측 표면의 에피택셜층에 InP계 재료로 이루어지는 창층(窓層)이 설치된다. InP계 재료로 이루어지는 창층은, 에피택셜층을 입사면측으로 하는 배치를 취한 경우, 입사면측에서의 근적외광의 흡수 등을 방지하면서 암전류의 억제에도 유효하게 작용한다. 또한, InP의 표면에 패시베이션막을 형성하는 기술은, 다른 결정의 표면에 패시베이션막을 형성하는 기술, 예컨대 InGaAs의 표면에 형성하는 기술보다 많은 축적이 있다. 즉, InP의 표면에 패시베이션막을 형성하는 기술은 확립되어 있으며, 표면에서의 암전류 누설을 용이하게 억제할 수 있다. 전술한 이유에 의해, 최외측 표면에 InP 창층이 배치되어 있다. 즉 인(P)을 포함하는 반도체층을 형성할 필요가 있는데, 어떤 결정 성장법을 이용하는지에 의해, 인의 원료가 다르며, 후술하는 바와 같이, 성장 챔버 내벽에 부착되는 인 화합물 등의 안전성에 대한 과제가 중요해진다.
MOVPE법으로 양자 우물 구조를 형성하는 경우, 예컨대 양자 우물을 구성하는 InGaAs와 GaAsSb의 성장의 전환은, 원료 가스를 전환함으로써 행한다. 따라서 MOVPE법에서는 전환 직전의 불필요한 가스가 잔류하기 때문에, 쌍수가 50 정도까지 증대하면 급준(急峻)한 조성 변화의 계면이 얻어지지 않아, MOVPE법에서는 쌍수가 50을 넘는 다중 양자 우물 구조를 양호한 품질을 유지한 채로 형성하기 어렵다고 생각되어 왔다.
비특허 문헌 2에서는, MOVPE법에 의해 타입 II형 InGaAs/GaAsSb의 양자 우물 구조를 형성하고 있다. 이때 InGaAs의 원료에는 트리메틸인듐(TMIn), 트리메틸갈륨(TMGa), 아르신(AsH3)을 이용하고 있다. 한편, GaAsSb의 원료에는 트리메틸갈륨(TMGa), 터셔리부틸아르신(TBAs), 트리에틸안티몬(TESb)을 이용하고 있다. 그러나, 이 방법에서는, 타입 II형 InGaAs/GaAsSb의 양자 우물 구조의 쌍수를 증가시키기 어렵다. 비특허 문헌 2에서도, 다중 양자 우물 구조의 양자 우물의 쌍수에 대해서는 10 이상 20 이하의 범위에서의 시도에 머무르고 있고, 품질의 평가에 관한 상세한 의론도 이루어져 있지 않다. 다중 양자 우물 구조의 제작에서, 결정 성장의 표면에서의 결함이나 거칠기는, 이종(異種) 재료에 의한 결정 성장 계면의 형성 시의, 원자의 배열의 불완전성 등을 요인으로 하는 국소적인 왜곡이나 비주기적인 원자의 결합에 기인하고 있다고 생각된다. 즉, 성장 표면의 결함이나 거칠기의 크기는, 다중 양자 우물 구조의 쌍수가 증가하여 계면의 수가 많아질수록 현저해지며, 양자 우물 구조 쌍수를 20 이하로 한 경우에서는, 예컨대 결함이나 거칠기의 크기가 1 미크론 정도 미만으로 억제되어, 결정 표면의 평탄성에 큰 문제가 발생하지 않아도, 쌍수가 50 이상이 되는 경우에서는, 예컨대 결함이나 거칠기의 크기가 10 미크론 정도까지 증대하여 결정 표면의 평탄성에 막대한 문제가 발생하는 것이 일반적이었다.
또한 특허 문헌 1에서는 다중 양자 우물 구조는 대상으로 하고 있지 않고, 단일 양자 우물 구조(쌍수 1)의 GaInNAsSb만이 개시되어 있다. 따라서, 양자 우물 구조의 쌍수를 증가시키는 것, 예컨대 쌍수를 50 이상으로 하는 것은 인식 밖에 있다. 이것은 첫째로는, 양자 우물 구조를 구성하는 GaInNAsSb의 격자 상수와, 기판인 GaAs의 격자 상수의 차가 큰 것에 기인한다. 즉, (GaInNAsSb의 격자 상수-GaAs의 격자 상수)/GaAs의 격자 상수의 수식으로 정의되는, GaInNAsSb의 격자 부정합도는, 약 1.7%가 되며, 이 약 1.7%의 격자 부정합도에서는, 양자 우물 구조의 쌍수를 기껏 5 정도까지밖에 할 수 없고, 양자 우물의 쌍수를 50 이상으로 하면, 격자 상수의 차로부터 결정 결함이 생겨서 미스피트 전위(misfit dislocation)가 발생하여, 결정 품질을 크게 열화시키게 된다. 이러한 점에서, 당업자에게 있어서는, 특허 문헌 1을 기초로 다중 양자 우물 구조에 까지 생각이 미치는 계기는 없어진다.
또한, MOVPE법에 의해 타입 II형 InGaAs/GaAsSb의 다중 양자 우물 구조를 형성하여 수광 소자를 제작하는 경우에는, 다중 양자 우물 구조의 표면 상태로서 양호한 평탄성을 갖는 것이 얻어지고 있지 않기 때문에, 최외측 표면의 에피택셜층에 InP 창층을 설치하는 것에 대해서도 검토되는 일은 전혀 없었다.
한편, MOVPE법에 비해서, MBE(분자선 에피택시)법에서는, 분자선을 셔터로 순식간에 전환할 수 있다. 이 때문에, 마이크로 컴퓨터 제어의 밸브의 자동 전환이 가능하여, 급준한 계면과 고품질의 다중 양자 우물 구조의 성장에 대해서는 MBE법에 의한 성막이 거의 필연적이라고 생각되어 왔다.
특히, 전술한 상분리되기 쉬운 GaAsSb층의 결정 성장의 문제에 한정하여 생각한 경우, 상분리를 방지하면서 에피택셜 성장시키기 위해서는 비평형성이 강한 결정 성장법이 필요하다. 이 때문에, 비평형성이 강한 결정 성장법인 MBE법이 적합하다. 실제로, GaAsSb층의 형성에 MBE법이 이용되고 있다(비특허 문헌 1).
그러나, MOVPE법은 성막 능률이 높은 성장법이어서, 많은 쌍수를 갖는 다중 양자 우물 구조를 MOVPE법에 의해 성장시킬 수 있으면, 공업상, 매우 유익하다.
또한, MBE법은, GaAsSb를 포함하는 다중 양자 우물 구조의 형성에는 유리해도, 그 MBE법에 의해, 전술한 InP 창층을 공업적으로 높은 안전성을 유지하여 성장시키는 것은 용이하지 않다. 그 이유는, MBE법에서는 원료로서 고체 원료를 이용하며, 따라서 InP 창층의 인(P)의 원료로서는 고체의 인을 이용한다. 이 때문에, 전술한 바와 같이, 성막의 진행에 따라 성막조(成膜槽)의 벽에, 성막 후의 잔존물인 고체의 인이 부착되어 간다. 고체의 인 원료는 발화성이 강하여, MBE법에서의 원료 투입, 장치 메인터넌스 등의 개방 시에 화재 사고가 발생할 가능성이 높아, 그것에 대응한 방지책이 필요해진다. 또한, 인의 원료를 사용한 경우, 인의 배기 제해 장치가 더 필요해진다.
전술한 현황하에서, 본 발명은, 많은 쌍수를 갖는 다중 양자 우물 구조를, 양호한 결정 품질을 확보하면서 능률적으로 성장시킬 수 있는, 반도체 소자의 제조 방법 및 상기 반도체 소자를 제공하는 것을 주된 목적으로 한다. 또한, 많은 쌍수를 갖는 다중 양자 우물 구조의 상층에 위치하는 InP 창층을, 양호한 결정성을 가지면서 형성하는 방법, 및 양호한 결정성을 가진 InP 창층이 형성된 상기 반도체 소자를 제공하는 것을 목적으로 한다.
본 발명의 반도체 소자의 제조 방법은, III-V족 화합물 반도체의 반도체 소자를 제조한다. 이 제조 방법은, III-V족 화합물 반도체의 양자 우물을 50쌍 이상 갖는 다중 양자 우물 구조를 형성하는 공정을 포함하고, 그 다중 양자 우물 구조의 형성 공정에서는, 전(全)유기 금속 기상 성장법에 의해, 다중 양자 우물 구조를 형성하는 것을 특징으로 한다.
여기서, 전유기 기상 성장법은, 기상 성장에 이용하는 원료 모두에, 유기물과 금속의 화합물로 구성되는 유기 금속 원료를 이용하는 성장 방법을 말하며, 전유기 MOVPE법이라고 기재한다.
또한, 온도는, 기판 표면 온도를 적외선 카메라 및 적외선 분광기를 포함하는 파이로미터(pyrometer)로 모니터하고 있고, 그 모니터되고 있는 기판 표면 온도를 말한다. 따라서, 기판 표면 온도이기는 하지만, 엄밀하게는, 기판 상에 성막이 이루어져 있는 상태의, 에피택셜층 표면의 온도이다. 기판 온도, 성장 온도, 성막 온도 등, 호칭은 여러 종류이지만, 모두 전술한 모니터되고 있는 온도를 가리킨다.
발명자들은, 예의 검토의 결과, 전유기 MOVPE법에 의해, 고품질의 III-V족 화합물 반도체의 양자 우물을 50쌍 이상 갖는 다중 양자 우물 구조를 형성할 수 있는 것을 발견하였다. 그 메커니즘에 대해서는 대략 다음과 같이 생각하고 있다.
전술한 방법에서는, 전유기 MOVPE법을 이용하여, 기판 상의 결정막을 성장시켜 간다. 이때, 전유기 MOVPE법에서는, 이용하는 원료 모두에 있어서, 그 원료 분자의 분자량은 크기 때문에, 분해하기 쉽고, 무기 원료도 이용하는 통상의 MOVPE법에 비해서, 기판에 접촉할수록 가까이에 위치하고 있는 유기 금속 기체가, 성장에 필요한 형태로 효율적으로 분해되어 결정 성장에 기여하기 쉽다. 본 발명에서는, 이 점에 의거하는 바가 크다.
전술한 것을 이하에 상세히 설명한다. 양자 우물쌍을 구성하는 제1 화합물을, 정해진 두께로 성장시킨 후, 진공 펌프로 흡인 배기하면서 캐리어 가스(수소)를 유입시키면서, 상기 제1 화합물의 원료 가스를 전자 밸브로 잠그면, 기판 상에서는 그 제1 화합물만이 약간 관성을 가지고 성장한다. 약간의 관성은, 기판에 거의 접촉하고 있고, 기판 온도에 가까운 온도가 되는 범위에 위치하고 있던 유기 금속 기체의 분량에 의해 발생한다. 그 경우라도, 기판 상에 성장해 가는 화합물은, 기본적으로는 상기 제1 화합물의 조성을 갖는다.
또한, 유기 금속 기상 성장법은, 비평형성이 작으나, 상분리되기 쉬운 화합물의 경우라도, 기판 온도가 낮으면, 상분리되지 않고 성장한다. 원료 가스를 잠그고 진공 펌프로 빼면서 캐리어 가스를 흘림으로써, 전술한 약간의 관성의 성장을 한 후, 상기 제1 화합물의 결정 성장은 정지된다.
계속해서, 캐리어 가스를 흘리면서 쌍을 이루는 제2 화합물에 맞춘 원료 가스(유기 금속 기체)를 흘리고, 기판 부근에서, 충분한 농도에 이르면, 제2 화합물의 결정 성장이 시작된다. 제2 화합물을, 정해진 두께로 성장시킨 후, 진공 펌프로 흡인 배기하고 캐리어 가스(수소)를 유입시키면서, 상기 제2 화합물의 원료 가스의 전자 밸브를 잠그면, 그 제2 화합물만이 약간 관성을 가지고 성장한다. 약간의 관성은, 기판에 거의 접촉하고 있고, 기판 온도에 가까운 온도가 되는 범위에 위치하고 있던 유기 금속 기체의 분량에 의해 발생한다. 그 경우라도, 기판 상에 성장해 가는 화합물은, 기본적으로는 제2 화합물의 조성을 갖는다. 전술한 순서를 밟아, 전유기 MOVPE법으로 다중 양자 우물 구조를 형성해 가면, 급준하게 조성이 변화하는 헤테로 계면을 얻을 수 있다. 전자 밸브의 개폐, 진공 펌프의 강제 배기 등의 조작은, 모두 컴퓨터에 의해 제어되어, 자동적으로 행해진다.
본 발명에 의해 급준한 헤테로 계면을, 쌍수가 50쌍 이상에 걸쳐, 얻을 수 있는 큰 이유는, 전유기 MOVPE법을 이용함으로써, 기판에 거의 접하는 범위에 위치하는 원료 가스가, 완전히 분해되어 결정 성장에 기여하는 것을 들 수 있다. 지금까지의 통상의 MOVPE법에서는, 형성하는 화합물의 원료 가스 내에 분해 효율이 작은 것이 포함되어 있어, 목적으로 하는 결정 성장이 이루어지기 위해서는 보다 다량의 원료 가스를 필요로 한다. 그러나, 분해 효율이 작기 때문에, 기판에 거의 접하는 범위에 위치하는 원료 가스에는, 분해되지 않은 원료 가스나 분해의 중간 단계인 중간 생성물 등의 가스가 포함되기 때문에, 이들이 화합물의 결정 성장에 받아들여져, 악영향을 미치므로, 급준한 헤테로 계면이 얻어지지 않았던 것으로 생각하고 있다. 그러나, 전유기 MOVPE법에서는, 원료 가스의 분해 효율이 좋고, 중간 단계의 반응 생성물이 발생하기 어렵기 때문에, 결정 성장에 관여하는 기판 근방의 원료 가스에는, 「급준한 조성 변화를 저해하는 잔류하는 원료 가스」라고 하는 것은, 전유기 MOVPE법에서는 없는 것을 기대할 수 있는 것을 발견하였다.
또한, 본 발명에 의해 급준한 헤테로 계면을, 쌍수가 50쌍 이상에 걸쳐, 얻을 수 있는 큰 이유로서, 예컨대 쌍수가 50을 넘는 다중 양자 우물 구조를 구성하는 InGaAs와 GaAsSb에 있어서, 양자의 As 원료로서 유기 금속 원료를 이용하는 전유기 MOVPE법을 이용하는 것을 들 수 있다. 다중 양자 우물 구조를 형성할 때에, InGaAs와 GaAsSb의 양자의 계면(경계면)에서 As 원료가 전환되는 일이 없기 때문에, 급준한 양자 우물 구조의 계면을 형성할 수 있다고 생각된다. 이것은, 양자 우물 구조의 쌍수가 증가함에 따라 현저해지며, 쌍수가 큰 다중 양자 우물 구조로 양호한 특성을 얻는 것을 가능하게 하고 있다.
요약하면, 결정 성장을 위한 원료 시스템에 주목하여, 결정 성장 조건을 최적화함으로써, 전유기 MOVPE법에 의해, 고품질의 결정층과 급준한 조성 계면을 갖는, 50쌍 이상의 다중 양자 우물 구조를, 고능률로 성장시킬 수 있도록 하였다. 또한 부언하면, 전유기 MOVPE법에서는, 후술하는 InP 창층을 성장시킬 때, 원료로서 고체의 인(P)을 이용하지 않기 때문에, 안전성의 점에서 매우 유리하다.
상기 다중 양자 우물 구조의 형성 공정에서는, III-V족 화합물 반도체의 양자 우물의 쌍수가 200쌍 이상인 다중 양자 우물을 형성할 수 있다. 이에 따라, 수광 감도가 실용 레벨에 충분히 이르는 수광 소자를 얻을 수 있다. 200쌍 미만이면 광의 흡수가 충분하지 않아, 촬상 장치 등에 실용화하기 어렵다.
다중 양자 우물 구조의 형성 공정에서는, III-V족 화합물 반도체의 양자 우물의 쌍수가 700쌍 이하인 다중 양자 우물을 형성할 수 있다. 양자 우물의 쌍수를 지나치게 많게 하면 격자 결함이 누적되고, 창층 등의 최표층(最表層)의 결정에 표면 거칠기가 발생하여 암(暗)전류가 증대한다. 양자 우물의 쌍수를 700쌍 이하로 억제함으로써, 암전류가 충분히 낮은 수광 소자를 얻을 수 있다.
본 발명에서는 또한, 다중 양자 우물 구조를 형성하는 공정 이후에, III-V족 화합물 반도체를 포함하는 층(양자 우물 구조가 아닌 층)을 형성하는 공정을 더 포함하고, 다중 양자 우물 구조를 형성하는 공정과 비양자 우물 구조의 III-V족 화합물 반도체를 포함하는 층을 형성하는 공정 사이에, 재성장 계면을 형성하는 공정이 포함되지 않도록, 다중 양자 우물 구조의 성장 개시로부터 III-V족 화합물 반도체를 포함하는 층의 성장 종료까지, 전유기 기상 성장법에 의해, 동일한 성장조 내에서 성장시키는 방법을 취할 수 있다. 이 방법에 따르면, 전유기 MOVPE법에 의해, 다중 양자 우물 구조로부터 III-V족 화합물 반도체를 포함하는 층까지, 일관되게 형성할 수 있기 때문에, 재성장 계면을 형성하는 일이 없다. 이 때문에, 예컨대 수광 소자를 형성한 경우에 재성장 계면의 불순물에 기인하는 암전류의 누설 등을 방지할 수 있다.
여기서, 재성장 계면이란, 정해진 성장법으로 제1 결정층을 성장시킨 후, 한 번, 대기 중에 꺼내고, 다른 성장법으로, 제1 결정층 상에 접하여 제2 결정층을 성장시켰을 때의 제1 결정층과 제2 결정층의 계면을 말한다. 통상, 산소, 탄소, 규소가 불순물로서 고농도로 혼입된다.
전술한 다중 양자 우물 구조와, III-V족 화합물 반도체를 포함하는 층 사이에, 다른 층이 배치되어 있어도 되고, 다른 층이 없고, 다중 양자 우물 구조에 접하여 III-V족 화합물 반도체를 포함하는 층이 위치해도 된다. 구체예에 대해서는, 이제부터 설명해 간다.
다중 양자 우물 구조에, InxGa1-xAs(0.38≤x≤0.68)와 GaAs1-ySby(0.36≤y≤0.62)의 쌍, 또는 Ga1-uInuNvAs1-v(0.4≤u≤0.8, 0＜v≤0.2)와 GaAs1-ySby(0.36≤y≤0.62)의 쌍으로 구성되는 타입 II형의 다중 양자 우물 구조를 구비할 수 있다.
이에 따라, 에너지 밴드갭으로부터 결정되는 파장이 2 ㎛∼5 ㎛가 되는 반도체 소자를, 불순물 농도를 낮게, 또한 양호한 결정성을 유지한 후에, 능률적으로, 대량으로 제조할 수 있다.
반도체 소자가 수광 소자이고, 상기 수광 소자는, 수광층에, InxGa1-xAs(0.38≤x≤0.68)와 GaAs1-ySby(0.36≤y≤0.62)의 쌍, 또는 Ga1-uInuNvAs1-v(0.4≤u≤0.8, 0＜v≤0.2)와 GaAs1-ySby(0.36≤y≤0.62)의 쌍으로 구성되는 타입 II형의 다중 양자 우물 구조를 구비할 수 있다. 이에 따라, 2 ㎛∼5 ㎛의 파장 영역에 수광 감도를 갖는 포토다이오드 등을, 양호한 결정성을 유지한 후에, 능률적으로, 대량으로 제조할 수 있다.
다중 양자 우물 구조의 형성 공정에서는, 온도 400℃ 이상 560℃ 이하에서, 고품질의 다중 양자 우물 구조를 형성할 수 있는 것을 발견하였다. 이 방법에 따르면, 전유기 MOVPE법에 의해 400℃∼560℃의 정해진 온도, 또는, 정해진 온도 부근 또는 정해진 온도 범위에서 기판 상에 결정막을 성장시켜 간다. 이때, 400℃∼560℃의 정해진 온도, 또는, 정해진 온도 부근 또는 정해진 온도 범위에서 다중 양자 우물 구조를 형성하는 경우, 전유기 MOVPE법에서는 원료 가스의 분해 효율이 좋기 때문에, 기판에 접촉할수록 가까이에 위치하고 있는 유기 금속 기체가 성장에 필요한 형태로 효율적으로 분해되어, 결정막의 성장에 기여하기 때문에, 헤테로 계면에서의 조성의 급준성을 얻을 수 있다. 즉, 청정하고 평탄성이 우수한 다중 양자 우물 구조의 결정 성장 표면, 및 현격히 우수한 주기성과 결정성을 갖는 다중 양자 우물 구조를 얻을 수 있다. 400℃ 미만의 온도 범위에서 다중 양자 우물 구조를 형성하는 경우에는, 원료 가스의 분해 효율이 대폭적으로 저하되기 때문에, 헤테로 계면에서의 조성의 급준성을 얻을 수 없어, 청정하고 평탄성이 우수한 다중 양자 우물 구조의 결정 성장 표면, 및 우수한 주기성과 결정성을 갖는 다중 양자 우물 구조를 얻을 수 없었다. 또한, 560℃를 넘는 온도 범위에서 다중 양자 우물 구조를 형성하는 경우에는, GaAsSb의 결정 성장으로 상분리가 발생하기 때문에, 청정하고 평탄성이 우수한 다중 양자 우물 구조의 결정 성장 표면, 및 우수한 주기성과 결정성을 갖는 다중 양자 우물 구조를 얻을 수 없었다.
전술한 III-V족 화합물 반도체를 포함하는 층으로서, InP층, 또는 AlInAs층을 포함한 층을 형성할 수 있다. 이에 따라, 다중 양자 우물 구조로부터 일관되게 동일한 성장조 내에서 반도체층을 형성하기 때문에, 불순물을 다량으로 포함하는 재성장 계면을 포함하지 않으므로, 특성이 우수한 반도체 소자를 형성할 수 있다.
특히, InP층의 경우, 인 원료로서 터셔리부틸포스핀 등의 전유기 원료 가스를 이용함으로써, 온도 400℃ 이상 560℃ 이하의 범위에서 분해하여 결정 성장에 기여시킬 수 있는 것을 발견하였다. 400℃ 미만의 온도 범위에서 InP 창층을 형성하는 경우에는, 원료 가스의 분해 효율이 대폭적으로 저하되기 때문에, InP층 내의 불순물 농도가 증대하여 고품질의 InP 창층을 얻을 수 없었다. 또한, 560℃를 넘는 온도에서 InP 창층을 형성하는 경우에는, 하층에 위치하는 다중 양자 우물 구조의 결정이, 열에 의해 손상을 받아 결정성이 열화되었다. 온도 400℃ 이상 560℃ 이하의 범위로 함으로써, 다중 양자 우물 구조의 결정성이 손상되지 않고서, 고품질의 InP 창층을 가진 반도체 소자를 형성할 수 있는 것을 발견하였다. 또한, P의 원료로서 고체 재료를 이용하지 않기 때문에, 안전성 등의 점에서 안심이며, 또한 성장 능률의 점에서도, 다른 성장법 특히 MBE법보다 유리하다.
또한 수광 소자에 있어서 InP 창층을 형성한 경우에는, InP의 표면에 패시베이션 보호막을 형성하기 쉽기 때문에 암전류 누설을 용이하게 억제할 수 있다.
전술한 다중 양자 우물 구조의 형성 공정에서는, Ga(갈륨)의 원료로서 TEGa(트리에틸갈륨)를 이용하여, 다중 양자 우물 구조를 형성할 수 있다. 이에 따라, 다중 양자 우물 구조의 불순물 농도를 낮게, 또한 양호한 결정성을 유지한 후에, 고품질의 다중 양자 우물 구조를 형성할 수 있고, 능률적으로, 대량으로 제조할 수 있다.
전술한 다중 양자 우물 구조의 형성 공정에서는, In(인듐)의 원료로서 TMIn(트리메틸인듐)을 이용하여, 다중 양자 우물 구조를 형성할 수 있다. 이에 따라, 양호한 결정성을 유지한 후에, 고품질의 다중 양자 우물 구조를 형성할 수 있고, 능률적으로, 대량으로 제조할 수 있다.
전술한 다중 양자 우물 구조의 형성 공정에서는, As(비소)의 원료로서 TBAs(터셔리부틸아르신)를 이용하여, 다중 양자 우물 구조를 형성할 수 있다. 이에 따라, 다중 양자 우물 구조의 불순물 농도를 낮게, 또한 양호한 결정성을 유지한 후에, 고품질의 다중 양자 우물 구조를 형성할 수 있고, 능률적으로, 대량으로 제조할 수 있다.
전술한 다중 양자 우물 구조의 형성 공정에서는, Sb(안티몬)의 원료로서 TESb(트리에틸안티몬)를 이용하여, 다중 양자 우물 구조를 형성할 수 있다. 이에 따라, 다중 양자 우물 구조의 불순물 농도를 낮게, 또한 양호한 결정성을 유지한 후에, 고품질의 다중 양자 우물 구조를 형성할 수 있고, 능률적으로, 대량으로 제조할 수 있다.
본 발명의 반도체 소자는, 전술한 것 중 어느 하나의 방법에 의해 제조됨으로써, 결정성이 우수하고, 불순물이 낮은 반도체층으로 이루어지기 때문에, 양호한 특성을 실현할 수 있다.
본 발명의 반도체 소자는, III-V족 화합물 반도체의 소자이다. 이 반도체 소자는, III-V족 화합물 반도체의 기판과, 기판 상에 위치하는 III-V족 화합물 반도체의 다중 양자 우물 구조와, 다중 양자 우물 구조 상에 위치하는 III-V족 화합물 반도체를 포함하는 층(비양자 우물 구조의 층)을 구비한다. 그리고, 다중 양자 우물 구조는, 양자 우물을 50쌍 이상 포함하고, 다중 양자 구조의 상면과 III-V족 화합물 반도체를 포함하는 층의 바닥면 사이에, 재성장 계면을 갖지 않는 것을 특징으로 한다.
전술한 쌍수는, 다중 양자 우물 구조의 수광 효율을 충분히 높일 수 있고, III-V족 화합물 반도체를 포함하는 층을 구비하면서 재성장 계면이 없기 때문에, 불순물 원소가 적고, 결정성이 우수한, 특성이 양호한 반도체 소자를 얻을 수 있다.
여기서, 반도체 소자에 있어서, 재성장 계면은, 산소 농도 1×1017 ㎝-3 이상, 및 탄소 농도 1×1017 ㎝-3 이상 중 어느 한쪽을 만족시킴으로써 특정된다. 상기 산소 농도 및 상기 탄소 농도에 대해서는, 이차 이온 질량 분석에 의해 측정할 수 있다.
다중 양자 우물 구조에서는, 양자 우물의 쌍수를 200쌍 이상으로 할 수 있다. 이에 따라, 광의 흡수 능력, 즉 수광 감도를 실용 레벨로 향상시킬 수 있다.
또한, 다중 양자 우물 구조에서는, 양자 우물의 쌍수를 700쌍 이하로 할 수 있다. 양자 우물의 쌍수를 지나치게 많게 하면 격자 결함이 누적되고, 창층 등의 최표층의 결정에 표면 거칠기가 발생하여 암전류가 증대한다. 양자 우물의 쌍수를 700쌍 이하로 억제함으로써, 암전류가 충분히 낮은 수광 소자를 얻을 수 있다.
다중 양자 우물 구조에, InxGa1-xAs(0.38≤x≤0.68)와 GaAs1-ySby(0.36≤y≤0.62)의 쌍, 또는 Ga1-uInuNvAs1-v(0.4≤u≤0.8, 0＜v≤0.2)와 GaAs1-ySby(0.36≤y≤0.62)의 쌍으로 구성되는 타입 II형의 다중 양자 우물 구조를 구비할 수 있다.
이에 따라, 불순물 농도가 낮고, 또한 양호한 결정성을 유지한, 에너지 밴드갭으로부터 결정되는 파장이 2 ㎛∼5 ㎛가 되는 반도체 소자를, 대량으로, 능률적으로 얻을 수 있다.
반도체 소자는, 다중 양자 우물 구조를 수광층으로 하는 수광 소자로서, 상기 다중 양자 우물 구조를, 타입 II의, InxGa1-xAs(0.38≤x≤0.68)와 GaAs1-ySby(0.36≤y≤0.62)의 쌍, 또는 Ga1-uInuNvAs1-v(0.4≤u≤0.8, 0＜v≤0.2)와 GaAs1-ySby(0.36≤y≤0.62)의 쌍에 의해 형성하고, 또한 P를 포함하는 층을 InP 창층으로 할 수 있다. 이에 따라, 양호한 결정성을 확보하여 암전류가 낮고, 2 ㎛∼5 ㎛의 파장 영역에 충분한 감도를 갖는 포토다이오드 등을, 능률적으로, 대량으로 얻을 수 있다.
전술한 반도체 소자는, 다중 양자 우물 구조를 수광층으로 하는 수광 소자로서, 상기 수광 소자의 파장 2000 ㎚의 광에 대한 감도를 0.5 A/W 이상으로 할 수 있다. 이에 따라, 촬상 장치나 검출 장치에 이용하여, 실용 가능한 고품질의 화상이나, 고감도의 검출 데이터를 얻을 수 있다.
전술한 반도체 소자는, 다중 양자 우물 구조를 수광층으로 하는 수광 소자로서, 상기 수광 소자의 역바이어스 전압 5볼트로 한 조건하에서의 암전류의, 수광 부분의 면적에 대한 암전류 밀도를 0.5 ㎃/㎠ 이하로 할 수 있다. 이에 따라, 촬상 장치나 검출 장치에 이용하여, 실용 가능한 고품질의 화상이나, 고감도의 검출 데이터를 얻을 수 있다.
다중 양자 우물 구조의 반도체층 및 III-V족 화합물 반도체를 포함하는 층에 있어서, 기판에 대한 격자 부정합도(Δω)를, -0.2% 이상 0.2% 이하로 할 수 있다. 이에 따라, 미스피트 전위 등의 격자 결함 밀도가 작고, 결정성이 우수한 반도체 소자를 얻을 수 있다. 이 결과, 예컨대 수광 소자 등에 이용한 경우, 암전류가 작은, 선명한 상(像)을 얻을 수 있다.
여기서, 격자 부정합도(Δω)=Δa/a=(반도체층의 격자 상수-InP의 격자 상수)/InP의 격자 상수이다. 다중 양자 우물 구조의 경우, 예컨대 InGaAs의 격자 부정합도를 Δω1로 하고, GaAsSb의 격자 부정합도를 Δω2로 할 때, 다중 양자 우물 구조 전체의 격자 부정합도(Δω)={Σ(Δω1×InGaAs층의 두께+Δω2×GaAsSb층의 두께)}/{Σ(InGaAs층의 두께+GaAsSb층의 두께)}로 정의된다. Σ는, 개개의 InGaAs층 및 GaAsSb층에 대해서 행해진다.
III-V족 화합물 반도체를 포함하는 층을, InP층, 또는 AlInAs층을 포함한 층으로 할 수 있다. 이에 따라, 결정성이 높고, 불순물이 낮은, 특성이 우수한 반도체 소자를 형성할 수 있다.
특히, InP층의 경우, 하층에 위치하는 다중 양자 우물 구조에 결정성이 우수한 것을 얻을 수 있다. 또한, 수광 소자에 있어서 InP 창층을 형성한 경우에는, InP의 표면에 패시베이션 보호막을 형성하기 쉽기 때문에 암전류 누설을 용이하게 억제할 수 있다.
본 발명의 촬상 장치는, 전술한 것 중 어느 하나의 반도체 소자의 제조 방법에 의해 제조된 반도체 소자, 또는 전술한 것 중 어느 하나의 반도체 소자를 구비하는 것을 특징으로 한다. 이에 따라, 양호한 결정성에 의해 암전류가 낮기 때문에, 선명하고, 고품위의 화상을 가져오는 촬상 장치를 저렴하게 얻을 수 있다.
본 발명의 반도체 소자의 제조 방법에 따르면, 많은 쌍수를 갖는 다중 양자 우물 구조를, 양호한 결정 품질을 확보하면서 능률적으로 성장시킬 수 있다. 이에 따라, 타입 II 다중 양자 우물 구조의 수광층과 InP 창층을 포함하는, 근적외 영역의 장파장 영역에까지 수광 감도를 갖는 수광 소자를, 재성장 계면을 발생시키지 않고서, 능률적으로 제조할 수 있다.
도 1은 본 발명의 실시형태 1에서의, 다중 양자 우물 구조의 제조 방법을 설명하기 위한 단면도이다.
도 2는 도 1의 다중 양자 우물 구조를 제조하기 위한 성막 장치를 설명하기 위한 도면이다.
도 3은 도 2의 성막 장치의 부분 평면도이다.
도 4는 전(全)유기 MOVPE법에 의한 다중 양자 우물 구조의 형성의 설명도이며, 도 4의 (a)는 원료 가스의 흐름에 의해 웨이퍼 표면으로부터 공간에 걸쳐 큰 온도 저하가 있는 것, 도 4의 (b)는 웨이퍼 표면에 접촉하는 유기 금속 기체의 분자를 설명하기 위한 도면이다.
도 5는 본 발명의 실시형태 2에서의 반도체 소자인 수광 소자를 설명하기 위한 단면도이다. 계면(17)에서는, 산소 농도가 1×1017 ㎝-3 이하이고, 탄소 농도가 1×1017 ㎝-3 이하이다.
도 6은 다중 양자 우물 구조를 MBE법에 의해, InP 창층을 MOVPE법에 의해 형성한 수광 소자를 설명하기 위한 단면도이다.
도 7은 도 5의 수광 소자의 제조 방법의 흐름도이다.
도 8은 실시예 3에서의, 수광 감도 및 암전류와, 양자 우물의 쌍수의 관계를 도시하는 도면이다.
(실시형태 1)
도 1은 본 발명의 실시형태 1에서의 반도체 소자의 제조 방법에 의해 제조된 다중 양자 우물 구조를 도시하는 단면도이다. 다중 양자 우물 구조(3)는, S를 도핑한 n형 InP 기판(1) 상에, InGaAs 버퍼층(2)을 개재시켜 형성되어 있다. 다중 양자 우물 구조(3)에서의 양자 우물의 쌍은, 두께 5 ㎚의 GaAsSb(3a)와, 두께 5 ㎚의 InGaAs(3b)로 이루어진다. 모두 비도핑이다. GaAsSb(3a)가 InGaAs 버퍼층에 직접 접하여 형성된다. 본 실시형태에서는, 다중 양자 우물 구조(3)는, 250쌍의 양자 우물을 구비하고 있다. 본 실시형태에서는, 250쌍의 양자 우물로 이루어지는 다중 양자 우물 구조(3)가, 전(全)유기 MOVPE법으로 형성된 점에 특징이 있다.
다중 양자 우물 구조(3)를 형성한 전유기 MOVPE법의 성막 장치(70)의 배관 계통 등을, 도 2에 도시한다. 반응실(챔버)(30) 내에 석영관(35)이 배치되고, 그 석영관(35)에 원료 가스가 도입된다. 석영관(35) 내에는, 기판 테이블(51)이 회전 가능하게, 기밀성을 유지하도록 배치된다. 기판 테이블(51)에는, 기판 가열용 히터(51h)가 설치된다. 성막 도중의 웨이퍼(10a)의 표면의 온도는, 반응실(30)의 천장부에 설치된 윈도우(21)를 통해, 적외선 온도 모니터 장치(20)에 의해 모니터된다. 이 모니터되는 온도가, 성장할 때의 온도, 또는 성막 온도 또는 기판 온도 등이라고 불리는 온도이다. 본 발명의 제조 방법에서의, 온도 400℃ 이상 560℃ 이하에서 다중 양자 우물 구조를 형성한다고 말할 때의 400℃ 이상 및 560℃ 이하는, 이 온도 모니터로 계측되는 온도이다. 석영관(35)으로부터의 강제 배기는 진공 펌프에 의해 행해진다.
원료 가스는, 석영관(35)에 연통(連通)되는 배관에 의해 공급된다. 전유기 MOVPE법은, 원료 가스를 모두 유기 금속 기체의 형태로 공급하는 점에 특징이 있다. 도 2에서는, 불순물 등의 원료 가스는 명기하고 있지 않으나, 불순물도 유기 금속 기체의 형태로 도입된다. 유기 금속 기체의 원료는, 항온조에 들어가 일정 온도로 유지된다. 반송 가스로서는, 수소(H2) 및 질소(N2)가 이용된다. 유기 금속 기체는, 반송 가스에 의해 반송되고, 또한 진공 펌프로 흡인되어 석영관(35)에 도입된다. 반송 가스의 양은, MFC(Mass Flow Controller: 유량 제어기)에 의해 정밀도 좋게 조절된다. 다수의 유량 제어기, 전자 밸브 등은, 마이크로 컴퓨터에 의해 자동 제어된다.
도 1에 도시하는 반도체 소자(10)의 제조 방법에 대해서 설명한다. 먼저, S 도핑 n형 InP 기판(1)에, n형 InP 버퍼층(2)을, 두께 10 ㎚로 에피택셜 성장시킨다. n형의 도핑에는, TeESi(테트라에틸실란)를 이용하였다. 이때의 원료 가스로서는, TMIn(트리메틸인듐) 및 TBP(터셔리부틸포스핀)를 이용한다. 이 InP 버퍼층(2)의 성장에는, 무기 원료인 PH3(포스핀)를 이용하여 행해도 된다. 이 InP 버퍼층(2)의 성장에서는, 성장 온도를 600℃ 정도 또는 600℃ 정도 이하에서 행해도, 하층에 위치하는 InP 기판의 결정성은 600℃ 정도의 가열로 열화되는 일은 없다. 그러나, 실시형태 2에서 설명하는 InP 창층을 형성할 때에는, 하층에 GaAsSb를 포함하는 다중 양자 우물 구조가 형성되어 있기 때문에, 기판 온도는, 예컨대 온도 400℃ 이상 560℃ 이하의 범위로 엄격하게 유지할 필요가 있다. 그 이유로서, 600℃ 정도로 가열하면, GaAsSb가 열의 손상을 받아 결정성이 대폭적으로 열화되는 점, 및 400℃ 미만의 온도에서 InP 창층을 형성하면, 원료 가스의 분해 효율이 대폭적으로 저하되기 때문에, InP층 내의 불순물 농도가 증대하여 고품질의 InP 창층이 얻어지지 않는 점을 들 수 있다. 계속해서, InP 버퍼층(2) 상에, n형 도핑한 InGaAs층을, 두께 0.15 ㎛(150 ㎚)로 성장시킨다. 이 InGaAs층도 도 1 중에서는 버퍼층(2)에 포함된다.
계속해서, InGaAs/GaAsSb를 양자 우물의 쌍으로 하는 타입 II의 다중 양자 우물 구조(3)를 형성한다. 양자 우물에서의 GaAsSb(3a)는 5 ㎚의 두께, 또한 InGaAs(3b)는 두께 5 ㎚로 하는 것이 좋다. 도 1에서는, 250쌍의 양자 우물을 적층하여 다중 양자 우물 구조(3)를 형성하고 있다. GaAsSb(3a)의 성막에서는, 트리에틸갈륨(TEGa), 터셔리부틸아르신(TBAs) 및 트리메틸안티몬(TMSb)을 이용한다. 또한, InGaAs(3b)에 대해서는, TEGa, TMIn, 및 TBAs를 이용할 수 있다. 이들 원료 가스는, 모두 유기 금속 기체이며, 화합물의 분자량은 크다. 이 때문에, 400℃ 이상 560℃ 이하의 비교적 저온에서 완전히 분해되어, 결정 성장에 기여할 수 있다. 다중 양자 우물 구조(3)를 전유기 MOVPE에 의해, 양자 우물의 계면의 조성 변화를 급준하게 할 수 있다.
Ga(갈륨)의 원료로서는, TEGa(트리에틸갈륨)여도 되고, TMGa(트리메틸갈륨)여도 되지만, 바람직하게는 TEGa가 좋다. 이것은, TEGa 쪽이 결정 중의 불순물 농도를 저감시킬 수 있기 때문이다. 특히 양자 우물층 내부의 불순물이 되는 탄소 농도는, TMGa를 사용한 경우에는 1×1016 ㎝-3 이상이 되지만, TEGa를 사용한 경우에는 1×1016 ㎝-3 미만으로 할 수 있다. In(인듐)의 원료로서는, TMIn(트리메틸인듐)이어도 되고, TEIn(트리에틸인듐)이어도 되지만, 바람직하게는 TMIn이 좋다. 이것은, TMIn 쪽이 In 조성의 제어성이 우수하기 때문이다. As(비소)의 원료로서는, TBAs(터셔리부틸아르신)여도 되고, TMAs(트리메틸비소)여도 되지만, 바람직하게는 TBAs가 좋다. 이것은, TBAs 쪽이 결정 중의 불순물 농도를 저감시킬 수 있기 때문이다. 특히 양자 우물층 내부의 불순물이 되는 탄소 농도는, TMAs를 사용한 경우에는 1×1016 ㎝-3 이상이 되지만, TBAs를 사용한 경우에는 1×1016 ㎝-3 미만으로 할 수 있다. Sb(안티몬)의 원료로서는, TMSb(트리메틸안티몬)여도 되고, TESb(트리에틸안티몬)여도 되며, 또한, TIPSb(트리이소프로필안티몬), 또한, TDMASb(트리디메틸아미노안티몬)여도 되지만, 바람직하게는 TESb가 좋다. 이것은, TESb 쪽이 결정 중의 불순물 농도를 저감시킬 수 있기 때문이다. 특히 양자 우물층 내부의 불순물이 되는 탄소 농도는, TMSb 또는 TIPSb 또는 TDMASb를 사용한 경우에는 1×1016 ㎝-3 이상이 되지만, TESb를 사용한 경우에는 1×1016 ㎝-3 미만으로 할 수 있다. 이에 따라, 다중 양자 우물층의 불순물 농도가 작고, 그 결정성이 우수한 반도체 소자를 얻을 수 있다. 이 결과, 예컨대 수광 소자 등에 이용한 경우, 암전류가 작고, 감도가 큰 수광 소자를 얻을 수 있다. 나아가서는, 그 수광 소자를 이용하여, 보다 선명한 상을 촬상하는 것이 가능해지는 촬상 장치를 얻을 수 있다.
다음으로, 전유기 MOVPE법에 의해, 다중 양자 우물 구조(3)를 형성할 때의 원료 가스의 흐름 상태에 대해서 설명한다. 도 3은 원료 가스가, 배관을 통해 반송되어, 석영관(35)에 도입되어 배기되는 흐름을 도시하는 평면도이다. 원료 가스는 3종류만의 배관을 나타내고 있으나, 십수 종류의 원료 가스여도, 전자 밸브의 개폐에 의해 제어된다고 하는 기본 구조는 동일하다.
원료 가스는, 유량의 제어가, 도 2에 도시하는 유량 제어기(MFC)에 의해 제어된 후에, 석영관(35)으로의 유입을 전자 밸브의 개폐에 의해 온/오프된다. 그리고, 석영관(35)으로부터는, 진공 펌프에 의해 강제적으로 배기된다. 도 3에 도시하는 바와 같이, 원료 가스의 흐름에 정체가 발생하는 부분은 없고, 원활하게 자동적으로 행해진다. 따라서, 양자 우물의 쌍을 형성할 때의 조성의 전환은 신속하게 행해진다.
도 3에 도시하는 바와 같이, 기판 테이블(51)은 회전하기 때문에, 원료 가스의 온도 분포는, 원료 가스의 유입측 또는 출구측과 같은 방향성을 갖지 않는다. 또한, 웨이퍼(10a)는, 기판 테이블(51) 상을 공전하기 때문에, 웨이퍼(10a)의 표면 근방의 원료 가스의 흐름은, 난류(亂流) 상태에 있어, 웨이퍼(10a)의 표면 근방의 원료 가스여도, 웨이퍼(10a)에 접하는 원료 가스를 제외하고 도입측으로부터 배기측으로의 큰 흐름 방향의 속도 성분을 갖는다. 따라서, 기판 테이블(51)로부터 웨이퍼(10a)를 지나, 원료 가스로 흐르는 열은, 대부분 항상 배기 가스와 함께 배열(排熱)된다. 이 때문에, 웨이퍼(10a)로부터 표면을 지나 원료 가스 공간으로, 수직 방향으로 큰 온도 구배 또는 온도 단차가 발생한다.
또한, 본 발명의 실시형태에서는, 기판 온도를 400℃ 이상 560℃ 이하라고 하는 저온 영역으로 가열된다. 이러한 저온 영역의 기판 표면 온도에서 TBAs 등을 원료로 한 전유기 MOVPE법을 이용하는 경우, 그 원료의 분해 효율이 좋기 때문에, 웨이퍼(10a)에 매우 가까운 범위를 흐르는 원료 가스이며 다중 양자 우물 구조의 성장에 기여하는 원료 가스는, 성장에 필요한 형태로 효율적으로 분해된 것에 한정된다.
또한 도 4의 (a)는 유기 금속 분자의 흐름과 온도의 흐름을 도시하는 도면이고, 도 4의 (b)는 기판 표면에서의 유기 금속 분자의 모식도이다. 이들 도면은, 다중 양자 우물 구조의 헤테로 계면에서 급준한 조성 변화를 얻기 위해서, 표면 온도의 설정이 중요한 것을 설명하기 위한 도면이다.
기판 테이블(51)은 열전도성을 갖는다. 웨이퍼(10a)의 표면은 모니터되는 온도라고 되어 있으나, 웨이퍼 표면으로부터 약간 원료 가스 공간으로 들어가면, 전술한 바와 같이, 급격히 온도 저하 또는 큰 온도 단차가 발생한다. 이 때문에 분해 온도가 T1℃인 원료 가스의 경우, 기판 표면 온도는, (T1+α)로 설정하고, 이 α는 온도 분포의 변동 등을 고려하여 결정한다. 웨이퍼(10a) 표면으로부터 원료 가스 공간에 걸쳐 급격하고 큰 온도 강하 또는 온도 단차가 있는 상황에 있어서, 도 4의 (b)에 도시하는 바와 같은, 큰 사이즈의 유기 금속 분자가 웨이퍼 표면을 스치듯 흐를 때, 분해되어 결정 성장에 기여하는 화합물 분자는 표면에 접촉하는 범위, 및 표면으로부터 수개 분량의 유기 금속 분자의 두께 범위의 것에 한정된다고 생각된다. 따라서, 도 4의 (b)에 도시하는 바와 같이, 웨이퍼 표면에 접하는 범위의 유기 금속 분자, 및 웨이퍼 표면으로부터 수개 분량의 유기 금속 분자의 두께 범위 이내에 위치하는 분자가 주로 결정 성장에 기여하고, 그것보다 외측의 유기 금속 분자는, 거의 분해되지 않고 석영관(35) 밖으로 배출된다고 생각된다. 웨이퍼(10a)의 표면 부근의 유기 금속 분자가 분해되어 결정 성장했을 때, 외측에 위치하는 유기 금속 분자가 보충하러 들어간다.
반대로 생각하면, 웨이퍼 표면 온도를 유기 금속 분자가 분해되는 온도보다 아주 약간 높게 함으로써, 결정 성장에 참가할 수 있는 유기 금속 분자의 범위를 웨이퍼(10a) 표면 상의 얇은 원료 가스층으로 한정할 수 있다.
전술한 점에서, 진공 펌프로 강제 배기하면서 상기 쌍의 화학 조성에 적합한 원료 가스를 전자 밸브로 전환하여 도입할 때, 약간의 관성을 가지고 앞의 화학 조성의 결정을 성장시킨 후에는, 앞의 원료 가스의 영향을 받지 않고, 전환된 화학 조성의 결정을 성장시킬 수 있다. 그 결과, 헤테로 계면에서의 조성 변화를 급준하게 할 수 있다. 이것은, 앞의 원료 가스가, 석영관(35) 내에 실질적으로 잔류하지 않는 것을 의미하고 있고, 웨이퍼(10a)에 매우 가까운 범위를 흐르는 원료 가스이며 다중 양자 우물 구조의 성장에 기여하는 원료 가스는, 성장에 필요한 형태로 효율적으로 분해된 것에 한정되는(요인 1) 것에 기인한다. 즉, 도 3으로부터 알 수 있듯이, 양자 우물의 한쪽의 층을 형성시킨 후, 진공 펌프로 강제 배기하면서 전자 밸브를 개폐하여, 다른쪽의 층을 형성하는 원료 가스를 도입했을 때, 약간의 관성을 가지고 결정 성장에 참가하는 유기 금속 분자는 있으나, 그 보충을 하는 한쪽의 층의 분자는 거의 배기되어 없어지고 있다. 웨이퍼 표면 온도를, 유기 금속 분자의 분해 온도에 가깝게 할수록, 결정 성장에 참가하는 유기 금속 분자의 범위(웨이퍼 표면으로부터의 범위)는 작아진다.
이 다중 양자 우물 구조를 형성하는 경우, 600℃ 정도의 온도 범위에서 성장시키면 다중 양자 우물 구조의 GaAsSb층에 상분리가 발생하여, 청정하고 평탄성이 우수한 다중 양자 우물 구조의 결정 성장 표면, 및 우수한 주기성과 결정성을 갖는 다중 양자 우물 구조를 얻을 수 없다. 이러한 점에서, 성장 온도를 400℃ 이상 560℃ 이하라고 하는 온도 범위로 하지만(요인 2), 이 성막법을 전유기 MOVPE법으로 하여, 원료 가스를 모두 분해 효율이 좋은 유기 금속 기체로 하는 것(요인 3)에, 요인 1이 강하게 의거하고 있다.
(실시형태 2)
도 5는 본 발명의 실시형태 2에서의 반도체 소자를 도시하는 단면도이다. 이 반도체 소자(10)는, 포토다이오드의 수광 소자이다. n형 InP 기판(1)/버퍼층(2)/타입 II의 다중 양자 우물 구조(3)[InGaAs(3a)/GaAsSb(3b)]의 단계까지는, 실시형태 1의 도 1의 구조와 동일하다. 타입 II의 다중 양자 우물 구조(3) 상에는, 이후에 상세히 설명하는 확산 농도 분포를 조정하는 작용을 담당하는 InGaAs층(4)이 위치하고, 그 InGaAs층(4) 상에 InP 창층(5)이 위치하고 있다. InP 창층(5)의 표면으로부터, 정해진 영역에 p형 불순물인 Zn이 도입되어 p형 불순물 영역(15)이 형성되고, 그 선단부에 pn 접합 또는 pi 접합이 형성된다. 이 pn 접합 또는 pi 접합에, 역바이어스 전압을 인가하여 공핍층을 형성하고, 광전자 변환에 의한 전하를 포착하며, 전하량에 화소의 밝기를 대응시킨다. p형 불순물 영역(15) 또는 pn 접합 또는 pi 접합은, 화소를 구성하는 주요부이다. p형 불순물 영역(15)에 오믹 접촉하는 p측 전극(11)은 화소 전극이고, 공통의 접지 전위로 되는 n측 전극(도시하지 않음)과의 사이에서, 전술한 전하량을 화소마다 판독한다. p형 불순물 영역(15) 주위의, InP 창층 표면은 절연 보호막(9)에 의해 피복된다.
다중 양자 우물 구조를 형성한 후, InP 창층(5)의 형성까지, 전유기 MOVPE법에 의해 동일한 성막실 또는 석영관(35) 내에서 성장을 계속하는 것이 하나의 포인트가 된다. 즉, InP 창층(5)의 형성 전에, 성막실로부터 웨이퍼(10a)를 꺼내어, 다른 성막법에 의해 InP 창층(5)을 형성하는 일이 없기 때문에, 재성장 계면을 갖지 않는 점이 하나의 포인트이다. 즉, InGaAs층(4)과 InP 창층(5)은, 석영관(35) 내에 있어서 연속해서 형성되기 때문에, 계면(17)은 재성장 계면이 아니다. 이 때문에, 산소 및 탄소의 농도가 모두 정해진 레벨 이하이고, p형 불순물 영역(15)과 계면(17)의 교차선에 있어서 전하 누설이 발생하는 일은 없다.
본 실시형태에서는, 도 5에 도시하는 바와 같이, 다중 양자 우물 구조(3) 상에, 두께 1.0 ㎛의 비도핑 InGaAs층(4)을 형성한다. 이 InGaAs층(4)은, InP 창층(5)을 형성한 후, 선택 확산법에 의해 InP 창층(5)으로부터 p형 불순물인 Zn을 다중 양자 우물 구조(3)에 이르도록 도입할 때, 고농도의 Zn이 다중 양자 우물 구조(3)에 진입하면, 결정성을 해치기 때문에, 그 조정을 위해서 설치한다. 이 때문에, 이 InGaAs층(4)을 확산 농도 분포 조정층이라고 부르는 경우가 있다. InGaAs층(4) 내에 있어서, Zn 농도는, InP 창층의 측에서는, 1×1018 ㎝-3∼3×1019 ㎝-3 정도의 고농도여도, 다중 양자 우물 구조(3)의 측에서는 5×1016 ㎝-3 이하로 급감하는 농도 분포로 하는 것이 좋다. InGaAs층(4)을 삽입함으로써, Zn의 확산 농도 분포를 전술한 바와 같은 형태로 할 수 있다. 전술한 선택 확산에 의해 p형 불순물 영역(15)이 형성되고, 그 선단부에 pn 접합 또는 pi 접합이 형성된다. InGaAs에 의해 확산 농도 분포 조정층을 형성함으로써, 불순물 농도(Zn 농도)가 낮아도, 수광 소자의 전기 저항을 낮게 할 수 있다. 전기 저항을 낮게 함으로써, 응답성을 높여 양호한 화질의 동화상을 얻을 수 있다.
InGaAs 확산 농도 분포 조정층(4) 상에, 동일한 석영관(35) 내에 웨이퍼(10a)를 배치한 채로 연속해서, 언도핑의 InP 창층을, 전유기 MOVPE법에 의해 두께 0.8 ㎛로 에피택셜 성장시킨다. 원료 가스로서는, 전술한 바와 같이, 트리메틸인듐(TMIn) 및 터셔리부틸포스핀(TBP)을 이용한다. 이 원료 가스의 사용에 의해, InP 창층(5)의 성장 온도를 400℃ 이상 560℃ 이하로, 나아가서는 535℃ 이하로 할 수 있다. 이 결과, InP 창층(5) 아래에 위치하는 다중 양자 우물 구조의 GaAsSb(3a)가 열의 손상을 받는 일이 없고, 다중 양자 우물의 결정성이 손상되는 일이 없다. InP 창층을 형성할 때에는, 하층에 GaAsSb를 포함하는 다중 양자 우물 구조가 형성되어 있기 때문에, 기판 온도는, 예컨대 온도 400℃ 이상 560℃ 이하의 범위로 엄격하게 유지할 필요가 있다. 그 이유로서, 600℃ 정도로 가열하면, GaAsSb가 열의 손상을 받아 결정성이 대폭적으로 열화되는 점, 및 400℃ 미만의 온도에서 InP 창층을 형성하면, 원료 가스의 분해 효율이 대폭적으로 저하되기 때문에, InP층 내의 불순물 농도가 증대하여 고품질의 InP 창층이 얻어지지 않는 점을 들 수 있다.
전술한 바와 같이, 종래는, 다중 양자 우물 구조를 MBE법에 의해 형성할 필요가 있었다. 그러나, MBE법에 의해 InP 창층(5)을 성장시키기 위해서는, 인 원료로서 고체의 원료를 이용할 필요가 있어, 안전성 등의 점에서 문제가 있었다. 또한 제조 능률이라는 점에서도 개량의 여지가 있었다. 도 6은 다중 양자 우물 구조(103) 및 InGaAs층(104)을 MBE법에 의해 형성하고, 그 후, 대기 중에 꺼내어, MOVPE법에 의해 InP 창층(105)을 형성한 수광 소자(110)를 도시하는 도면이다. 이 수광 소자(110)의 구조는, 대부분은, 도 5의 수광 소자(10)와 조성적으로 동일하다. 즉, InP 기판(101)과 다중 양자 우물 구조(103)/InGaAs 확산 농도 분포 조정층(104)/InP 창층(105)의 에피택셜층으로 형성되어 있다. 화소의 주요부를 이루는 p형 영역(115), 화소 전극을 구성하는 p측 전극(111), 절연 보호막(109) 등도 도 5의 수광 소자와 동일하다.
다른 점은, InGaAs층(104)과 InP 창층(105)의 계면(117)이다. 이 계면(117)은, 일단 대기에 노출된 재성장 계면이며, 산소 농도 1×1017 ㎝-3 이상, 및 탄소 농도 1×1017 ㎝-3 이상 중 어느 한쪽을 만족시킴으로써 특정된다. 이들 농도에 대해서는, 이차 이온 질량 분석에 의해 확인할 수 있다. 재성장 계면(117)은, p형 영역(115)과 교차선(117a)을 형성하고, 교차선(117a)에서 전하 누설을 발생시켜, 화질을 현저히 열화시킨다.
또한, 예컨대 InP 창층(105)을 단순히 MOVPE법에 의해 성장시키면, 인의 원료로서 포스핀(PH3)을 이용하기 때문에, 분해 온도가 높아, 하층에 위치하는 GaAsSb의 열에 의한 손상의 발생을 유발하여 다중 양자 우물 구조의 결정성을 해치게 된다.
도 7은 도 5의 수광 소자(10)의 제조 방법의 흐름도이다. 이 제조 방법에 따르면, 원료 가스로서 유기 금속 기체만을 이용하여(요인 3) 성장 온도를 저하시키는 것(요인 2), 및 InP 창층(5)의 형성이 종료될 때까지, 일관되게 동일한 성막실 또는 석영관(35) 내에서 형성하기 때문에, 재성장 계면을 갖지 않는 것(요인 4)이 중요하다. 이에 따라, 전하 누설이 적고 결정성이 우수한, 2 ㎛∼5 ㎛의 파장 영역에 수광 감도를 갖는 포토다이오드를 능률적으로, 대량으로 제조할 수 있다.
본 실시형태에서는, 다중 양자 우물 구조를 타입 II로 한다. 타입 I의 양자 우물 구조에서는, 밴드갭 에너지가 작은 반도체층을, 밴드갭 에너지가 큰 반도체층 사이에 두면서, 근적외 영역에 수광 감도를 갖게 하는 경우, 작은 밴드갭 에너지의 반도체층의 밴드갭에 의해 수광 감도의 파장 상한(컷오프 파장)이 정해진다. 즉, 광에 의한 전자 또는 정공의 천이는, 작은 밴드갭 에너지의 반도체층 내에서 행해진다(직접 천이). 이 구조의 경우, 컷오프 파장을 보다 장파장 영역까지 확대하는 재료는, III-V족 화합물 반도체 내에서, 매우 한정된다. 이에 비하여, 타입 II의 양자 우물 구조에서는, 페르미 에너지를 공통으로 하여 다른 2종의 반도체층이 교대로 적층되었을 때, 제1 반도체의 전도대와, 제2 반도체의 가전자대의 에너지차가, 수광 감도의 파장 상한(컷오프 파장)을 결정한다. 즉, 광에 의한 전자 또는 정공의 천이는, 제2 반도체의 가전자대와, 제1 반도체의 전도대 사이에서 행해진다(간접 천이).
이 때문에, 제2 반도체의 가전자대의 에너지를, 제1 반도체의 가전자대보다 높게 하고, 제1 반도체의 전도대의 에너지를, 제2 반도체의 전도대의 에너지보다 낮게 함으로써, 하나의 반도체 내의 직접 천이에 의한 경우보다, 수광 감도의 장파장화를 실현하기 쉽다.
실시예
(실시예 1)
도 5에 도시하는 수광 소자(본 발명예)를, 실시형태 1 및 2에 의한 방법으로 제조하고, 예비적인 평가를 행하였다. 평가 항목 및 평가 결과는 다음과 같다. 또한, 비교예는, 도 6에 도시한 수광 소자이고, 다중 양자 우물 구조의 형성에 MBE법을 이용하며, InP 창층의 형성에서는, MOVPE법을 이용하여 V족 원료로서, 아르신(AsH3) 및 포스핀(PH3)을 이용하였다. InP 창층의 성장 온도는, 본 발명예에서는 535℃로 한 데 비하여, 비교예에서는 600℃로 하였다.
1. InP 창층의 표면 상태
본 발명예에서는, 청정하고 평탄성이 우수한 표면을 얻을 수 있었다. 이에 비하여, 비교예에서는, InP 창층은 심한 표면 거칠기가 발생하고 있었다.
2. 다중 양자 우물 구조의 X선 회절
X선 회절법에 의해 타입 II의 다중 양자 우물 구조의 주기성을 평가하였다. 평가는 X선 회절 패턴의 정해진 피크에서의 반값폭에 의해 행하였다. 본 발명예에서는, 다중 양자 우물 구조의 X선 회절 패턴 피크값의 반값폭은 80초였다. 이에 비하여, 비교예에서는, X선 회절 패턴의 피크의 반값폭은 150초였다. 이것으로부터, 본 발명예에 있어서, 다중 양자 우물 구조의 주기성 및 결정성이, 현격히 우수한 것이 판명되었다.
3. PL 발광 강도
본 발명예에서는, 파장 2.4 ㎛의 영역에 양호한 PL 발광 강도를 얻을 수 있었다. 이에 비하여, 비교예에서는, 평가 가능한 PL 발광을 얻을 수 없었다.
(실시예 2)
도 5에 도시하는 수광 소자를, 본 발명에 따른 제조 방법으로 제조한 시험체인 본 발명예 A1∼A7, 및 본 발명과는 다른 제조 방법으로 제조한 시험체, 비교예 B1∼B3에 대해서, 결정성의 평가, 수광 소자의 암전류의 평가를 행하였다. 암전류는, 역바이어스 전압(Vr)=5볼트에서의 수광 직경 100 ㎛에서의 값이다.
(본 발명예 A1): 전유기 MOVPE에 의한, 타입 II MQW 수광층(온도 510℃) 및 InP 창층의 성장(온도 510℃)
(본 발명예 A2): 전유기 MOVPE에 의한, 타입 II MQW 수광층(온도 380℃) 및 InP 창층의 성장(온도 510℃)
(본 발명예 A3): 전유기 MOVPE에 의한, 타입 II MQW 수광층(온도 400℃) 및 InP 창층의 성장(온도 510℃)
(본 발명예 A4): 전유기 MOVPE에 의한, 타입 II MQW 수광층(온도 450℃) 및 InP 창층의 성장(온도 510℃)
(본 발명예 A5): 전유기 MOVPE에 의한, 타입 II MQW 수광층(온도 535℃) 및 InP 창층의 성장(온도 510℃)
(본 발명예 A6): 전유기 MOVPE에 의한, 타입 II MQW 수광층(온도 560℃) 및 InP 창층의 성장(온도 510℃)
(본 발명예 A7): 전유기 MOVPE에 의한, 타입 II MQW 수광층(온도 580℃) 및 InP 창층의 성장(온도 510℃)
본 발명예 A1∼A7에서는, 전유기 MOVPE에 의해, 타입 II형(InGaAs/GaAsSb) MQW를 성장시킬 때, 온도 380℃∼580℃의 범위로 변경하고 있다. 그 외의 조건은 동일하다.
(비교예 B1: 비특허 문헌 1에 따른 방법): MBE에 의한 타입 II MQW 수광층의 성장(온도 400℃), 및 통상의 MOVPE에 의한 InP 창층의 성장(온도 600℃)
(비교예 B2: 비특허 문헌 2에 따른 방법): 통상의 MOVPE에 의한 타입 II MQW 수광층의 성장(온도 510℃), 및 전유기 MOVPE에 의한 InP 창층의 성장(온도 510℃)
(비교예 B3): 통상의 MOVPE에 의한 타입 II MQW 수광층의 성장(온도 600℃), 및 전유기 MOVPE에 의한 InP 창층의 성장(온도 510℃)
비교예에서는, 타입 II형(InGaAs/GaAsSb) MQW를, MBE법(비교예 B1), 통상의 MOVPE법(비교예 B1, B2)에 의해 성장시키고 있다.
전술한 시험체의 제조 조건 및 그 평가의 결과를, 표 1 및 표 2에 나타낸다.
Figure pct00001
Figure pct00002
표 1에 따르면, 비교예 B1∼B3에서는, MQW의 X선 회절 피크의 반값폭은, 150초(비교예 B1), 150초(비교예 B2), 및 170초(비교예 B3)로 넓어지고, 결정성이 양호하지 않은 결과가 얻어졌다. 또한, 비교예 B1∼B3에 대해서, 파장 2.4 ㎛의 PL 발광은 발생하지 않았다. 또한, InP 창층의 표면 성상(性狀)에 대해서는, 비교예 B1∼B3에 대해서, 심한 표면 거칠기가 발생하고 있었다. 포토다이오드에서의 암전류는, 비교예 B1에서 5 ㎂, 비교예 B2에서 4 ㎂였다. InP 창층의 표면 성상(性相)에 대해서는, 사이즈 10 ㎛ 정도 이상의 결함이나 거칠기가 다수 확인된 경우, 「표면 거칠기 발생」이라고 판정하고, 상기 사이즈의 결함이나 거칠기가 거의 확인되지 않는 경우를, 「청정하고 평탄성이 우수한 표면」이라고 판정하였다.
이에 비하여, 표 1 및 표 2에 나타내는 바와 같이, 본 발명예 A1∼A7에서는, MQW의 성장 온도가 380℃(본 발명예 A2)와 같이 극단적으로 낮은 경우, 및 580℃(본 발명예 A7)와 같이 극단적으로 높은 경우에, X선 회절 피크의 반값폭이, 125초 및 150초로 큰 값이 되었다. PL 발광은, 이 본 발명예 A2, A7에서는 발생하지 않았다. 그 이외의, 본 발명예 A1, A3∼A6에서는, X선 회절 피크의 반값폭은, 80초, 55초∼95초로 좁은 값이 얻어지고 결정성은 양호하며, PL 발광도 발생하였다. 또한, InP 창층의 표면 성상에 대해서는, 본 발명예 A2, A7 이외에는 청정하고 평탄성이 우수한 표면이 되었다. 또한 암전류에 대해서도, 본 발명예 A2, A7 이외에는, 0.4 ㎂(본 발명예 A1), 0.9 ㎂(본 발명예 A3), 0.7 ㎂(본 발명예 A4), 0.4 ㎂(본 발명예 A5), 0.8 ㎂(본 발명예 A6)로, 낮은 양호한 암전류 특성이 얻어졌다.
본 실시예의 결과에 따르면, 본 발명의 제조 방법에 의해, 온도 400℃∼560℃에서 타입 II형(InGaAs/GaAsSb) MQW를 전유기 MOVPE로 성장시킴으로써, 양호한 결정성을 얻을 수 있고, 또한 InP 창층의 표면도 평탄성이 우수하며, 그 결과, 암전류를 낮게 억제할 수 있었다. 본 발명의 가장 넓은 범위에 속하는 제조 방법(전유기 MOVPE법에 의한 결정 성장)에 의한 경우라도, 온도 400℃∼560℃를 벗어나는 온도에서 성장시킨 경우, 양호한 결과를 얻을 수 없었다. 또한, 비교예 B1∼B3과 같이, 타입 II형(InGaAs/GaAsSb) MQW를 전유기 MOVPE법에 의하지 않고 성장시킨 경우, 결정성의 열화, 그것에 기인하는 InP 창층의 표면 성상의 열화를 확인하였다.
(실시예 3)
실시예 2의 본 발명예 A1에 있어서, 양자 우물의 쌍수를 50으로부터 1000의 범위에서 변화시켰다. 즉 도 5에 도시하는 수광 소자의 구조에 있어서 양자 우물의 쌍수를 변경하였다. 그 외의 성장 조건은 동일하다.
(본 발명예 A1-1): 전유기 MOVPE에 의한, 타입 II MQW 수광층(쌍수: 50쌍)
(본 발명예 A1-2): 전유기 MOVPE에 의한, 타입 II MQW 수광층(쌍수: 150쌍)
(본 발명예 A1-3): 전유기 MOVPE에 의한, 타입 II MQW 수광층(쌍수: 250쌍)
(본 발명예 A1-4): 전유기 MOVPE에 의한, 타입 II MQW 수광층(쌍수: 350쌍)
(본 발명예 A1-5): 전유기 MOVPE에 의한, 타입 II MQW 수광층(쌍수: 450쌍)
(본 발명예 A1-6): 전유기 MOVPE에 의한, 타입 II MQW 수광층(쌍수: 700쌍)
(본 발명예 A1-7): 전유기 MOVPE에 의한, 타입 II MQW 수광층(쌍수: 850쌍)
(본 발명예 A1-8): 전유기 MOVPE에 의한, 타입 II MQW 수광층(쌍수: 1000쌍)
본 발명예 A1-1∼A1-8에 대해서, 수광 소자의 암전류 및 감도의 평가를 행하였다.
암전류는, Vr=5볼트에서의 100 ㎛ 직경에서의 값이다. 감도는 역바이어스 전압(Vr)=5볼트에서의 1 ㎜ 직경이며, 파장 2000 ㎚의 광에 대한 값이다. 평가 결과를 표 3에 나타낸다.
Figure pct00003
본 발명예 A1-1∼A1-6에서는 InP 창층은 청정하고 평탄성이 우수한 표면이 되었다. 수광 소자의 암전류는, 300 ㎁∼600 ㎁로, 낮은 양호한 암전류 특성이 얻어졌다. 본 발명예 A1-7과 A1-8에서는, InP 창층에 표면 거칠기가 발생하였다. 수광 소자의 암전류는, 2 ㎂(본 발명예 A1-7), 5 ㎂(본 발명예 A1-8)로 높아, 암전류 불량이 되었다.
한편, 감도는, 본 발명예 A1-1∼A1-6에서는 쌍수를 50으로부터 700으로 증가시킴에 따라, 0.1 A/W로부터 0.75 A/W까지 증대하였다. 본 발명예 A1-7과 A1-8에서는, 감도는 각각 0.7 A/W, 0.6 A/W가 되었다.
수광 감도 및 암전류와, 양자 우물의 쌍수의 관계를 도 8에 도시한다. 쌍수 850 이상에서는 수광 감도는 높으나, 암전류는 커진다. 수광 감도와 암전류를 모두 실용 레벨 범위로 하는 쌍수의 범위가 존재한다.
이 후 실시예 4에서 상세한 데이터를 설명하지만, 본 발명예 A1-1∼A1-8의 수광 소자에 대응하는 구조의 수광 소자 어레이를 제조하여, 촬상 장치를 제작한 결과, A1-3∼A1-6에 대응하는 수광 소자 어레이를 이용한 경우만, 냉각 기구를 이용하여 촬상 장치의 환경 온도를 0℃ 이하로 함으로써 보다 선명한 화상의 촬상에 성공하였다. 한편, A1-1, 및 A1-2, 및 A1-7, 및 A1-8의 수광 소자를 이용한 경우에는, 냉각 기구를 이용하여 촬상 장치의 환경 온도를 0℃ 이하로 해도 선명한 화상을 촬상할 수 없었다.
(실시예 4)
실시예 3의 본 발명예 A1-3, 및 A1-4, 및 A1-5에 있어서, InGaAs/GaAsSb를 양자 우물의 쌍으로 하는 타입 II의 다중 양자 우물 구조(3)를 형성할 때에 이용하는 원료를 변화시켰다. 즉 도 5에 도시하는 수광 소자의 구조에 있어서 양자 우물의 제작에 이용하는 원료를 변경하였다. 제작한 수광 소자의 구조는 동일하다.
(본 발명예 A1-3-1): 전유기 MOVPE에 의한, 타입 II MQW 수광층(쌍수는 250쌍, 원료로서 TEGa, TMIn, TBAs, TMSb를 이용함)
(본 발명예 A1-3-2): 전유기 MOVPE에 의한, 타입 II MQW 수광층(쌍수는 250쌍, 원료로서 TEGa, TMIn, TBAs, TESb를 이용함)
(본 발명예 A1-3-3): 전유기 MOVPE에 의한, 타입 II MQW 수광층(쌍수는 250쌍, 원료로서 TEGa, TMIn, TMAs, TESb를 이용함)
(본 발명예 A1-3-4): 전유기 MOVPE에 의한, 타입 II MQW 수광층(쌍수는 250쌍, 원료로서 TEGa, TEIn, TBAs, TESb를 이용함)
(본 발명예 A1-3-5): 전유기 MOVPE에 의한, 타입 II MQW 수광층(쌍수는 250쌍, 원료로서 TMGa, TMIn, TBAs, TESb를 이용함)
(본 발명예 A1-4-1): 전유기 MOVPE에 의한, 타입 II MQW 수광층(쌍수는 350쌍, 원료로서 TEGa, TMIn, TBAs, TMSb를 이용함)
(본 발명예 A1-4-2): 전유기 MOVPE에 의한, 타입 II MQW 수광층(쌍수는 350쌍, 원료로서 TEGa, TMIn, TBAs, TESb를 이용함)
(본 발명예 A1-5-1): 전유기 MOVPE에 의한, 타입 II MQW 수광층(쌍수는 450쌍, 원료로서 TEGa, TMIn, TBAs, TMSb를 이용함)
(본 발명예 A1-5-2): 전유기 MOVPE에 의한, 타입 II MQW 수광층(쌍수는 450쌍, 원료로서 TEGa, TMIn, TBAs, TESb를 이용함)
본 발명예 A1-3-1, 및 A1-3-2, 및 A1-3-3, 및 A1-3-4, 및 A1-3-5, 및 A1-4-1, 및 A1-4-2, 및 A1-5-1, 및 A1-5-2에 대해서, 동일한 조건에서 수광 소자 어레이를 제조하고, 촬상 장치를 제작하여 상기 촬상 장치에서의 촬상의 상황을 평가하였다. 수광 소자 어레이는, 수광 소자(화소)를 320×256으로 배치하고, 전체로 약 8만 화소의 촬상 장치로 하였다. 암전류는, Vr=5볼트에서의 100 ㎛ 직경에서의 값이다. 평가 결과를 표 4에 나타낸다.
Figure pct00004
본 발명예에서 As 원료로서 TMAs를 이용한 시험체인 A1-3-3, 및 본 발명예에서 In 원료로서 TEIn을 이용한 시험체인 A1-3-4, 및 본 발명예에서 Ga 원료로서 TMGa를 이용한 시험체인 A1-3-5에서는, 제작한 수광 소자의 수광 직경 100 ㎛에서의 암전류는, 3 ㎂∼5 ㎂가 되어, 실시예 A1-3-2와 비교해서, 암전류가 증가하여, 특성이 악화되었다. 한편, 본 발명예에서 As 원료로서 TMAs를 이용한 시험체인 A1-3-3, 및 본 발명예에서 In 원료로서 TEIn을 이용한 시험체인 A1-3-4, 및 본 발명예에서 Ga 원료로서 TMGa를 이용한 시험체인 A1-3-5에서는, 감도는, 0.1 A/W∼0.3 A/W가 되어, 시험체 A1-3-2와 비교해서, 감도가 저감되어, 특성이 악화되었다.
본 발명예에서 Sb 원료로서 TESb를 이용한 시험체인 A1-3-2, 및 A1-4-2, 및 A1-5-2에서는, 제작한 수광 소자의 수광 직경 100 ㎛에서의 암전류는, 40 ㎁∼50 ㎁가 되어, 본 발명예에서 Sb 원료로서 TMSb를 이용한 시험체인 A1-3-1, 및 A1-4-1, 및 A1-5-1과 각각 비교해서, 암전류를 저감할 수 있어, 매우 양호한 암전류 특성이 얻어졌다. 한편, 본 발명에서 Sb 원료로서 TESb를 이용한 시험체인 A1-3-2, 및 A1-4-2, 및 A1-5-2에서는, 감도는, 0.75 A/W∼0.9 A/W가 되어, 본 발명에서 Sb 원료로서 TMSb를 이용한 시험체인 A1-3-1, 및 A1-4-1, 및 A1-5-1과 각각 비교해서, 감도를 증가시킬 수 있었다.
본 발명예 A1-3-1, 및 A1-3-2, 및 A1-3-3, 및 A1-3-4, 및 A1-3-5, 및 A1-4-1, 및 A1-4-2, 및 A1-5-1, 및 A1-5-2에서 제작한 수광 소자 어레이를 이용하여 촬상 장치를 제작한 결과, 수광 소자의 암전류 밀도가 0.5 ㎃/㎠ 이하가 되는 시험체인, A1-3-1, 및 A1-4-2에 대응하는 수광 소자 어레이를 이용한 경우만, 냉각 기구를 이용하지 않고, 선명한 화상의 촬상에 성공하였다. 즉, 수광 소자의 암전류 밀도가 0.5 ㎃/㎠ 이하가 되는 본 발명예인 A1-3-1, 및 A1-4-2의 수광 소자 어레이를 이용한 경우만, 촬상 장치의 환경 온도가 예컨대 0℃ 이상 40℃ 이하가 되는, 보다 실용적인 온도 범위에서도, 선명한 화상을 촬상하는 데 성공하였다.
(다른 실시형태 등)
본 발명의 실시형태 및 실시예에서는, 수광 소자에 대해서만 설명하였으나, 본 발명의 제조 방법으로 제조된 반도체 소자, 또는 본 발명의 구성 요건을 구비하는 반도체 소자이면, 수광 소자에 한정되지 않고, 발광 소자(반도체 레이저) 등이어도 된다. 그 외의 기능 및 용도를 갖는 것이어도 된다.
상기에 있어서, 본 발명의 실시형태에 대해서 설명하였으나, 상기에 개시된 본 발명의 실시형태는, 어디까지나 예시이며, 본 발명의 범위는 이들 발명의 실시형태에 한정되지 않는다. 본 발명의 범위는, 특허 청구의 범위의 기재에 의해 나타나고, 또한 특허 청구의 범위의 기재와 균등한 의미 및 범위 내에서의 모든 변경을 포함하는 것이다.
본 발명의 반도체 소자의 제조 방법에 따르면, 많은 쌍수를 갖는 다중 양자 우물 구조를, 양호한 결정 품질을 확보하면서 능률적으로 성장시킬 수 있다. 이에 따라, 타입 II 다중 양자 우물 구조의 수광층과 InP 창층을 구비하는, 근적외 영역의 장파장 영역에까지 수광 감도를 갖는 InP계 수광 소자를, 일관되게 전(全)유기 MOVPE법에 의해 동일한 성막실에서, 모든 에피택셜 성장막을 성장시킬 수 있다. 이 때문에, 재성장 계면을 제외하고 고품질의 수광 소자를 얻을 뿐만 아니라, 성막법에 고유의 능률 향상과, 연속 성장에 의한 능률 향상을 얻을 수 있다. 또한, P의 원료로서 고체를 이용하지 않기 때문에, 안전성에 불안을 남기지 않는다.
1: InP 기판 2: 버퍼층(InP 및/또는 InGaAs)
3: 타입 II 다중 양자 우물 구조 3a: GaAsSb층
3b: InGaAs층 4: InGaAs층(확산 농도 분포 조정층)
5: InP 창층 9: 절연 보호막
10: 반도체 소자
10a: 웨이퍼(중간 제품) 11: p측 전극(화소 전극)
15: p형 불순물 영역 17: InGaAs층과 InP 창층의 계면
20: 적외선 온도 모니터 장치 21: 반응실의 윈도우
30: 반응실 35: 석영관
51: 기판 테이블 51h: 히터
70: 전유기 MOVPE법의 성막 장치

Claims (23)

  1. III-V족 화합물 반도체의 반도체 소자의 제조 방법으로서,
    III-V족 화합물 반도체의 양자 우물을 50쌍 이상 갖는 다중 양자 우물 구조를 형성하는 공정을 포함하고,
    상기 다중 양자 우물 구조의 형성 공정에서는, 전(全)유기 금속 기상 성장법에 의해, 상기 다중 양자 우물 구조를 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 제1항에 있어서, 상기 다중 양자 우물 구조의 형성 공정에서는, 상기 III-V족 화합물 반도체의 양자 우물의 쌍수가 200쌍 이상인 다중 양자 우물을 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 다중 양자 우물 구조의 형성 공정에서는, 상기 III-V족 화합물 반도체의 양자 우물의 쌍수가 700쌍 이하인 다중 양자 우물을 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 다중 양자 우물 구조를 형성하는 공정 이후에, III-V족 화합물 반도체를 포함하는 층을 형성하는 공정을 더 포함하고, 상기 다중 양자 우물 구조를 형성하는 공정과 상기 III-V족 화합물 반도체를 포함하는 층을 형성하는 공정 사이에, 재성장 계면을 형성하는 공정이 포함되지 않도록, 상기 다중 양자 우물 구조의 성장 개시로부터 상기 III-V족 화합물 반도체를 포함하는 층의 성장 종료까지, 상기 전유기 금속 기상 성장법에 의해, 동일한 성장조(成長槽) 내에서 성장시키는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 다중 양자 우물 구조에, InxGa1-xAs(0.38≤x≤0.68)와 GaAs1-ySby(0.36≤y≤0.62)의 쌍, 또는 Ga1-uInuNvAs1-v(0.4≤u≤0.8, 0＜v≤0.2)와 GaAs1-ySby(0.36≤y≤0.62)의 쌍으로 구성되는 타입 II형의 다중 양자 우물 구조를 구비하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 반도체 소자는 수광 소자이고, 상기 수광 소자는, 수광층에, InxGa1-xAs(0.38≤x≤0.68)와 GaAs1-ySby(0.36≤y≤0.62)의 쌍, 또는 Ga1-uInuNvAs1-v(0.4≤u≤0.8, 0＜v≤0.2)와 GaAs1-ySby(0.36≤y≤0.62)의 쌍으로 구성되는 타입 II형의 다중 양자 우물 구조를 구비하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 다중 양자 우물 구조의 형성 공정에서는, 온도 400℃ 이상 560℃ 이하에서, 상기 다중 양자 우물 구조를 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  8. 제2항 내지 제7항 중 어느 한 항에 있어서, 상기 III-V족 화합물 반도체를 포함하는 층으로서, InP층, 또는 AlInAs층을 포함한 층을 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 다중 양자 우물 구조의 형성 공정에서는, Ga(갈륨)의 원료로서 TEGa(트리에틸갈륨)를 이용하여, 상기 다중 양자 우물 구조를 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 다중 양자 우물 구조의 형성 공정에서는, In(인듐)의 원료로서 TMIn(트리메틸인듐)을 이용하여, 상기 다중 양자 우물 구조를 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 다중 양자 우물 구조의 형성 공정에서는, As(비소)의 원료로서 TBAs(터셔리부틸아르신)를 이용하여, 상기 다중 양자 우물 구조를 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 다중 양자 우물 구조의 형성 공정에서는, Sb(안티몬)의 원료로서 TESb(트리에틸안티몬)를 이용하여, 상기 다중 양자 우물 구조를 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 기재된 반도체 소자의 제조 방법으로 제조된 것을 특징으로 하는 반도체 소자.
  14. III-V족 화합물 반도체의 반도체 소자로서,
    상기 III-V족 화합물 반도체의 기판과,
    상기 기판 상에 위치하는 III-V족 화합물 반도체의 다중 양자 우물 구조와,
    상기 다중 양자 우물 구조 상에 위치하는 III-V족 화합물 반도체를 포함하는 층을 구비하고,
    상기 다중 양자 우물 구조는, 양자 우물을 50쌍 이상 포함하며,
    상기 다중 양자 우물 구조의 상면과 상기 III-V족 화합물 반도체를 포함하는 층의 바닥면 사이에, 재성장 계면을 갖지 않는 것을 특징으로 하는 반도체 소자.
  15. 제14항에 있어서, 상기 다중 양자 우물 구조는, 양자 우물을 200쌍 이상 포함하는 것을 특징으로 하는 반도체 소자.
  16. 제14항 또는 제15항에 있어서, 상기 다중 양자 우물 구조는, 양자 우물을 700쌍 이하 포함하는 것을 특징으로 하는 반도체 소자.
  17. 제14항 내지 제16항 중 어느 한 항에 있어서, 상기 다중 양자 우물 구조에, InxGa1-xAs(0.38≤x≤0.68)와 GaAs1-ySby(0.36≤y≤0.62)의 쌍, 또는 Ga1-uInuNvAs1-v(0.4≤u≤0.8, 0＜v≤0.2)와 GaAs1-ySby(0.36≤y≤0.62)의 쌍으로 구성되는 타입 II형의 다중 양자 우물 구조를 구비하는 것을 특징으로 하는 반도체 소자.
  18. 제14항 내지 제17항 중 어느 한 항에 있어서, 상기 반도체 소자는, 상기 다중 양자 우물 구조를 수광층으로 하는 수광 소자로서, 상기 다중 양자 우물 구조는, 타입 II의, InxGa1-xAs(0.38≤x≤0.68)와 GaAs1-ySby(0.36≤y≤0.62)의 쌍, 또는 Ga1-uInuNvAs1-v(0.4≤u≤0.8, 0＜v≤0.2)와 GaAs1-ySby(0.36≤y≤0.62)의 쌍으로 구성되는 타입 II형의 다중 양자 우물 구조에 의해 형성되는 것을 특징으로 하는 반도체 소자.
  19. 제14항 내지 제18항 중 어느 한 항에 있어서, 상기 반도체 소자는, 상기 다중 양자 우물 구조를 수광층으로 하는 수광 소자로서, 상기 수광 소자의 파장 2000 ㎚의 광에 대한 감도는 0.5 A/W 이상인 것을 특징으로 하는 반도체 소자.
  20. 제14항 내지 제19항 중 어느 한 항에 있어서, 상기 반도체 소자는, 상기 다중 양자 우물 구조를 수광층으로 하는 수광 소자로서, 상기 수광 소자의 역바이어스 전압 5볼트로 한 조건하에서의 암전류의, 수광 부분의 면적에 대한 암전류 밀도는 0.5 ㎃/㎠ 이하인 것을 특징으로 하는 반도체 소자.
  21. 제14항 내지 제20항 중 어느 한 항에 있어서, 상기 다중 양자 우물 구조의 반도체층 및 상기 III-V족 화합물 반도체를 포함하는 층에 있어서, 상기 기판에 대한 격자 부정합도(Δω)는, -0.2% 이상 0.2% 이하인 것을 특징으로 하는 반도체 소자.
  22. 제15항 내지 제21항 중 어느 한 항에 있어서, 상기 III-V족 화합물 반도체를 포함하는 층은, InP층, 또는 AlInAs층을 포함한 층인 것을 특징으로 하는 반도체 소자.
  23. 제1항 내지 제12항 중 어느 한 항에 기재된 반도체 소자의 제조 방법에 의해 제조된 반도체 소자, 또는 제13항 내지 제22항 중 어느 한 항에 기재된 반도체 소자를 구비하는 것을 특징으로 하는 촬상 장치.
KR1020117009734A 2009-08-01 2010-07-07 반도체 소자 및 그 제조 방법 KR101316340B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2009-180242 2009-08-01
JP2009180242 2009-08-01
JPJP-P-2009-206317 2009-09-07
JP2009206317A JP5649157B2 (ja) 2009-08-01 2009-09-07 半導体素子およびその製造方法
PCT/JP2010/061511 WO2011016309A1 (ja) 2009-08-01 2010-07-07 半導体素子およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020137002252A Division KR101316476B1 (ko) 2009-08-01 2010-07-07 반도체 소자 및 촬상 장치

Publications (2)

Publication Number Publication Date
KR20110079698A true KR20110079698A (ko) 2011-07-07
KR101316340B1 KR101316340B1 (ko) 2013-10-08

Family

ID=43544210

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020117009734A KR101316340B1 (ko) 2009-08-01 2010-07-07 반도체 소자 및 그 제조 방법
KR1020137002252A KR101316476B1 (ko) 2009-08-01 2010-07-07 반도체 소자 및 촬상 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020137002252A KR101316476B1 (ko) 2009-08-01 2010-07-07 반도체 소자 및 촬상 장치

Country Status (7)

Country Link
US (1) US8461570B2 (ko)
EP (1) EP2461374A4 (ko)
JP (1) JP5649157B2 (ko)
KR (2) KR101316340B1 (ko)
CN (1) CN102203960B (ko)
TW (1) TWI520364B (ko)
WO (1) WO2011016309A1 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100319764A1 (en) * 2009-06-23 2010-12-23 Solar Junction Corp. Functional Integration Of Dilute Nitrides Into High Efficiency III-V Solar Cells
US20110114163A1 (en) * 2009-11-18 2011-05-19 Solar Junction Corporation Multijunction solar cells formed on n-doped substrates
US20110232730A1 (en) 2010-03-29 2011-09-29 Solar Junction Corp. Lattice matchable alloy for solar cells
KR101217526B1 (ko) * 2010-06-11 2013-01-02 한미사이언스 주식회사 아마이드 유도체 또는 이의 약학적으로 허용 가능한 염을 포함하는 약제학적 조성물
JP5892476B2 (ja) 2010-10-06 2016-03-23 住友電気工業株式会社 エピタキシャルウエハ、受光素子、光学センサ装置、並びにエピタキシャルウエハおよび受光素子の製造方法
US9214580B2 (en) 2010-10-28 2015-12-15 Solar Junction Corporation Multi-junction solar cell with dilute nitride sub-cell having graded doping
JP2012174977A (ja) * 2011-02-23 2012-09-10 Sumitomo Electric Ind Ltd 受光素子およびその製造方法
US8962991B2 (en) 2011-02-25 2015-02-24 Solar Junction Corporation Pseudomorphic window layer for multijunction solar cells
JP5736922B2 (ja) * 2011-04-08 2015-06-17 住友電気工業株式会社 受光素子およびその製造方法
JP5748176B2 (ja) * 2011-11-01 2015-07-15 住友電気工業株式会社 受光素子、エピタキシャルウエハおよびその製造方法
WO2013074530A2 (en) * 2011-11-15 2013-05-23 Solar Junction Corporation High efficiency multijunction solar cells
JP2013171948A (ja) * 2012-02-20 2013-09-02 Sumitomo Electric Ind Ltd 発光素子、エピタキシャルウエハおよびその製造方法
US9153724B2 (en) 2012-04-09 2015-10-06 Solar Junction Corporation Reverse heterojunctions for solar cells
WO2014006813A1 (ja) * 2012-07-06 2014-01-09 パナソニック株式会社 半導体発光素子
JP6024278B2 (ja) * 2012-08-10 2016-11-16 住友電気工業株式会社 発光素子
JP2015015306A (ja) * 2013-07-03 2015-01-22 住友電気工業株式会社 半導体素子およびその製造方法
US9680040B2 (en) 2013-04-23 2017-06-13 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing the same
JP2014216624A (ja) * 2013-04-30 2014-11-17 住友電気工業株式会社 エピタキシャルウエハ、その製造方法、半導体素子、および光学センサ装置
JP6137732B2 (ja) * 2013-05-16 2017-05-31 住友電気工業株式会社 エピタキシャルウエハおよびその製造方法
JP2015008277A (ja) * 2013-05-28 2015-01-15 住友電気工業株式会社 エピタキシャルウエハ、その製造方法、受光素子、および光学センサ装置
JP2014236067A (ja) 2013-05-31 2014-12-15 住友電気工業株式会社 半導体素子およびその製造方法
JP2015082573A (ja) * 2013-10-22 2015-04-27 住友電気工業株式会社 エピタキシャルウエハおよびその製造方法
ES2831831T3 (es) 2014-02-05 2021-06-09 Array Photonics Inc Convertidor de energía monolítico con múltiples uniones
JP6283245B2 (ja) * 2014-03-28 2018-02-21 旭化成エレクトロニクス株式会社 化合物半導体基板の製造方法
JP6454981B2 (ja) * 2014-04-24 2019-01-23 住友電気工業株式会社 半導体積層体および受光素子
JP6036906B2 (ja) * 2015-04-20 2016-11-30 住友電気工業株式会社 受光素子およびその製造方法
US20170110613A1 (en) 2015-10-19 2017-04-20 Solar Junction Corporation High efficiency multijunction photovoltaic cells
RU2611692C1 (ru) * 2015-12-09 2017-02-28 Федеральное государственное бюджетное учреждение науки Физико-технический институт им. А.Ф. Иоффе Российской академии наук Способ изготовления наногетероструктуры со сверхрешеткой
US10541341B2 (en) * 2017-06-08 2020-01-21 Sumitomo Electric Industries, Ltd. Semiconductor light receiving device having a type—II superlattice
US10930808B2 (en) 2017-07-06 2021-02-23 Array Photonics, Inc. Hybrid MOCVD/MBE epitaxial growth of high-efficiency lattice-matched multijunction solar cells
KR102553841B1 (ko) * 2017-07-19 2023-07-10 삼성전자주식회사 광전 변환 소자, 광 센서
EP3669402A1 (en) 2017-09-27 2020-06-24 Array Photonics, Inc. Short wavelength infrared optoelectronic devices having a dilute nitride layer
EP3939085A1 (en) 2019-03-11 2022-01-19 Array Photonics, Inc. Short wavelength infrared optoelectronic devices having graded or stepped dilute nitride active regions
US11935969B2 (en) * 2019-11-18 2024-03-19 Epistar Corporation Photodetector with modified region in barrier and absorption structures
US11641003B2 (en) * 2019-12-03 2023-05-02 Northwestern University Methods of fabricating planar infrared photodetectors

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904616A (en) * 1988-07-25 1990-02-27 Air Products And Chemicals, Inc. Method of depositing arsine, antimony and phosphine substitutes
US5077593A (en) * 1989-12-27 1991-12-31 Hughes Aircraft Company Dark current-free multiquantum well superlattice infrared detector
US5510627A (en) * 1994-06-29 1996-04-23 The United States Of America As Represented By The Secretary Of The Navy Infrared-to-visible converter
US6005259A (en) * 1997-09-23 1999-12-21 National Science Council InAs/GaSb superlattice structure infrared detector fabricated by organometallic vapor phase epitaxy
US6420728B1 (en) * 2000-03-23 2002-07-16 Manijeh Razeghi Multi-spectral quantum well infrared photodetectors
US6711195B2 (en) * 2002-02-28 2004-03-23 Agilent Technologies, Inc. Long-wavelength photonic device with GaAsSb quantum-well layer
JP2004207588A (ja) * 2002-12-26 2004-07-22 Sony Corp 多波長半導体レーザの製造方法
US6888179B2 (en) * 2003-04-17 2005-05-03 Bae Systems Information And Electronic Systems Integration Inc GaAs substrate with Sb buffering for high in devices
DE502004011374D1 (de) * 2003-11-25 2010-08-19 Univ Marburg Philipps Verfahren zur Herstellung von Halbleiterschichtenfolgen für optisch gepumpte Halbleitervorrichtungen
JP2005197395A (ja) 2004-01-06 2005-07-21 Sharp Corp 半導体素子、応用システムおよび結晶成長方法
US6933539B1 (en) * 2004-05-17 2005-08-23 Corning Incorporated Tunnel junctions for long-wavelength VCSELs
JP4685403B2 (ja) * 2004-10-12 2011-05-18 徳武産業株式会社 車イスシューズ
JP4575173B2 (ja) * 2005-01-07 2010-11-04 日本電信電話株式会社 量子井戸構造の製造方法
DE102005004582A1 (de) * 2005-01-26 2006-07-27 Philipps-Universität Marburg III/V-Halbleiter
JP2007324572A (ja) * 2006-05-02 2007-12-13 Sumitomo Electric Ind Ltd 受光素子アレイ、その製造方法、および光計測システム
US8124959B2 (en) * 2007-06-28 2012-02-28 Intel Corporation High hole mobility semiconductor device
WO2010073768A1 (ja) * 2008-12-26 2010-07-01 住友電気工業株式会社 受光素子、受光素子アレイおよびそれらの製造方法
JP5422990B2 (ja) * 2008-12-22 2014-02-19 住友電気工業株式会社 生体成分検出装置
JP5892476B2 (ja) * 2010-10-06 2016-03-23 住友電気工業株式会社 エピタキシャルウエハ、受光素子、光学センサ装置、並びにエピタキシャルウエハおよび受光素子の製造方法

Also Published As

Publication number Publication date
KR101316476B1 (ko) 2013-10-08
EP2461374A1 (en) 2012-06-06
CN102203960A (zh) 2011-09-28
US20110210313A1 (en) 2011-09-01
KR101316340B1 (ko) 2013-10-08
EP2461374A4 (en) 2015-12-30
US8461570B2 (en) 2013-06-11
JP5649157B2 (ja) 2015-01-07
JP2011054915A (ja) 2011-03-17
WO2011016309A1 (ja) 2011-02-10
TW201117407A (en) 2011-05-16
KR20130026494A (ko) 2013-03-13
CN102203960B (zh) 2014-06-25
TWI520364B (zh) 2016-02-01

Similar Documents

Publication Publication Date Title
KR101316340B1 (ko) 반도체 소자 및 그 제조 방법
US8309380B2 (en) Photodiode array, method for manufacturing photodiode array, epitaxial wafer, and method for manufacturing epitaxial wafer
US9129808B2 (en) Epitaxial wafer, photodiode, optical sensor device, and methods for producing epitaxial wafer and photodiode
US9818895B2 (en) Semiconductor device, optical sensor device and semiconductor device manufacturing method
WO2012114849A1 (ja) 受光素子およびその製造方法
JP5736922B2 (ja) 受光素子およびその製造方法
EP2590232A1 (en) Photoreceptor element and method for producing same
JP2012080010A (ja) エピタキシャルウエハ、半導体素子、およびこれらの製造方法
JP6036906B2 (ja) 受光素子およびその製造方法
JP2015015476A (ja) エピタキシャルウェハおよびその製造方法
JP5794288B2 (ja) 受光素子アレイ及びエピタキシャルウェハ

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee