KR20110077683A - 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 - Google Patents
레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 Download PDFInfo
- Publication number
- KR20110077683A KR20110077683A KR1020090134325A KR20090134325A KR20110077683A KR 20110077683 A KR20110077683 A KR 20110077683A KR 1020090134325 A KR1020090134325 A KR 1020090134325A KR 20090134325 A KR20090134325 A KR 20090134325A KR 20110077683 A KR20110077683 A KR 20110077683A
- Authority
- KR
- South Korea
- Prior art keywords
- group
- resist underlayer
- underlayer film
- carbon atoms
- substituted
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/075—Silicon-containing compounds
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/075—Silicon-containing compounds
- G03F7/0752—Silicon-containing compounds in non photosensitive layers or as additives, e.g. for dry lithography
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/094—Multilayer resist systems, e.g. planarising layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Materials For Photolithography (AREA)
- Silicon Polymers (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
Description
본 발명은 저장안정성 및 내에칭성이 우수한 레지스트 하층막을 제공하여 우수한 패턴을 전사할 수 있는 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법에 관한 것이다.
일반적으로 대부분의 리소그래피(lithography) 공정은 해상도를 증가시키기 위하여 레지스트층과 기판 사이에서의 반사를 최소화시켜야 한다. 따라서 레지스트층과 기판 사이에 반사방지코팅재료(ARC; anti-reflective coating)를 사용하여 해상도를 증가시킨다. 그러나 이러한 반사방지코팅재료는 레지스트 재료와 기본 조성이 유사하여, 이미지가 새겨진 레지스트층에 대해 나쁜 에치선택성(etch selectivity)을 가지는 단점이 있다. 그러므로 후속 에칭단계에서 추가의 리소그래피 공정이 요구되는 단점이 있다.
또한, 일반적인 레지스트 재료는 후속 에칭 단계에 대한 충분한 내성을 지니지 못한다. 이로써, 레지스트층이 매우 얇은 경우, 에칭하고자 하는 기판이 매우 두꺼운 경우, 에칭깊이가 깊게 요구되는 경우, 또는 특정 기판층에 대해 특정 에칭제(echant)를 사용해야하는 경우에 레지스트 하층막이 널리 사용되어져 왔다. 이러한 레지스트 하층막은 우수한 에치선택성을 가지는 재료로, 일반적으로 두 개의 층을 사용하게 된다. 이러한 경우에도 우수한 내에칭성을 가지기 위한 레지스트 하층막에 대한 연구는 지속되어야 하는 실정이다.
일반적으로 반도체 양산공정에서는 화학기상증착(chemical vapor deopsition, CVD) 방법을 이용하여, 레지스트 하층막을 제조하였다. 그러나 상기 CVD 방법을 이용하여 레지스트 하층막을 증착하는 경우에는 레지스트 하층막의 내부에 파티클이 발생하기 쉽고, 이러한 파티클은 검출하기도 어렵다. 또한, 패턴의 선폭이 얇아지면서, 약간의 파티클도 최종 디바이스의 전기적 특성에 영향을 미치는 문제점이 있으며, 상기 CVD 방법은 공정 시간이 오래 걸리고, 고가의 장비가 요구되는 문제점이 있는 실정이다.
이러한 문제점을 해결하기 위하여, 파티클의 제어가 쉽고, 공정시간이 빠르며, 설치 비용이 저렴한 장점이 있는 스핀-온-코팅이 가능한 레지스트 하층막 조성물의 필요성이 대두되고 있다.
또한, 상기 제2 레지스트 하층막을 형성하기 위한 레지스트 하층막용 조성물이 유기실란계 축중합물을 포함하는 경우, 반응성이 높은 실란올기(Silanol)가 잔존하여 보관안정성이 악화될 수 있다. 특히, 상기 레지스트 하층막용 조성물을 장 기간 보관하는 경우에는 상기 실란올기가 축합 반응하여 유기실란계 축중합물의 분자량이 증가하게 되고, 상기 유기실란계 축중합물의 분자량의 증가가 보다 심해지면 상기 레지스트 하층막용 조성물이 겔(Gel)화될 수 있다.
따라서, 내에칭성이 우수하면서도 저장안정성이 우수한 새로운 레지스트 하층막용 조성물이 절실히 요구되는 실정이다.
본 발명의 일 구현예는 스핀-온-코팅 방법에 의하여 코팅되고, 저장안정성 및 내에칭성이 우수한 레지스트 하층막용 조성물을 제공한다.
본 발명의 다른 일 구현예는 상기 레지스트 하층막용 조성물을 이용하는 반도체 집적회로 디바이스의 제조방법을 제공한다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 구현예는 하기 화학식 1로 표시되는 구조단위 10 내지 40 몰%를 포함하는 유기실란계 축중합물 및 용매를 포함하는 레지스트 하층막용 조성물을 제공한다.
[화학식 1]
(상기 화학식 1에서,
ORG는 치환 또는 비치환된 방향족 고리를 함유하는 탄소수 6 내지 30의 관능 기, 탄소수 1 내지 12의 알킬기, 및 -Y-{Si(OR)3}a로 이루어진 군에서 선택되는 것이고,
이 때, 상기 R은 탄소수 1 내지 6의 알킬기이고, Y는 직쇄 또는 분지쇄의 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기; 또는 주쇄에 알케닐렌기, 알키닐렌기, 아릴렌기, 헤테로고리기, 우레아(urea)기, 이소시아누레이트(isocyanurate)기, 및 이들의 조합으로 이루어진 군에서 선택되는 치환기가 포함되어 있는 탄소수 1 내지 20의 알킬렌기이고, a는 1 또는 2이다.)
본 발명의 다른 일 구현예는 (a) 기판 상에 재료층을 제공하는 단계; (b) 상기 재료층 위로 제1 레지스트 하층막을 형성시키는 단계; (c) 상기 제1 레지스트 하층막 위로 본 발명의 일구현예에 따른 레지스트 하층막용 조성물을 코팅하여 제2 레지스트 하층막을 형성시키는 단계; (d) 상기 제2 레지스트 하층막 위로 방사선-민감성 이미지화층을 형성시키는 단계; (e) 상기 방사선-민감성 이미지화층을 패턴 방식으로 방사선에 노출시킴으로써 상기 방사선-민감성 이미지층 내에서 방사선-노출된 영역의 패턴을 생성시키는 단계; (f) 상기 방사선-민감성 이미지화층 및 상기 제2 레지스트 하층막의 부분을 선택적으로 제거하여 상기 제1 레지스트 하층막의 부분을 노출시키는 단계; (g) 패턴화된 제2 레지스트 하층막 및 상기 제1 레지스트 하층막의 부분을 선택적으로 제거하여 재료층의 부분을 노출시키는 단계; 및 (h) 재료층의 노출된 부분을 에칭함으로써 패턴화된 재료 형상을 형성시키는 단계를 포함하는 반도체 집적회로 디바이스의 제조방법을 제공한다.
기타 본 발명의 구현예들의 구체적인 사항은 이하의 상세한 설명에 포함되어 있다.
본 발명의 일 구현예에 따른 레지스트 하층막용 조성물은 실란화합물을 사용하지 않고도 실리콘의 함량을 높힘으로써, 저장안정성 및 막특성이 우수한 레지스트 하층막을 제공할 수 있다. 특히, 플라즈마 상태의 기체에 대한 내에칭성이 우수하여, 원하는 패턴을 효과적으로 전사할 수 있다. 또한, 본 발명의 일 구현예에 따른 레지스트 하층막용 조성물은 친수성 또는 소수성의 표면성질을 용이하게 조절 가능한 효과가 있다.
이하, 본 발명의 구현예를 상세히 설명하기로 한다. 다만, 이는 예시로서 제시되는 것으로, 이에 의해 본 발명이 제한되지는 않으며 본 발명은 후술할 청구 범위의 범주에 의해 정의될 뿐이다.
본 명세서에서 "치환"이란 별도의 정의가 없는 한, 탄소수 1 내지 6의 알킬기 또는 탄소수 6 내지 12의 아릴기로 치환된 것을 의미한다.
본 명세서에서 별도의 정의가 없는 한, “알킬”이란 탄소수 1 내지 6의 알킬을 의미하는 것이고; “알킬렌”이란 탄소수 1 내지 6의 알킬렌을 의미하는 것이고;“아릴”이란 탄소수 6 내지 12의 아릴을 의미하는 것이고; “아릴렌”이란 탄 소수 6 내지 12의 아릴렌을 의미하는 것이고;“알케닐”이란 탄소수 2 내지 6의 알케닐을 의미하는 것이고; "알케닐렌”이란 탄소수 2 내지 6의 알케닐렌을 의미하는 것이고; “알키닐”이란 탄소수 2 내지 6의 알키닐을 의미하는 것이고; “알키닐렌”이란 탄소수 2 내지 6의 알키닐렌을 의미하는 것이다.
본 명세서에서 별도의 정의가 없는 한, “헤테로고리기”란 하나의 고리내에 N, O, S, 또는 P의 헤테로 원자를 포함하는 탄소수 3 내지 12의 헤테로아릴렌기, 탄소수 1 내지 12의 헤테로사이클로알킬렌기, 탄소수 1 내지 12의 헤테로사이클로알케닐렌기, 탄소수 1 내지 12의 헤테로사이클로알키닐렌기 또는 이들의 융합고리인 것을 의미한다. 상기 헤테로고리기는 상기한 헤테로 원자를 1 내지 5 개 포함하는 것이 좋다.
본 발명의 일 구현예는 하기 화학식 1로 표시되는 구조단위 10 내지 40 몰%를 포함하는 유기실란계 축중합물 및 용매를 포함하는 레지스트 하층막용 조성물을 제공한다.
[화학식 1]
(상기 화학식 1에서,
ORG는 치환 또는 비치환된 방향족 고리를 함유하는 탄소수 6 내지 30의 관능기, 탄소수 1 내지 12의 알킬기, 및 -Y-{Si(OR)3}a로 이루어진 군에서 선택되는 것 이고,
이 때, 상기 R은 탄소수 1 내지 6의 알킬기이고, Y는 직쇄 또는 분지쇄의 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기; 또는 주쇄에 알케닐렌기, 알키닐렌기, 아릴렌기, 헤테로고리기, 우레아(urea)기, 이소시아누레이트(isocyanurate)기, 및 이들의 조합으로 이루어진 군에서 선택되는 치환기가 포함되어 있는 탄소수 1 내지 20의 알킬렌기이고, a는 1 또는 2이다.)
상기 화학식 1로 표시되는 구조단위의 함량은 박막 코팅 형성능, 저장안정성 및 내에칭성 개선 효과를 고려하여 상기 함량범위로 포함되는 것이 좋다. 특히, 본 발명의 일 구현예에 따른 레지스트 하층막용 조성물은 플라즈마 상태의 O2 가스에 대한 내에칭성이 우수한 효과가 있다.
상기 유기실란계 축중합물은 하기 화학식 2 또는 3으로 표시되는 구조단위를 더 포함할 수 있다.
[화학식 2]
[화학식 3]
(상기 화학식 2 및 3에서,
ORG는 치환 또는 비치환된 방향족 고리를 함유하는 탄소수 6 내지 30의 관능기, 탄소수 1 내지 12의 알킬기, 및 -Y-{Si(OR)3}a로 이루어진 군에서 선택되는 것이고,
이 때, 상기 R은 탄소수 1 내지 6의 알킬기이고, Y는 직쇄 또는 분지쇄의 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기; 또는 주쇄에 알케닐렌기, 알키닐렌기, 아릴렌기, 헤테로고리기, 우레아(urea)기, 이소시아누레이트(isocyanurate)기, 및 이들의 조합으로 이루어진 군에서 선택되는 치환기가 포함되어 있는 탄소수 1 내지 20의 알킬렌기이고, a는 1 또는 2이고,
Z는 수소 및 탄소수 1 내지 6의 알킬기로 이루어진 군에서 선택되는 것이다.)
이 때, 상기 화학식 2로 표시되는 구조단위는 10 내지 40 몰%의 범위로 포함되는 것이 좋고, 상기 화학식 3으로 표시되는 구조단위는 20 내지 80 몰%의 범위로 포함되는 것이 좋다.
상기 유기실란계 축중합물은 산촉매 또는 염기촉매 하에서, 하기 화학식 4 내지 6으로 표시되는 화합물로부터 생성되어질 수 있다.
[화학식 4]
[R1O]3Si-X
[화학식 5]
[R2O]3Si-R3
[화학식 6]
{[R4O]3Si}n-Y
(상기 화학식 4 내지 6에서,
R1, R2, 및 R4는 서로 같거나 다른 것으로 각각 독립적으로, 탄소수 1 내지 6의 알킬기이고,
R3는 탄소수 1 내지 12의 알킬기이고,
X는 치환 또는 비치환된 방향족 고리를 함유하는 탄소수 6 내지 30의 관능기이고,
Y는 직쇄 또는 분지쇄의 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기; 또는 주쇄에 알케닐렌기, 알키닐렌기, 아릴렌기, 헤테로고리기, 우레아(urea)기, 이소시아누레이트(isocyanurate)기, 및 이들의 조합으로 이루어진 군에서 선택되는 치환기가 포함되어 있는 탄소수 1 내지 20의 알킬렌기이고,
n은 2 또는 3 이다.)
이 때, 상기 화학식 4 내지 6으로 표시되는 화합물은 본 발명의 일구현예에 따른 레지스트 하층막용 조성물의 흡광도, 저장안정성, 및 내에칭성 개선 효과를 고려하여, 각각 5 내지 90 중량%, 5 내지 90 중량%, 및 0 내지 90 중량%로 혼합되는 것이 좋다. 특히, 상기 화학식 4로 표시되는 화합물은 흡광도 및 내에칭성 개 선 효과가 우수하고, 상기 화학식 5로 표시되는 화합물은 흡광도 및 저장안정성 개선 효과가 우수하므로 상기한 함량 범위로 사용하는 것이 좋다. 또한, 상기 화학식 6으로 표시되는 화합물은 내에칭성 및 저장안정성 개선 효과가 우수하므로 상기한 함량 범위로 사용하는 것이 좋다. 또한, 상기 화학식 6으로 표시되는 화합물은 박막에 친수성를 부여할 수 있는 효과가 있다. 이로써, 반사방지막과의 계면친화력을 개선할 수 있는 효과가 있다.
보다 구체적으로, 상기 화학식 6으로 표시되는 화합물은 하기 화학식 7 내지 20로 표시되는 화합물을 사용할 수 있다.
[화학식 7] [화학식 8]
[화학식 9] [화학식 10]
[화학식 11] [화학식 12]
[화학식 13] [화학식 14]
[화학식 15] [화학식 16]
[화학식 17] [화학식 18]
[화학식 19] [화학식 20]
또한, 상기 화학식에 있어서, "치환 또는 비치환된 방향족 고리를 함유하는 탄소수 6 내지 30의 관능기"라 함은 하기 화학식 21로 표시되는 것일 수 있다.
[화학식 22]
*-(L)m-X1
(상기 화학식 21에서
L은 직쇄 또는 분지쇄의 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기, 이 때, 상기 알킬렌기를 이루는 단일 또는 둘 이상의 탄소는 에테르기(-O-), 카르 보닐기(-CO-), 에스테르기(-COO-), 아민기(-NH-) 및 이들의 조합으로 이루어진 군에서 선택되는 관능기로 치환 또는 비치환될 수 있고,
X1은 치환 또는 비치환된 탄소수 6 내지 20의 아릴기, 치환 또는 비치환된 탄소수 7 내지 20의 아릴카르보닐기, 및 치환 또는 비치환된 탄소수 9 내지 20의 크로메논기로 이루어진 군에서 선택되는 것이고,
m은 0 또는 1 이다.)
이 때, 상기 화학식 21에서 "치환"은 할로겐기, 히드록시기, 니트로기, 탄소수 1 내지 6의 알킬기, 탄소수 1 내지 6의 할로겐화알킬기, 탄소수 1 내지 6의 알콕시기,탄소수 2 내지 6의 알케닐기, 탄소수 6 내지 12의 아릴기, 및 탄소수 6 내지 12의 아릴케톤기로 이루어진 군에서 선택되는 치환기이다.
보다 구체적으로, 상기 화학식에 있어서, "치환 또는 비치환된 방향족 고리를 함유하는 탄소수 6 내지 30의 관능기"라 함은 하기 화학식 22 내지 42로 표시되는 것을 사용할 수 있다.
[화학식 22] [화학식 23]
[화학식 24] [화학식 25]
[화학식 26] [화학식 27]
[화학식 28] [화학식 29]
[화학식 30] [화학식 31]
[화학식 32] [화학식 33]
[화학식 34] [화학식 35]
[화학식 36] [화학식 37]
[화학식 38] [화학식 39]
[화학식 40] [화학식 41]
[화학식 42]
또한, 상기 유기실란계 축중합물은 산 촉매 또는 염기 촉매하에서 가수분해 및/또는 축중합 반응으로 생성될 수 있다.
이 때, 상기 산촉매 또는 염기촉매는 상기한 화학식들의 가수분해 반응 또는 축중합 반응의 속도를 적절히 조절하여 원하는 분자량의 유기실란계 축중합물을 얻을 수 있도록 하는 역할을 한다. 이러한 산촉매 및 염기촉매의 종류는 당분야에서 일반적으로 사용되는 것으로 특별히 한정하지 않으나, 보다 구체적으로 상기 산촉 매는 불산, 염산, 브롬산, 요오드산, 질산, 황산, p-톨루엔 술폰산 수화물(p-toluenesulfonic acid monohydrate), 디에틸설페이트(diethylsulfate), 2,4,4,6-테트라브로모시클로헥사디엔온, 벤조인 토실레이트, 2-니트로벤질 토실레이트, 유기 술폰산의 알킬 에스테르류 및 이들의 조합으로 이루어진 군에서 선택되는 것을 사용할 수 있다. 또한, 상기 염기촉매는 트리에틸아민, 디에틸아민과 같은 알킬아민, 암모니아, 수산화나트륨, 수산화칼륨, 피리딘, 및 이들의 조합으로부터 선택되는 것을 사용할 수 있다. 이 때, 상기 산촉매 또는 염기촉매는 유기실란계 축중합물을 생성하는 상기 화합물의 총량 100 중량부에 대하여 0.001 내지 5 중량부로 사용하는 것이 반응속도를 적절히 조절하여 원하는 분자량의 축중합물을 얻기 위해서 바람직하다.
상기 유기실란계 축중합물은 레지스트 하층막용 조성물 총량에 대하여, 1 내지 50 중량% 범위로 포함되는 것이 좋다. 이 때, 상기 유기실란계 축중합물의 함량은 본 발명의 일구현예에 따른 레지스트 하층막용 조성물의 코팅능을 고려하여, 상기 함량 범위가 되도록 포함하는 것이 좋다.
본 발명의 일구현예에 따른 레지스트 하층막용 조성물은 상기한 유기실란계 축중합물과 용매를 포함하여 이루어진다. 상기 용매는 보이드(void)를 방지하고, 필름을 천천히 건조함으로써 평탄성을 향상시키는 역할을 한다. 이러한 용매의 종류는 당분야에서 일반적으로 사용되는 것으로 특별히 한정하지 않으나, 보다 구체적으로 본 발명의 일 구현예에 따른 레지스트 하층막용 조성물의 코팅, 건조 및 경화시의 온도보다 좀 더 낮은 온도 근처에서 휘발하는 고비등 용매를 사용할 수 있 다. 보다 더 구체적으로 아세톤(acetone), 테트라하이드로퓨란(tetrahydrofuran), 벤젠(benzene), 톨루엔(toluene), 디에틸에테르(diethyl ether), 클로로포름(chloroform), 디클로로메탄(dichloromethane), 에틸 아세테이트(ethyl acetate), 프로필렌 글리콜 메틸 에테르(propylene glycol methyl ether), 프로필렌 글리콜 에틸 에테르(propylene glycol ethyl ether), 프로필렌 글리콜 프로필 에테르(propylene glycol propyl ether), 프로필렌 글리콜 메틸 에테르 아세테이트(propylene glycol methyl ether acetate), 프로필렌 글리콜 에틸 에테르 아세테이트(propylene glycol ethyl ether acetate), 프로필렌 글리콜 프로필 에테르 아세테이트(propylene glycol propyl ether acetate), 에틸 락테이트(ethyl lactate), g-부티로락톤(g-butyrolactone), 메틸 이소부틸 케톤(methyl isobutyl ketone) 및 이들의 조합으로 이루어진 군에서 선택되는 것을 사용할 수 있다.
또한, 본 발명의 일구현예에 따른 레지스트 하층막용 조성물은 가교제, 라디칼 안정제, 계면활성제 및 이들의 조합으로 이루어진 군에서 선택되는 첨가제를 더 포함할 수 있다.
상기 레지스트 하층막용 조성물은 피리디늄 p-톨루엔술포네이트(pyridiniump-toluenesulfonate), 아미도설포베타인-16(amidosulfobetain-16), 암모늄(-)-캠퍼-10-술폰산염(ammonium(-)-camphor-10-sulfonic acid ammonium salt), 암모늄포메이트(ammonium formate), 알킬암모늄포메이트(alkyltriethylammonium formate), 피리디늄포메이트(pyridinium formate), 테트라부틸암모늄아세테이트(tetrabutyl ammonium acetate), 테트라부틸암모늄아자이 드(tetrabutyl ammonium azide), 테트라부틸암모늄벤조에이트(tetrabutyl ammonium benzoate), 테트라부틸암모늄바이설페이트(tetrabutyl ammonium bisulfate), 브롬화테트라부틸암모늄(tetrabutyl ammonium bromide), 염화 테트라부틸암모늄(tetrabutyl ammonium chloride), 시안화테트라부틸암모늄(tetrabutyl ammonium cyanide), 불화테트라부틸암모늄(tetrabutyl ammonium fluoride), 요오드화테트라부틸암모늄(tetrabutyl ammonium iodide), 테트라부틸암모늄 설페이트(tetrabutyl ammonium sulfate), 테트라부틸암모늄나이트레이트(tetrabutyl ammonium nitrate), 테트라부틸암모늄나이트라이트(tetrabutyl ammonium nitrite), 테트라부틸암모늄 p-톨루엔설포네이트(tetrabutyl ammonium p-toluene sulfonate), 테트라부틸암모늄포스페이트(tetrabutyl ammonium phosphate) 및 이들의 조합으로 이루어진 군에서 선택되는 첨가제를 더 포함할 수 있다. 이러한 첨가제는 본 발명의 일 구현에에 따른 레지스트 하층막용 조성물의 내에칭성, 내용제성, 및 저장안정성을 고려하여, 유기실란계 축중합물 100 중량부에 대하여, 0.0001 내지 0.01 중량부 범위로 포함되는 것이 좋다.
이러한 레지스트 하층막은 일반적으로 도 1에 나타낸 바와 같이 형성될 수 있다. 보다 구체적으로, 실리콘 산화막과 같은 기판(1) 상에 일반적으로 유기물로 이루어진 제1 레지스트 하층막(3)을 형성하고, 그 위에 제2 레지스트 하층막(5)를 만든 후, 최종적으로 레지스트층(7)을 형성한다. 제2 레지스트 하층막(5)는 기판(1)보다 레지스트층(7)에 대해 더 높은 에치선택성을 갖기 때문에 얇은 두께의 레지스트층(7)을 이용해도 패턴을 쉽게 전사할 수 있다. 패턴이 전사된 제2 레지 스트 하층막(5)을 마스크로 제1 레지스트 하층막(3)을 에칭하여 패턴을 전사하고, 마지막으로 이 제1 레지스트 하층막(3)을 마스크로 기판(1)에 패턴을 전사한다. 결과적으로 더 얇은 레지스트층(7)을 사용하여 원하는 깊이로 기판을 에칭하게 되는 것이다.
본 발명의 또 다른 일 구현예는 (a) 기판 상에 재료층을 제공하는 단계; (b) 상기 재료층 위로 제1 레지스트 하층막을 형성시키는 단계; (c) 상기 제1 레지스트 하층막 위로 본 발명의 일 구현예에 따른 레지스트 하층막용 조성물을 코팅하여 제2 레지스트 하층막을 형성시키는 단계; (d) 상기 제2 레지스트 하층막 위로 방사선-민감성 이미지화층을 형성시키는 단계; (e) 상기 방사선-민감성 이미지화층을 패턴 방식으로 방사선에 노출시킴으로써 상기 방사선-민감성 이미지층 내에서 방사선-노출된 영역의 패턴을 생성시키는 단계; (f) 상기 방사선-민감성 이미지화층 및 상기 제2 레지스트 하층막의 부분을 선택적으로 제거하여 상기 제1 레지스트 하층막의 부분을 노출시키는 단계; (g) 패턴화된 제2 레지스트 하층막 및 상기 제1 레지스트 하층막의 부분을 선택적으로 제거하여 재료층의 부분을 노출시키는 단계; 및 (h) 재료층의 노출된 부분을 에칭함으로써 패턴화된 재료 형상을 형성시키는 단계를 포함하는 반도체 집적회로 디바이스의 제조방법을 제공한다.
상기 제2 레지스트 하층막을 형성시키는 (c)단계와 방사선-민감성 이미지화층을 형성시키는 (d)단계 사이에 추가로 반사방지막을 형성시키는 단계를 더 포함할 수도 있다.
상기 제2 레지스트 하층막은 상기 화학식 1로 표시되는 구조단위를 40 내지 80 몰% 범위로 포함하는 것이다.
본 발명에 따라 기판 상의 재료를 패턴화하는 방법은 보다 구체적으로 하기와 같이 수행될 수 있다.
먼저, 알루미늄과 SiN(실리콘 나이트라이드)등과 같은 패턴화하고자 하는 재료를 통상적인 방법에 따라 실리콘 기판 위에 형성시킨다. 본 발명의 레지스트 하층막용 조성물이 사용되는 패턴화하고자 하는 재료는 전도성, 반전도성, 자성 또는 절연성 재료인 것이 모두 가능하다.
상기 패턴화하고자 하는 재료 상에 유기물로 이루어진 제1 레지스트 하층막을 형성한다. 이 때, 상기 제1 레지스트 하층막은 탄소, 수소, 산소 원자를 포함하는 유기물 재료를 이용하여 200 내지 12000 Å의 두께로 형성될 수 있다. 이 때, 상기 제1 레지스트 하층막의 종류 및 두께는 상기 범위로 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
이어서, 본 발명의 일 구현예에 따른 레지스트 하층막용 조성물을 사용하여 500 내지 4000 Å 두께로 스핀-코팅에 의해 제2 레지스트 하층막을 형성하고, 100 내지 300 ℃에서 10 초 내지 10 분간 베이킹하여 제2 레지스트 하층막을 형성한다. 이 때, 상기 제2 레지스트 하층막의 두께, 베이킹 온도 및 시간은 상기 범위로 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징 을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
상기 제2 레지스트 하층막이 형성되면 방사선-민감성 이미지화층을 형성시키고, 상기 이미지화층을 통한 노광(exposure) 공정에 의해 패턴이 형성될 영역을 노출시키는 현상(develop)공정을 진행한다. 이어서, 이미지화층 및 반사방지층을 선택적으로 제거하여 재료층의 부분을 노출시키고, 에칭가스를 이용하여 드라이 에칭을 진행한다. 상기 에칭가스의 일반적인 예로는 CHF3, CF4, CH4, Cl2, BCl3 및 이들의 혼합가스로 이루어진 군에서 선택된 것을 사용할 수 있다. 패턴화된 재료 형상이 형성된 후에는 통상의 포토레지스트 스트립퍼에 의해 잔류하는 임의의 방사선-민감성 이미지화층을 제거할 수 있다.
본 발명의 또 다른 일 구현예는 상기 본 발명의 일 구현예에 따른 제조방법에 의해 제조되어지는 반도체 집적회로 디바이스를 제공한다. 특히, 금속 와이어링 라인, 컨택트 또는 바이어스를 위한 홀과 같은 패터닝된 재료층 구조물; 다마스크 트렌치 또는 셀로우 트렌치 절연과 같은 절연색션; 집적 회로 장치의 설계와 같은 커패시터 구조물용 트렌치 등의 분야에 유용하게 적용될 수 있다. 또한, 산화물, 질화물, 폴리실리콘 및 크롬의 패터닝된 층을 형성하는 데에 매우 유용하게 적용될 수 있다. 또한 본 발명은 임의의 특정 리쏘그래픽 기법 또는 디바이스 구조물에 국한되는 것이 아님을 이해해야 한다.
이하에서는 본 발명의 구체적인 실시예들을 제시한다. 다만, 하기에 기재 된 실시예들은 본 발명을 구체적으로 예시하거나 설명하기 위한 것에 불과하며, 이로서 본 발명이 제한되어서는 아니된다.
또한, 여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략한다.
비교예
1
기계교반기, 냉각관, 적가 깔대기, 및 질소가스 도입관을 구비한 10 ℓ의 4구 플라스크에 페닐트리메톡시실란(phenyltrimethoxysilane) 189 g, 메틸트리메톡시실란(methyltrimethoxysilane) 520 g과 비스트리메톡시실릴메탄(bis(trimethoxysilyl)methane) 1691 g을 프로필렌 글리콜 메틸 에테르 아세테이트(propylene glycol monomethyl ether acetate, PGMEA) 5600 g에 용해시킨 후 1000 ppm 질산 수용액 541 g을 용액에 첨가하였다. 그 후, 50 ℃에서 1시간 동안 가수분해를 한 후, 음압을 가하여 생성된 메탄올(methanol)을 제거하였고, 50 ℃에서 7일 동안 반응시켰다. 반응 후, 유기실란계 축중합물을 얻었다.
상기 유기실란계 축중합물의 고형분이 20 중량% 농도가 되도록 용매를 제거한 샘플 10.0 g에 PGMEA 90 g을 넣어 희석용액을 제조하였다. 상기 희석용액에 피리디늄 p-톨루엔술포네이트(pyridinium p-toluenesulfonate) 0.002 g을 넣어 레지스트 하층막용 조성물을 제조하였다.
상기 레지스트 하층막용 조성물을 실리콘 웨이퍼에 스핀-코팅법으로 코팅하여 240 ℃의 온도에서 1 분 동안 구워서(baking), 두께 500 Å의 레지스트 하층막 을 형성하였다.
비교예
2
기계교반기, 냉각관, 적가 깔대기, 및 질소가스 도입관을 구비한 10 ℓ의 4구 플라스크에 페닐트리메톡시실란 490 g, 메틸트리메톡시실란 287 g과 비스트리메톡시실릴메탄 1623 g을 PGMEA 5600 g에 용해시킨 후 1000 ppm 질산 수용액 520 g을 용액에 첨가하였다. 그 후, 50 ℃에서 1시간 동안 가수분해를 한 후, 음압을 가하여 생성된 메탄올을 제거하였고, 50 ℃에서 7일 동안 반응시켰다. 반응 후, 유기실란계 축중합물을 얻었다.
상기 유기실란계 축중합물의 고형분이 20 중량% 농도가 되도록 용매를 제거한 샘플 10.0 g에 PGMEA 90 g을 넣어 희석용액을 제조하였다. 상기 희석용액에 피리디늄 p-톨루엔술포네이트 0.002 g을 넣어 레지스트 하층막용 조성물을 제조하였다.
상기 레지스트 하층막용 조성물을 실리콘 웨이퍼에 스핀-코팅법으로 코팅하여 240 ℃의 온도에서 1 분 동안 구워서(baking), 두께 500 Å의 레지스트 하층막을 형성하였다.
비교예
3
기계교반기, 냉각관, 적가 깔대기, 및 질소가스 도입관을 구비한 10 ℓ의 4구 플라스크에 페닐트리메톡시실란 688 g, 메틸트리메톡시실란 133 g과 비스트리메 톡시실릴메탄 1578 g을 PGMEA 5600 g에 용해시킨 후 1000 ppm 질산 수용액 505 g을 용액에 첨가하였다. 그 후, 50 ℃에서 1시간 동안 가수분해를 한 후, 음압을 가하여 생성된 메탄올을 제거하였고, 50 ℃에서 7일 동안 반응시켰다. 반응 후, 유기실란계 축중합물을 얻었다.
상기 유기실란계 축중합물의 고형분이 20 중량% 농도가 되도록 용매를 제거한 샘플을 얻었다. 상기 얻어진 샘플 10.0 g에 PGMEA 90 g을 넣어 희석용액을 제조하였다. 상기 희석용액에 피리디늄 p-톨루엔술포네이트 0.002 g을 넣어 레지스트 하층막용 조성물을 제조하였다.
상기 레지스트 하층막용 조성물을 실리콘 웨이퍼에 스핀-코팅법으로 코팅하여 240 ℃의 온도에서 1 분 동안 구워서(baking), 두께 500 Å의 레지스트 하층막을 형성하였다.
실시예 1
기계교반기, 냉각관, 적가 깔대기, 및 질소가스 도입관을 구비한 10 ℓ의 4구 플라스크에 페닐트리메톡시실란 189 g, 메틸트리메톡시실란 520 g과 비스트리메톡시실릴메탄 773.5 g을 PGMEA 5600 g에 용해시킨 후 1000 ppm 질산 수용액 773.5 g을 용액에 첨가하였다. 그 후, 50 ℃에서 1시간 동안 가수분해를 한 후, 음압을 가하여 생성된 메탄올을 제거하였고, 50 ℃에서 7일 동안 반응시켰다. 반응 후, 유기실란계 축중합물을 얻었다.
상기 유기실란계 축중합물의 고형분이 20 중량% 농도가 되도록 용매를 제거 한 샘플 10.0 g에 PGMEA 90 g을 넣어 희석용액을 제조하였다. 상기 희석용액에 피리디늄 p-톨루엔술포네이트 0.002 g을 넣어 레지스트 하층막용 조성물을 제조하였다.
상기 레지스트 하층막용 조성물을 실리콘 웨이퍼에 스핀-코팅법으로 코팅하여 240 ℃의 온도에서 1 분 동안 구워서(baking), 두께 500 Å의 레지스트 하층막을 형성하였다.
실시예
2
기계교반기, 냉각관, 적가 깔대기, 및 질소가스 도입관을 구비한 10 ℓ의 4구 플라스크에 페닐트리메톡시실란 189 g, 메틸트리메톡시실란 520 g과 비스트리메톡시실릴메탄 773.5 g을 PGMEA 5600 g에 용해시킨 후 1000 ppm 질산 수용액 1083 g을 용액에 첨가하였다. 그 후, 50 ℃에서 1시간 동안 가수분해를 한 후, 음압을 가하여 생성된 메탄올을 제거하였고, 50 ℃에서 7일 동안 반응시켰다. 반응 후, 유기실란계 축중합물을 얻었다.
상기 유기실란계 축중합물의 고형분이 20 중량% 농도가 되도록 용매를 제거한 샘플 10.0 g에 PGMEA 90 g을 넣어 희석용액을 제조하였다. 상기 희석용액에 피리디늄 p-톨루엔술포네이트 0.002 g을 넣어 레지스트 하층막용 조성물을 제조하였다.
상기 레지스트 하층막용 조성물을 실리콘 웨이퍼에 스핀-코팅법으로 코팅하여 240 ℃의 온도에서 1 분 동안 구워서(baking), 두께 500 Å의 레지스트 하층막 을 형성하였다.
실시예
3
기계교반기, 냉각관, 적가 깔대기, 및 질소가스 도입관을 구비한 10 ℓ의 4구 플라스크에 페닐트리메톡시실란 189 g, 메틸트리메톡시실란 520 g과 비스트리메톡시실릴메탄 1624 g을 PGMEA 5600 g에 용해시킨 후 1000 ppm 질산 수용액 773.5 g을 용액에 첨가하였다. 그 후, 50 ℃에서 1 시간 동안 가수분해를 한 후, 음압을 가하여 생성된 메탄올을 제거하였고, 50 ℃에서 7일 동안 반응시켰다. 반응 후, 유기실란계 축중합물을 얻었다.
상기 유기실란계 축중합물의 고형분이 20 중량% 농도가 되도록 용매를 제거한 샘플 10.0 g에 PGMEA 90 g을 넣어 희석용액을 제조하였다. 상기 희석용액에 피리디늄 p-톨루엔술포네이트 0.002 g을 넣어 레지스트 하층막용 조성물을 제조하였다.
상기 레지스트 하층막용 조성물을 실리콘 웨이퍼에 스핀-코팅법으로 코팅하여 240 ℃의 온도에서 1 분 동안 구워서(baking), 두께 500 Å의 레지스트 하층막을 형성하였다.
실시예
4
기계교반기, 냉각관, 적가 깔대기, 및 질소가스 도입관을 구비한 10 ℓ의 4구 플라스크에 페닐트리메톡시실란 490 g, 메틸트리메톡시실란 287 g과 비스트리메 톡시실릴메탄 1623 g을 PGMEA 5600 g에 용해시킨 후 1000 ppm 질산 수용액 742 g을 용액에 첨가하였다. 그 후, 50 ℃에서 1 시간 동안 가수분해를 한 후, 음압을 가하여 생성된 메탄올을 제거하였고, 50 ℃에서 7일 동안 반응시켰다. 반응 후, 유기실란계 축중합물을 얻었다.
상기 유기실란계 축중합물의 고형분이 20 중량% 농도가 되도록 용매를 제거한 샘플 10.0 g에 PGMEA 90 g을 넣어 희석용액을 제조하였다. 상기 희석용액에 피리디늄 p-톨루엔술포네이트 0.002 g을 넣어 레지스트 하층막용 조성물을 제조하였다.
상기 레지스트 하층막용 조성물을 실리콘 웨이퍼에 스핀-코팅법으로 코팅하여 240 ℃의 온도에서 1 분 동안 구워서(baking), 두께 500 Å의 레지스트 하층막을 형성하였다.
실시예 5
기계교반기, 냉각관, 적가 깔대기, 및 질소가스 도입관을 구비한 10 ℓ의 4구 플라스크에 페닐트리메톡시실란 490 g, 메틸트리메톡시실란 287 g과 비스트리메톡시실릴메탄 1623 g을 PGMEA 5600 g에 용해시킨 후 1000 ppm 질산 수용액 1039 g을 용액에 첨가하였다. 그 후, 50 ℃에서 1 시간 동안 가수분해를 한 후, 음압을 가하여 생성된 메탄올을 제거하였고, 50 ℃에서 7일 동안 반응시켰다. 반응 후, 유기실란계 축중합물을 얻었다.
상기 유기실란계 축중합물의 고형분이 20 중량% 농도가 되도록 용매를 제거 한 샘플 10.0 g에 PGMEA 90 g을 넣어 희석용액을 제조하였다. 상기 희석용액에 피리디늄 p-톨루엔술포네이트 0.002 g을 넣어 레지스트 하층막용 조성물을 제조하였다.
상기 레지스트 하층막용 조성물을 실리콘 웨이퍼에 스핀-코팅법으로 코팅하여 240 ℃의 온도에서 1 분 동안 구워서(baking), 두께 500 Å의 레지스트 하층막을 형성하였다.
실시예
6
기계교반기, 냉각관, 적가 깔대기, 및 질소가스 도입관을 구비한 10 ℓ의 4구 플라스크에 페닐트리메톡시실란 490 g, 메틸트리메톡시실란 287 g과 비스트리메톡시실릴메탄 1623 g을 PGMEA 5600 g에 용해시킨 후 1000 ppm 질산 수용액 1559 g을 용액에 첨가하였다. 그 후, 50 ℃에서 1 시간 동안 가수분해를 한 후, 음압을 가하여 생성된 메탄올을 제거하였고, 50 ℃에서 7일 동안 반응시켰다. 반응 후, 유기실란계 축중합물을 얻었다.
상기 유기실란계 축중합물의 고형분이 20 중량% 농도가 되도록 용매를 제거한 샘플 10.0 g에 PGMEA 90 g을 넣어 희석용액을 제조하였다. 상기 희석용액에 피리디늄 p-톨루엔술포네이트 0.002 g을 넣어 레지스트 하층막용 조성물을 제조하였다.
상기 레지스트 하층막용 조성물을 실리콘 웨이퍼에 스핀-코팅법으로 코팅하여 240 ℃의 온도에서 1 분 동안 구워서(baking), 두께 500 Å의 레지스트 하층막 을 형성하였다.
실시예
7
기계교반기, 냉각관, 적가 깔대기, 및 질소가스 도입관을 구비한 10 ℓ의 4구 플라스크에 페닐트리메톡시실란 688 g, 메틸트리메톡시실란 133 g과 비스트리메톡시실릴메탄 1578 g을 PGMEA 5600 g에 용해시킨 후 1000 ppm 질산 수용액 722 g을 용액에 첨가하였다. 그 후, 50 ℃에서 1 시간 동안 가수분해를 한 후, 음압을 가하여 생성된 메탄올을 제거하였고, 50 ℃에서 7일 동안 반응시켰다. 반응 후, 유기실란계 축중합물을 얻었다.
상기 유기실란계 축중합물의 고형분이 20 중량% 농도가 되도록 용매를 제거한 샘플 10.0 g에 PGMEA 90 g을 넣어 희석용액을 제조하였다. 상기 희석용액에 피리디늄 p-톨루엔술포네이트 0.002 g을 넣어 레지스트 하층막용 조성물을 제조하였다.
상기 레지스트 하층막용 조성물을 실리콘 웨이퍼에 스핀-코팅법으로 코팅하여 240 ℃의 온도에서 1 분 동안 구워서(baking), 두께 500 Å의 레지스트 하층막을 형성하였다.
실시예
8
기계교반기, 냉각관, 적가 깔대기, 및 질소가스 도입관을 구비한 10 ℓ의 4구 플라스크에 페닐트리메톡시실란 688 g, 메틸트리메톡시실란 133 g과 비스트리메 톡시실릴메탄 1578 g을 PGMEA 5600 g에 용해시킨 후 1000 ppm 질산 수용액 1010.5 g을 용액에 첨가하였다. 그 후, 50 ℃에서 1 시간 동안 가수분해를 한 후, 음압을 가하여 생성된 메탄올을 제거하였고, 50 ℃에서 7일 동안 반응시켰다. 반응 후, 유기실란계 축중합물을 얻었다.
상기 유기실란계 축중합물의 고형분이 20 중량% 농도가 되도록 용매를 제거한 샘플 10.0 g에 PGMEA 90 g을 넣어 희석용액을 제조하였다. 상기 희석용액에 피리디늄 p-톨루엔술포네이트 0.002 g을 넣어 레지스트 하층막용 조성물을 제조하였다.
상기 레지스트 하층막용 조성물을 실리콘 웨이퍼에 스핀-코팅법으로 코팅하여 240 ℃의 온도에서 1 분 동안 구워서(baking), 두께 500 Å의 레지스트 하층막을 형성하였다.
실시예 9
기계교반기, 냉각관, 적가 깔대기, 및 질소가스 도입관을 구비한 10 ℓ의 4구 플라스크에 페닐트리메톡시실란 688 g, 메틸트리메톡시실란 133 g과 비스트리메톡시실릴메탄 1578 g을 PGMEA 5600 g에 용해시킨 후 1000 ppm 질산 수용액 1516 g을 용액에 첨가하였다. 그 후, 50 ℃에서 1시간 동안 가수분해를 한 후, 음압을 가하여 생성된 메탄올을 제거하였고, 50 ℃에서 7일 동안 반응시켰다. 반응 후, 유기실란계 축중합물을 얻었다.
상기 유기실란계 축중합물의 고형분이 20 중량% 농도가 되도록 용매를 제거 한 샘플 10.0 g에 PGMEA 90 g을 넣어 희석용액을 제조하였다. 상기 희석용액에 피리디늄 p-톨루엔술포네이트 0.002 g을 넣어 레지스트 하층막용 조성물을 제조하였다.
상기 레지스트 하층막용 조성물을 실리콘 웨이퍼에 스핀-코팅법으로 코팅하여 240 ℃의 온도에서 1 분 동안 구워서(baking), 두께 500 Å의 레지스트 하층막을 형성하였다.
실험예
1
상기 비교예 1 내지 3 및 실시예 1 내지 9에서 제조된 레지스트 하층막용 조성물에 대하여, 용액의 안정성 테스트를 수행하였다. 40 ℃에서 용액을 보관하면서 7일 간격으로 상기 용액을 채취하여 28일 동안, 레지스트 하층막의 두께 및 표면조도를 측정하였다.
이 때, 상기 표면 조도는 주사탐침현미경(scanning probe microscopy, SPM)으로 측정하였다.
[표 1]
상기 표 1을 참고하면, 비교예 1 내지 3 및 실시예 1 내지 9에서 제조된 레지스트 하층막용 조성물은 모두 일정시간 경과 후에도 두께 변화가 거의 없는 것으로(< 10 Å) 보아 보관안정성이 우수함을 확인할 수 있었다.
실험예
2
상기 비교예 1 내지 3 및 실시예 1 내지 9에서 제조된 레지스트 하층막에 대하여, 굴절률(refractive index) n과 흡광계수(extinction coefficient) k값을 Ellipsometer(J. A. Woollam 사 제품)을 이용하여 측정하였다.
[표 2]
상기 표 2를 참고하면, 본 발명에 따른 레지스트 하층막용 조성물은 DUV(deep UV) 영역에서 흡수스펙트럼을 나타내는 점을 활용하면 반사방지 특성이 높은 재료로서 응용될 수 있다.
실험예
3
상기 비교예 1 내지 3 및 실시예 1 내지 9에서 제조된 레지스트 하층막에 대하여, 90 mTorr의 압력, 400W/250W의 RF power, 24 sccm의 N2, 12sccm의 O2, 500sccm의 Ar 플라즈마 조건으로 패턴이 없는 벌크 드라이 에칭을 15 초간 진행한 후 두께를 측정하여 단위 시간당 식각 속도(etch rate)를 측정하여 하기 표 1에 나 타내었다. 이 때, 상기 실험 조건에서 N2 및 Ar은 flowing gas로, O2는 main etch gas로 사용되었다.
[표 3]
상기 표 3을 참고하면, 실시예 1 내지 9에 따른 레지스트 하층막은 모두 비교예 1 내지 3과 비교하여, O2 Plasma에 대한 우수한 내에칭성을 가짐을 확인하였다.
실험예
4
상기 비교예 1 내지 3 및 실시예 1 내지 9에서 제조된 레지스트 하층막에 대하여, 29Si NMR 분광기(Varian Unity 400)를 이용하여 구조 규명을 하였다. 29Si NMR 스펙트럼 상에서 나타나는 약 -65 ppm의 피크는 하기 화학식 1a로 표시되는 구조를 나타내는 것이고, 약 -55 ppm의 피크는 하기 화학식 3a으로 표시되는 구조를 나타내는 것이고, 또한, 약 -45 ppm의 피크는 하기 화학식 2a로 표시되는 구조를 나타내는 것이다. 이를 이용하여 상기 피크의 면적비(몰%)를 구하여 하기 표 4에 나타내었다.
[화학식 1a]
[화학식 2a]
[화학식 3a]
(상기 화학식 1a 내지 3a에 있어서,
ORG는 메틸기, 페닐기, 및 트리메톡시메틸기로 이루어진 군에서 선택되는 것이고,
Z는 메틸기이다.)
[표 4]
상기 표 4를 참고하면, 본 발명의 레지스트 하층막용 조성물은 화학식 1로 표시되는 구조단위 10 내지 40 몰%를 포함하는 유기실란계 축중합물을 사용함으로써, 실란화합물을 사용하지 않고도 실리콘의 함량을 높여 저장안정성 및 막특성이 우수한 레지스트 하층막을 제공할 수 있었다. 특히, 플라즈마 상태의 기체에 대한 내에칭성이 우수하여, 원하는 패턴을 효과적으로 전사할 수 있는 것을 확인할 수 있었다.
본 발명의 단순한 변형 또는 변경은 모두 이 분야의 통상의 지식을 가진 자에 의하여 용이하게 실시될 수 있으며, 이러한 변형이나 변경은 모두 본 발명의 영역에 포함되는 것으로 볼 수 있다.
도 1은 기판 상에 제1 레지스트 하층막, 제2 레지스트 하층막, 및 레지스트층을 순차적으로 적층하여 이루어진 다층막의 단면을 도시한 개략도이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기판 3 : 제1 레지스트 하층막
5 : 제2 레지스트 하층막 7 : 레지스트층
Claims (10)
- 하기 화학식 1로 표시되는 구조단위 10 내지 40 몰%를 포함하는 유기실란계 축중합물 및 용매를 포함하는 레지스트 하층막용 조성물:[화학식 1](상기 화학식 1에서,ORG는 치환 또는 비치환된 방향족 고리를 함유하는 탄소수 6 내지 30의 관능기, 탄소수 1 내지 12의 알킬기, 및 -Y-{Si(OR)3}a로 이루어진 군에서 선택되는 것이고,이 때, 상기 R은 탄소수 1 내지 6의 알킬기이고, Y는 직쇄 또는 분지쇄의 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기; 또는 주쇄에 알케닐렌기, 알키닐렌기, 아릴렌기, 헤테로고리기, 우레아(urea)기, 이소시아누레이트(isocyanurate)기, 및 이들의 조합으로 이루어진 군에서 선택되는 치환기가 포함되어 있는 탄소수 1 내지 20의 알킬렌기이고, a는 1 또는 2이다.)
- 제1항에 있어서,상기 유기실란계 축중합물은 하기 화학식 2 또는 3으로 표시되는 구조단위를 더 포함하는 것인 레지스트 하층막용 조성물:[화학식 2][화학식 3](상기 화학식 2 및 3에서,ORG는 치환 또는 비치환된 방향족 고리를 함유하는 탄소수 6 내지 30의 관능기, 탄소수 1 내지 12의 알킬기, 및 -Y-{Si(OR)3}a로 이루어진 군에서 선택되는 것이고,이 때, 상기 R은 탄소수 1 내지 6의 알킬기이고, Y는 직쇄 또는 분지쇄의 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기; 또는 주쇄에 알케닐렌기, 알키닐렌기, 아릴렌기, 헤테로고리기, 우레아(urea)기, 이소시아누레이트(isocyanurate)기, 및 이들의 조합으로 이루어진 군에서 선택되는 치환기가 포함되어 있는 탄소수 1 내지 20의 알킬렌기이고, a는 1 또는 2이고,Z는 수소 및 탄소수 1 내지 6의 알킬기로 이루어진 군에서 선택되는 것이다.)
- 제1항에 있어서,상기 유기실란계 축중합물은 산촉매 또는 염기촉매 하에서, 하기 화학식 4 내지 6으로 표시되는 화합물로부터 생성되는 것인 레지스트 하층막용 조성물:[화학식 4][R1O]3Si-X[화학식 5][R2O]3Si-R3[화학식 6]{[R4O]3Si}n-Y(상기 화학식 4 내지 6에서,R1, R2, 및 R4는 서로 같거나 다른 것으로 각각 독립적으로, 탄소수 1 내지 6의 알킬기이고,R3는 탄소수 1 내지 12의 알킬기이고,X는 치환 또는 비치환된 방향족 고리를 함유하는 탄소수 6 내지 30의 관능기이고,Y는 직쇄 또는 분지쇄의 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기; 또는 주쇄에 알케닐렌기, 알키닐렌기, 아릴렌기, 헤테로고리기, 우레아(urea)기, 이소시아누레이트(isocyanurate)기, 및 이들의 조합으로 이루어진 군에서 선택되는 치환기가 포함되어 있는 탄소수 1 내지 20의 알킬렌기이고,n은 2 또는 3 이다.)
- 제1항에 있어서,상기 치환 또는 비치환된 방향족 고리를 함유하는 탄소수 6 내지 30의 관능기는 하기 화학식 21로 표시되는 것인 레지스트 하층막용 조성물:[화학식 21]*-(L)m-X1(상기 화학식 21에서L은 직쇄 또는 분지쇄의 치환 또는 비치환된 탄소수 1 내지 20의 알킬렌기, 이 때, 상기 알킬렌기를 이루는 단일 또는 둘 이상의 탄소는 에테르기(-O-), 카르보닐기(-CO-), 에스테르기(-COO-), 및 아민기(-NH-)로 이루어진 군에서 선택되는 관능기로 치환 또는 비치환될 수 있고,X1은 치환 또는 비치환된 탄소수 6 내지 20의 아릴기, 치환 또는 비치환된 탄소수 7 내지 20의 아릴카르보닐기, 및 치환 또는 비치환된 탄소수 9 내지 20의 크로메논기로 이루어진 군에서 선택되는 것이고,m은 0 또는 1 이다.)
- 제1항에 있어서,상기 유기실란계 축중합물은 레지스트 하층막용 조성물 총량에 대하여, 1 내지 50 중량% 포함되는 것인 레지스트 하층막용 조성물.
- 제1항에 있어서,상기 레지스트 하층막용 조성물은 가교제, 라디칼 안정제, 계면활성제 및 이들의 조합으로 이루어진 군에서 선택되는 첨가제를 더 포함하는 것인 레지스트 하층막용 조성물.
- 제1항에 있어서,상기 레지스트 하층막용 조성물은 피리디늄 p-톨루엔술포네이 트(pyridiniump-toluenesulfonate), 아미도설포베타인-16(amidosulfobetain-16), 암모늄(-)-캠퍼-10-술폰산염(ammonium(-)-camphor-10-sulfonic acid ammonium salt), 암모늄포메이트(ammonium formate), 알킬암모늄포메이트(alkyltriethylammonium formate), 피리디늄포메이트(pyridinium formate), 테트라부틸암모늄아세테이트(tetrabutyl ammonium acetate), 테트라부틸암모늄아자이드(tetrabutyl ammonium azide), 테트라부틸암모늄벤조에이트(tetrabutyl ammonium benzoate), 테트라부틸암모늄바이설페이트(tetrabutyl ammonium bisulfate), 브롬화테트라부틸암모늄(tetrabutyl ammonium bromide), 염화 테트라부틸암모늄(tetrabutyl ammonium chloride), 시안화테트라부틸암모늄(tetrabutyl ammonium cyanide), 불화테트라부틸암모늄(tetrabutyl ammonium fluoride), 요오드화테트라부틸암모늄(tetrabutyl ammonium iodide), 테트라부틸암모늄 설페이트(tetrabutyl ammonium sulfate), 테트라부틸암모늄나이트레이트(tetrabutyl ammonium nitrate), 테트라부틸암모늄나이트라이트(tetrabutyl ammonium nitrite), 테트라부틸암모늄 p-톨루엔설포네이트(tetrabutyl ammonium p-toluene sulfonate), 테트라부틸암모늄포스페이트(tetrabutyl ammonium phosphate) 및 이들의 조합으로 이루어진 군에서 선택되는 첨가제를 더 포함하는 것인 레지스트 하층막용 조성물.
- (a) 기판 상에 재료층을 제공하는 단계;(b) 상기 재료층 위로 제1 레지스트 하층막을 형성시키는 단계;(c) 상기 제1 레지스트 하층막 위로 제1항 내지 제7항 중 어느 한 항에 따른 레지스트 하층막용 조성물을 코팅하여 제2 레지스트 하층막을 형성시키는 단계;(d) 상기 제2 레지스트 하층막 위로 방사선-민감성 이미지화층을 형성시키는 단계;(e) 상기 방사선-민감성 이미지화층을 패턴 방식으로 방사선에 노출시킴으로써 상기 방사선-민감성 이미지층 내에서 방사선-노출된 영역의 패턴을 생성시키는 단계;(f) 상기 방사선-민감성 이미지화층 및 상기 제2 레지스트 하층막의 부분을 선택적으로 제거하여 상기 제1 레지스트 하층막의 부분을 노출시키는 단계;(g) 패턴화된 제2 레지스트 하층막 및 상기 제1 레지스트 하층막의 부분을 선택적으로 제거하여 재료층의 부분을 노출시키는 단계; 및(h) 재료층의 노출된 부분을 에칭함으로써 패턴화된 재료 형상을 형성시키는 단계를 포함하는 반도체 집적회로 디바이스의 제조방법.
- 제8항에 있어서,상기 제2 레지스트 하층막을 형성시키는 (c)단계와 방사선-민감성 이미지화층을 형성시키는 (d)단계 사이에 추가로 반사방지막을 형성시키는 단계를 더 포함하는 반도체 집적회로 디바이스의 제조방법.
- 제8항에 따른 반도체 집적회로 디바이스의 제조방법에 의해 제조되어지는 반도체 집적회로 디바이스.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090134325A KR101354637B1 (ko) | 2009-12-30 | 2009-12-30 | 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 |
PCT/KR2010/008765 WO2011081316A2 (ko) | 2009-12-30 | 2010-12-08 | 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 |
CN201080059506XA CN102713757A (zh) | 2009-12-30 | 2010-12-08 | 抗蚀剂下层组合物以及使用该组合物制造半导体集成电路器件的方法 |
TW099143949A TWI433872B (zh) | 2009-12-30 | 2010-12-15 | 光阻底層組成物及利用其製造半導體積體電路元件之方法 |
US13/539,894 US20120270143A1 (en) | 2009-12-30 | 2012-07-02 | Resist underlayer composition and method of manufacturing semiconductor integrated circuit devices using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090134325A KR101354637B1 (ko) | 2009-12-30 | 2009-12-30 | 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20110077683A true KR20110077683A (ko) | 2011-07-07 |
KR101354637B1 KR101354637B1 (ko) | 2014-01-22 |
Family
ID=44226948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090134325A KR101354637B1 (ko) | 2009-12-30 | 2009-12-30 | 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20120270143A1 (ko) |
KR (1) | KR101354637B1 (ko) |
CN (1) | CN102713757A (ko) |
TW (1) | TWI433872B (ko) |
WO (1) | WO2011081316A2 (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101266291B1 (ko) * | 2008-12-30 | 2013-05-22 | 제일모직주식회사 | 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로디바이스의 제조방법 |
KR101344795B1 (ko) | 2009-12-31 | 2013-12-26 | 제일모직주식회사 | 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 |
KR101599954B1 (ko) | 2013-08-08 | 2016-03-04 | 제일모직 주식회사 | 실리카계 절연층 형성용 조성물, 실리카계 절연층 및 실리카계 절연층의 제조방법 |
JP6497143B2 (ja) * | 2015-03-13 | 2019-04-10 | Jsr株式会社 | レジスト下層膜形成用組成物及び該組成物を用いたパターン形成方法 |
CN106086855B (zh) * | 2016-06-19 | 2018-12-14 | 青岛国祥信达表面处理工程技术有限公司 | 一种耐腐蚀防锈液及其制备方法 |
US10429737B2 (en) * | 2017-09-21 | 2019-10-01 | Rohm And Haas Electronic Materials Korea Ltd. | Antireflective compositions with thermal acid generators |
JP7185189B2 (ja) * | 2017-10-25 | 2022-12-07 | 日産化学株式会社 | アンモニウム基を有する有機基を含むシリコン含有レジスト下層膜形成組成物を用いる半導体装置の製造方法 |
KR102214895B1 (ko) | 2017-12-26 | 2021-02-09 | 삼성에스디아이 주식회사 | 레지스트 하층막용 조성물 및 이를 이용한 패턴 형성 방법 |
KR102346832B1 (ko) | 2018-05-23 | 2022-01-03 | 삼성에스디아이 주식회사 | 실리콘 질화막 식각용 조성물 및 이를 이용한 식각 방법 |
TWI846966B (zh) * | 2019-10-10 | 2024-07-01 | 荷蘭商Asm Ip私人控股有限公司 | 形成光阻底層之方法及包括光阻底層之結構 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3414251B2 (ja) * | 1998-03-13 | 2003-06-09 | 信越化学工業株式会社 | シリコーン樹脂含有エマルジョン組成物及びその製造方法並びに該組成物の硬化被膜を有する物品 |
FR2787100B1 (fr) * | 1998-12-15 | 2001-03-09 | Essilor Int | Procede de preparation d'un sol organosilicie et materiaux obtenus a partir d'un tel sol |
JP4545973B2 (ja) * | 2001-03-23 | 2010-09-15 | 富士通株式会社 | シリコン系組成物、低誘電率膜、半導体装置および低誘電率膜の製造方法 |
JP2004059738A (ja) * | 2002-07-29 | 2004-02-26 | Jsr Corp | 膜形成用組成物、膜の形成方法およびシリカ系膜 |
KR100725795B1 (ko) * | 2005-12-26 | 2007-06-08 | 제일모직주식회사 | 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법 |
EP1845132B8 (en) * | 2006-04-11 | 2009-04-01 | Shin-Etsu Chemical Co., Ltd. | Silicon-containing film-forming composition, silicon-containing film, silicon-containing film-bearing substrate, and patterning method |
KR100909384B1 (ko) * | 2006-06-26 | 2009-07-24 | 제일모직주식회사 | 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법 |
KR100796047B1 (ko) * | 2006-11-21 | 2008-01-21 | 제일모직주식회사 | 레지스트 하층막용 하드마스크 조성물, 이를 이용한 반도체집적회로 디바이스의 제조방법 및 그로부터 제조된 반도체집적회로 디바이스 |
JP2008205008A (ja) * | 2007-02-16 | 2008-09-04 | Shin Etsu Chem Co Ltd | 半導体層間絶縁膜形成用組成物とその製造方法、膜形成方法と半導体装置 |
KR100894417B1 (ko) * | 2007-09-06 | 2009-04-24 | 제일모직주식회사 | 갭 필 능력이 개선된 반도체 미세 갭 필용 유기실란계중합체 및 이를 이용한 반도체 미세 갭 필용 조성물 |
WO2009044960A1 (en) * | 2007-10-02 | 2009-04-09 | Cheil Industries Inc. | Gap-filling composition with excellent shelf life by end-capping |
KR100930672B1 (ko) * | 2008-01-11 | 2009-12-09 | 제일모직주식회사 | 실리콘계 하드마스크 조성물 및 이를 이용한 반도체집적회로 디바이스의 제조방법 |
KR101266290B1 (ko) * | 2008-12-30 | 2013-05-22 | 제일모직주식회사 | 레지스트 하층막용 하드마스크 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 |
-
2009
- 2009-12-30 KR KR1020090134325A patent/KR101354637B1/ko active IP Right Grant
-
2010
- 2010-12-08 WO PCT/KR2010/008765 patent/WO2011081316A2/ko active Application Filing
- 2010-12-08 CN CN201080059506XA patent/CN102713757A/zh active Pending
- 2010-12-15 TW TW099143949A patent/TWI433872B/zh active
-
2012
- 2012-07-02 US US13/539,894 patent/US20120270143A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
CN102713757A (zh) | 2012-10-03 |
KR101354637B1 (ko) | 2014-01-22 |
WO2011081316A3 (ko) | 2011-10-27 |
TWI433872B (zh) | 2014-04-11 |
US20120270143A1 (en) | 2012-10-25 |
TW201129612A (en) | 2011-09-01 |
WO2011081316A2 (ko) | 2011-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101354637B1 (ko) | 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 | |
KR100930672B1 (ko) | 실리콘계 하드마스크 조성물 및 이를 이용한 반도체집적회로 디바이스의 제조방법 | |
KR100796047B1 (ko) | 레지스트 하층막용 하드마스크 조성물, 이를 이용한 반도체집적회로 디바이스의 제조방법 및 그로부터 제조된 반도체집적회로 디바이스 | |
KR101266291B1 (ko) | 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로디바이스의 제조방법 | |
KR101266290B1 (ko) | 레지스트 하층막용 하드마스크 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 | |
KR101680274B1 (ko) | 하드마스크 조성물, 이를 사용한 패턴 형성 방법 및 상기 패턴을 포함하는 반도체 집적회로 디바이스 | |
KR101344795B1 (ko) | 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 | |
KR101288572B1 (ko) | 보관안정성이 우수한 레지스트 하층막용 하드마스크 조성물 | |
US8758981B2 (en) | Photoresist underlayer composition and method of manufacturing semiconductor device by using the same | |
KR100760522B1 (ko) | 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법 | |
US8962747B2 (en) | Resist underlayer composition and process of producing integrated circuit devices using the same | |
KR101432607B1 (ko) | 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 | |
KR101506998B1 (ko) | 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 | |
KR101531611B1 (ko) | 반도체 집적회로 디바이스의 제조방법 및 이에 따른 반도체 집적회로 디바이스 | |
KR101556281B1 (ko) | 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 | |
KR20110075688A (ko) | 레지스트 하층막용 조성물, 이를 이용한 반도체 집적회로 디바이스의 제조방법 및 그로부터 제조된 반도체 집적회로 디바이스 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20161223 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20171219 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20181220 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20200103 Year of fee payment: 7 |