KR101531611B1 - 반도체 집적회로 디바이스의 제조방법 및 이에 따른 반도체 집적회로 디바이스 - Google Patents

반도체 집적회로 디바이스의 제조방법 및 이에 따른 반도체 집적회로 디바이스 Download PDF

Info

Publication number
KR101531611B1
KR101531611B1 KR1020120157567A KR20120157567A KR101531611B1 KR 101531611 B1 KR101531611 B1 KR 101531611B1 KR 1020120157567 A KR1020120157567 A KR 1020120157567A KR 20120157567 A KR20120157567 A KR 20120157567A KR 101531611 B1 KR101531611 B1 KR 101531611B1
Authority
KR
South Korea
Prior art keywords
layer
group
resist underlayer
underlayer film
radiation
Prior art date
Application number
KR1020120157567A
Other languages
English (en)
Other versions
KR20140086727A (ko
Inventor
김미영
홍승희
이한송
한권우
황병규
곽택수
김고은
김봉환
김상균
박은수
배진희
송현지
윤희찬
임상학
Original Assignee
제일모직 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제일모직 주식회사 filed Critical 제일모직 주식회사
Priority to KR1020120157567A priority Critical patent/KR101531611B1/ko
Publication of KR20140086727A publication Critical patent/KR20140086727A/ko
Application granted granted Critical
Publication of KR101531611B1 publication Critical patent/KR101531611B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Plasma & Fusion (AREA)
  • Materials For Photolithography (AREA)

Abstract

(a) 기판 위에 재료층을 제공하는 단계; (b) 상기 재료층 위에 유기물로 이루어진 제1 레지스트 하층막을 형성하는 단계; (c) 상기 제1 레지스트 하층막 위에 실리콘계 레지스트 하층막용 조성물을 스핀-온-코팅하여 제2 레지스트 하층막을 형성하는 단계; (d) 상기 제2 레지스트 하층막 위에 캡핑 층(capping layer)을 형성하는 단계; (e) 상기 캡핑 층 위에 방사선-민감성 이미지화 층을 형성하는 단계; (f) 상기 방사선-민감성 이미지화 층을 패턴 방식으로 방사선에 노출시킴으로써 상기 방사선-민감성 이미지화 층 내에서 방사선-노출된 영역의 패턴을 생성시키는 단계; (g) 상기 방사선-민감성 이미지화 층 및 상기 제 2 레지스트 하층막의 부분을 선택적으로 제거하여 상기 제 1 레지스트 하층막의 부분을 노출시키는 단계; (h) 패턴화된 제 2 레지스트 하층막 및 상기 제 1 레지스트 하층막의 부분을 선택적으로 제거하여 재료층의 부분을 노출시키는 단계; (i) 제 1 레지스트 하층막을 마스크로 하여 재료층의 노출된 부분을 에칭함으로써 패턴화된 재료 형상을 형성시키는 단계; 및 (j) 잔존하는 상기 방사선-민감성 이미지화 층을 제거하는 단계를 포함하는 반도체 집적회로 디바이스의 제조방법을 제공한다.

Description

반도체 집적회로 디바이스의 제조방법 및 이에 따른 반도체 집적회로 디바이스{PROCESS OF PRODUCING INTEGRATED CIRCUIT DEVICE AND AN INTEGRATED CIRCUIT DEVICE THEREOF}
반도체 집적회로 디바이스의 제조방법 및 이에 의해 제조되는 반도체 집적회로 디바이스에 관한 것이다.
반도체 미세회로에 쓰이는 선폭이 줄어들면서, 패턴의 가로세로비(aspect ratio) 때문에, 포토리지스트의 두께는 얇아져야만 한다. 그러나, 너무 얇아질 경우에는, 패턴 전사 공정 (에칭 공정)에서 마스크로서의 역할을 하기 힘들게 된다. 즉, 에치하는 동안 포토레지스트가 모두 소모되어 원하는 깊이로 기질(substrate)을 에치할 수 없게 된다.
이 문제를 해결하기 위해 하드마스크 공정이 도입되었다. 하드마스크는 우수한 에치선택성을 이용하는 재료로서, 주로 2개의 층을 사용한다. 패턴을 만들고자 하는 기질 위에 카본계 하드마스크를 만들고 그 위에 실리콘계 하드마스크를 만든 후, 최종적으로 포토레지스트를 코팅한다. 실리콘계 하드마스크는 기질보다 포토레지스트에 대해 더 높은 에치선택성을 갖기 때문에, 얇은 두께의 포토레지스트를 이용해도 패턴을 쉽게 전사할 수 있다. 패턴이 전사된 실리콘계 하드마스크를 마스크로 카본계 하드마스크를 에치하여 패턴을 전사하고, 마지막으로 이 카본계 하드마스크를 마스크로 기질에 패턴을 전사하게 된다. 결과적으로 더 얇은 포토레지스트를 사용하여, 원하는 깊이로 기질을 에치할 수 있다.
한편 상기와 같이 패턴을 에치한 후 포토레지스트를 제거하는 리워크(rework) 공정을 거치는데, 이 때 산소 플라즈마(O2 plasma)를 이용하여 에싱(ashing)할 경우 실리콘계 하드마스크는 산소 플라즈마에 대한 노출에 의해 표면 산화가 발생할 수 있다.
또한 리소그래피 공정 시 반사도 조절을 위해 필연적으로 다량의 유기 계열의 발색단(chromophore)을 사용할 수 밖에 없으므로, 실리콘계 하드마스크의 실리콘 함량이 낮아지게 되고, 그에 따라 산소 플라즈마에 대한 에치 내성이 떨어질 수 있다.
일 구현예는 산소 플라즈마 에싱 공정에서 산소 플라즈마에 대한 내성이 우수한 다층막을 사용하는 반도체 집적회로 디바이스의 제조방법을 제공한다.
다른 구현예는 상기 제조방법에 따른 반도체 집적회로 디바이스를 제공한다.
일 구현예에 따르면, (a) 기판 위에 재료층을 제공하는 단계; (b) 상기 재료층 위에 유기물로 이루어진 제1 레지스트 하층막을 형성하는 단계; (c) 상기 제1 레지스트 하층막 위에 실리콘계 레지스트 하층막용 조성물을 스핀-온-코팅하여 제2 레지스트 하층막을 형성하는 단계; (d) 상기 제2 레지스트 하층막 위에 캡핑 층(capping layer)을 형성하는 단계; (e) 상기 캡핑 층 위에 방사선-민감성 이미지화 층을 형성하는 단계; (f) 상기 방사선-민감성 이미지화 층을 패턴 방식으로 방사선에 노출시킴으로써 상기 방사선-민감성 이미지화 층 내에서 방사선-노출된 영역의 패턴을 생성시키는 단계; (g) 상기 방사선-민감성 이미지화 층 및 상기 제 2 레지스트 하층막의 부분을 선택적으로 제거하여 상기 제 1 레지스트 하층막의 부분을 노출시키는 단계; (h) 패턴화된 제 2 레지스트 하층막 및 상기 제 1 레지스트 하층막의 부분을 선택적으로 제거하여 재료층의 부분을 노출시키는 단계; (i) 제 1 레지스트 하층막을 마스크로 하여 재료층의 노출된 부분을 에칭함으로써 패턴화된 재료 형상을 형성시키는 단계; 및 (j) 잔존하는 상기 방사선-민감성 이미지화 층을 제거하는 단계를 포함하는 반도체 집적회로 디바이스의 제조방법을 제공한다.
상기 캡핑 층은 실록산계 화합물, 실세스퀴옥산계 화합물, 실란계 화합물 또는 이들의 조합; 용매를 포함할 수 있다.
상기 캡핑 층은 테트라에틸 오쏘실리케이트(Tetra Ethyle Ortho Silicate, TEOS)를 포함할 수 있다.
상기 (d) 캡핑 층을 형성하는 단계는 스핀-온 코팅(Spin-On Coating) 방법 또는 화학기상 증착(Chemical Vapor Deposition, CVD) 방법에 의해 행하여질 수 있다.
상기 (j) 잔존하는 방사선-민감성 이미지화 층을 제거하는 단계는 산소 플라즈마(O2 plasma) 에싱(ashing)에 의해 행하여질 수 있다.
상기 (b) 제1 레지스트 하층막을 형성하는 단계는 스핀-온 코팅 방법에 의해 행하여질 수 있다.
상기 실리콘계 레지스트 하층막용 조성물은 하기 화학식 1 내지 3의 화합물로부터 생성되는 가수분해물들의 축중합에 의해 제조되는 유기실란계 축중합물; 및 용매를 포함할 수 있다.
상기 실리콘계 레지스트 하층막용 조성물은 하기 화학식 1 내지 3의 화합물로부터 생성되는 가수분해물들의 축중합에 의해 제조되는 유기실란계 축중합물; 및 용매를 포함할 수 있다.
[화학식 1]
[R1O]3Si-X
(상기 화학식 1에서,
R1은 치환 또는 비치환된 C1 내지 C6 알킬기이고, X는 치환 또는 비치환된 C6 내지 C30의 아릴기이다.)
[화학식 2]
[R2O]3Si-R3
(상기 화학식 2에서,
R2는 치환 또는 비치환된 C1 내지 C6 알킬기이고, R3는 치환 또는 비치환된 C1 내지 C12의 알킬기이다.)
[화학식 3]
[R4O]3Si-Y-Si[OR5]3
(상기 화학식 3에서,
R4 및 R5은 각각 독립적으로 치환 또는 비치환된 C1 내지 C6 알킬기이고, Y는 C6 내지 C30의 아릴렌기, C1 내지 C20의 직쇄 또는 분지쇄의 치환 또는 비치환된 알킬렌기, 주쇄에 방향족 고리, 헤테로 고리, 우레아기 또는 이소시아누레이트기가 포함되어 있는 C1 내지 C20의 알킬렌기, 및 다중결합을 포함하는 C2 내지 C20의 탄화수소기로 이루어진 군에서 선택되는 것이다.)
상기 화학식 1 내지 3으로 표시되는 화합물 100 중량부에 대하여, 상기 화학식 1로 표시되는 화합물은 5 내지 90 중량부, 상기 화학식 2로 표시되는 화합물은 5 내지 90 중량부, 그리고 상기 화학식 3으로 표시되는 화합물은 5 내지 90중량부의 양으로 사용될 수 있다.
상기 유기실란계 축중합물이 하기 화학식 4의 화합물로부터 생성되는 가수분해물로부터 유도된 구조단위를 더 포함할 수 있다.
[화학식 4]
[R6O]4Si
(상기 화학식 4에서,
R6는 치환 또는 비치환된 C1 내지 C6 알킬기이다.)
상기 화학식 4의 화합물은 화학식 1 내지 3의 화합물 총량 100 중량부에 대하여 5 내지 400 중량부로 더 포함할 수 있다.
상기 가수분해물은 유기실란계 축중합물 형성을 위한 화합물인 화학식 1 내지 3의 화합물을 질산, 황산, 염산, 불산, 브롬산, 요오드산, p-톨루엔 술폰산 수화물, 2,4,4,6-테트라브로모시클로헥사디엔온, 벤조인 토실레이트, 2-니트로벤질 토실레이트, 디에틸설페이트 및 이들의 조합으로 이루어진 군에서 선택되는 산 촉매 하에서 가수분해 하여 제조될 수 있다.
상기 산 촉매는 화학식 1 내지 3의 화합물의 총량 100 중량부에 대하여 0.001 내지 25 중량부의 양으로 사용될 수 있다.
상기 가수분해는 아세톤, 테트라하이드로퓨란, 벤젠, 톨루엔, 디에틸에테르, 클로로포름, 디클로로메탄, 에틸 아세테이트, 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 에틸 에테르, 프로필렌 글리콜 프로필 에테르, 프로필렌 글리콜 모노메틸 에테르 아세테이트, 프로필렌 글리콜 에틸 에테르 아세테이트, 프로필렌 글리콜 프로필 에테르 아세테이트, 에틸 락테이트, δ-부티로락톤, 디메틸에테르, 디부틸에테르, 메탄올, 에탄올 및 이들의 조합으로 이루어진 군에서 선택되는 반응용매 중에서 실시될 수 있다.
상기 유기실란계 축중합물은 중량평균 분자량이 2,000 내지 50,000 범위일 수 있다.
상기 유기실란계 축중합물은 레지스트 하층막용 조성물 100 중량부에 대하여 0.1 내지 50 중량부 포함될 수 있다.
상기 용매는 아세톤, 테트라하이드로퓨란, 벤젠, 톨루엔, 디에틸에테르, 클로로포름, 디클로로메탄, 에틸 아세테이트, 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 에틸 에테르, 프로필렌 글리콜 프로필 에테르, 프로필렌 글리콜 모노메틸 에테르 아세테이트, 프로필렌 글리콜 에틸 에테르 아세테이트, 프로필렌 글리콜 프로필 에테르 아세테이트, 에틸 락테이트, δ-부티로락톤, 디메틸에테르, 디부틸에테르, 메탄올, 에탄올 및 이들의 조합으로 이루어진 군에서 선택될 수 있다.
상기 레지스트 하층막용 조성물은 가교제, 라디칼 안정제, 계면활성제, pH조절제 및 이들의 조합으로 이루어진 군에서 선택되는 첨가제를 더 포함할 수 있다.
상기 레지스트 하층막용 조성물은 피리디늄 p-톨루엔 술포네이트, 아미도설포베타인-16, 암모늄(-)-캠퍼-10-술폰산염, 암모늄포메이트, 알킬암모늄포메이트, 피리디늄포메이트, 알킬암모늄나이트레이트 및 이들의 조합으로 이루어진 군에서 선택되는 첨가제를 더 포함할 수 있다.
다른 일 구현예에 따르면, 상기 제조방법에 의해 형성되는 반도체 집적회로 디바이스를 제공한다.
에싱 공정에서 실리콘계 하드마스크의 손상을 최소화하고, 에칭내성을 강화시킬 수 있다.
도 1은 산소 플라즈마 에싱 공정 후 비교예 1 및 실시예 1에 따른 박막의 표면상태를 나타내는 광학 현미경 사진이다.
도 2는 비교예 1 및 실시예 1에서 제조된 박막의 표면 거칠기를 보여주는 사진이다.
도 3은 리소그래피 공정 후 실시예 1 및 비교예 1에 따른 박막을 포함하는 패턴의 단면을 나타내는 FE-SEM 사진이다.
도 4는 에치 공정 후 실시예 1 및 비교예 1에 따른 박막을 포함하는 패턴의 단면을 나타내는 FE-SEM 사진이다.
이하, 본 발명의 구현예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예에 한정되지 않는다.
본 명세서에서 별도의 정의가 없는 한, '치환된'이란, 화합물 중의 수소 원자가 할로겐 원자(F, Cl, Br, 또는 I), 히드록시기, 알콕시기, 니트로기, 시아노기, 아미노기, 아지도기, 아미디노기, 히드라지노기, 히드라조노기, 카르보닐기, 카르바밀기, 티올기, 에스테르기, 카르복실기나 그의 염, 술폰산기나 그의 염, 인산이나 그의 염, C1 내지 C20 알킬기, C2 내지 C20의 알케닐기, C2 내지 C20 알키닐기, C6 내지 C30 아릴기, C7 내지 C30의 아릴알킬기, C1 내지 C4의 알콕시기, C1 내지 C20의 헤테로알킬기, C3 내지 C20의 헤테로아릴알킬기, C3 내지 C30 사이클로알킬기, C3 내지 C15의 사이클로알케닐기, C6 내지 C15의 사이클로알키닐기, C2 내지 C30 헤테로사이클로알킬기 및 이들의 조합에서 선택된 치환기로 치환된 것을 의미한다.
또한, 본 명세서에서 별도의 정의가 없는 한, '헤테로'란, N, O, S 및 P에서 선택된 헤테로 원자를 1 내지 3개 함유한 것을 의미한다.
이하 일 구현예에 따른 반도체 집적회로 디바이스의 제조방법에 관해 설명한다.
일 구현예에 따른 반도체 집적회로 디바이스의 제조방법은 (a) 기판 위에 재료층을 제공하는 단계; (b) 상기 재료층 위에 유기물로 이루어진 제1 레지스트 하층막을 형성하는 단계; (c) 상기 제1 레지스트 하층막 위에 실리콘계 레지스트 하층막용 조성물을 스핀-온-코팅하여 제2 레지스트 하층막을 형성하는 단계; (d) 상기 제2 레지스트 하층막 위에 캡핑 층(capping layer)을 형성하는 단계; (e) 상기 캡핑 층 위에 방사선-민감성 이미지화 층을 형성하는 단계; (f) 상기 방사선-민감성 이미지화 층을 패턴 방식으로 방사선에 노출시킴으로써 상기 방사선-민감성 이미지화 층 내에서 방사선-노출된 영역의 패턴을 생성시키는 단계; (g) 상기 방사선-민감성 이미지화 층 및 상기 제 2 레지스트 하층막의 부분을 선택적으로 제거하여 상기 제 1 레지스트 하층막의 부분을 노출시키는 단계; (h) 패턴화된 제 2 레지스트 하층막 및 상기 제 1 레지스트 하층막의 부분을 선택적으로 제거하여 재료층의 부분을 노출시키는 단계; (i) 제 1 레지스트 하층막을 마스크로 하여 재료층의 노출된 부분을 에칭함으로써 패턴화된 재료 형상을 형성시키는 단계; 및 (j) 잔존하는 상기 방사선-민감성 이미지화 층을 제거하는 단계를 포함한다.
먼저, 알루미늄과 SiN(실리콘 나이트라이드) 등과 같은 패턴화하고자 하는 재료를 통상적인 방법에 따라 실리콘 기판 위에 형성시킨다. 본 발명의 레지스트 하층막용 조성물이 사용되는 패턴화하고자 하는 재료는 전도성, 반전도성, 자성 또는 절연성 재료인 것이 모두 가능하다.
상기 패턴화하고자 하는 재료 상에 유기물로 이루어진 제1 레지스트 하층막을 형성한다. 이 때, 상기 제1 레지스트 하층막은 주로 탄소, 수소 및 산소를 포함하는 유기물 재료를 이용하여 200 Å 내지 12000 Å의 두께로 형성될 수 있다. 이 때, 상기 제1 레지스트 하층막의 종류 및 두께는 상기 범위로 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 상기 제1 레지스트 하층막은 스핀-온 코팅 방법에 의해 형성될 수 있다.
이어서, 실리콘계 레지스트 하층막용 조성물을 사용하여 100 Å 내지 4000 Å 두께로 스핀-온-코팅한 후 열처리하여 제2 레지스트 하층막을 형성한다.
상기 제2 레지스트 하층막을 형성하기 위한 열처리 공정은 100 ℃ 내지 400 ℃에서 실시될 수 있다. 상기 범위에서 열처리되는 경우 하층막 내의 Si의 함량이 높아져 치밀한 하층막이 제공될 수 있다.
상기 제2 레지스트 하층막에 함유되어 있는 실리콘계 레지스트 하층막용 조성물은 하기 화학식 1 내지 3의 화합물로부터 생성되는 가수분해물들의 축중합에 의해 제조되는 유기실란계 축중합물; 및 용매를 포함할 수 있다.
[화학식 1]
[R1O]3Si-X
상기 화학식 1에서,
R1은 치환 또는 비치환된 C1 내지 C6 알킬기이고, X는 치환 또는 비치환된 C6 내지 C30의 아릴기이다.
[화학식 2]
[R2O]3Si-R3
상기 화학식 2에서,
R2는 치환 또는 비치환된 C1 내지 C6 알킬기이고, R3는 치환 또는 비치환된 C1 내지 C12의 알킬기이다.
[화학식 3]
[R4O]3Si-Y-Si[OR5]3
상기 화학식 3에서,
R4 및 R5은 각각 독립적으로 치환 또는 비치환된 C1 내지 C6 알킬기이고, Y는 C6 내지 C30의 아릴렌기, C1 내지 C20의 직쇄 또는 분지쇄의 치환 또는 비치환된 알킬렌기, 주쇄에 방향족 고리, 헤테로 고리, 우레아기 또는 이소시아누레이트기가 포함되어 있는 C1 내지 C20의 알킬렌기, 및 다중결합을 포함하는 C2 내지 C20의 탄화수소기로 이루어진 군에서 선택되는 것이다.
상기 화학식 1 내지 3으로 표시되는 화합물 100 중량부에 대하여, 상기 화학식 1로 표시되는 화합물은 5 내지 90 중량부, 상기 화학식 2로 표시되는 화합물은 5 내지 90 중량부, 그리고 상기 화학식 3으로 표시되는 화합물은 5 내지 90중량부의 양으로 사용될 수 있다.
상기 화학식 1의 화합물을 상기 범위로 사용할 경우, 방향족 고리가 DUV(deep UV) 영역에서 흡수 스펙트럼을 나타내는 점을 활용하여 반사방지 특성이 높고, 높은 Si 함량으로 인해 충분한 에칭 선택비를 가지는 하층막을 제공할 수 있다. 또한, 방향족 고리의 함량을 조절하여 특정 파장에서 원하는 흡수도와 굴절율을 가진 하층막용 조성물을 제공할 수 있다. 또한, 상기 화학식 2의 화합물을 상기 범위로 사용할 경우 중축합물의 저장안정성을 높일 수 있으며 충분한 흡광도를 얻을 수 있다. 또한 상기 화학식 3의 화합물을 상기 범위로 사용할 경우 일정 수준 이상의 실리콘 함량을 확보하여 우수한 에칭성을 확보할 수 있다.
상기 유기실란계 축중합물은 하기 화학식 4의 화합물로부터 생성되는 가수분해물로부터 유도된 구조단위를 더 포함할 수 있다.
[화학식 4]
[R6O]4Si
(상기 화학식 4에서,
R6는 치환 또는 비치환된 C1 내지 C6 알킬기이다.)
상기 화학식 4의 화합물은 화학식 1 내지 3의 화합물 총량 100 중량부에 대하여 5 내지 400 중량부로 사용할 수 있고, 이에 따라 저장안정성 및 내에칭성이 높아질 수 있다.
상기 가수분해는 산촉매 하에서 반응용매 중에서 실시될 수 있다.
상기 산촉매는 상기한 화합물들의 가수분해 반응 또는 축중합 반응의 속도를 적절히 조절하여 원하는 분자량의 유기실란계 축중합물을 얻을 수 있도록 하는 역할을 한다. 이러한 산촉매의 종류는 당분야에서 일반적으로 사용되는 것으로 특별히 한정하지 않으나, 구체적으로 상기 산촉매로는 질산(nitric acid), 황산(sulfuric acid), 염산(hydrochloric acid), 불산, 브롬산, 요오드산 등의 무기산; p-톨루엔 술폰산 수화물(p-toluenesulfonic acid monohydrate), 2,4,4,6-테트라브로모시클로헥사디엔온, 벤조인 토실레이트, 2-니트로벤질 토실레이트, 디에틸설페이트(diethylsulfate) 등의 유기 술폰산의 알킬 에스테르류; 또는 이들의 조합을 사용할 수 있다. 이 때, 상기 산촉매는 유기실란계 축중합물을 생성하는 상기 화학식 1 내지 3의 화합물 총량 100 중량부에 대하여 0.001 내지 25 중량부로 사용하는 것이 반응속도를 적절히 조절하여 원하는 분자량의 축중합물을 얻기 위해서 바람직하다.
상기 반응용매는 Si-OR의 가수분해 정도를 조절하여 유기실란계 축중합물의 안정성을 높이는 역할을 하는 것으로, 상기 반응용매로는 아세톤, 테트라하이드로퓨란, 벤젠, 톨루엔, 디에틸에테르, 클로로포름, 디클로로메탄, 에틸 아세테이트, 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 에틸 에테르, 프로필렌 글리콜 프로필 에테르, 프로필렌 글리콜 모노메틸 에테르 아세테이트, 프로필렌 글리콜 에틸 에테르 아세테이트, 프로필렌 글리콜 프로필 에테르 아세테이트, 에틸 락테이트, δ-부티로락톤, 디메틸에테르, 디부틸에테르, 알코올류(메탄올, 에탄올 등) 및 이들의 조합으로 이루어진 군에서 선택되는 것을 사용할 수 있다. 상기 반응용매는 상기 화학식 1 내지 3의 화합물 총량 100 중량부에 대하여 100 내지 1800 중량부로 사용하는 것이 바람직하다.
이러한 유기실란계 축중합물은 중량 평균 분자량(Mw)이 2,000 내지 50,000 범위인 것을 사용할 수 있다. 특히, 기판상의 코팅성능을 고려하고, 겔 생성을 방지할 수 있도록 3,000 내지 20,000 범위인 것을 사용하는 것이 좋다.
또한, 상기 유기실란계 축중합물은 레지스트 하층막용 조성물 총량 100 중량부에 대하여, 0.1 내지 50 중량부로 포함될 수 있다. 특히, 기판상의 코팅성능을 고려하여 0.5 내지 10중량부로 포함되는 것이 좋다.
또한, 상기 레지스트 하층막용 조성물에서 상기 용매는 보이드(void)를 방지하고, 필름을 천천히 건조함으로써 평탄성을 향상시키는 역할을 한다. 이러한 용매의 종류는 당분야에서 일반적으로 사용되는 것으로 특별히 한정하지 않으나, 보다 구체적으로 본 발명의 일 구현예에 따른 레지스트 하층막용 조성물의 코팅, 건조 및 경화 시의 온도보다 좀 더 낮은 온도 근처에서 휘발하는 고비등 용매를 사용할 수 있다. 보다 더 구체적으로 아세톤, 테트라하이드로퓨란, 벤젠, 톨루엔, 디에틸에테르, 클로로포름, 디클로로메탄, 에틸 아세테이트, 프로필렌 글리콜 모노메틸 에테르(propylene glycol monomethyl ether), 프로필렌 글리콜 에틸 에테르(propylene glycol ethyl ether), 프로필렌 글리콜 프로필 에테르(propylene glycol propyl ether), 프로필렌 글리콜 모노메틸 에테르 아세테이트(propylene glycol monomethyl ether acetate), 프로필렌 글리콜 에틸 에테르 아세테이트(propylene glycol ethyl ether acetate), 프로필렌 글리콜 프로필 에테르 아세테이트(propylene glycol propyl ether acetate), 에틸 락테이트(ethyl lactate), δ-부티로락톤(δ-butyrolactone), 디메틸에테르, 디부틸에테르, 메탄올, 에탄올 및 이들의 조합으로 이루어진 군에서 선택되는 것을 사용할 수 있다.
상기 레지스트 하층막용 조성물은 가교제, 라디칼 안정제, 계면활성제, pH조절제 및 이들의 조합으로 이루어진 군에서 선택되는 첨가제를 더 포함할 수 있다.
구체적으로 상기 가교제로는 테트라부틸암모늄아세테이트(tetrabutyl ammonium acetate), 테트라부틸암모늄아자이드(tetrabutyl ammonium azide), 테트라부틸암모늄벤조에이트(tetrabutyl ammonium benzoate), 테트라부틸암모늄바이설페이트(tetrabutyl ammonium bisulfate), 브롬화테트라부틸암모늄(tetrabutyl ammonium bromide), 염화 테트라부틸암모늄(tetrabutyl ammonium chloride), 시안화테트라부틸암모늄(tetrabutyl ammonium cyanide), 불화테트라부틸암모늄(tetrabutyl ammonium fluoride), 요오드화테트라부틸암모늄(tetrabutyl ammonium iodide), 테트라부틸암모늄 설페이트(tetrabutyl ammonium sulfate), 테트라부틸암모늄나이트라이트(tetrabutyl ammonium nitrite), 테트라부틸암모늄 p-톨루엔설포네이트(tetrabutyl ammonium p-toluene sulfonate), 테트라부틸암모늄포스페이트(tetrabutyl ammonium phosphate)) 및 이들의 혼합물로 이루어진 군에서 선택되는 것을 사용할 수 있다.
또한, 상기 레지스트 하층막용 조성물은 유기염기의 술폰산염(예를 들면, 피리디늄 p-톨루엔 술포네이트(pyridinium p-toluenesulfonate), 아미도설포베타인-16(amidosulfobetain-16), 암모늄(-)-캠퍼-10-술폰산염(ammonium(-)-camphor-10-sulfonic acid ammonium salt) 등), 암모늄포메이트(ammonium formate), 알킬암모늄포메이트(alkylammonium formate)(예를 들면, 트리에틸암모늄 포메이트(triethylammonium formate), 트리메틸암모늄 포메이트(trimethylammonium formate), 테트라메틸암모늄 포메이트 (tetramethylammonium formate), 테트라부틸암모늄 포메이트 (tetrabutylammonium formate) 등), 피리디늄포메이트(pyridinium formate), 알킬암모늄나이트레이트(예를 들면, 테트라메틸암모늄 나이트레이트 (tetramethylammonium nitrate), 테트라부틸암모늄나이트레이트(tetrabutyl ammonium nitrate) 등), 및 이들의 조합으로 이루어진 군에서 선택되는 가교촉매를 첨가제로 더 포함할 수 있다.
상기 가교촉매는 유기실란계 중합물 및 용매를 포함하는 조성물에 단독으로 첨가되거나 또는 상기 가교제, 라디칼 안정제, 계면활성제 및 이들의 조합으로 이루어진 군에서 선택되는 첨가제와 함께 추가되어 사용할 수도 있다.
상기 레지스트 하층막용 조성물이 상기한 첨가제를 더 포함하는 경우에는 유기실란계 축중합물 100 중량부에 대하여 상기 각각의 첨가제를 0.0001 내지 1 중량부로 포함하는 것이 저장안정성 측면에서 바람직하다.
상술한 실리콘계 레지스트 하층막 조성물을 사용하여 제2 레지스트 하층막을 형성한 다음, 상기 제2 레지스트 하층막 위에 캡핑 층(capping layer)을 형성한다.
상기 캡핑 층은 예컨대 스핀-온 코팅(Spin-On Coating) 방법 또는 화학기상 증착(Chemical Vapor Deposition, CVD) 방법에 의해 상기 제2 레지스트 하층막 위에 도포될 수 있다.
상기 캡핑 층 도포 두께는 특별히 한정되지 않으나, 예컨대 약 10Å 내지 10,000Å 두께로 도포될 수 있다.
상기 캡핑 층은 실록산계 화합물, 실세스퀴옥산계 화합물, 실란계 화합물 또는 이들의 조합; 및 용매를 포함할 수 있다.
상기 실록산계 화합물은 예컨대 비스(트리에톡시실릴)에탄, 비스(트리에톡시실릴)부탄, 비스(트리에톡시실릴)옥탄, 비스(트리메톡시실릴)에탄, 비스(트리메톡시실릴)부탄, 비스(트리메톡시실릴)옥탄, 비스(트리에톡시실릴)에틸렌, 비스(트리메톡시실릴)에틸렌, 비스(트리에톡시실릴)아세틸렌, 비스(트리메톡시실릴)아세틸렌, 1,3-5-트리스(디에톡시실란)사이클로헥산, 1,3,5-트리스(트리에톡시실릴)벤젠, 테트라메틸오르쏘실리케이트(TMOS), 테트라에틸오르토실리케이트(TEOS), 메틸트리메톡시실리케이트 (MTMS), 3-아미노프로필트리메톡시실리케이트 또는 이들의 조합일 수 있으나 이에 한정되는 것은 아니다. 상기 실록산계 화합물은 그 중에서도 테트라에틸오르쏘실리케이트(Tetra ethyl Ortho Silicate,TEOS)를 포함할 수 있다.
상기 실세스퀴옥산계 화합물은 예컨대 2,4,6,8-테트라메틸-2,4,6,8-테트라(트리메톡시실릴에틸)사이클로테트라 실록산일 수 있으나 이에 한정되는 것은 아니다.
상기 실란계 화합물 예컨대 메틸트리메톡시실란, 디메틸디메톡시실란, 프로필트리메톡시실란, 프로필트리에톡시실란, 디프로필디메톡시실란, 옥틸트리메톡시실란, 옥틸트리에톡시실란, 디옥틸디메톡시실란, 헥사데실트리에톡시실란 및 에틸트리에톡시실란 (ETrEOS), 트리메톡시실란 (TMS), 트리메틸클로로실란(TMCS), 옥타데실트리클로로실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 헥사메틸디실라잔(HMDS), 또는 이들의 조합일 수 있으나 이에 한정되는 것은 아니다.
상기 캡핑 층에 포함되는 용매는 아세톤, 테트라하이드로퓨란, 벤젠, 톨루엔, 디에틸에테르, 클로로포름, 디클로로메탄, 에틸 아세테이트, 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 에틸 에테르, 프로필렌 글리콜 프로필 에테르, 프로필렌 글리콜 모노메틸 에테르 아세테이트, 프로필렌 글리콜 에틸 에테르 아세테이트, 프로필렌 글리콜 프로필 에테르 아세테이트, 에틸 락테이트, δ-부티로락톤, 디메틸에테르, 디부틸에테르, 메탄올, 에탄올 및 이들의 조합으로 이루어진 군에서 선택되는 반응용매 중에서 실시될 수 있으나 이에 한정되는 것은 아니다.
상기 캡핑 층에는 상기 실리콘계 하층막 조성물에 포함될 수 있는 산 촉매 또는 첨가제가 포함될 수 있다. 캡핑 층에 포함될 수 있는 산 촉매와 첨가제는 상술한 바와 같으므로 설명을 생략한다.
상술한 캡핑 층을 형성한 다음, 그 위에 방사선-민감성 이미지화층을 형성시키고, 상기 이미지화층을 통한 노광(exposure) 공정에 의해 패턴이 형성될 영역을 노출시키는 현상(develop)공정을 진행한다. 이어서, 이미지화층 및 반사방지층을 선택적으로 제거하여 재료층의 부분을 노출시키고, 에칭가스를 이용하여 드라이 에칭을 진행한다. 상기 에칭가스의 일반적인 예로는 CHF3, CH2F2, CF4, CH4, N2, O2, Cl2, BCl3 및 이들의 혼합가스로 이루어진 군 중에서 선택된 것을 사용할 수 있다.
패턴화된 재료 형상이 형성된 후에는 통상의 포토레지스트 스트리퍼에 의해 잔류하는 임의의 방사선-민감성 이미지화층을 제거할 수 있고, 상기 제거 공정은 예컨대 산소 플라즈마(O2 plasma) 에싱(ashing)에 의해 행해질 수 있다.
일 구현예에 따르면, 상술한 반도체 집적회로 디바이스의 제조방법에 따라 제조된 반도체 집적회로 디바이스를 제공한다. 상기 디바이스는 금속 와이어링 라인, 컨택트 또는 바이어스를 위한 홀과 같은 패터닝된 재료층 구조물; 다마스크 트렌치 또는 셀로우 트렌치 절연과 같은 절연색션; 집적 회로 장치의 설계와 같은 커패시터 구조물용 트렌치 등의 분야에 유용하게 적용될 수 있다. 또한, 산화물, 질화물, 폴리실리콘 및 크롬의 패터닝된 층을 형성하는 데에 매우 유용하게 적용될 수 있다. 또한 본 발명은 임의의 특정 리쏘그래픽 기법 또는 디바이스 구조물에 국한되는 것이 아님을 이해해야 한다.
이하 실시예를 통하여 상술한 본 발명의 구현예를 보다 상세하게 설명한다. 다만 하기의 실시예는 단지 설명의 목적을 위한 것이며 본 발명의 범위를 제한하는 것은 아니다.
비교예 1
기계교반기, 냉각관, 적가 깔대기, 질소가스 도입관을 구비한 1L의 4구 플라스크에 메틸트리메톡시실란(methyltrimethoxysilane) 32.5g, 페닐트리메톡시실란(phenyltrimethoxysilane) 11.8g, 비스트리에톡시실릴에탄(bis(triethoxysilyl)ethane) 105.7g을 프로필렌 글리콜 모노메틸 에테르 아세테이트(propylene glycol monomethyl ether acetate, PGMEA) 600g에 용해시킨 후 0.5% 질산 수용액 33.8g을 용액에 첨가하였다. 그 후, 60℃에서 1 시간 반응시킨 후, 음압을 가하여 생성된 메탄올과 에탄올을 제거하였다. 이후 60℃로 반응 온도를 유지하면서 반응을 7일 동안 진행시켰다. 반응 후 중합이 끝난 고분자 용액 5g에 PGMEA 95g을 넣어 희석용액을 만들었다.
상기 희석 용액에 피리디늄 p-톨루엔술포네이트(pyridinium p-toluenesulfonate) 0.004g을 넣어 주었다. 얻어진 용액을 실리콘 웨이퍼에 스핀-코팅 법으로 코팅하여 60초간 240℃에서 구워서 두께 800Å의 박막을 형성하였다.
실시예 1
기계교반기, 냉각관, 적가 깔대기, 질소가스 도입관을 구비한 1L의 4구 플라스크에 테트라에틸오쏘실리케이트(tetraethylorthosilicate) 105g을 디메틸에테르 245g에 용해시킨 후 0.5% 질산 수용액 90.8g을 용액에 첨가하였다. 그 후, 60℃에서 1시간 반응시킨 후, 음압을 가하여 생성된 메탄올과 에탄올을 제거하였다. 이후 60℃로 반응 온도를 유지하면서 반응을 2일 동안 진행시킨 후 PGMEA로 용매 교환을 해주었다. 중합 및 용매 교환이 완료된 고분자 용액 1g에 PGMEA 99g을 넣어 희석용액을 만들었다.
상기 희석 용액에 피리디늄 p-톨루엔술포네이트(pyridinium p-toluenesulfonate) 0.004g을 넣어 주었다. 얻어진 용액을 상기 비교예 1에서 제조된 박막 위에 스핀-코팅 법으로 코팅하여 60초간 240℃에서 구워서 두께 100Å의 박막을 추가로 형성하였다.
실험예 1: 광학 특성 평가
비교예 1 및 실시예 1에서 제조된 박막의 굴절률(refractive index, n)과 흡광계수(extinction coefficient, k) 값을 측정하였다. 사용기기는 Ellipsometer(J. A. Woollam사)이고, 193nm 파장에서 측정하였다.
산소 플라즈마 에싱 공정을 거친 후에 비교예 1 및 실시예 1에서 제조된 박막의 굴절률 및 흡광계수를 다시 측정하여, 에싱 전후의 값을 비교하였다.
그 결과는 표 1과 같다.
193nm에서의 굴절률 193nm에서의 흡광계수
비교예 1 에싱 전 1.68 0.14
에싱 후 1.58 0.00
실시예1 에싱 전 1.55 0.00
에싱 후 1.54 0.00
상기 표 1을 참고하면, 실시예 1에 따라 실리콘계 하드마스크 위에 캡핑 층을 형성한 경우는 산소 플라즈마 노출 전 후의 n 및 k값이 거의 변하지 않는 것을 알 수 있다. 이에 대해 비교예 1에 따른 실리콘계 하드마스크는 산소 플라즈마에 노출에 따라 유기발색단(organic chromophore)의 산화가 발생하여 에싱 전후의 n 및 k값이 크게 변화했음 알 수 있다.
실험예 2: 표면상태 평가
산소 플라즈마 에싱 공정을 거친 후에 비교예 1 및 실시예 1에서 제조된 박막의 표면상태를 광학현미경을 사용하여 관찰하였다.
그 결과는 도 1과 같다.
도 1은 산소 플라즈마 에싱 공정 후 비교예 1 및 실시예 1에 따른 박막의 표면상태를 나타내는 광학 현미경 사진이다.
도 1을 참고하면, 비교예 1에 따른 박막 표면(a)은 산소 플라즈마에 노출시 표면이 산화로 인해 심하게 손상된 것에 반해, 실시예 1에 따라 실리콘계 하드마스크 위에 캡핑 층을 형성한 경우(b)는 산소 플라즈마에 노출되더라도 박막 표면의 손상이 없음을 알 수 있다.
실험예 3: 내에칭성 평가
비교예 1 및 실시예 1에서 제조된 박막을 60mTorr, 270W/0W, 20N2, 40O2, 200Ar 에치 조건하에서 벌크 드라이 에칭을 15초간 진행한 후 두께를 측정하여 단위 시간당 에치 속도(etch rate)를 측정하였다. N2 및 Ar은 플로잉 가스(flowing gas)로, O2는 주 에칭 가스로 사용되었다.
그 결과는 표 2와 같다.
Etch Rate(Å/sec)
비교예 1 7
실시예 1 1.8
표 2를 참고하면, 실시예 1에 따른 박막은 Si-O 결합 수의 증가로 인해 산소 플라즈마에 대한 내에칭성이 크게 증가했음을 확인할 수 있다.
실험예 4: 표면 거칠기 평가
비교예 1 및 실시예 1에서 제조된 박막에 대해 표면 거칠기(surface roughness)를 측정하였다. 사용기기는 AFM(atomic force microscope)이고, 10㎛*10㎛ 영역을 비접촉식(non-contact mode)로 측정하였다.
RMS 표면 거칠기 측정 결과를 표 3 에 나타내고, 표면 거칠기를 보여주는 사진을 도 2에 나타낸다.
비교예 1 실시예1 (에싱 전) 실시예1 (에싱 후)
Rq(nm) 0.387 0.231 0.258
표 3을 참고하면, 실시예 1에 따른 박막은 0.3nm 이하의 RMS 표면 거칠기 (root mean square roughness, Rq) 값을 나타내어, 비교예 1에 따른 박막의 RMS 표면 거칠기 값보다 낮은 값을 가짐을 알 수 있다.
도 2는 비교예 1 및 실시예 1에서 제조된 박막의 표면 거칠기를 보여주는 사진이다.
도 2를 참고하면, 비교예 1에 따른 박막(a)은 실시예 1에 따른 박막(b, c)에 비해 표면 거칠기 정도가 높음을 확인할 수 있고, 실시예 1에 따른 박막은 에싱 전(b) 및 에싱 후(c)의 표면 거칠기 변화가 거의 관찰되지 않음을 알 수 있다.
실험예 5: 패턴 단면 평가
기질 위에 카본계의 하드마스크를 형성한 후 그 위에 실시예 1 및 비교예 1에 따른 박막을 각각 형성하였다.
이어서 상기 실시예 1 및 비교예 1에 따른 박막 위에 ArF용 포토레지스트를 코팅하고, 100℃에서 90초간 열처리 하였다. 그 후 베이킹된 박막을 ArF 노광장비인 ASML1250 (NA 0.82)를 사용해 노광을 한 후, 이어서 110℃에서 90초간 노광 후 열처리 공정 (post exposure bake, PEB)을 거쳤다. 이어서 2.38wt% 테트라메틸암모늄하이드록사이드(tetramethylammoniumhydroxide, TMAH) 수용액으로 현상한 다음 110℃에서 75초간 하드베이크(hard bake, HB) 하였다. 패턴 형성 후, CD-SEM을 사용하여 70nm/70nm의 라인 앤드 스페이스(line and space) 패턴을 만들었다. 그 후, 포토레지스트의 에치, 애싱 공정, 그리고 카본계열의 하드마스크 에치 공정을 진행하였다. 그 후 상기 실시예 1 및 비교예 1에 따른 박막을 포함하는 패턴의 단면을 FE-SEM을 이용하여 관찰하였다.
그 결과를 도 3 및 4에 나타낸다.
도 3은 리소그래피 공정 후 실시예 1 및 비교예 1에 따른 박막을 포함하는 패턴의 단면을 나타내는 FE-SEM 사진이다.
도 4는 에치 공정 후 실시예 1 및 비교예 1에 따른 박막을 포함하는 패턴의 단면을 나타내는 FE-SEM 사진이다.
도 3을 참고하면, 캡핑 층을 형성하지 않은 비교예 1(a)에 비해 실시예 1에 따라 캡핑 층을 형성한 경우(b)는 리소그래피 공정 후 패턴 내 실리콘계 하드마스크의 잔류 두께 특성이 우수함을 알 수 있다.
도 4를 참고하면, 캡핑 층을 형성하지 않은 비교예 1(a)에 비해 실시예 1에 따라 캡핑 층을 형성한 경우(b)는 에치 공정 후 패턴 내 실리콘계 하드마스크(Si-SOH)의 잔류 두께 특성이 우수함을 알 수 있다.
이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다.

Claims (19)

  1. (a) 기판 위에 재료층을 제공하는 단계;
    (b) 상기 재료층 위에 유기물로 이루어진 제1 레지스트 하층막을 형성하는 단계;
    (c) 상기 제1 레지스트 하층막 위에 실리콘계 레지스트 하층막용 조성물을 스핀-온-코팅하여 제2 레지스트 하층막을 형성하는 단계;
    (d) 상기 제2 레지스트 하층막 위에 테트라에틸 오르쏘실리케이트(Tetra Ethyl Ortho Silicate, TEOS)를 포함하는 캡핑 층(capping layer)을 형성하는 단계;
    (e) 상기 캡핑 층 위에 방사선-민감성 이미지화 층을 형성하는 단계;
    (f) 상기 방사선-민감성 이미지화 층을 패턴 방식으로 방사선에 노출시킴으로써 상기 방사선-민감성 이미지화 층 내에서 방사선-노출된 영역의 패턴을 생성시키는 단계;
    (g) 상기 방사선-민감성 이미지화 층 및 상기 제 2 레지스트 하층막의 부분을 선택적으로 제거하여 상기 제 1 레지스트 하층막의 부분을 노출시키는 단계;
    (h) 패턴화된 제 2 레지스트 하층막 및 상기 제 1 레지스트 하층막의 부분을 선택적으로 제거하여 재료층의 부분을 노출시키는 단계;
    (i) 제 1 레지스트 하층막을 마스크로 하여 재료층의 노출된 부분을 에칭함으로써 패턴화된 재료 형상을 형성시키는 단계; 및
    (j) 잔존하는 상기 방사선-민감성 이미지화 층을 제거하는 단계;
    를 포함하는 반도체 집적회로 디바이스의 제조방법.
  2. 삭제
  3. 삭제
  4. 제1항에서,
    상기 (d) 캡핑 층을 형성하는 단계는 스핀-온 코팅(Spin-On Coating) 방법 또는 화학기상 증착(Chemical Vapor Deposition, CVD) 방법에 의해 행하여지는 반도체 집적회로 디바이스의 제조방법.
  5. 제1항에서,
    상기 (j) 잔존하는 방사선-민감성 이미지화 층을 제거하는 단계는 산소 플라즈마(O2 plasma) 에싱(ashing)에 의해 행하여지는 반도체 집적회로 디바이스의 제조방법.
  6. 제1항에서,
    상기 (b) 제1 레지스트 하층막을 형성하는 단계는 스핀-온 코팅 방법에 의해 행하여지는 반도체 집적회로 디바이스의 제조방법.
  7. 제1항에서,
    상기 실리콘계 레지스트 하층막용 조성물은 하기 화학식 1 내지 3의 화합물로부터 생성되는 가수분해물들의 축중합에 의해 제조되는 유기실란계 축중합물; 및 용매를 포함하는 반도체 집적회로 디바이스의 제조방법.
    [화학식 1]
    [R1O]3Si-X
    (상기 화학식 1에서,
    R1은 치환 또는 비치환된 C1 내지 C6 알킬기이고, X는 치환 또는 비치환된 C6 내지 C30의 아릴기이다.)
    [화학식 2]
    [R2O]3Si-R3
    (상기 화학식 2에서,
    R2는 치환 또는 비치환된 C1 내지 C6 알킬기이고, R3는 치환 또는 비치환된 C1 내지 C12의 알킬기이다.)
    [화학식 3]
    [R4O]3Si-Y-Si[OR5]3
    (상기 화학식 3에서,
    R4 및 R5은 각각 독립적으로 치환 또는 비치환된 C1 내지 C6 알킬기이고, Y는 C6 내지 C30의 아릴렌기, C1 내지 C20의 직쇄 또는 분지쇄의 치환 또는 비치환된 알킬렌기, 주쇄에 방향족 고리, 헤테로 고리, 우레아기 또는 이소시아누레이트기가 포함되어 있는 C1 내지 C20의 알킬렌기, 및 다중결합을 포함하는 C2 내지 C20의 탄화수소기로 이루어진 군에서 선택되는 것이다.)
  8. 제7항에서,
    상기 화학식 1 내지 3로 표시되는 화합물 100 중량부에 대하여, 상기 화학식 1로 표시되는 화합물은 5 내지 90 중량부, 상기 화학식 2로 표시되는 화합물은 5 내지 90 중량부, 그리고 상기 화학식 3으로 표시되는 화합물은 5 내지 90중량부의 양으로 사용되는 것인 반도체 집적회로 디바이스의 제조방법.
  9. 제7항에서,
    상기 유기실란계 축중합물은 하기 화학식 4의 화합물로부터 생성되는 가수분해물로부터 유도된 구조단위를 더 포함하는 반도체 집적회로 디바이스의 제조방법.
    [화학식 4]
    [R6O]4Si
    (상기 화학식 4에서,
    R6는 치환 또는 비치환된 C1 내지 C6 알킬기이다.)
  10. 제9항에 있어서,
    상기 화학식 4의 화합물은 화학식 1 내지 3의 화합물 총량 100 중량부에 대하여 5 내지 400 중량부로 더 포함하는 반도체 집적회로 디바이스의 제조방법.
  11. 제7항에서,
    상기 가수분해물은 유기실란계 축중합물 형성을 위한 화합물인 화학식 1 내지 3의 화합물을 질산, 황산, 염산, 불산, 브롬산, 요오드산, p-톨루엔 술폰산 수화물, 2,4,4,6-테트라브로모시클로헥사디엔온, 벤조인 토실레이트, 2-니트로벤질 토실레이트, 디에틸설페이트 및 이들의 조합으로 이루어진 군에서 선택되는 산 촉매 하에서 가수분해하여 제조되는 것인 반도체 집적회로 디바이스의 제조방법.
  12. 제11항에서,
    상기 산 촉매는 화학식 1 내지 3의 화합물의 총량 100 중량부에 대하여 0.001 내지 25 중량부의 양으로 사용되는 것인 반도체 집적회로 디바이스의 제조방법.
  13. 제11항에서,
    상기 가수분해는 아세톤, 테트라하이드로퓨란, 벤젠, 톨루엔, 디에틸에테르, 클로로포름, 디클로로메탄, 에틸 아세테이트, 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 에틸 에테르, 프로필렌 글리콜 프로필 에테르, 프로필렌 글리콜 모노메틸 에테르 아세테이트, 프로필렌 글리콜 에틸 에테르 아세테이트, 프로필렌 글리콜 프로필 에테르 아세테이트, 에틸 락테이트, δ-부티로락톤, 디메틸에테르, 디부틸에테르, 메탄올, 에탄올 및 이들의 조합으로 이루어진 군에서 선택되는 반응용매 중에서 실시되는 것인 반도체 집적회로 디바이스의 제조방법.
  14. 제7항에서,
    상기 유기실란계 축중합물은 중량평균 분자량이 2,000 내지 50,000 범위인 것인 반도체 집적회로 디바이스의 제조방법.
  15. 제7항에서,
    상기 유기실란계 축중합물은 레지스트 하층막용 조성물 100 중량부에 대하여 0.1 내지 50 중량부 포함되는 것인 반도체 집적회로 디바이스의 제조방법.
  16. 제7항에서,
    상기 용매는 아세톤, 테트라하이드로퓨란, 벤젠, 톨루엔, 디에틸에테르, 클로로포름, 디클로로메탄, 에틸 아세테이트, 프로필렌 글리콜 모노메틸 에테르, 프로필렌 글리콜 에틸 에테르, 프로필렌 글리콜 프로필 에테르, 프로필렌 글리콜 모노메틸 에테르 아세테이트, 프로필렌 글리콜 에틸 에테르 아세테이트, 프로필렌 글리콜 프로필 에테르 아세테이트, 에틸 락테이트, δ-부티로락톤, 디메틸에테르, 디부틸에테르, 메탄올, 에탄올 및 이들의 조합으로 이루어진 군에서 선택되는 것인 반도체 집적회로 디바이스의 제조방법.
  17. 제7항에서,
    상기 레지스트 하층막용 조성물은 가교제, 라디칼 안정제, 계면활성제, pH조절제 및 이들의 조합으로 이루어진 군에서 선택되는 첨가제를 더 포함하는 것인 반도체 집적회로 디바이스의 제조방법.
  18. 제7항에서,
    상기 레지스트 하층막용 조성물은 피리디늄 p-톨루엔 술포네이트, 아미도설포베타인-16, 암모늄(-)-캠퍼-10-술폰산염, 암모늄포메이트, 알킬암모늄포메이트, 피리디늄포메이트, 알킬암모늄나이트레이트 및 이들의 조합으로 이루어진 군에서 선택되는 첨가제를 더 포함하는 것인 반도체 집적회로 디바이스의 제조방법.

  19. 삭제
KR1020120157567A 2012-12-28 2012-12-28 반도체 집적회로 디바이스의 제조방법 및 이에 따른 반도체 집적회로 디바이스 KR101531611B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120157567A KR101531611B1 (ko) 2012-12-28 2012-12-28 반도체 집적회로 디바이스의 제조방법 및 이에 따른 반도체 집적회로 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120157567A KR101531611B1 (ko) 2012-12-28 2012-12-28 반도체 집적회로 디바이스의 제조방법 및 이에 따른 반도체 집적회로 디바이스

Publications (2)

Publication Number Publication Date
KR20140086727A KR20140086727A (ko) 2014-07-08
KR101531611B1 true KR101531611B1 (ko) 2015-06-25

Family

ID=51735926

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120157567A KR101531611B1 (ko) 2012-12-28 2012-12-28 반도체 집적회로 디바이스의 제조방법 및 이에 따른 반도체 집적회로 디바이스

Country Status (1)

Country Link
KR (1) KR101531611B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180076824A (ko) * 2016-12-28 2018-07-06 삼성에스디아이 주식회사 유기막 제조 방법 및 패턴형성방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102551719B1 (ko) * 2021-07-20 2023-07-06 엠에이치디 주식회사 스타형 구조를 갖는 실리콘 함유 레지스트 하층막 형성용 조성물

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010040901A (ko) * 1998-02-11 2001-05-15 조셉 제이. 스위니 저 유전 상수 필름을 증착하는 플라즈마 방법
KR100792045B1 (ko) * 2006-08-10 2008-01-04 제일모직주식회사 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
KR20110075688A (ko) * 2009-12-28 2011-07-06 제일모직주식회사 레지스트 하층막용 조성물, 이를 이용한 반도체 집적회로 디바이스의 제조방법 및 그로부터 제조된 반도체 집적회로 디바이스

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010040901A (ko) * 1998-02-11 2001-05-15 조셉 제이. 스위니 저 유전 상수 필름을 증착하는 플라즈마 방법
KR100792045B1 (ko) * 2006-08-10 2008-01-04 제일모직주식회사 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
KR20110075688A (ko) * 2009-12-28 2011-07-06 제일모직주식회사 레지스트 하층막용 조성물, 이를 이용한 반도체 집적회로 디바이스의 제조방법 및 그로부터 제조된 반도체 집적회로 디바이스

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180076824A (ko) * 2016-12-28 2018-07-06 삼성에스디아이 주식회사 유기막 제조 방법 및 패턴형성방법
KR102092798B1 (ko) 2016-12-28 2020-03-24 삼성에스디아이 주식회사 유기막 제조 방법 및 패턴형성방법

Also Published As

Publication number Publication date
KR20140086727A (ko) 2014-07-08

Similar Documents

Publication Publication Date Title
KR100930672B1 (ko) 실리콘계 하드마스크 조성물 및 이를 이용한 반도체집적회로 디바이스의 제조방법
US8642246B2 (en) Compositions, coatings and films for tri-layer patterning applications and methods of preparation thereof
EP2095188B1 (en) Hardmask composition for processing resist underlayer film, process for producing semiconductor integrated circuit device using the hardmask composition, and semiconductor integrated circuit device produced by the process
US8697330B2 (en) Composition for forming a silicon-containing antireflection film, substrate having the silicon-containing antireflection film from the composition and patterning process using the same
US20070298349A1 (en) Antireflective Coating Compositions Comprising Siloxane Polymer
KR101266290B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR101266291B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로디바이스의 제조방법
KR20100015311A (ko) 규소 중합체를 기초로 하는 반사방지 코팅 조성물
KR101354637B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR100909384B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
CN106226997B (zh) 有机层组成物以及形成图案的方法
KR20110096154A (ko) 변환가능한 반사방지 코팅
KR101344795B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR20110079194A (ko) 포토레지스트 하층막용 조성물 및 이를 이용하는 반도체 소자의 제조 방법
US8962747B2 (en) Resist underlayer composition and process of producing integrated circuit devices using the same
KR101531611B1 (ko) 반도체 집적회로 디바이스의 제조방법 및 이에 따른 반도체 집적회로 디바이스
KR101432607B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR101506998B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR100783064B1 (ko) 유기실란계 화합물, 이를 포함하는 레지스트 하층막용하드마스크 조성물 및 이를 이용한 반도체 집적회로디바이스의 제조방법
KR101556281B1 (ko) 레지스트 하층막용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR20140093542A (ko) 레지스트 하층막용 조성물, 이를 이용한 반도체 집적회로 디바이스의 제조방법 및 이에 따라 제조된 반도체 집적회로 디바이스
KR100713238B1 (ko) 레지스트 하층막용 하드마스크 조성물 및 이를 이용한반도체 집적회로 디바이스의 제조방법
KR100783068B1 (ko) 유기실란계 화합물 및 이를 포함하는 레지스트 하층막용하드마스크 조성물 및 이를 이용한 반도체 집적회로디바이스의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 4