KR20110074540A - 송신 장치 및 수신 장치 - Google Patents

Abstract

송신 디지털 신호를 고주파 아날로그 신호로 변환하고 복수의 송신 주파수를 이용하여 송신하는 송신 장치로서, 송신 신호 계열을 복수의 블록으로 분할하는 분할부(12)와, 블록에 프리코딩 처리를 행하고, 프리코딩 처리 후의 블록을 서브 블록으로 더 분할하는 서브 블록 생성부(13)와, 서브 블록을 송신 주파수에 할당한 주파수 신호를 생성하는 주파수 할당부(14)와, 주파수 신호를 시간 신호로 변환하는 역 DFT 처리부(15)를 구비하고, 시간 신호를 송신 디지털 신호로 설정한다.

Description

송신 장치 및 수신 장치{TRANSMISSION DEVICE AND RECEPTION DEVICE}

본 발명은 주파수 분할 다원 접속을 채용하는 통신 시스템에 있어서의 송신 장치 및 수신 장치에 관한 것이다.

디지털 무선 통신에 있어서의 신호 송신 방식의 일례인 SC-FDMA(Single Carrier Frequency Division Multiple Access) 방식은, 높은 송신 전력 효율과 높은 주파수 이용 효율을 실현할 수 있다. SC-FDMA 방식을 이용하여 신호 송신을 행하는 송신기는, 일반적으로, 이산 푸리에 변환 및 역이산 푸리에 변환을 행하는 기능을 가진다. 먼저, 송신 신호 심볼 계열에 대해 이산 푸리에 변환을 실행함으로써, 송신 심볼 계열의 주파수 영역 데이터를 작성한다. 그 후, 송신 심볼 계열의 주파수 영역 데이터를 시스템 대역 내의 소정의 주파수에 할당한다. 그리고, 할당한 결과에 역이산 푸리에 변환을 행함으로써 SC-FDMA 송신 신호를 작성한다.

또한, 최근, SC-FDMA 방식을 확장한 수법으로서, 하나의 송신기 내에, 상이한 주파수대에 대응한 복수의 SC-FDMA 송신 계통을 가지는 기술이 개시되어 있다(예컨대, 하기 비특허 문헌 1 참조). 이 기술에서는, 각각의 SC-FDMA 송신 계통이 생성한 SC-FDMA 송신 신호를 합성하여, 이 합성 신호를 송신함으로써, 광대역인 시스템에 대응할 수 있다. 예컨대 하기의 비특허 문헌 1에 개시되어 있다.

[선행기술문헌]

[비특허문헌]

비특허 문헌 1: Nokia Siemens Networks, Nokia, "R1-082609: Uplink Multiple Access for LTE-Advanced", 3GPP TSG RAN WG1 Meeting #53bis Warsaw, Poland, June 30-July 4, 2008.

그러나, 상기 종래의 기술에 의하면, 송신기 내에 존재하는 각 SC-FDMA 송신 계통은, 각각 소정의 주파수대에 대해서만 신호를 할당할 수 있는 구성이다. 이 때문에, 넓은 시스템 대역폭을 유효하게 이용할 수 없다고 하는 문제점이 있었다.

또한, 상기 종래의 기술에서는, 최종적으로 송신기로부터 송신되는 신호는, 복수의 SC-FDMA 송신 신호의 합성 신호로 되기 때문에, 피크 대 평균 전력비(PAPR: Peak to Average Power Ratio)가 높아진다는 문제점이 있었다.

본 발명은 상기를 감안하여 이루어진 것으로, PAPR을 억압하면서, 넓은 시스템 대역을 유효하게 이용할 수 있는 송신 장치 및 수신 장치를 얻는 것을 목적으로 한다.

상술한 과제를 해결하고, 목적을 달성하기 위해서, 본 발명은, 송신 디지털 신호를 고주파 아날로그 신호로 변환하고 복수의 송신 주파수를 이용해서 송신하는 송신 장치로서, 송신 신호 계열을 1 이상의 개수의 블록으로 분할하는 블록 분할 수단과, 상기 블록에 대하여 프리코딩(pre-coding) 처리를 행하는 프리코딩 수단과, 상기 프리코딩 처리 후의 블록을 서브 블록으로 더 분할하는 서브 블록 분할 수단과, 상기 서브 블록을 상기 송신 주파수에 할당한 주파수 신호를 생성하는 주파수 할당 수단과, 상기 주파수 신호를 시간 신호로 변환하는 역이산 푸리에 변환 수단을 구비하고, 상기 시간 신호를 상기 송신 디지털 신호로 설정하는 것을 특징으로 한다.

본 발명에 의하면, 송신기가, 정보 비트 계열을 복수 계통의 블록으로 분할하고, 블록마다 부호화 처리, 심볼 생성 처리, 및 DFT 처리를 이용하여 복수의 주파수 영역의 블록으로 변환하고, 또한, 주파수 영역의 블록을 각각 복수의 서브 블록으로 분할하며, 서브 블록을 시스템 대역 내의 원하는 주파수에 할당하도록 했기 때문에, PAPR을 억압하면서, 넓은 시스템 대역을 유효하게 이용할 수 있다는 효과를 나타낸다.

도 1은 송신 장치의 기능 구성예를 나타내는 도면,
도 2는 실시형태 1의 송신기의 송신 신호 생성부의 구성예를 나타내는 도면,
도 3은 서브 블록 생성부의 구성예를 나타내는 도면,
도 4는 주파수 할당부의 처리의 일례의 개념을 나타내는 도면,
도 5는 참조 신호 생성부의 구성예를 나타내는 도면,
도 6은 실시형태 1의 프레임 구성예를 나타내는 도면,
도 7은 실시형태 1의 수신기의 구성예를 나타내는 도면,
도 8은 전송로 추정 처리부의 구성예를 나타내는 도면,
도 9는 수신 신호 처리부의 구성예를 나타내는 도면,
도 10은 실시형태 2의 송신기의 서브 블록 생성에 관련되는 구성요소의 구성예를 나타내는 도면,
도 11은 실시형태 2의 수신기의 수신 신호 처리부의 결합 처리에 관련되는 구성요소의 구성예를 나타내는 도면,
도 12는 실시형태 3의 송신기의 서브 블록 생성부의 기능 구성예를 나타내는 도면,
도 13은 주파수 영역의 블록에 대한 순회 확장 처리의 일례를 나타내는 도면,
도 14는 주파수 영역에서의 신호 성분의 정형(整形) 처리의 일례를 나타내는 도면,
도 15는 실시형태 3의 수신기의 수신 신호 처리부의 기능 구성예를 나타내는 도면,
도 16은 실시형태 4의 송신기의 기능 구성예를 나타내는 도면,
도 17은 실시형태 4의 송신 신호 생성부의 구성예를 나타내는 도면,
도 18은 실시형태 4의 분할부가 실시하는 정보 비트 계열의 분할의 일례를 나타내는 도면,
도 19는 레이어 맵핑부의 처리예를 나타내는 도면,
도 20은 주파수 할당부에 의한 주파수 할당의 예를 나타내는 도면,
도 21은 실시형태 4의 수신기의 기능 구성예를 나타내는 도면,
도 22는 실시형태 4의 수신 신호 처리부의 구성예를 나타내는 도면.

이하에, 본 발명에 따른 송신 장치 및 수신 장치의 실시형태를 도면에 근거하여 구체적으로 설명한다. 또한, 이 실시형태에 의해 본 발명이 한정되는 것은 아니다.

(실시형태 1)

도 1은 본 발명에 따른 송신 장치(이하, 송신기라고 함)의 실시형태 1의 기능 구성예를 나타내는 도면이다. 도 1에 나타내는 바와 같이, 본 실시형태의 송신 장치는, 본 발명의 특징적인 구성요소인 송신 신호 생성부(1)와, D/A(Digital-to-Analog) 변환부(2)와, 고주파 처리부(3)와, 송신 안테나(4)로 구성된다.

송신 신호 생성부(1)는, 송신기로부터 수신 장치(이하, 수신기라고 함)에 대해 전달하고자 하는 정보를 포함하는 정보 비트 계열과, 송신기의 동작을 제어하는 제어용 신호에 근거해 베이스밴드의 디지털 송신 신호 계열을 생성하여, D/A 변환부(2)로 출력한다. D/A 변환부(2)에서는, 입력된 베이스밴드의 디지털 송신 신호 계열을 아날로그 송신 신호로 변환하여, 고주파 처리부(3)로 출력한다. 고주파 처리부(3)는, 입력된 아날로그 송신 신호에 대하여, 업컨버트(up-convert) 등의 소정의 고주파 신호 처리를 실시하여, 고주파 아날로그 송신 신호를 생성한다. 최종적으로, 고주파 아날로그 송신 신호는 송신 안테나(4)를 통해서 송신된다.

계속해서, 본 발명의 특징인, 송신 신호 생성부(1)의 구성예와 동작에 대해서 구체적으로 설명한다. 도 2는 본 실시형태의 송신기의 송신 신호 생성부(1)의 구성예를 나타내는 도면이다. 도 2에 나타내는 바와 같이, 본 실시형태의 송신 신호 생성부(1)는 제어부(11)와, 분할부(12)와, 서브 블록 생성부(13-1~13-M)(M은 1 이상의 정수)와, 주파수 할당부(14)와, 역 DFT(Discrete Fourier Transform: 이산 푸리에 변환) 처리부(15)와, CP(Cyclic Prefix) 부가부(16)와, 프레임 생성부(17)와, 참조 신호 생성부(18)로 구성된다. 또한, 송신 신호 생성부(1)로 입력되는 정보 비트 계열은 분할부(12)로 입력된다.

먼저, 제어부(11)는 송신 신호 생성부(1)의 각 구성요소로 출력하는 파라미터를 작성한다. 구체적으로는, 도 2의 예에서는, 제어부(11)는, 분할부(12)가 정보 비트 계열을 블록으로 분할할 때의 분할수 M을 결정하여 분할부(12)에 통지한다. 또한, 제어부(11)는, 서브 블록 생성부(13-1~13-M)가 각각 이용하는 부호화 방법이나 변조 방식과, 각 블록에 대하여 후술하는 서브 블록으로 분할하는 처리에서 필요로 되는 서브 블록 분할수 L을 결정하여, 각각 대응하는 서브 블록 생성부(13-1~13-M)에 통지한다. 또한, 제어부(11)는, 주파수 할당부(14) 및 참조 신호 생성부(18)에 대해서는 시스템 대역 내에서 송신기가 신호 송신에 사용하는 주파수(이하, 사용 주파수라고 함)를 포함하는 정보(이하, 사용 주파수 정보라고 함)를 통지한다. 각 구성요소가 실시하는 구체적인 처리 내용에 대해서는 후술한다.

분할부(12)는 입력된 정보 비트 계열을 M개의 블록으로 분할하는 처리를 실행한다. M의 구체적인 수치는 제어부(11)로부터 통지된다. M개의 각 블록은 대응하는 서브 블록 생성부(13-1~13-M)로 출력된다.

다음에, 서브 블록 생성부(13-1~13-M)의 구성예에 대해서 설명한다. 도 3은 서브 블록 생성부(13-1)의 구성예를 나타내는 도면이다. M개의 서브 블록 생성부(13-1~13-M)는 동일한 구성을 취하기 때문에, 대표해서, 서브 블록 생성부(13-1)의 구성예를 도 3에 예시하고 있다. 도 3에 도시하는 바와 같이, 본 실시형태의 서브 블록 생성부(13-1)는 부호화 처리부(21)와, 심볼 생성부(22)와, DFT 처리부(23)와, 서브 블록 분할부(24)로 구성된다.

분할부(12)로부터 입력된 블록은 부호화 처리부(21)로 입력되고, 제어부(11)로부터 입력되는 부호화 방법, 변조 방식, 서브 블록 분할수 L의 파라미터는, 각각, 부호화 처리부(21), 심볼 생성부(22), 서브 블록 분할부(24)로 입력된다.

부호화 처리부(21)는, 입력된 블록에 대하여, 제어부(11)로부터 통지되는 부호화 방법에 따라 에러 정정 부호화를 행하여, 부호화 비트 계열을 생성한다. 구체적인 부호화 방법에 대해서는, 예컨대, 잘 알려져 있는 콘볼루션 부호(convolutional code)나, 터보 부호, LDPC 부호 등, 임의의 방법을 적용할 수 있다. 또한, 부호화율 등에 관한 제한도 없다. 또한, 도 3의 예에는 도시하고 있지 않지만, 필요에 따라, 부호화 비트 계열의 배치를 교체하는 인터리브 처리를 포함해도 좋다. 생성된 부호화 비트 계열은 심볼 생성부(22)로 출력된다.

심볼 생성부(22)는, 입력된 부호화 비트 계열에 대하여, 제어부(11)로부터 통지된 변조 방식에 따라 심볼 계열을 생성한다. 여기서 사용되는 변조 방식으로서는, 어떠한 변조 방식을 사용해도 좋지만, 예컨대, 1심볼로 2비트를 표현하는 QPSK(Quadrature Phase Shift Keying)나, 1심볼로 4비트를 표현할 수 있는 16QAM(Quadrature Amplitude Modulation) 등의, 공지된 변조 방식을 적용할 수 있다. 생성된 심볼 계열은 DFT 처리부(23)로 출력된다.

DFT 처리부(23)는, 입력된 1블록분의 심볼 계열에 대하여, DFT(Discrete Fourier Transform, 이산 푸리에 변환)를 실행하여, 주파수 영역의 블록을 생성한다. 주파수 영역의 블록은 서브 블록 분할부(24)로 출력된다. DFT 처리부(23)의 처리는 SC-FDMA 방식에서 실시되는 프리코딩 처리에 상당한다. 따라서, DFT 처리부(23)를 프리코딩 수단이라고 생각할 수 있다. 또한, 프리코딩 처리는 이것에 한정되지 않고, 어떠한 프리코딩 처리를 실시해도 좋다.

서브 블록 분할부(24)는 제어부(11)로부터 통지되는 서브 블록 분할수 L에 근거하여, 입력된 주파수 영역의 블록을 L개의 서브 블록으로 분할한다. 분할에 의해 생성된 L개의 서브 블록은 도 2의 주파수 할당부(14)로 출력된다.

주파수 할당부(14)는, 서브 블록 생성부(13-1~13-M)로부터 입력된 M개의 서브 블록을, 제어부(11)로부터 통지되는 사용 주파수 정보에 근거하여 소정의 사용 주파수에 배치하고(할당하고), 시스템 대역 내의 사용 주파수 이외의 주파수에는 제로를 배치하는 처리를 행한다.

도 4는 주파수 할당부(14)의 처리의 일례의 개념을 나타내는 도면이다. 도 4에서는, M=2 또한, 각 블록의 서브 블록 분할수를 L=2로 한 경우를 예시하고 있다. 주파수 할당부(14)의 처리 이미지를 도시한다. 도 4의 블록(100-1, 100-2)은, 각각 도 2의 서브 블록 생성부(13-1, 13-2)의 DFT 처리부(23)에서 생성된 주파수 영역의 블록을 나타내고 있다. 또한, 서브 블록(101-1, 101-2)은, 서브 블록 생성부(13-1)의 서브 블록 분할부(24)가 블록(100-1)을 분할하는 것에 의해 생성한 서브 블록을 나타내고, 서브 블록(102-1, 102-2)은, 서브 블록 생성부(13-2)의 서브 블록 분할부(24)가 블록(100-2)을 분할하는 것에 의해 생성한 서브 블록을 나타내고 있다.

서브 블록(103-1~103-4)은, 각각 서브 블록(101-1, 101-2, 102-1, 102-2)이 주파수 할당부(14)에 의해 소정의 주파수대에 할당된 후의 서브 블록을 나타내고 있다. 도 4의 예에서는, 서브 블록 생성부(13-1~13-2)의 DFT 처리부(23)에 의해서 생성된 2개의 주파수 영역의 블록(100-1 및 100-2)은, 서브 블록 생성부(13-1~13-M)에서의 서브 블록 분할부(24)에 의해, 각각, 2개의 서브 블록으로 분할된다(101-1와 101-2, 102-1와 102-2, 등). 따라서, 여기서는 M=2로 하고 있기 때문에, 결과적으로, 주파수 할당부(14)로 전달되는 서브 블록은 4개로 된다.

주파수 할당부(14)는, 입력된 4개의 서브 블록을, 제어부(11)로부터 통지되는 사용 주파수에 배치하고, 시스템 대역 내의 그 밖의 주파수대에는 어떤 신호도 배치하지 않는다고 하는 처리를 행한다(103-1~103-4). 최종적으로, 주파수 할당부(14)는 시스템 대역 전체에 상당하는 주파수 영역 신호를 도 2의 역 DFT 처리부(15)로 출력한다.

역 DFT 처리부(15)는, 입력된 시스템 대역 전체에 상당하는 주파수 영역 신호에 대해 역 DFT의 처리를 행함으로써 시간 영역의 송신 신호 계열을 생성한다. 역 DFT 처리부(15)는 처리 결과인 시간 영역의 송신 신호 계열을 CP 부가부(16)로 출력한다.

CP 부가부(16)는, 시간 영역의 송신 신호 계열의 최후미를 복제하여 시간 영역의 송신 신호 계열의 선두에 CP(Cyclic Prefix)로서 부가한다. CP의 길이는, 예컨대, 다중 경로 전파에 기인하는 지연파의 최대 지연 시간보다 길어지도록 설정한다. CP 부가부(16)는 CP 부가 후의 시간 영역의 송신 신호 계열을 프레임 생성부(17)로 출력한다.

한편, 참조 신호 생성부(18)는, 지금까지 설명해 온 정보 비트 계열에 대한 처리와는 달리, 송신기와 수신기 사이에서 기지인 참조 신호를 생성한다. 이 참조 신호는, 수신기가, 송신기와 수신기 사이의 무선 전송로의 응답을 측정하기 위해서 이용한다. 또한, 무선 전송로의 응답에는 임펄스 응답이나 주파수 전달 함수 등이 포함된다.

도 5는 참조 신호 생성부(18)의 구성예를 나타내는 도면이다. 도 5에 나타내는 바와 같이 본 실시형태의 참조 신호 생성부(18)는, 기지 심볼 생성부(31)와, 주파수 할당부(32)와, 역 DFT 처리부(33)와, CP 부가부(34)를 구비하고 있다. 또한, 도 2의 제어부(11)로부터 입력된 사용 주파수 정보는 주파수 할당부로 입력된다. 이하, 도 5를 이용하여, 참조 신호 생성부(18)의 동작예를 구체적으로 설명한다.

먼저, 기지 심볼 생성부(31)는, 미리 송신기와 수신기의 양쪽에서 유지하고 있는 기지 심볼을, 주파수 할당부(32)로 출력한다. 주파수 할당부(32)는, 제어부(11)로부터 통지된 사용 주파수 정보에 근거하여, 기지 심볼 생성부(31)로부터 입력되는 기지 심볼을 시스템 대역 내의 사용 주파수에 배치하고, 시스템 대역 내의 사용 주파수 이외의 주파수에는 어떤 신호도 배치하지 않는다고 하는 처리를 행하며, 처리 후의 시스템 대역폭 전체에 상당하는 주파수 영역 신호를 역 DFT 처리부(33)로 출력한다.

역 DFT 처리부(33)는, 도 2의 역 DFT 처리부(15)와 마찬가지로, 입력된 주파수 영역 신호에 대하여 역 DFT의 처리를 행함으로써 시간 영역의 참조 신호를 생성한다. 그리고, 역 DFT 처리부(15)는 시간 영역의 참조 신호를 CP 부가부(34)로 출력한다. 그 후, CP 부가부(34)는 시간 영역의 참조 신호의 최후미를 CP로서 선두에 복제하여, 도 2의 프레임 생성부(17)로 출력한다.

도 2의 프레임 생성부(17)는, CP 부가부(16)로부터 입력된 CP 부가 후의 시간 영역의 송신 신호 계열과, 참조 신호 생성부(18)로부터 입력된 CP 부가 후의 시간 영역의 참조 신호를 소정의 프레임 구성으로 되도록 배치한다. 도 6은 본 실시형태의 프레임 구성예를 나타내는 도면이다. 도 6의 송신 신호 계열(200-1~200-12)은 12개의 CP 부가 후의 시간 영역의 송신 신호 계열을 나타내고, 참조 신호(201-1, 201-2)는 2개의 CP 부가 후의 시간 영역의 참조 신호를 나타내고 있다. 또한, 도 6의 짙게 칠해진 부분은 기지 심볼이 할당되어 있는 주파수를 나타내고, 엷게 칠해진 부분은 서브 블록이 할당되어 있는 부분을 나타내며, 칠해져 있지 않은 부분은 신호가 할당되어 있지 않은 주파수를 나타내고 있다.

도 6에서는, 가로 방향에 시간을, 세로 방향에 각 시간 영역 신호의 주파수 성분을 나타내고 있다. 프레임 생성부(17)로 입력되는 CP 부가 후의 시간 영역의 송신 신호 계열과, CP 부가 후의 시간 영역의 참조 신호는, 시간 방향으로 다중화되어 하나의 프레임을 구성하고 있다. 또한, 상술한 바와 같이, 송신 신호 계열과 참조 신호는, 동일 주파수(사용 주파수)에 각각의 신호 성분이 할당되어 있다. 프레임 생성부(17)의 처리 결과는 도 1의 D/A 변환부(2)로 출력되어, 상술한 바와 같이 D/A 변환부(2) 및 고주파 처리부에서 소정의 처리가 실시된 후, 송신 안테나(4)로부터 송출된다.

계속해서, 본 실시형태의 수신기의 동작에 대해서 설명한다. 도 7은 본 실시형태의 수신기의 구성예를 나타내는 도면이다. 도 7에 나타내는 바와 같이 본 실시형태의 수신기는, 수신 안테나(41)와, 고주파 처리부(42)와, A/D 변환부(43)와, 프레임 분할부(44)와, 전송로 추정 처리부(45)와, 수신 신호 처리부(46)와, 제어부(47)로 구성된다. 도 7을 이용하여, 본 실시형태의 수신기의 동작 개요를 설명한다.

수신 안테나(41)는 고주파 아날로그 신호를 수신하고, 고주파 처리부(42)는 고주파 아날로그 신호에 대해 베이스밴드로의 다운 컨버트(dwon-convert) 등의 소정의 고주파 신호 처리를 실시하여 베이스밴드 아날로그 수신 신호로 하고, A/D 변환부(43)가, 베이스밴드 아날로그 수신 신호를 베이스밴드 디지털 수신 신호로 변환한다. 이후에서는, 베이스밴드 디지털 수신 신호를 수신 프레임으로 부르기로 한다. A/D 변환부(43)는 수신 프레임을 프레임 분할부(44)로 출력한다.

프레임 분할부(44)는, 수신 프레임을, 송신 신호 계열이 배치되어 있는 부분(이하, 수신 신호 계열이라고 함)과, 참조 신호가 배치되어 있는 부분(이하, 수신 참조 신호라고 함)으로 분리하여, 각각 수신 신호 처리부(46), 전송로 추정 처리부(45)로 출력한다. 전송로 추정 처리부(45)는 수신 참조 신호를 이용하여 신호가 전파해 온 무선 전송로의 응답을 추정하고, 추정 결과를 수신 신호 처리부(46)로 출력한다.

수신 신호 처리부(46)는, 수신 신호 계열과 무선 전송로의 응답의 추정 결과에 근거하여 후술하는 복조 처리 및 복호 처리를 실행하고, 최종적으로, 정보 비트 계열의 추정치를 출력한다. 수신 신호 처리부(46) 및 전송로 추정 처리부(45)의 상세한 처리 내용은 후술한다. 한편, 제어부(47)는, 전송로 추정 처리부(45) 및 수신 신호 처리부(46)가 소정의 신호 처리를 실행하기 위해서 필요한 파라미터를 결정하여 통지한다. 도 7의 예에서는, 전송로 추정 처리부(45)에 대해서는, 파라미터로서, 블록 분할수 M과, 각 블록의 서브 블록 분할수 L과, 시스템 대역에서 송신기가 신호 송신에 사용하는 주파수(사용 주파수)에 관한 정보가 통지된다. 수신 신호 처리부(46)에 대해서는, 상기 파라미터에 부가하여, 각 블록이 이용하는 부호화 방법이나 변조 방식에 관한 파라미터도 통지된다. 이후에서는, 전송로 추정 처리부(45) 및 수신 신호 처리부(46)의 동작예에 대해서 구체적으로 설명한다.

도 8은 전송로 추정 처리부(45)의 구성예를 나타내는 도면이다. 도 8에 나타내는 바와 같이, 본 실시형태의 전송로 추정 처리부(45)는, CP 제거부(51)와, DFT 처리부(52)와, 주파수 선택부(53)와, 승산 처리부(54-1~54-M)로 구성된다. 전송로 추정 처리부(45)에 입력되는 수신 참조 신호는 CP 제거부(51)에 입력되고, 제어부(47)로부터 입력되는 파라미터는 주파수 선택부(53)에 입력된다.

또한, 전송로 추정 처리부(45)는 송신기와 수신기 사이의 무선 전송로의 주파수 전달 함수를 출력한다. 이하, 전송로 추정 처리부(45)의 처리에 대해서 구체적으로 설명한다.

CP 제거부(51)는 수신 참조 신호로부터 CP를 제거하여, 그 결과를 DFT 처리부(52)로 출력한다. DFT 처리부(52)는 수신 참조 신호에 대해 DFT를 실행함으로써 주파수 영역의 수신 참조 신호를 생성하여, 생성한 수신 참조 신호를 주파수 선택부(53)로 출력한다.

주파수 선택부(53)는, 제어부(47)로부터 통지된, 사용 주파수 정보와 블록 분할수 M과 서브 블록 분할수 L에 근거해, 입력된 주파수 영역의 수신 참조 신호로부터 기지 심볼이 할당되어 있는 주파수의 신호만 추출하여, 승산 처리부(54-1~54-M)로 출력한다. 여기서, 전술한 송신기의 동작에서 설명한 바와 같이, 송신기에서는 참조 신호로 하는 기지 심볼을, 서브 블록이 할당되어 있는 주파수와 동일한 주파수에 배치하고 있는 것으로 한다. 이하, 주파수 선택부(53)로부터 승산 처리부(54-1~54-M)로 출력되는 신호를, 「서브 블록마다의 수신 참조 신호」라고 부르기로 한다.

승산 처리부(54-1~54-M)는 참조 신호로서 송신되는 기지 심볼을 미리 유지하고 있는 것으로 한다. 승산 처리부(54-1~54-M)는, 기지 심볼의 복소 공액을 계산하여, 각각 입력된 「서브 블록마다의 수신 참조 신호」에 승산하고, 승산 결과를, 기지 심볼을 2승한 값으로 제산하는 처리를 행한다.

이하, 수식을 이용하여 보다 구체적으로 설명한다. i번째의 주파수의 수신 신호, 송신된 기지 심볼을 각각 x, d로 표현하기로 한다. 또한, i번째의 주파수에 있어서의 무선 전송로의 주파수 전달 함수, 잡음 성분을 각각 h, n으로 나타내기로 한다. 이때, 이하의 식(1)이 성립한다.

따라서, 전술한 승산 처리부(54-1~54-M)의 처리를 실행하면, i번째의 주파수에 있어서의 처리 결과는 이하의 식(2)로 표현할 수 있다.

여기서, d^*는 d의 복소 공액을 나타낸다.

상기 식(1) 및 (2)로부터 알 수 있는 바와 같이, 이상의 처리에 의해서, 대상으로 되어 있는 주파수에 있어서의 무선 전송로의 주파수 전달 함수 h의 추정치를 얻을 수 있다. 승산 처리부(54-1~54-M)가 산출한 무선 전송로의 주파수 전달 함수는, 각각 수신 신호 처리부(46)로 출력된다.

다음에, 수신 신호 처리부(46)의 동작에 대해서 구체적으로 설명한다. 도 9는 수신 신호 처리부(46)의 구성예를 나타내는 도면이다. 도 9에 나타내는 바와 같이 본 실시형태의 수신 신호 처리부(46)는, CP 제거부(61)와, DFT 처리부(62)와, 주파수 선택부(63)와, 등화 처리부(64)와, 서브 블록 결합부(65-1~65-M)와, 역 DFT 처리부(66-1~66-M)과, 비트 변환부(67-1~67-M)와, 복호부(68-1~68-M)와, 결합부(69)로 구성된다.

수신 신호 처리부(46)에 입력되는 수신 신호 계열은 CP 제거부(61)에 입력되고, 전송로 추정 처리부(45)의 처리 결과인 무선 전송로의 주파수 전달 함수는 등화 처리부(64)에 입력된다. 또한, 제어부(47)로부터 입력되는 파라미터 중, 사용 주파수 정보는 주파수 선택부(63)로, 블록 분할수 M은 주파수 선택부(63), 서브 블록 결합부(65-1~65-M) 및 결합부(69)로, 각 블록의 서브 블록 분할수 L은 주파수 선택부(63) 및 서브 블록 결합부(65-1~65-M)로, 각 블록에 대응하는 변조 방식은 비트 변환부(67-1~67-M)로, 각 블록에 대응하는 부호화 방법은 복호부(68-1~68-M)로, 각각 입력된다.

먼저, CP 제거부(61)는 수신 신호 계열의 선두로부터 CP를 제거하여, CP 제거 후의 수신 신호 계열을 DFT 처리부(62)로 출력한다. DFT 처리부(62)는 CP 제거 후의 수신 신호 계열로부터 입력된 신호에 대하여 DFT를 실행함으로써 수신 신호 계열의 시스템 대역 전체에 대한 주파수 성분을 계산하여, 주파수 영역의 수신 신호를 얻는다.

주파수 선택(추출)부(63)는, 제어부(47)로부터 통지된, 사용 주파수 정보와 블록 분할수 M과 서브 블록 분할수 L에 근거하여, 주파수 영역의 수신 신호로부터 송신기가 서브 블록에 할당한 주파수의 신호만을 추출하고, 추출한 주파수 영역의 수신 신호를 등화 처리부(64)에 출력한다.

등화 처리부(64)는, 입력된 주파수 영역의 수신 신호에 대하여 신호가 무선 전송로에서 받은 왜곡을 보상하는 처리를 행한다. 구체적으로는, 다음과 같은 처리를 행한다. i번째의 주파수에 있어서의, 수신 신호, 송신 신호를 각각 x, s로 나타내고, i번째의 주파수에 있어서의 무선 전송로의 주파수 전달 함수를 h로 나타내기로 한다. 또한, i번째의 주파수에 있어서의 잡음 성분을 n으로 나타내기로 한다. 이때, 이하의 식(3)이 성립한다.

여기서, 전송로 추정 처리부(45)로부터 입력되는 h의 추정치가 정확하다고 가정하면, 이하의 식(4)에 나타내는 바와 같이, x에 대하여 h의 복소 공액을 승산하고, 또한 h의 2승 값으로 제산함으로써, 주파수 영역의 송신 신호 추정치가 얻어진다.

상기 식(4)의 처리로 얻어진 주파수 영역의 송신 신호 추정치는, 서브 블록 생성부(13-1~13-M)가 생성하는 주파수 영역의 서브 블록의 추정치로 된다. 등화 처리부(64)는, 각 주파수 영역의 서브 블록의 추정치를, 대응하는 서브 블록 결합부(65-1~65-M)에 대하여 출력한다.

서브 블록 결합부(65-1~65-M)는, 제어부(47)로부터 통지되는 블록 분할수 M 및 각 블록의 서브 블록 분할수 L의 정보에 근거해 입력된 주파수 영역의 서브 블록의 추정치를 결합하여, 서브 블록 생성부(13-1~13-M)의 DFT 처리부(23)의 출력인 주파수 영역의 블록의 추정치를 얻는다. 서브 블록 결합부(65-1~65-M)는, 주파수 영역의 블록의 추정치를, 각각 대응하는 역 DFT 처리부(66-1~66-M)로 출력한다.

역 DFT 처리부(66-1~66-M)는 각각 입력된 주파수 영역의 블록의 추정치에 대하여 역 DFT를 실행함으로써 시간 영역의 송신 심볼의 추정치를 얻고, 시간 영역의 송신 심볼의 추정치를 대응하는 비트 변환부(67-1~67-M)로 각각 출력한다.

비트 변환부(67-1~67-M)는, 제어부(47)로부터 통지되는 각 블록의 변조 방식의 정보에 근거하여, 입력된 시간 영역의 송신 심볼의 추정치로부터 부호화 비트 계열의 추정치를 계산하고, 계산 결과를 각각 대응하는 복호부(68-1~68-M)로 출력한다. 여기서, 송신 심볼의 추정치로부터 부호화 비트 계열로 변환하는 수법은, 종래 알려져 있는 임의의 방법을 적용할 수 있다. 예컨대, 송신 심볼의 추정치와, 변조 방식으로 정해지는 신호점 배치를 비교하여, 가장 가까운 신호점이 송신되고 있는 것으로 판단하여 그 신호점을 대응하는 비트로 변환하는, 경판정(hard decision)을 이용할 수 있다. 비트 변환부(67-1~67-M)는 입력된 시간 영역의 송신 심볼의 추정치 전부에 대해 부호화 비트 계열로 변환하고, 부호화 비트 계열을 대응하는 복호부(68-1~68-M)로 출력한다.

복호부(68-1~68-M)는, 제어부(47)로부터 통지된, 각 블록에 있어서의 부호화 방법에 관한 정보에 근거하여, 입력된 부호화 비트 계열의 추정치에 대해 에러 정정 복호의 처리를 행하여, 블록마다의 정보 비트 계열의 추정치를 얻는다. 여기서, 송신기가 인터리브 처리를 실행하고 있는 경우, 에러 정정 복호 전에 소정의 역 인터리브 처리를 실시한다. 복호부(68-1~68-M)는 정보 비트 계열의 추정치를 결합부(69)로 출력하고, 결합부(69)는 제어부(47)로부터 통지되는 블록수 M에 관한 정보에 근거하여 M개의 블록의 정보 비트 계열의 추정치를 결합하고, 블록으로 분할되기 전의 정보 비트 계열을 복원한다.

이와 같이, 본 실시형태에서는, 송신기의 분할부(12)가, 정보 비트 계열을 복수 계통의 블록으로 분할하고, 블록마다 부호화 처리, 심볼 생성 처리, 및 DFT 처리를 이용하여, 복수의 주파수 영역의 블록으로 변환한다. 또한, 서브 블록 생성부(13-1~13-M)가 주파수 영역의 블록을 각각 복수의 서브 블록으로 더 분할하고, 주파수 할당부(14)가 서브 블록을 시스템 대역 전체의 임의의 주파수에 할당하도록 하였다. 이 때문에, 주파수 영역의 블록 사이에서, 상이한 부호화나 변조 방식을 적용하여, 주파수 영역의 블록을 시스템 대역의 소망하는 주파수에 배치함으로써 높은 전송 효율을 실현할 수 있다. 또한, 서브 블록의 생성 방법을, 주파수 영역의 블록을 복수의 서브 블록으로 분할하는 구성으로 하고 있기 때문에, PAPR을 낮게 억제할 수 있다.

한편, 수신기에서는, 주파수 선택부(63)가, DFT 처리 후의 수신 신호로부터 시스템 대역 전체 중에서 소정의 주파수 성분을 추출하고, 주파수 영역의 서브 블록을 추출하는 구성으로 하였다. 또한, 등화 처리부(64)가, 주파수 영역의 서브 블록에 대해 등화 처리를 행하여 무선 전송로의 왜곡을 보정한 후, 서브 블록 결합부(65-1~65-M)가 주파수 영역의 서브 블록을 결합하여, 원래 주파수 영역의 블록을 재생하도록 하였다. 이 때문에, 상술한 바와 같이, 송신기가 정보 비트 계열로부터 생성된 복수의 주파수 영역의 블록을, 복수의 서브 블록으로 더 분할하여 서브 블록을 시스템 대역 전체의 소망하는 주파수에 할당하는 처리를 행하고 있는 경우에도, 복조 및 복호를 행할 수 있다.

또한, 본 실시형태에서는, 참조 신호 생성부(18)가, 기지 심볼을, 정보 비트 계열로부터 일련의 처리를 거쳐서 생성되는 주파수 영역의 서브 블록이 할당되어 있는 주파수에 배치하는 구성으로 했지만, 참조 신호의 생성 방법은 이것에 한정되지 않고, 예컨대, 시간 영역의 참조 신호의 파형을 축적해 두고, 그것을 판독하는 방식으로 할 수도 있다. 또한, 참조 신호와 정보 비트 계열을 시간 다중하여 송신하도록 해도 좋다.

또한, 참조 신호를 배치하는 주파수에 대해서도, 임의의 위치로 설정할 수 있다. 예컨대, 주파수 영역의 서브 블록이 할당되어 있는 주파수와는 무관계인 사전 결정된 주파수에 기지 심볼을 할당하고, 수신기의 전송로 추정 처리부(45)가, 기지 심볼이 할당되어 있지 않은 주파수의 주파수 전달 함수를 보간하여, 서브 블록이 할당되어 있는 주파수의 주파수 전달 함수를 구하도록 해도 좋다. 그 밖에, 참조 신호의 구성으로서는, 생각할 수 있는 모든 구성이 적용가능하다.

또한, 본 실시형태에서는, 도 4에 예시한 바와 같이, 주파수 영역의 서브 블록을, 번호순으로 시스템 주파수에 할당하는 구성으로 하고 있지만, 주파수 영역의 서브 블록의 할당 방법은 이것에 한정되지 않고, 예컨대, 상이한 주파수 영역의 블록으로부터 생성된 주파수 영역의 서브 블록을, 주파수축 상에서 번갈아서 배치할 수도 있다. 이러한 구성으로 함으로써, 예컨대, 각 블록에 적용되어 있는 변조 방식이 상이하고, 요구되는 통신로의 품질(SNR: Signal to Noise Ratio나, SINR: Signal to Interference and Noise Ratio 등)이 일정하지 않은 경우에, 보다 유연한 서브 블록 배치를 실현할 수 있어, 결과적으로 고품질이고 대용량인 무선 전송을 제공할 수 있다.

또한, 서브 블록을 주파수축에 할당할 때에, 동일의 블록으로부터 생성된 복수의 서브 블록이 주파수축 상에서 떨어진 위치에 배치되도록 구성할 수도 있다. 무선 전송로의 상관은, 주파수가 멀어질수록 작아지기 때문에, 동일한 블록으로부터 생성된 복수의 서브 블록을 주파수축 상에서 떨어진 위치에 할당함으로써, 주파수 다이버시티의 효과가 얻어지고, 결과적으로 고품질 전송을 실현할 수 있다.

또한, 주파수 영역의 서브 블록은 반드시 주파수축 상에서 떨어져서 배치할 필요는 없고, 주파수 영역의 서브 블록끼리가 인접한 주파수에 할당되어도 좋다. 이러한 구성을 취하면, 예컨대, 통신 품질이 좋은(SNR이나 SINR이 높음) 주파수에 집중적으로 서브 블록을 할당할 수 있어, 고품질의 무선 전송을 제공할 수 있다.

또한, 각 블록에 대해 적용되는 부호화 방법, 변조 방식, 및, 서브 블록 분할수는 동일할 필요는 없고, 블록마다 임의의 설정으로 할 수 있다. 또한, 도 2의 분할부(12)가 정보 비트 계열을 복수의 블록으로 분할할 때에는, 블록에 포함되는 정보 비트수는 블록 사이에서 균일할 필요는 없다. 또한, 블록 내의 각 서브 블록의 크기도, 각각 상이한 값으로 할 수 있다. 이러한 구성으로 함으로써, 다양한 크기, 소요 SNR 또는 소요 SINR 등을 갖는 서브 블록을 형성할 수 있어, 서브 블록을 주파수에 할당할 때의 유연성이 향상한다. 결과적으로, 고품질, 대용량 무선 전송이 제공가능해진다.

또한, 본 실시형태에서는, 시스템 대역은 연속적인 구성을 가정했지만, 시스템 대역은 반드시 연속일 필요는 없고, 주파수축 상에서 떨어져서 존재하고 있는 서브 시스템 대역을 복수 구비하는 시스템에도 본 발명은 문제없이 적용할 수 있다.

또한, 본 실시형태에서는, 송신기, 수신기의 동작은, 각각 제어부(11), 제어부(47)로부터 통지되는 파라미터에 근거해서 결정되는 구성으로 하였다. 이때, 제어부(11), 제어부(47)로부터 통지되는 파라미터는, 통신을 행하고 있는 동안에 고정일 필요는 없고, 시스템이 지원하는 동작 형태의 범위 내이면 자유롭게 변경할 수 있다. 예컨대, 시스템 대역 내의 비교적 넓은 연속한 주파수에 걸쳐서 SNR 또는 SINR이 높은 상태인 경우, 제어부(11), 제어부(47)는 M=1, L=1로 설정하여, 상기 주파수에 연속적으로 서브 블록을 할당하도록 동작한다. 또한, SNR 또는 SINR이 높은 주파수가 시스템 대역 내에 이산적으로 존재하고 있고, 또한, 상기 주파수대의 SNR 또는 SINR의 값이 동일한 정도인 상태에서는, M=1로 하고, L을 2 이상으로 설정한다.

또한, 엄격한 주파수 선택성 페이딩(fading)이 존재하고, 주파수 전달 함수의 주파수축 상의 변동이 큰 경우에는, M을 큰 값으로 설정하고, 각 블록에서 적용하는 변조 방식이나 부호화 방법을 무선 전송로의 주파수 특성에 적합하도록 상세하게 설정한다. 이러한 제어를 행함으로써, 대용량 전송과 송신기에 있어서의 PAPR 억압의 양쪽을 실현할 수 있다. 물론, M 및 L의 범위에 제한 없이, 제어부(11), 제어부(47)는 임의의 조합으로 파라미터를 변경할 수 있는 것은 말할 필요도 없다.

또한, 이와 같이 송신기 및 수신기가 이용하는 파라미터를 변경하는 구성으로 하는 경우, 송신기의 제어부(11)와 수신기의 제어부(47)는 동일한 파라미터를 설정할 필요가 있지만, 동일한 파라미터를 설정하기 위한 방법은 임의의 방식을 적용할 수 있다. 예컨대, 송신기가 수신기에 대해 신호를 송신하는 데 앞서, 송신기로부터 송신된 기지 신호에 근거하여 수신기가 무선 전송로의 상태를 측정해 두고, 수신기쪽에서 소망하는 파라미터를 송신기에 대해 통지하는 방법이나, 미리 파라미터의 조합으로 사용하는 순서를 정해 두고, 그 순서에 따라서 파라미터를 차차 변경해 나가는 방법을 들 수 있다. 또한, 다른 실현 방법으로서, 프레임 내에, 송신기로부터 수신기로 파라미터를 통지하기 위한 전용 신호를 다중화하고, 상기 프레임에서 사용되고 있는 파라미터를, 전용 신호를 이용하여 수신기에 통지하며, 수신기의 제어부(47)가 파라미터 통지용의 전용 신호를 판독함으로써 파라미터를 설정한다고 하는 구성도 생각된다.

또한, 본 실시형태에서는, 송신기의 역 DFT 처리부(15)가, 시스템 대역 전체에 대응하는 시간 영역의 신호를 생성하는 구성으로 했지만, 예컨대, 시스템 대역보다 작은 주파수폭에 대응하는 복수의 역 DFT 처리부를 구비하고, 각각의 시간 영역의 신호를 시스템 대역 내의 소정의 주파수에 할당하도록 해도 좋다. 이 경우, 역 DFT 처리에 따른 처리량을 삭감하는 것이 가능하다. 또한, 이러한 구성은, 상술한, 주파수축 상에서 떨어져서 존재하고 있는 서브 시스템 대역을 복수 구비하는 경우에 적합하고, 예컨대, 복수의 역 DFT 처리부를 각 서브 시스템 대역에 대응시킬 수 있다.

또한, 본 실시형태에서는, 송신기 및 수신기가 각각 1개의 안테나를 구비하는 구성으로 했지만, 송신기가 복수의 송신 안테나를 이용하여 본 발명에 의해서 생성되는 무선 송신 신호를 동시에 송출하는 구성으로 해도 좋다. 또한, 수신기가 복수의 수신 안테나를 이용하여 신호를 수신하는 구성으로 해도 좋다. 송신기가 복수의 송신 안테나를 이용하여 송신하는 경우, 수신기에서는, 송신 안테나마다 송신된 각각의 신호를 분리할 필요가 있다. 이는, 예컨대, 「Xu Zhu and Ross D. Murch, "Novel Frequency-Domain Equalization Architectures for a Single-Carrier Wireless MIMO System", IEEE VTC2002-Fall, pp.874-878」에 개시되어 있는 바와 같은, 공지된 신호 분리 알고리즘을 등화 처리부에 적용함으로써 달성할 수 있다. 또한, 송신기 및 수신기에 있어서 복수의 안테나를 이용한 경우, 예컨대 STBC(Space-Time Block Code)나 SFBC(Space-Frequency Block Code), 빔 포밍(beam forming) 등의, 복수 안테나를 이용하여 신호의 송수신을 행하는 시스템에 적용할 수 있는 각종 알고리즘과 조합하는 구성으로 하는 것도 가능하다.

또한, 본 실시형태의 구성에 한정되지 않고, 송신기가 블록화한 송신 계열을 서브 블록으로 분할하고 상기와 동일한 신호를 송신할 수 있는 구성이면 어떠한 구성으로 해도 좋고, 또한, 수신기에 대해서도 서브 블록화되어 송신된 신호를 복원할 수 있는 구성이면 어떠한 구성으로 해도 좋다.

(실시형태 2)

도 10은 본 발명에 따른 실시형태 2의 송신기의 서브 블록 생성에 관련되는 구성요소의 구성예를 나타내는 도면이다. 본 실시형태의 송신기의 구성은, 제어부(11)를 제어부(11a) 대신에, 분할부(12) 및 서브 블록 생성부(13-1~13-M) 대신에 제 1 분할부(12a), 제 2 분할부(12b), 제 3 분할부(12c)를 구비하지만, 그 이외는 실시형태 1의 송신기와 마찬가지이다. 단, 부호화 처리부(21), 심볼 생성부(22) 및 DFT 처리부(23)에 대해서는, 기능은 실시형태 1과 마찬가지이지만, 각 구성요소의 개수는 후술과 같이 실시형태 1과는 상이하다. 실시형태 1과 동일한 기능을 갖는 구성요소에 대해서는 동일한 부호를 붙이고 설명을 생략한다. 이하, 실시형태 1과 상이한 부분에 대해서 설명한다.

본 실시형태의 송신기가, 실시형태 1의 송신기와 상이한 주된 점은, 블록 분할을 신호 생성 처리의 임의의 위치(처리 단계)에서 행할 수 있도록 하고 있는 점이다. 도 10의 예에서는, 제 1 분할부(12a)가, 제어부(11a)로부터의 통지에 근거하여 송신하는 정보 비트 계열을 A개의 정보 비트 블록으로 분할하고, 정보 비트 블록을 대응하는 부호화 처리부(21)에 출력한다. 또한, 도 10에서는, 대표적으로 1번째의 블록에 관한 구성요소만 도시하고 있지만, A개의 블록에 대해서, 각각 대응하는 부호화 처리부(21) 및 제 2 분할부(12b)를 구비하는 것으로 한다. 즉, 부호화 처리부(21) 및 제 2 분할부(12b)를 A개 구비하는 것으로 한다. 부호화 처리부(21)는, 정보 비트 블록 내의 정보 비트에 대해 에러 정정 부호화를 실행함으로써 부호화 비트 계열을 생성하여, 부호화 비트 계열을 제 2 분할부(12b)로 출력한다.

제 2 분할부(12b)는 제어부(11a)로부터의 통지에 근거하여 입력된 부호화 비트 계열을 부호화 비트 블록으로 분할하고, 부호화 비트 블록을 대응하는 심볼 생성부(22)에 출력한다. 이때, A개의 제 2 분할부(12b)로부터 출력되는 부호화 비트 블록의 합계의 개수를 B개로 한다. 도 10에서는, 대표적으로 1번째의 블록에 관한 구성요소만 도시하고 있지만, B개의 블록에 대해서, 각각 대응하는 부호화 처리부(22) 및 제 3 분할부(12c)를 구비하는 것으로 한다. 즉, 부호화 처리부(22) 및 제 3 분할부(12c)를 B개 구비하는 것으로 한다. 심볼 생성부(22)는 부호화 비트 블록 내의 부호화 비트를 심볼 계열로 변환하여, 심볼 계열을 제 3 분할부(12c)로 출력한다.

제 3 분할부(12c)는 제어부(11a)로부터의 통지에 근거하여 입력된 심볼 계열을 심볼 블록으로 분할하고, 심볼 블록을 DFT 처리부(23)로 출력한다. 이때, B개의 제 2 분할부(12b)로부터 출력되는 부호화 비트 블록의 합계의 개수를 C개로 한다. 도 10에서는, 대표적으로 1번째의 블록에 관한 구성요소만 도시하고 있지만, C개의 블록에 대해서, 각각 대응하는 DFT 처리부(23) 및 서브 블록 분할부(24)를 각각 C개 구비하는 것으로 한다. DFT 처리부(23)는 심볼 블록에 대하여 DFT를 실행함으로써 주파수 영역의 블록을 생성하고, 주파수 영역의 블록을 서브 블록 분할부(24)로 출력한다. 서브 블록 분할부(24)는 주파수 영역의 블록을 복수의 주파수 영역의 서브 블록으로 분할하여, 주파수 할당부(14)로 출력한다. 이후의 처리는, 실시형태 1과 마찬가지이다.

계속해서, 본 실시형태의 수신기의 구성 및 동작에 대해서 설명한다. 실시형태 1과 상이한 점에 대해서 설명한다. 도 11은 본 실시형태의 수신기의 수신 신호 처리부의 결합 처리에 관한 구성요소의 구성예를 나타내는 도면이다. 본 실시형태의 수신기의 수신 신호 처리부는, 실시형태 1의 수신 신호 처리부(46)의 결합부(69) 대신에, 제 1 결합부(69a), 제 2 결합부(69b), 제 3 결합부(69c)를 구비하고 있지만, 그 이외는 실시형태의 수신 신호 처리부(46)와 마찬가지이다. 도 11에서는, CP 제거부(61), DFT 처리부(62), 주파수 선택부(63), 등화 처리부(64)를 생략하고 있지만, 본 실시형태에서도, 실시형태 1과 마찬가지로 이들 구성요소를 구비하고 있는 것으로 한다.

또한, 본 실시형태에서는, 서브 블록 결합부(65-1)및 역 DFT 처리부(66-1)의 1세트만을 나타내고 있지만, 서브 블록 결합부(65-1~65-C) 및 역 DFT 처리부(66-1~66-C)와 같이, 각각 C개 구비하는 것으로 한다. 또한, 본 실시형태에서는, 비트 변환부(67-1~67-B)를 제 1 결합부(69a)와 제 2 결합부(69b) 사이에, 복호부(68-1~68-A)를 제 2 결합부(69b)와 제 3 결합부(69c) 사이에 배치하고 있다. 도 11에서는, 간단화를 위해서, 비트 변환부(67-1), 복호부(68-1)만을 나타내고 있다.

계속해서, 본 실시형태의 수신기의 수신 신호 처리부의 동작에 대해서, 실시형태 1과 상이한 부분에 대해서 설명한다. 서브 블록 결합부(65-1~5-C)는, 실시형태 1과 마찬가지로, 제어부(47)로부터 통지되는 서브 블록 분할수의 정보에 근거하여 등화 처리부(64)로부터 입력된 주파수 영역의 서브 블록의 추정치를 결합하고, 주파수 영역의 블록의 추정치를 생성한다. 그리고, 서브 블록 결합부(65-1~5-C)는 주파수 영역의 블록의 추정치를 각각 대응하는 역 DFT 처리부(66-1~66-C)에 출력한다.

역 DFT 처리부(66-1~66-C)에서는, 주파수 영역의 블록의 추정치에 대하여 역 DFT를 실행함으로써 심볼 블록의 추정치를 얻어서, 심볼 블록의 추정치를 제 1 결합부(69a)에 출력한다.

제 1 결합부(69a)는, C개의 심볼 블록의 추정치를, 제어부(47)로부터 통지되는 블록 분할 정보(블록 분할수 A, B, C를 포함하는 정보)에 근거하여 결합하고, 심볼 계열의 추정치를 생성하여, 심볼 계열의 추정치를 각각 비트 변환부(67-1~67-B)에 출력한다.

비트 변환부(67-1~67-B)는, 각각 제어부(47)로부터 통지되는 변조 방식에 관한 정보에 근거하여 입력된 심볼 계열의 추정치에 포함되는 각 심볼의 추정치를, 비트 단위의 추정치로 변환함으로써, 부호화 비트 블록의 추정치를 생성한다. 그리고, 부호화 비트 블록의 추정치를 제 2 결합부(69b)에 출력한다.

제 2 결합부(69b)는, B개의 부호화 비트 블록의 추정치를, 제어부(47)로부터 통지되는 블록 분할 정보에 근거하여 결합하고, 부호화 비트 계열의 추정치를 생성한다. 그리고, 부호화 비트 계열의 추정치를 복호부(68-1~68-A)로 각각 출력한다.

복호부(68-1~68-A)는, 제어부(47)로부터 통지되는 부호화 방법에 관한 정보에 근거해서 입력된 부호화 비트 계열에 대해 에러 정정 복호의 처리를 행하여, 정보 비트 블록의 추정치를 얻는다. 여기서, 송신기에 있어서 인터리브 처리가 행해지고 있는 경우, 반대의 처리에 상당하는 역 인터리브도 행한다. 복호부(68-1~68-A)는 정보 비트 블록의 추정치를 제 3 결합부(69c)로 출력한다.

제 3 결합부(69c)는 A개의 정보 비트 블록의 추정치를 제어부(47)로부터 통지되는 블록 분할수 A에 근거하여 결합하고, 분할 전의 정보 비트 계열의 추정치를 얻는다. 이상 설명한 이외의 본 실시형태의 동작은, 실시형태 1과 마찬가지이다.

이와 같이 구성으로 함으로써, 예컨대, A=M, B=1, C=1로 하는 경우에는, 실시형태 1과 마찬가지로 부호화 전에 송신되는 정보 비트 계열을 블록으로 분할할 수 있고, A=1, B=M, C=1로 하면, 부호화 처리 후의 부호화 비트열을 블록으로 분할할 수 있으며, 또한, A=1, B=1, C=M으로 하면, 심볼 계열을 블록으로 분할할 수 있다.

또한, 상기의 예에서는, 제 1 분할부(12a), 제 2 분할부(12b), 제 3 분할부(12c) 중 어느 하나의 개소에서 분할을 행하는(A, B, C 중 어느 하나는 2 이상이고, 다른 2개는 1) 것을 전제로 하고 있지만, 이것들 중 2개소 이상에서 분할하도록 해도 좋다. 예컨대, A를 2 이상으로 하여, 제 1 분할부(12a)에서 A개의 블록으로 분할하고, 또한, B를 2 이상으로 하여, 제 2 분할부(12b)에서 분할된 각각의 블록을 B개로 분할하도록 해도 좋다.

이상과 같이, 본 실시형태에서는, 송신기가 블록 분할을 행하는 위치를 송신 신호 처리의 임의의 단계에 배치할 수 있는 구성으로 하였다. 또한, 본 실시형태의 수신기에서는, 결합부를 수신 신호 처리의 각 단계에 배치함으로써, 본 실시형태의 송신기가 분할한 블록을 결합하여, 원래의 신호 계열을 복원할 수 있는 구성으로 하였다. 그 때문에, 각 블록의 크기나 적용되는 부호화 방법, 변조 방식의 조합에 의해, 서브 블록에 대하여 소요 SNR 또는 소요 SINR을 정교하게 결정할 수 있게 되어, 전송로 상태에 적응한 고품질, 대용량 통신을 제공할 수 있다. 또한, 주파수 영역의 서브 블록을 생성하기 위한 회로를 서브 블록마다 개별적으로 준비하는 것보다 간이한 구성으로 실현할 수 있다.

(실시형태 3)

도 12는 본 발명에 따른 송신기의 서브 블록 생성부의 실시형태 3의 기능 구성예를 나타내는 도면이다. 본 실시형태의 송신기는, 실시형태 1의 서브 블록 생성부(13-1~13-M)를 각각 본 실시형태의 서브 블록 생성부로 바꾼 이외는, 실시형태 1의 송신기와 마찬가지이다. 도 12에 나타내는 바와 같이, 본 실시형태의 서브 블록 생성부는, 도 3에서 나타낸 실시형태 1의 서브 블록 생성부(13-1~13-M)에 RRC(Root Raised Cosine: 제곱근 올림 코사인) 처리부(71)를 추가한 이외는 실시형태 1의 서브 블록 생성부(13-1~13-M)와 마찬가지이다. 또한, 본 실시형태에서도, 실시형태 1과 마찬가지로 서브 블록 생성부는 M개 구비하는 것으로 하여, 분할부(12)로부터 출력되는 M개의 블록에 대해서 각각 처리를 행하는 것으로 한다. 실시형태 1과 동일한 기능을 갖는 구성요소는, 실시형태 1과 동일의 부호를 붙이고 설명을 생략한다. 이하, 실시형태 1과 상이한 부분에 대해서 설명한다.

본 실시형태에서는, 송신기가, DFT 처리부(23)의 출력에 대하여 주파수 영역의 필터링 처리(RRC 처리)를 행한 후에 서브 블록 분할부로 전달되고, 또한, 수신기가 서브 블록을 결합한 결과에 대하여 주파수 영역의 필터링 처리를 실시한 후에 역 DFT 처리부(66-1~66-M)에 출력한다.

먼저, 본 실시형태의 송신기의 동작에 대해서 설명한다. 본 실시형태에서는, 상술한 바와 같이, 서브 블록 생성부의 구성이 실시형태 1과 상이하지만, 그 이외에, 본 실시형태에서는, 도 2에 나타낸 제어부(11)가 주파수 할당부(14) 및 참조 신호 생성부(18)로 전달하는 사용 주파수 정보의 내용이 실시형태 1과 상이하다. 본 실시형태에서는, 후술하는 바와 같이 주파수 영역의 블록의 크기를 확장하는 처리(순회 확장 처리)를 행한다. 그 때문에, 제어부(11)는, 주파수 할당부(14) 및 참조 신호 생성부(18)에 대하여, 확장된 주파수 영역의 블록 크기를 사용 주파수 정보로서 통지한다.

다음에, 본 실시형태의 서브 블록의 처리를 설명한다. 부호화 처리부(21),심볼 생성부(22), DFT 처리부(23)의 처리는 실시형태 1과 마찬가지이고, DFT 처리부는 주파수 영역의 블록을 RRC 처리부(71)로 출력한다.

RRC 처리부(71)는, 입력된 주파수 영역의 블록에 대하여, 후술하는 순회 확장 처리를 행하고, RRC(Root Raised Cosine, 제곱근 올림 코사인) 필터에 의한 필터링을 실행하여, 주파수 영역에서의 신호 성분의 정형을 실행한다.

도 13은 주파수 영역의 블록에 대한 순회 확장 처리의 일례를 나타내는 도면이다. 도 13에서는, 블록(81)은 DFT 처리부(23)로부터 입력된 주파수 영역의 블록을 나타내고, 블록(82)은 순회 확장 처리 후의 주파수 영역의 블록을 나타내고 있다. 순회 확장 처리란, 구체적으로는 주파수 영역의 블록(81)의 선두 및 최후미로부터 각각 소정의 주파수폭의 데이터를 복사하여, 주파수 영역의 블록(81)의 선두로부터 복사한 데이터를 주파수 영역의 블록(81) 뒤에 부가하고, 주파수 영역의 블록(81)의 최후미로부터 복사한 데이터를 주파수 영역의 블록(81) 앞에 부가하는 처리이다. 결과적으로, 도 13의 블록(82)으로서 나타내는 바와 같이, 블록(81)에 대하여 주파수축 상에서의 크기가 확장된 블록이 생성된다.

또한, 순회 확장 처리에 의해서 확장되는 주파수폭은 RRC 필터의 롤오프율(roll-off ratio)에 의해서 결정된다. 예컨대 롤오프율 10%의 경우, 순회 확장 처리에 의해서, 주파수 영역의 블록의 선두와 최후미에, 각각, 주파수 영역의 블록이 점유하는 주파수 대역폭의 5%에 상당하는 데이터가 부가되어, 결과적으로 점유하는 대역폭은 10% 확장된다.

도 14는 주파수 영역에서의 신호 성분의 정형 처리의 일례를 나타내는 도면이다. 도 14에서는, 블록(83)은 순회 확장 처리 후의 주파수 영역의 블록을 나타내고, 블록(84)은 RRC 필터에 의한 필터링 후의 주파수 영역의 블록을 나타내고 있다. RRC 필터의 필터 계수 산출 방법은 당업자에게 잘 알려져 있고, 예컨대, John Proakis 저, "Digital Communications" McGraw-Hill에서 개시되어 있는 방법 등을 적용할 수 있다. 또한, RRC 필터의 필터 계수 산출 방법은 이것에 한정되지 않고, 일반적으로 사용되는 어떠한 방법을 이용해도 좋다.

RRC 처리부(71)는, RRC 처리에 의해 주파수 영역에서의 신호 성분의 정형을 실시한 블록을, 서브 블록 분할부(24)로 출력한다. 또한, RRC 필터 대신에, 그 밖의 필터를 이용해서 신호 성분의 정형 처리를 실시해도 좋다.

서브 블록 분할부(24)는 RRC 처리부(71)로부터 입력된 블록에 대하여 실시형태 1과 동일한 분할 처리를 행한다. 구체적으로는, 제어부(11)로부터 통지되는 서브 블록 분할수 L에 근거하여, 입력된 주파수 영역의 블록을 L개의 서브 블록으로 분할한다. 서브 블록 분할부(24)는, 분할 후의 L개의 서브 블록을, 실시형태 1과 마찬가지로 도 2의 주파수 할당부(14)로 출력한다. 이후, 실시형태 1과 마찬가지의 처리를 행한 후, 도 1의 송신 안테나(4)로부터 송출된다.

다음에, 본 실시형태의 수신기의 동작에 대해서 설명한다. 도 15는 본 실시형태의 수신기의 수신 신호 처리부의 기능 구성예를 나타내는 도면이다. 본 실시형태의 수신기는, 실시형태 1의 수신기의 수신 신호 처리부(46)를 본 실시형태의 수신 신호 처리부로 바꾼 이외는 실시형태 1의 수신기와 마찬가지이다.

도 15에 나타내는 바와 같이, 본 실시형태의 수신 신호 처리부는, 실시형태 1의 수신 신호 처리부(46)에 RRC 처리부(91-1~91-M)를 추가한 이외는 실시형태 1과 마찬가지이다. 실시형태 1과 동일한 기능을 갖는 구성요소는, 실시형태 1과 동일한 부호를 붙이고 설명을 생략한다. 이하, 실시형태 1과 상이한 부분에 대해서 설명한다.

본 실시형태의 수신기가 실시형태 1의 수신기와 상이한 점은, 전술한 바와 같이 수신 신호 처리부의 구성이 상이한 점과, 도 7에 나타낸 제어부(47)가, 전송로 추정 처리부(45) 및 수신 신호 처리부의 주파수 선택부(63)에 대하여, 송신기에서 행해진 주파수 영역의 블록의 순회 확장 처리에 의한 사용 주파수의 확대를 고려한 사용 주파수 정보를 주고받는 점이다.

본 실시형태의 수신 신호 처리부의 서브 블록 결합부(65-1~65-M)까지의 처리는 실시형태 1과 마찬가지이다. 서브 블록 결합부(65-1~65-M)는 실시형태 1과 마찬가지로 주파수 영역의 블록의 추정치를 구하고, 구한 주파수 영역의 블록의 추정치를 각각 대응하는 RRC 처리부(91-1~91-M)로 출력한다.

RRC 처리부(91-1~91-M)에서는, 입력된 주파수 영역의 블록의 추정치에 대하여, 송신기에서 적용된 RRC 필터와 동일한 필터 계수를 가지는 RRC 필터를 승산하고, 승산 결과로부터 순회 확장 처리 전의 주파수 영역의 블록에 상당하는 주파수 성분만 추출하여, 추출한 결과를 각각 대응하는 역 DFT 처리부(66-1~66-M)로 전달한다. 이후, 실시형태 1의 수신기와 동일한 처리를 행하여, 최종적으로 정보 비트 계열을 복원한다. 이상 설명한 이외의 본 실시형태의 동작은, 실시형태 1과 마찬가지이다.

이와 같이, 본 실시형태에서는, 송신기가 DFT 처리부(23)의 처리 결과에 대하여 필터 처리를 실시한 후에 서브 블록 분할을 행하는 구성으로 하였다. 그 때문에, 실시형태 1에 비해서 송신기에서의 PAPR 억압 효과를 향상시킬 수 있다.

또한, 본 실시형태에서는, 제어부(11)가, RRC 처리부(71)에서의 순회 확장 처리를 고려한 확장된 주파수 영역의 블록 크기를 사용 주파수로서 통지하는 구성으로 했지만, 이것에 한정되지 않고, 예컨대, 사용 주파수는 실시형태 1과 마찬가지로 통지해 두고, 순회 확장 처리에 의해서 확대되는 대역폭을 제어부(11)가 별도 통지하는 것으로 해도 좋다. 예컨대, RRC 처리부(71) 또는 제어부(11)가, RRC 처리부(71)가 이용하는 RRC 필터의 롤오프율을 후단의 서브 블록 분할부(24)에 통지하여, 서브 블록 분할부(24)가 롤오프율과 사용 주파수 정보에 근거하여 하나하나 차례로 순회 확장 처리에 의해서 확대되는 대역폭을 계산하도록 해도 좋다.

또한, 수신 처리에 대해서도, 제어부(47)는, 순회 확장 처리를 고려한 확장된 주파수 영역의 블록 크기를 사용 주파수로서 통지하는 대신에, 실시형태 1과 마찬가지로 확장 전의 사용 주파수를 통지하고, RRC 처리부(91-1~91-M) 또는 제어부(47)가 순회 확장 처리에 의해서 확대되는 대역폭을 서브 블록 결합부(65-1~65-M)에 통지하도록 해도 좋다.

또한, RRC 필터의 필터 계수는, 미리 송신기와 수신기 사이에서 정한 고정값을 이용해도 좋고, 또한, 적절히 변경한 구성으로 해도 좋다. 예컨대, 송신기가 송신 데이터의 성질이나 환경 등에 근거하여 가능한 한 PAPR을 억압하고 싶다고 판단한 경우는, 롤오프율을 크게 하도록 요구하는 신호를 수신기에 대해 송신하고, 수신기가 상기 요구 신호를 수신하면, 요구 신호를 송신해 온 송신기에 대하여 다음번의 송신에 이용할 구체적인 롤오프율을 통지하는 구성으로 해도 좋다.

또한, 상기와 반대의 제어도 가능하고, 예컨대, 송신기가 PAPR 억압을 그 정도 필요로 하지 않는다고 판단한 경우는, 수신기에 대하여 롤오프율을 작게 하도록 요구하는 신호를 수신기에 대해 송신하고, 수신기가 적절한 롤오프율을 상기 송신기에 대해 통지하는 구성으로 해도 좋다.

또한, 필터 계수는 송신기 사이에서 상이해도 좋다. 또한, 송신기와 수신기 사이에서 미리 필터에 관한 정보를 공유할 수 있으면, 이용하는 필터의 종류 등이 송신기 사이에서 상이해도 좋다. 동일 시스템 내에, 필터를 이용해서 송신하는 송신기와, 필터를 이용하지 않고서 송신하는 송신기가 혼재해 있어도 좋다.

또한, 본 실시형태에서는, 필터 처리를 DFT 처리부(23)와 서브 블록 분할부(24) 사이에서 행하도록 했지만, 이것에 한정되지 않고, 심볼 생성부(22)와 DFT 처리부(23) 사이에서 필터 처리를 행하는 구성도 가능하다. 이 경우는, 시간 영역의 신호에 대한 필터 처리로 되기 때문에, 필터 계수와 송신 심볼 계열의 콘볼루션에 의해서 필터 처리를 실현할 수 있다. 이때도, 필터의 일례로서, RRC 필터를 이용할 수 있다.

또한, 본 실시형태에서는, M개의 서브 블록 생성부(서브 블록 생성부(13-1~13-M))에 대하여, 각각 동일한 RRC 처리부를 구비하는 구성으로 했지만, 서브 블록 생성부마다 실시하는 필터 처리를 적응적으로 변경하도록 해도 좋다. 예컨대, 서브 블록 분할부가 분할하는 주파수 영역의 서브 블록 분할수가 2 이상인 경우만 RRC 필터를 적용하고, 서브 블록 분할수가 1인 경우에는 필터 처리를 행하지 않는 구성으로 할 수 있다.

다른 예로서는, 주파수 영역의 서브 블록의 크기가 미리 정해 놓은 주파수 대역폭보다 큰 경우만 RRC 필터를 적용하는 구성으로 할 수 있다. 이와 같이 서브 블록 생성부가 적응적으로 필터 처리의 유무나 필터 계수의 설정을 행하도록 하면, 순회 확장 처리에 의한 대역폭 확대를 최소한으로 억제하면서, 원하는 PAPR 억압 효과를 얻을 수 있다.

또한, 본 실시형태에서는, 실시형태 1의 송신기의 DFT 처리부(23)와 서브 블록 분할부(24) 사이에 RRC 처리부(71)를 추가하여, 본 실시형태와 마찬가지로 필터 처리를 실시하도록 해도 좋다. 또한, 그 경우, 실시형태 2의 수신기의 서브 블록 결합부(65-1~65-C)와 역 DFT 처리부(66-1~66-C) 사이에, RRC 처리부(91-1~91-C)를 추가한다.

(실시형태 4)

도 16은 본 발명에 따른 실시형태 4의 송신기의 기능 구성예를 나타내는 도면이다. 본 실시형태의 송신기는, 송신 신호 생성부(1a)와, 각각이 실시형태 1의 D/A 변환부(2)와 동일한 기능을 갖는 D/A 변환부(2-1~2-N)(N은 송신 안테나의 수; 2 이상의 정수)와, 각각이 실시형태 1의 고주파 처리부(3)와 동일한 기능을 갖는 고주파 처리부(3-1~3-N)와, 송신 안테나(4-1~4-N)로 구성된다.

본 실시형태에서는, 송신기가 복수의 안테나를 이용하여 신호를 송신할 수 있도록 구성되는 경우에, 송신 안테나마다 블록 분할 방법을 설정할 수 있는 구성으로 하고 있다. 본 실시형태의 송신기는, 도 16에 나타내는 바와 같이, 송신 신호 생성부(1a)가 송신 안테나마다의 N개의 송신 신호를 D/A 변환부(2-1~2-N)에 대하여 각각 신호를 주고받고 있고, 최종적으로 N개의 송신 안테나로부터 신호를 송신할 수 있도록 구성하고 있다. 이하, 실시형태 1과 상이한 점에 대해서 설명한다.

도 17은 송신 신호 생성부(1a)의 구성예를 나타내는 도면이다. 도 17에 나타내는 바와 같이, 본 실시형태의 송신 신호 생성부(1a)는, 제어부(1b)와, 분할부(12d)와, 부호화ㆍ심볼 생성 처리부(111-1~111-MK)(MK=M×K:K=1, 2, …, N)와, 레이어 맵핑부(112)와, DFT 처리부(23-1~23-MN)(MN=M×N)와, 서브 블록 분할부(24-1~24-MN)와, 주파수 할당부(14a)와, 역 DFTㆍCP 부가ㆍ프레임 생성부(113-1~113-N)로 구성된다. K는 1 내지 N의 범위를 취하는 정수로, 복수의 송신 안테나를 이용하여 동시에 송신하는 독립적인 블록수를 나타낸다. 송신 안테나수가 N인 경우, 송신 안테나수가 1인 경우와 비교해서 최대로 N배의 블록을 송신할 수 있게 된다. 이하, K를 부호어수라고 부르기로 한다.

다음에, 본 실시형태의 송신기의 동작을 설명한다. 먼저, 제어부(11b)는 송신 신호 생성부(1a)의 각 구성요소로 출력하는 파라미터를 작성한다. 구체적으로는, 도 17의 예에서는, 제어부(11b)는, 분할부(12d)가 정보 비트 계열을 블록으로 분할할 때의 분할수 M을 결정하여 분할부(12d)에 통지한다. 또한, 제어부(11b)는 분할부(12d)에 대하여 부호어수 K도 통지한다. 또한, 제어부(11b)는, 부호화ㆍ심볼 생성 처리부(111-1~111-MK)에 대하여 각 블록이 각각 이용하는 부호화 방법이나 변조 방식을, 레이어 맵핑부(112)에 대하여 송신 안테나에 대한 블록의 할당 방법(이하, 레이어 맵핑 정보라고 부름)을, 각각 통지한다. 또한, 제어부(11b)는, 서브 블록 분할부(24-1~24-MN)에 대하여 주파수 영역의 서브 블록 분할수 L을, 주파수 할당부(14a) 및 역 DFTㆍCP 부가ㆍ프레임 생성부(113-1~113-N)에 대하여 각 송신 안테나에 대한 사용 주파수 정보를, 각각 통지한다.

분할부(12d)는, 부호어수 K와 블록 분할수 M에 근거하여, 정보 비트 계열을 MK개의 블록으로 분할한다. 도 18은 분할부(12d)가 실시하는 정보 비트 계열의 분할의 일례를 나타내는 도면이다. 도 18에 나타낸 예에서는, 블록 분할수 M=2, 부호어수 K=2로 하고 있다. 정보 비트 계열은 MK개, 즉 4개의 블록으로 분할된다. 도 18에서는, 설명의 편의상, 블록 분할수 M=2에 기인하여 분할된 정보 비트 계열의 그룹을 블록#1 및 블록#2로서 표현하고, 부호어수 K=2에 기인하여 분할된 정보 비트 계열의 그룹을, 부호어#1 및 부호어#2로서 나타내고 있다.

분할부(12d)는 분할한 MK개의 블록을 각각 대응하는 부호화ㆍ심볼 생성 처리부(111-1~111-MK)로 출력한다. 부호화ㆍ심볼 생성 처리부(111-j1~111-MK)는, 각각 실시형태 1의 송신기의 부호화 처리부(21) 및 심볼 생성부(22)와 동일한 처리를 행하여, 처리 결과를 레이어 맵핑부(112)로 출력한다.

레이어 맵핑부(112)는, 부호화ㆍ심볼 생성 처리부(111-1~111-MK)로부터 입력된 MK개의 블록을, 제어부(11b)로부터 통지되는 레이어 맵핑 정보에 근거하여, MK개의 블록을 각 송신 안테나에 할당한다. 또한, 레이어 맵핑부(112)는, 입력된 MK개의 블록(블록 분할수 M과 부호어수 K에 근거하여 분할된 블록)을, 블록 분할수 M과 레이어수 N에 근거한 블록으로 변환하는 처리를 행한다. 즉, MK개의 블록이 MN개의 블록(레이어 단위의 블록)으로 되도록 블록의 변환을 행한다.

도 19는 레이어 맵핑부(112)의 처리예를 나타내는 도면이다. 도 18에 나타낸 예와 마찬가지로, 블록 분할수 M=2, 부호어수 K=2를 가정하고 있다. 또한, 송신 안테나수 N=4로 하고 있다. 도 19에 나타낸 예에서는, 각 부호어에 대응하는 블록을 2개의 레이어로 분할하는 것에 의해 크기가 작은 레이어를 2개 생성함으로써, 2종류의 부호어(부호어#1, #2)를 4개의 레이어(레이어#1~#4)에 대응시키고 있다. 레이어 맵핑 정보에는, 이러한 부호어와 레이어의 대응부의 정보가 포함되어 있다고 한다.

또한, 부호어와 레이어의 대응 방법은, 이에 한정되지 않고 임의의 방법으로 할 수 있다. 예컨대, 각 부호어에 대응하는 블록에 포함되는 심볼 중, 짝수번째와 홀수번째의 심볼을 개개의 레이어에 배분하는 것 같은 방식을 취해도 좋고, 부호어에 대응하는 블록의 전반과 후반을 각각 다른 레이어에 배분하도록 해도 좋다. 레이어 맵핑부(112)는, 이렇게 해서 생성한 MN개의 블록(레이어 단위의 블록)을, 각각 대응하는 DFT 처리부(23-r)(r=1, 2, …, MN)로 출력한다.

DFT 처리부(23-r)는 입력된 레이어 단위의 블록에 대하여 DFT를 실행하여, 주파수 영역의 블록을 생성한다. DFT 처리부(23-r)는, 생성한 주파수 영역의 블록을, 서브 블록 분할부(24-r)로 출력한다.

서브 블록 분할부(24-r)는, 입력된 주파수 영역의 블록을, 제어부(11b)로부터 통지되는 서브 블록 분할수 L에 근거하여 L개의 서브 블록으로 분할한다. 서브 블록 분할부(24-r)는, 생성한 L개의 서브 블록을, 주파수 할당부(14a)로 출력한다.

주파수 할당부(14a)는, 서브 블록 분할부(24-1~24-MN)로부터 입력된 서브 블록을, 제어부(11b)로부터 통지되는 각 송신 안테나에 대응하는 사용 주파수 정보에 근거하여 시스템 대역 내에 할당하는 처리를 행한다. 또한, 이때, 주파수 할당부(14a)는 시스템 대역 내의 그 밖의 주파수대에는 어떠한 신호도 배치하지 않는다. 제어부(11b)는, 예컨대, 각 송신 안테나에 대응하는 사용 주파수 정보로서, 송신 안테나마다 별도의 주파수 대역에 서브 블록을 할당하도록 사용 주파수 정보를 지시할 수 있다.

도 20은 주파수 할당부(14a)에 의한 주파수 할당의 예를 나타내는 도면이다. 도 20에서는, 블록 분할수 M=2, 레이어수 N=4, 서브 블록 분할수 L=2의 예를 나타내고 있다. 도 20에서는, 주파수 할당(121)은 송신 안테나 사이에서 동일한 주파수대에 서브 블록을 할당하는 예를, 주파수 할당(122)은 송신 안테나 사이에서 상이한 주파수대에 서브 블록을 할당하는 예를, 각각 나타내고 있다.

또한, 도 20에서는, 서브 블록(123-1, 123-2)은 블록#1, 레이어#1에 대응하는 주파수 영역의 블록으로부터 생성되는 2개의 서브 블록을 나타내고, 서브 블록(124-1, 124-2)은 블록#2, 레이어#1에 대응하는 주파수 영역의 블록으로부터 생성되는 2개의 서브 블록을 나타낸다. 또한, 서브 블록(125-1, 125-2)은, 블록#1, 레이어#2에 대응하는 주파수 영역의 블록으로부터 생성되는 2개의 서브 블록을 나타내고, 서브 블록(126-1, 126-2)은 블록#2, 레이어#2에 대응하는 주파수 영역의 블록으로부터 생성되는 2개의 서브 블록을 나타낸다.

또한, 서브 블록(127-1, 127-2)은 블록#1, 레이어#3에 대응하는 주파수 영역의 블록으로부터 생성되는 2개의 서브 블록을 나타내고, 서브 블록(128-1, 128-2)은 블록#2, 레이어#3에 대응하는 주파수 영역의 블록으로부터 생성되는 2개의 서브 블록을 나타내고, 서브 블록(129-1, 129-2)은 블록#1, 레이어#4에 대응하는 주파수 영역의 블록으로부터 생성되는 2개의 서브 블록을 나타내고, 서브 블록(130-1, 130-2)은 블록#2, 레이어#4에 대응하는 주파수 영역의 블록으로부터 생성되는 2개의 서브 블록을 나타내고 있다.

마찬가지로, 서브 블록(131-1~131-2)은 블록#1, 레이어#1에 대응하는 주파수 영역의 블록으로부터 생성되는 2개의 서브 블록을 나타내고, 서브 블록(132-1, 132-2)은 블록#2, 레이어#1에 대응하는 주파수 영역의 블록으로부터 생성되는 2개의 서브 블록을 나타내고 있다. 또한, 서브 블록(133-1, 133-2)은 블록#1, 레이어#2에 대응하는 주파수 영역의 블록으로부터 생성되는 2개의 서브 블록을 나타내고, 서브 블록(134-1, 134-2)은 블록#2, 레이어#2에 대응하는 주파수 영역의 블록으로부터 생성되는 2개의 서브 블록을 나타내고, 서브 블록(135-1, 135-2)은 블록#1, 레이어#3에 대응하는 주파수 영역의 블록으로부터 생성되는 2개의 서브 블록을 나타내고 있다.

또한, 서브 블록(136-1, 136-2)은 블록#2, 레이어#3에 대응하는 주파수 영역의 블록으로부터 생성되는 2개의 서브 블록을 나타내고, 서브 블록(137-1, 137-2)은 블록#1, 레이어#4에 대응하는 주파수 영역의 블록으로부터 생성되는 2개의 서브 블록을 나타내고, 서브 블록(138-1, 138-2)은 블록#2, 레이어#4에 대응하는 주파수 영역의 블록으로부터 생성되는 2개의 서브 블록을 나타내고 있다.

또한, 본 실시형태에서는, 주파수의 할당의 처리량을 삭감하기 위해서, 시스템 대역 중 각 블록이 신호 송신에 사용하는 주파수대를 한정하는 것으로 한다. 예컨대, 블록마다 사용하는 주파수 대역을 정하여 놓은 것으로 한다. 주파수 할당부(14a)는, 최종적으로, 송신 안테나(4-g)(g=1, 2, …, N)에 할당한 서브 블록을, 송신 안테나(4-g)에 대응하는 역 DFTㆍCP 부가ㆍ프레임 생성부(113-g)로 출력한다.

역 DFTㆍCP 부가ㆍ프레임 생성부(113-g)는 실시형태 1의 역 DFT 처리부(15), CP 부가부(16), 프레임 생성부(17) 및 참조 신호 생성부(18)의 처리와 동일한 처리를 순차적으로 실행하고, 처리 결과를 D/A 변환부(2-g)로 출력한다. 또한, 참조 신호로서는, 실시형태 1에서 예시한 것과 동일한 것을 적용할 수 있지만, 필요에 따라 참조 신호에 이용하는 신호 계열을 송신 안테나 사이에서 직교한 것으로 해도 좋고, 송신 안테나 사이에서 참조 신호를 동시에 동일한 주파수를 이용하여 송신하지 않도록 조정해도 좋다. 이후의 처리는, 고주파 처리부(3-1~3-N), 송신 안테나(4-1~4-N)의 동작은 실시형태 1의 고주파 처리부(3), 송신 안테나의 동작과 각각 마찬가지이다.

도 21은 본 실시형태의 수신기의 기능 구성예를 나타내는 도면이다. 도 21에 나타내는 바와 같이, 본 실시형태의 수신기는, 수신 안테나(41-1~41-J)(J는 자연수)와, 고주파 처리부(42-1~42-J)와, A/D 변환부(43-1~43-J)와, 프레임 분할부(44-1~44-J)와, 전송로 추정 처리부(45-1~45-J)와, 수신 신호 처리부(140)와, 제어부(47a)로 구성된다. 본 실시형태의 수신기가 실시형태 1의 수신기와 상이한 점은, 수신 안테나로부터 전송로 추정 처리부까지의 일련의 구성요소를 J개씩 구비하고, 또한 수신 신호 처리부(140)가, 송신기의 N개의 송신 안테나로부터 동시에 송신된 신호를 분리 수신하는 능력을 가지는 점이다.

제어부(47a)는 실시형태 1의 제어부(47)의 기능에 부가하여, 송신 안테나마다의 사용 주파수의 정보와, 레이어 맵핑 정보를 수신 신호 처리부(140) 및 전송로 추정 처리부(45-1~45-J)에 통지한다. 수신 안테나(41-1~41-J)는 본 실시형태의 송신기로부터 송신된 고주파 아날로그 수신 신호를 수신한다. 수신 안테나(41-f)(f=1, 2, …, J)는 수신한 고주파 아날로그 수신 신호를 고주파 처리부(42-f)에 출력한다. 이후, 고주파 처리부(42-f), A/D 변환부(43-f), 프레임 분할부(44-f)는, 각각 실시형태의 고주파 처리부(42), A/D 변환부(43), 프레임 분할부(44)와 동일한 처리를 실시한다.

프레임 분할부(44-f)는, 분리한 수신 신호 계열과 참조 신호 계열을, 수신 신호 계열은 수신 신호 처리부(140)로, 수신 참조 신호 계열은 대응하는 전송로 추정 처리부(45-f)로 각각 출력한다.

전송로 추정 처리부(45-f)는, 실시형태 1의 전송로 추정 처리부(45)와 마찬가지로, 수신 참조 신호 계열로부터 CP를 제거하고, 그 결과에 대해 DFT를 행함으로써 주파수 영역의 수신 참조 신호를 생성한다. 그 후, 수신 참조 신호 계열로부터, 기지 심볼이 할당되어 있는 주파수의 신호를 추출하여 실시형태 1과 마찬가지로 무선 전송로의 주파수 전달 함수를 산출한다. 또한, 본 실시형태에서는, 송신기는 N개의 송신 안테나를 구비하고 있기 때문에, 각 전송로 추정 처리부는, 각각, N개의 송신 안테나에 대응하는 기지 심볼을 이용하여 N가지의 상이한 무선 전송로를 추정한다. 전송로 추정 처리부(45-f)는 추정한 N가지의 무선 전송로의 주파수 전달 함수를 수신 신호 처리부(140)로 출력한다.

다음에, 수신 신호 처리부(140)의 동작에 대해서 구체적으로 설명한다. 도 22는 수신 신호 처리부(140)의 구성예를 나타내는 도면이다. 도 22에 나타내는 바와 같이, 수신 신호 처리부(140)는 CP 제거ㆍDFTㆍ주파수 선택부(150-1~150-J)와, 등화 처리부(64a)와, 서브 블록 결합부(65-1~65-MN)와, 역 DFT 처리부(66-1~66-MN)와, 레이어 디맵핑부(151)와, 비트 변환ㆍ복호 처리부(152-1~152-MK)와, 결합부(69d) 로 구성된다.

전송로 추정 처리부(45-1~45-J)로부터 수신 신호 처리부(140)에 입력되는 무선 전송로의 주파수 전달 함수는, 등화 처리부(64a)에 입력된다. 또한, 제어부(47a)로부터 입력되는 파라미터 중, 송신 안테나마다의 사용 주파수 정보는 CP 제거ㆍDFTㆍ주파수 선택부(150-1~150-J)로, 블록 분할수 M은 CP 제거ㆍDFTㆍ주파수 선택부(150-1~150-J), 서브 블록 결합부(65-1~65-MN) 및 결합부(69a)로, 각 블록의 서브 블록 분할수 L은 CP 제거ㆍDFTㆍ주파수 선택부(150-1~150-J) 및 서브 블록 결합부(65-1~65-MN)로, 각각 출력된다. 또한, 제어부(47a)로부터 입력되는 파라미터 중, 각 블록에 대응하는 변조 방식 및 부호화 방법은 비트 변환ㆍ복호 처리부(152-1~152-MK)로, 레이어 맵핑 정보는 레이어 디맵핑부(151)로, 각각 입력된다.

CP 제거ㆍDFTㆍ주파수 선택부(150-f)는, 프레임 분할부(44-f)로부터 입력된 수신 신호 계열에 대해, 송신 안테나마다의 사용 주파수 정보와, 블록 분할수 M과, 서브 블록 분할수 L에 근거하여, 실시형태 1에 있어서의 CP 제거부(61)와 DFT 처리부(62)와 동일한 처리를 행하여, 주파수 영역의 수신 신호를 생성한다. CP 제거ㆍDFTㆍ주파수 선택부(150-f)는, 그 후, 상기 주파수 영역의 수신 신호로부터 송신기가 서브 블록에 할당한 주파수의 신호만을 추출하고, 추출한 주파수 영역의 수신 신호를 등화 처리부(64a)에 출력한다. 상술한 바와 같이, 본 실시형태에서는, 송신 안테나 사이에서 사용 주파수가 상이한 구성도 채택할 있다. 이러한 경우에는, 적어도 하나의 송신 안테나에 대해서 서브 블록이 할당되어 있으면, 그 주파수의 신호는 추출하도록 처리를 행한다.

등화 처리부(64a)는, 입력된 주파수 영역의 수신 신호에 대해, 신호가 무선 전송로에서 받은 왜곡을 보상함과 아울러, 송신기의 N개의 송신 안테나로부터 동시에 송신된 신호를 분리하는 처리를 행한다. 이 처리는, 실시형태 1의 등화 처리부(64)에서 설명한 처리를, 복수의 송수신 안테나의 경우에 확장함으로써 용이하게 실현된다. 예컨대, 어떤 주파수의 주파수 영역의 수신 신호를 J개의 수신 안테나에 대응하여 나열한 J차원의 열(column) 벡터를 X로 하고, 어떤 주파수의 송신 신호를 N개의 송신 안테나에 대응하여 나열한 N차원의 열 벡터를 S로 하고, 어떤 주파수의 무선 전송로의 주파수 전달 함수를, 열 번호가 송신 안테나 번호에 대응하고, 행 번호가 수신 안테나 번호에 대응하도록 나열한 행렬 H로 하며, 수신 안테나에서 인가되는 잡음 성분을 J차원의 열 벡터 V로 나타낸다고 하면, 이하의 식(5)이 성립한다.

즉, 실시형태 1의 등화 처리부와 동일한 사고 방식으로 이하의 식(6)에 나타내는 계산을 행함으로써, 신호가 무선 전송로에서 받은 왜곡의 보상과, 신호의 분리를 실현할 수 있고, N계통의 주파수 영역의 송신 신호 추정치를 얻을 수 있다.

N계통의 주파수 영역의 송신 신호 추정치는, 각각 대응하는 서브 블록 결합부(65-1~65-MN)로 전달된다. 서브 블록 결합부(65-1~65-MN), 역 DFT 처리부(66-1~66-MN)는, 실시형태 1의 서브 블록 결합부(65-1~65-M), 역 DFT 처리부(66-1~66-M)와 각각 동일한 처리를 행한다. 역 DFT 처리부(66-1~66-MN)는, 처리에 의해서 얻어진 시간 영역의 송신 심볼의 추정치를 레이어 디맵핑부(151)로 출력한다.

레이어 디맵핑부(151)는, 제어부(47a)로부터 받은 레이어 맵핑 정보에 근거하여, 입력된 시간 영역의 송신 심볼의 추정치를, 블록 분할수 M과 부호어수 K로 표현되는 형태로 재배치한다. 즉, 레이어 디맵핑부(151)는, 도 17에서의 레이어 맵핑부(112)의 처리와 반대의 처리를 행한다. 제어부(47a)로부터 출력되는 레이어 맵핑 정보에는, 송신기가 송신시에 행한 부호어와 레이어의 대응시킴에 대한 정보가 포함되어 있다고 한다. 레이어 디맵핑부의 처리 결과는, 각각 대응하는 비트 변환ㆍ복호 처리부(152-1~152-MK)로 출력된다.

비트 변환ㆍ복호 처리부(152-1~152-MK)는, 실시형태 1의 비트 변환부(67-1~67-M) 및 복호부(68-1~68-M)와 동일한 처리를 행하고, 처리 후의 블록마다의 정보 비트 계열의 추정치를 결합부(69d)에 출력한다. 결합부(69d)는 송신기의 분할부(12d)가 실시한 처리와 반대의 처리를 행하여, 정보 비트 계열을 복원한다.

이와 같이, 본 실시형태에서는, 복수의 송신 안테나로부터 신호를 송신할 수 있도록 하고, 또한, 송신 안테나 사이에서 주파수 영역의 서브 블록의 할당을 독립적으로 결정할 수 있도록 하였다. 그 때문에, 실시형태 1과 동일한 효과가 얻어짐 과 아울러, 주파수 영역의 서브 블록의 할당 방법에 유연성이 더욱 늘어나서, 결과적으로 높은 SINR으로 신호 전송을 실현할 수 있다.

또한, 본 실시형태에서는, 주파수 할당부(14a)가 제어부(11b)로부터 통지되는 각 송신 안테나에 대응하는 사용 주파수 정보에 근거하여 송신 안테나에 대해 서브 블록을 할당하도록 했지만, 예컨대, 각 송신 안테나에 대한 서브 블록의 할당을 결정한 후, 할당 방법(송신 안테나마다의 사용 주파수 등)을 송신 타이밍에 따라 송신 안테나 사이에서 교체하도록 해도 좋다. 또한, 할당 방법을 교체하는 타이밍도, 예컨대 송신 심볼 단위나, 복수의 송신 심볼을 모은 슬롯 단위 또는 프레임 단위로 할 수 있다. 이러한 구성으로 하면, 수신하는 신호의 품질이 평균화되어, 열악한 무선 전송 환경에서 보다 양호한 전송 성능을 얻을 수 있다.

또한, 본 실시형태에서는, 레이어수를 송신 안테나수 N과 같게 설정하고 있지만, 이것에 한정되지 않고, 레이어수를 송신 안테나수와 상이한 값으로 할 수 있다. 이 경우, 레이어 맵핑부의 후단의 소정의 위치에서, 레이어 단위의 서브 블록을 송신 안테나에 할당하는 처리를 삽입하면 좋다. 레이어 맵핑부(112)와 이 처리를 행하는 구성요소를 모아서 맵핑 수단이라고 생각할 수 있다. 이때에, 예컨대 레이어 사이의 위상을 조정한 후에 합성함으로써 송신 안테나에 할당하는 멀티 안테나 프리코딩의 처리를 적용해도 좋다. 멀티 안테나 프리코딩 처리에 대해서는, 일반적인 수법을 이용하는 것이 가능하고, 예컨대, 3GPP TS36. 211V8. 6.0에 개시되어 있는 멀티 안테나 프리코딩의 계수를 이용할 수 있다. 무선 전송로에 맞춰서 적절한 프리코딩 계수를 이용함으로써, 보다 높은 전송 성능을 실현할 수 있다.

또한, 실시형태 3에서 설명한 바와 같이, 본 실시형태의 송신기의 DFT 처리부(23-1~23-MN)와 서브 블록 분할부(24-1~24-MN) 사이에 RRC 필터 처리부를 각각 배치하는 구성으로 해도 좋다. 이 경우, RRC 필터 처리부를 배치한 처리 계통으로부터 생성되는 신호의 PAPR을 억압할 수 있게 된다. 이 경우, 수신기에서도, 서브 블록 결합부(65-1~65-MN)와 역 DFT 처리부(66-1~66-MN) 사이에도 각각 RRC 필터 처리부를 배치한다.

또한, 송신기의 제어부(11b)로부터 각 구성요소에 통지되는 제어 신호의 내용(블록 분할수 등)을 수신기가 생성하고, 별도 준비한 통신 채널을 이용하여 수신기로부터 송신기에 제어 신호의 내용을 통지하는 구성으로 해도 좋다. 이 경우, 수신기가 복수의 송신기에 대하여 제어 신호를 적절히 생성함으로써, 송신 안테나 사이에서 주파수 영역의 서브 블록의 할당을 독립적으로 결정할 수 있도록 구성한 이점을 살려서, 복수의 송신기의 송신 신호를 시스템 대역 내에서 밀집하게 배치할 수 있게 된다.

산업상의 이용가능성

이상과 같이, 본 발명에 따른 송신 장치 및 수신 장치는, 주파수 분할 다원 접속을 채용하는 통신 시스템에 유용하며, 특히, 상이한 주파수대에 대응한 복수의 SC-FDMA 송신 계통을 구비하는 송신 장치를 포함하는 통신 시스템에 적합하다.

1, 1a: 송신 신호 생성부, 2, 2-1~2-N: D/A 변환부, 3, 3-1~3-N: 고주파 처리부, 4, 4-1~4-N: 송신 안테나, 11, 11a, 11b: 제어부, 12, 12a, 12b, 12c, 12d: 분할부, 13-1~13-M: 서브 블록 생성부, 14, 14a: 주파수 할당부, 15: 역 DFT 처리부, 16: CP 부가부, 17: 프레임 생성부, 18: 참조 신호 생성부, 21: 부호화 처리부, 22: 심볼 생성부, 23, 23-1~23-MN: DFT 처리부, 24, 24-1~24-MN: 서브 블록 분할부, 31: 기지 심볼 생성부, 32: 주파수 할당부, 33: 역 DFT 처리부, 34: CP 부가부, 41, 41-1~41-J:수신 안테나, 42, 42-1~42-J: 고주파 처리부, 43, 43-1~43-J: A/D 변환부, 44, 44-1~44-J: 프레임 분할부, 45, 45-1~45-J: 전송로 추정 처리부, 46: 수신 신호 처리부, 47, 47a: 제어부, 51, 61: CP 제거부, 52, 62: DFT 처리부, 53, 63: 주파수 선택부, 54-1~54-M: 승산 처리부, 64, 64a: 등화 처리부, 65-1~65-MN: 서브 블록 결합부, 66-1~66-MN: 역 DFT 처리부, 67-1~67-M: 비트 변환부, 68-1~68-M: 복호부, 69, 69a, 69b, 69c, 69d: 결합부, 71: RRC 처리부, 81~84: 블록, 91-1~91-M: RRC 처리부, 100-1, 100-2: 블록, 101-1, 101-2, 102-1, 102-2, 103-1~103-4: 서브 블록, 111-1~111-MK: 부호화ㆍ심볼 생성 처리부, 112: 레이어 맵핑부, 113-1~113-N: 역 DFTㆍCP 부가ㆍ프레임 생성부, 121, 122: 주파수 할당, 123-1, 123-2, 124-1, 124-2, 125-1, 125-2, 126-1, 126-2, 127-1, 127-2, 128-1, 128-2, 129-1, 129-2, 130-1, 130-2, 131-1, 131-2, 132-1, 132-2, 133-1, 133-2, 134-1, 134-2, 135-1, 135-2, 136-1, 136-2, 137-1, 137-2, 138-1, 138-2: 서브 블록, 140: 수신 신호 처리부, 150-1~150-J: CP 제거ㆍDFTㆍ주파수 선택부, 151: 레이어 디맵핑부, 152-1~152-MK: 비트 변환ㆍ복호 처리부, 200-1~200-12: 송신 신호 계열, 201-1, 201-2: 참조 신호

Claims (30)

1. 송신 디지털 신호를 고주파 아날로그 신호로 변환하고 복수의 송신 주파수를 이용하여 송신하는 송신 장치로서,
   송신 신호 계열을 1 이상의 개수의 블록으로 분할하는 블록 분할 수단과,
   상기 블록에 대하여 프리코딩(pre-coding) 처리를 행하는 프리코딩 수단과,
   상기 프리코딩 처리 후의 블록을 서브 블록으로 더 분할하는 서브 블록 분할 수단과,
   상기 서브 블록을 상기 송신 주파수에 할당한 주파수 신호를 생성하는 주파수 할당 수단과,
   상기 주파수 신호를 시간 신호로 변환하는 역이산 푸리에 변환 수단
   을 구비하고,
   상기 시간 신호를 상기 송신 디지털 신호로 설정하는 것
   을 특징으로 하는 송신 장치.
   
2. 제 1 항에 있어서,
   상기 블록에 에러 정정 부호화를 행하는 부호화 수단을 더 구비하고,
   상기 프리코딩 수단은 상기 에러 정정 부호화 후의 블록에 대하여 프리코딩 처리를 행하는 것
   을 특징으로 하는 송신 장치.
   
3. 제 1 항에 있어서,
   동일의 블록으로부터 분할된 서브 블록을 가능한 한 떨어진 주파수에 할당하는 것을 특징으로 하는 송신 장치.
   
4. 제 1 항에 있어서,
   상기 블록에 에러 정정 부호화를 행하는 부호화 수단과,
   상기 에러 정정 부호화 후의 블록을 각각 1 이상의 개수의 부호화 블록으로 분할하는 부호화 블록 분할 수단
   을 더 구비하고,
   상기 프리코딩 수단은 상기 부호화 블록에 대하여 프리코딩 처리를 행하는 것
   을 특징으로 하는 송신 장치.
   
5. 제 1 항에 있어서,
   상기 블록을 변조 심볼로 변환하는 심볼 변환 수단과,
   상기 변조 심볼을 1 이상의 개수의 심볼 블록으로 분할하는 심볼 분할 수단
   을 더 구비하고,
   상기 프리코딩 수단은 상기 심볼 블록에 대하여 프리코딩 처리를 행하는 것
   을 특징으로 하는 송신 장치.
   
6. 제 1 항에 있어서,
   상기 블록에 에러 정정 부호화를 행하는 부호화 수단과,
   상기 에러 정정 부호화 후의 블록을 각각 1 이상의 개수의 부호화 블록으로 분할하는 부호화 블록 분할 수단과,
   상기 부호화 블록을 변조 심볼로 변환하는 심볼 변환 수단과,
   상기 변조 심볼을 1 이상의 개수의 심볼 블록으로 분할하는 심볼 분할 수단
   을 더 구비하고,
   상기 프리코딩 수단은 상기 심볼 블록에 대하여 프리코딩 처리를 행하는 것
   을 특징으로 하는 송신 장치.
   
7. 제 1 항에 있어서,
   상기 프리코딩 후의 블록에 대하여 주파수 영역에서의 필터링 처리를 행하는 필터링 수단을 더 구비하고,
   상기 서브 블록 분할 수단은, 상기 필터링 수단에 의한 필터링 후의 블록을 분할 대상의 블록으로 설정하는 것
   을 특징으로 하는 송신 장치.
   
8. 제 1 항에 있어서,
   상기 블록 분할 수단에 의한 분할 후의 블록에 대하여 시간 영역에서의 필터링 처리를 행하는 필터링 수단을 더 구비하고,
   상기 프리코딩 수단은, 상기 필터링 수단에 의한 필터링 후의 블록을 상기 프리코딩 처리 대상의 블록으로 설정하는 것
   을 특징으로 하는 송신 장치.
   
9. 제 1 항에 있어서,
   복수의 송신 안테나와,
   상기 서브 블록을 상기 송신 안테나의 수에 따라 분할하고, 그 분할한 서브 블록을 상기 송신 안테나에 대하여 할당하는 맵핑 수단
   을 더 구비하고,
   상기 송신 장치는, 상기 송신 주파수를 송신 안테나에 대해 안테나마다의 주파수로서 할당하고,
   상기 주파수 할당 수단은, 상기 송신 안테나마다, 상기 맵핑 수단이 할당한 서브 블록을 대응하는 안테나마다의 주파수에 할당한 주파수 신호를 생성하는 것
   을 특징으로 하는 송신 장치.
   
10. 제 9 항에 있어서,
    상기 안테나마다의 주파수 주파수를 송신 안테나 사이에서 교체하는 것을 가능하게 하는 것을 특징으로 하는 송신 장치.
    
11. 제 9 항에 있어서,
    상기 맵핑 수단은, 상기 블록마다, 그 블록을 분할한 상기 서브 블록을 더 분할 또는 합성하는 것에 의해 소정의 수의 서브 블록인 레이어 단위 서브 블록으로 변환하고, 또한, 상기 레이어 단위 서브 블록을 송신 안테나에 대하여 할당하는 것을 특징으로 하는 송신 장치.
    
12. 제 11 항에 있어서,
    상기 맵핑 수단은, 멀티 안테나 프리코딩 처리를 이용하여, 상기 레이어 단위 서브 블록을 송신 안테나에 대하여 할당하는 것을 특징으로 하는 송신 장치.
    
13. 제 7 항 또는 제 8 항에 있어서,
    상기 필터링 수단은, 상기 필터링 처리를, RRC 필터를 이용한 필터링 처리로서 행하는 것을 특징으로 하는 송신 장치.
    
14. 제 4 항 또는 제 6 항에 있어서,
    상기 부호화 블록 분할 수단이 분할하는 분할수를 가변으로 하는 것을 특징으로 하는 송신 장치.
    
15. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 프리코딩 처리에 이산 푸리에 변환을 이용하는 것을 특징으로 하는 송신 장치.
    
16. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    수신 장치와의 사이에서 기지인 기지 신호를 송신하는 것을 특징으로 하는 송신 장치.
    
17. 제 16 항에 있어서,
    상기 기지 신호와 상기 시간 신호를 시간 다중하고, 상기 다중 후의 신호를 상기 송신 디지털 신호로서 송신하는 것을 특징으로 하는 송신 장치.
    
18. 제 17 항에 있어서,
    상기 기지 신호를 상기 송신 주파수에 할당하여 송신하는 것을 특징으로 하는 송신 장치.
    
19. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 주파수 할당 수단은, 전송로의 주파수 응답에 근거하여 상기 서브 블록을 상기 송신 주파수에 할당하는 것을 특징으로 하는 송신 장치.
    
20. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 송신 주파수를 시스템에서 사용가능한 주파수대인 시스템 주파수대로부터 선택한 주파수로 설정하는 것을 특징으로 하는 송신 장치.
    
21. 제 20 항에 있어서,
    상기 역이산 푸리에 변환 수단은, 시스템 주파수대 전역의 주파수에 대해서 역이산 푸리에 변환을 행하는 것에 의해 상기 시간 신호로의 변환을 행하는 것을 특징으로 하는 송신 장치.
    
22. 제 20 항에 있어서,
    상기 역이산 푸리에 변환 수단은, 송신 주파수를 복수의 주파수 영역으로 분할하고, 상기 주파수 영역마다 역푸리에 변환을 행하는 것을 특징으로 하는 송신 장치.
    
23. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 송신 주파수를 서로 연속하지 않는 복수의 주파수대에 의해 구성하는 것을 특징으로 하는 송신 장치.
    
24. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    상기 블록 분할 수단이 분할하는 분할수와 상기 서브 블록 분할 수단이 분할하는 분할수를 각각 가변으로 하는 것을 특징으로 하는 송신 장치.
    
25. 청구항 1에 기재된 송신 장치로부터 송신된 고주파 아날로그 신호를 수신하고, 상기 고주파 아날로그 신호를 베이스밴드 디지털 신호로 변환하여 송신된 신호 계열인 송신 신호 계열을 추정하는 수신 장치로서,
    상기 베이스밴드 디지털 신호를 주파수 신호로 변환하는 이산 푸리에 변환 수단과,
    상기 주파수 신호로부터 상기 송신 장치가 송신에 이용한 주파수인 송신 주파수의 신호 성분을 추출하는 주파수 추출 수단과,
    상기 신호 성분에 대하여 파형 등화를 행하는 등화 수단과,
    상기 파형 등화 후의 신호 성분을 상기 송신 장치가 서브 블록으로 분할했을 때의 분할수에 근거하여 결합하는 서브 블록 결합 수단과,
    상기 서브 블록 결합 수단이 결합한 신호 성분에 대하여 송신 장치가 행한 프리코딩 처리와 반대의 처리를 행하는 역프리코딩 수단과,
    상기 역프리코딩 수단의 처리 후의 신호 성분을, 상기 송신 장치가 블록으로 분할했을 때의 분할수에 근거하여 결합하는 블록 결합 수단
    을 구비하고,
    상기 블록 결합 수단이 결합한 신호 성분에 근거하여 상기 송신 신호 계열을 추정하는 것
    을 특징으로 하는 수신 장치.
    
26. 청구항 4에 기재된 송신 장치로부터 송신된 고주파 아날로그 신호를 수신하고, 상기 고주파 아날로그 신호를 베이스밴드 디지털 신호로 변환하여 송신된 신호 계열인 송신 신호 계열을 추정하는 수신 장치로서,
    상기 베이스밴드 디지털 신호를 주파수 신호로 변환하는 이산 푸리에 변환 수단과,
    상기 주파수 신호로부터 상기 송신 장치가 송신에 이용한 주파수인 송신 주파수의 신호 성분을 추출하는 주파수 추출 수단과,
    상기 신호 성분에 대하여 파형 등화를 행하는 등화 수단과,
    상기 파형 등화 후의 신호 성분을 상기 송신 장치가 서브 블록으로 분할했을 때의 분할수에 따라서 결합하는 서브 블록 결합 수단과,
    상기 서브 블록 결합 수단이 결합한 신호 성분에 대하여 송신 장치가 행한 프리코딩 처리와 반대의 처리를 행하는 역프리코딩 수단과,
    상기 역프리코딩 수단의 처리 후의 신호 성분을, 상기 송신 장치가 부호화 블록으로 분할했을 때의 분할수에 근거하여 결합하는 부호화 블록 결합 수단과,
    상기 부호화 블록 결합 수단이 결합한 신호 성분에 대하여 에러 정정 복호를 행하는 복호 수단과,
    에러 정정 복호 후의 신호 성분을, 상기 송신 장치가 블록으로 분할했을 때의 분할수에 따라서 결합하는 블록 결합 수단
    을 구비하고,
    상기 블록 결합 수단이 결합한 신호 성분에 근거하여 상기 송신 신호 계열을 추정하는 것
    을 특징으로 하는 수신 장치.
    
27. 청구항 6에 기재된 송신 장치로부터 송신된 고주파 아날로그 신호를 수신하고, 상기 고주파 아날로그 신호를 베이스밴드 디지털 신호로 변환하여 송신된 신호 계열인 송신 신호 계열을 추정하는 수신 장치로서,
    상기 베이스밴드 디지털 신호를 주파수 신호로 변환하는 이산 푸리에 변환 수단과,
    상기 주파수 신호로부터 상기 송신 장치가 송신에 이용한 주파수인 송신 주파수의 신호 성분을 추출하는 주파수 추출 수단과,
    상기 신호 성분에 대하여 파형 등화를 행하는 등화 수단과,
    상기 파형 등화 후의 신호 성분을 상기 송신 장치가 서브 블록으로 분할했을 때의 분할수에 근거하여 결합하는 서브 블록 결합 수단과,
    상기 서브 블록 결합 수단이 결합한 신호 성분에 대하여 송신 장치가 행한 프리코딩 처리와 반대의 처리를 행하는 역프리코딩 수단과,
    상기 역프리코딩 수단의 처리 후의 신호 성분을, 상기 송신 장치가 심볼 블록으로 분할했을 때의 분할수에 근거하여 결합하는 심볼 블록 결합 수단과,
    상기 심볼 블록 결합 수단이 결합한 신호 성분에 대하여 심볼을 비트로 변환하는 비트 변환 수단과,
    비트 변환 후의 신호 성분을, 상기 송신 장치가 블록으로 분할했을 때의 분할수에 근거하여 결합하는 블록 결합 수단
    을 구비하고,
    상기 블록 결합 수단이 결합한 신호 성분에 근거하여 상기 송신 신호 계열을 추정하는 것
    을 특징으로 하는 수신 장치.
    
28. 청구항 6에 기재된 송신 장치로부터 송신된 고주파 아날로그 신호를 수신하고, 상기 고주파 아날로그 신호를 베이스밴드 디지털 신호로 변환하여 송신된 신호 계열인 송신 신호 계열을 추정하는 수신 장치로서,
    상기 베이스밴드 디지털 신호를 주파수 신호로 변환하는 이산 푸리에 변환 수단과,
    상기 주파수 신호로부터 상기 송신 장치가 송신에 이용한 주파수인 송신 주파수의 신호 성분을 추출하는 주파수 추출 수단과,
    상기 신호 성분에 대하여 파형 등화를 행하는 등화 수단과,
    상기 파형 등화 후의 신호 성분을 상기 송신 장치가 서브 블록으로 분할했을 때의 분할수에 근거하여 결합하는 서브 블록 결합 수단과,
    상기 서브 블록 결합 수단이 결합한 신호 성분에 대하여 송신 장치가 행한 프리코딩 처리와 반대의 처리를 행하는 역프리코딩 수단과,
    상기 역프리코딩 수단의 처리 후의 신호 성분을, 상기 송신 장치가 심볼 블록으로 분할했을 때의 분할수에 근거하여 결합하는 심볼 블록 결합 수단과,
    상기 심볼 블록 결합 수단이 결합한 신호 성분에 대하여 심볼을 비트로 변환하는 비트 변환 수단과,
    비트 변환 후의 신호 성분을, 상기 송신 장치가 부호화 블록으로 분할했을 때의 분할수에 근거하여 결합하는 부호화 블록 결합 수단과,
    상기 부호화 블록 결합 수단이 결합한 신호 성분에 대하여 에러 정정 복호를 행하는 복호 수단과,
    에러 정정 복호 후의 신호 성분을, 상기 송신 장치가 블록으로 분할했을 때의 분할수에 근거하여 결합하는 블록 결합 수단
    을 구비하고,
    상기 블록 결합 수단이 결합한 신호 성분에 근거하여 상기 송신 신호 계열을 추정하는 것
    을 특징으로 하는 수신 장치.
    
29. 청구항 7에 기재된 송신 장치로부터 송신된 고주파 아날로그 신호를 수신하고, 상기 고주파 아날로그 신호를 베이스밴드 디지털 신호로 변환하여 송신된 신호 계열인 송신 신호 계열을 추정하는 수신 장치로서,
    상기 베이스밴드 디지털 신호를 주파수 신호로 변환하는 이산 푸리에 변환 수단과,
    상기 주파수 신호로부터 상기 송신 장치가 송신에 이용한 주파수인 송신 주파수의 신호 성분을 추출하는 주파수 추출 수단과,
    상기 신호 성분에 대하여 파형 등화를 행하는 등화 수단과,
    상기 파형 등화 후의 신호 성분을 상기 송신 장치가 서브 블록으로 분할했을 때의 분할수에 근거하여 결합하는 서브 블록 결합 수단과,
    상기 서브 블록 결합 수단이 결합한 신호 성분에 대하여 송신 장치가 행한 필터링 처리에 대응하는 필터링 처리를 행하는 필터링 수단과,
    상기 필터링 수단에 의한 필터링 처리 후의 신호 성분에 대하여 송신 장치가 행한 프리코딩 처리와 반대의 처리를 행하는 역프리코딩 수단과,
    상기 역프리코딩 수단의 처리 후의 신호 성분을, 상기 송신 장치가 블록으로 분할했을 때의 분할수에 근거하여 결합하는 블록 결합 수단
    을 구비하고,
    상기 블록 결합 수단이 결합한 신호 성분에 근거하여 상기 송신 신호 계열을 추정하는 것
    을 특징으로 하는 수신 장치.
    
30. 청구항 9에 기재된 송신 장치로부터 송신된 고주파 아날로그 신호를 수신하고, 상기 고주파 아날로그 신호를 베이스밴드 디지털 신호로 변환하여 송신된 신호 계열인 송신 신호 계열을 추정하는 수신 장치로서,
    복수의 수신 안테나와,
    상기 수신 안테나마다, 상기 베이스밴드 디지털 신호를 주파수 신호로 변환하는 이산 푸리에 변환 수단과,
    상기 수신 안테나마다, 상기 주파수 신호로부터 상기 송신 장치가 송신에 이용한 주파수인 송신 주파수의 신호 성분을 추출하는 주파수 추출 수단과,
    상기 신호 성분에 대하여 파형 등화를 행하는 등화 수단과,
    상기 파형 등화 후의 신호 성분을 상기 송신 장치가 서브 블록으로 분할했을 때의 분할수에 근거하여 결합하는 서브 블록 결합 수단과,
    상기 서브 블록 결합 수단이 결합한 신호 성분에 대하여 송신 장치가 행한 프리코딩 처리와 반대의 처리를 행하는 역프리코딩 수단과,
    상기 역프리코딩 수단의 처리 후의 신호 성분을, 상기 송신 장치가 블록으로 분할했을 때의 분할수에 근거하여 결합하는 블록 결합 수단
    을 구비하고,
    상기 블록 결합 수단이 결합한 신호 성분에 근거하여 상기 송신 신호 계열을 추정하는 것
    을 특징으로 하는 수신 장치.

Images