KR20200121839A

KR20200121839A - 쿼드러플렛을 삽입하는 디바이스 및 방법, 및 쿼드러플렛을 추출하는 디바이스 및 방법

Info

Publication number: KR20200121839A
Application number: KR1020207026553A
Authority: KR
Inventors: 크리스티나 시오치나; 아르나우드 보우티에르; 장-크리스토프 시벨
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2018-03-22
Filing date: 2019-02-18
Publication date: 2020-10-26
Also published as: CN111903070A; WO2019181372A1; JP2021506162A; EP3544202A1; CN111903070B; JP6945950B2; EP3544202B1; KR102311133B1; US11652542B2; US20210036773A1

Abstract

본 발명은 무선 통신 시스템을 통해서 송신되는 무선 신호에 참조 신호를 삽입하는 것에 관한 것이고, 무선 신호는 특정한 SS-STBC 방식에 따라 방출되고, 방법은 참조 신호의 샘플이 SS-STBC 심볼 내의 특정한 위치에 있도록 이들 참조 신호를 삽입하여 무선 신호로 송신하는 것을 포함한다.

Description

참조 신호를 삽입 및 추출하는 디바이스 및 방법

본 발명은 포괄적으로는 전기 통신 시스템의 분야에 관한 것이고, 보다 구체적으로는 OFDM형 송신 방식과 조합하여 특히 사용되는 MIMO(다중 입력 다중 출력) 또는 MISO(다중 입력 단일 출력) 통신의 상황에 있어서의 참조 신호의 삽입에 관한 것이다.

본 발명은 단일 심볼 STBC(SS-STBC : single-symbol STBC) 또는 SS-STBC의 변형 형태를 이용하는 MIMO 전기 통신 시스템 또는 MISO 전기 통신 시스템에 있어서 적용된다. SS-STBC는 1 심볼 STBC, 분할 심볼 STBC 또는 가상 분할 STBC라고도 불린다. 이들 SS-STBC형 방식은 MISO 송신 또는 MIMO 송신에 관하여 낮은 PAPR(피크 대 평균 전력 비 : peak-to-average power ratio), 풀 다이버시티를 제공함과 아울러 OFDM형 방식의 단일 캐리어 특성을 유지하도록 개발되어 왔다.

SS-STBC는 SS-STBC 프리코더를 심볼의 블록 X=(X₀, …, X_M-1)에 적용하여 심볼의 블록 Y=(Y₀, …, Y_M-1)을 취득하는 것에 그 본질이 있다. 그 후 M 사이즈 DFT(이산 푸리에 변환 : discrete Fourier transform)가 각 심볼의 블록 X 및 Y에 적용된다. 각 심볼의 블록에 대하여, M개의 복소 심볼이 주파수 영역에 있어서 취득되고, 이들 복소 심볼은 각각

및

이다. 이들 복소 심볼은 주파수 영역에 있어서 N 사이즈 IDFT(역 이산 푸리에 변환 : inverse discrete Fourier transform)의 N개의 입력 중에서의 M개에 매핑되고, 따라서 IDFT의 출력에 있어서 신호

및 신호

을 취득하고, 각 신호는, 단일 캐리어 주파수 분할 다원 접속(SC-FDMA : single-carrier frequency division multiple access)의 심볼에 대응하는 시간 간격 동안, N개의 존재하는 서브캐리어 중에서의 M개의 할당된 서브캐리어를 점유한다. 신호

및

은 소여의 시간 간격 동안의 주파수 영역 표현이 각각 k=0~M-1인 제 k 점유 서브캐리어마다의 복소 심볼 S_k ^Tx1 및 S_k ^Tx2인 시간 영역 신호이다. 마찬가지로, 소여의 시간 간격 동안의 시간 영역 신호

및

은 각각 k=0~M-1인 제 k 주파수마다의 주파수 영역 복소 심볼 S_k ^Tx1 및 S_k ^Tx2을 나타낸다. 이들 시간 영역 신호

및

은 각각 SC-FDMA 심볼에 대응한다. 따라서, 신호

또는 신호

에 있어서의 샘플은 각각 제 1 송신 안테나에 대응하는 SC-FDMA 심볼에 있어서의 샘플과 제 2 송신 안테나에 대응하는 SC-FDMA 심볼에 있어서의 샘플을 가리킨다. IDFT 후에 임의 선택으로 사이클릭 프리픽스(CP : cyclic prefix)가 부가될 수 있다.

심볼의 블록 X=(X₀, …, X_M-1)(제 1 심볼의 블록이라고도 불린다)에 적용된 프리코더는 심볼의 블록 Y=(Y₀, …, Y_M-1)(제 2 심볼의 블록이라고도 불린다)을 출력한다. 제 1 심볼의 블록 X=(X₀, …, X_M-1)은 도 2b에 나타내는 바와 같이 M/2개의 심볼로 이루어지는 2개의 부분으로 분할된다. 제 1 부분 및 제 2 부분은 각각 Q개의 연속한 변조 심볼

및 Q개의 연속한 변조 심볼

을 포함한다. 이들 제 1 부분 및 제 2 부분의 Q개의 연속한 변조 심볼은 데이터 및/또는 참조 신호(reference signals : 기준 신호)를 포함한다.

블록 심볼의 이들 2개의 부분 사이의 간섭을 제한하기 위해, 제 1 부분은 Q개의 연속한 변조 심볼

의 전 및 후에 각각 위치된 P₁개의 연속한 심볼로 이루어지는 임의 선택의 사이클릭 프리픽스 및/또는 P₂개의 연속한 심볼로 이루어지는 임의 선택의 사이클릭 포스트픽스(cyclic postfix)를 포함할 수 있다. 제 2 부분도 Q개의 연속한 변조 심볼

의 전 및 후에 각각 위치된 P₁개의 연속한 심볼로 이루어지는 임의 선택의 사이클릭 프리픽스 및 P₂개의 연속한 심볼로 이루어지는 임의 선택의 사이클릭 포스트픽스를 포함할 수 있다. 제 1 부분은 사이클릭 프리픽스 내의 P₁개의 심볼과, 사이클릭 포스트픽스 내의 P₂개의 심볼과, Q개의 데이터/RS 심볼을 포함한다. 따라서, P₁+P₂+Q=M/2이고, 여기서 P₁ 및/또는 P₂는 0과 같을 수 있다. M은 짝수로 생각될 수 있다.

따라서, 제 1 심볼의 블록 X=(X₀, …, X_M-1)은,

제 1 부분의 사이클릭 프리픽스에 대해서는,

에 의해 정의될 수 있고,

제 1 부분의 데이터/RS 심볼에 대해서는,

에 의해 정의될 수 있고,

제 1 부분의 사이클릭 포스트픽스에 대해서는,

에 의해 정의될 수 있고,

제 2 부분의 사이클릭 프리픽스에 대해서는,

에 의해 정의될 수 있고,

제 2 부분의 데이터/RS 심볼에 대해서는,

에 의해 정의될 수 있고,

제 2 부분의 사이클릭 포스트픽스에 대해서는,

에 의해 정의될 수 있다.

SS-STBC 프리코더를 제 1 심볼의 블록 X=(X₀, …, X_M-1)에 적용하면, 제 2 심볼의 블록 Y=(Y₀, …, Y_M-1)이 취득된다. 이 제 2 심볼의 블록은 사전에 정의된 제 1 심볼의 블록에 대하여 상대적으로 정의될 수 있고,

제 1 부분의 사이클릭 프리픽스에 대해서는,

에 의해 정의될 수 있고,

제 1 부분의 데이터/RS 심볼에 대해서는,

에 의해 정의될 수 있고,

제 1 부분의 사이클릭 포스트픽스에 대해서는,

에 의해 정의될 수 있고,

제 2 부분의 사이클릭 프리픽스에 대해서는,

에 의해 정의될 수 있고,

제 2 부분의 데이터/RS 심볼에 대해서는,

에 의해 정의될 수 있고,

제 2 부분의 사이클릭 포스트픽스에 대해서는,

에 의해 정의될 수 있다.

단,

이고,

이고, X*는 X의 켤레 복소수이다.

상술한 방식은 문헌(X. Luo, P. Gaal, X. Zhang, and J. Montojo, "Transmit Diversity Scheme over Single SC-FDM Symbol for LTE-Advanced" in Proceedings of IEEE GLOBECOM'09, Honolulu, Hawaii, 2009) 및 문헌(US61/099,375)에 충분히 기재되어 있다.

따라서 Y는 X에 근거하여 이하의 식에 의해 정의될 수 있다.

여기서 ε은 1 또는 -1이다. 상술한 식은 지금까지는 ε의 값이 1로 설정되어 있는 경우에 대하여 기재되어 있지만, ε을 -1로 설정하고 있을 때도 동일한 기술적 효과가 획득될 수 있는 것은 명료하다.

국소적인 서브캐리어 매핑의 경우, IDFT 출력에 있어서의 시간 영역의 신호는 M의 배수의 샘플 위치

에 있어서 입력 시간 심볼 X_n(배율을 갖는다)의 정확한 카피를 갖고, 그 사이의 값은, N이 M의 배수일 때에, 상이한 복소 가중치를 갖는 입력 블록 내의 모든 시간 입력 심볼의 합인 것이 알려져 있다. 신호

은 심볼의 블록 X의 오버샘플링된 버전이다. 예컨대, X_n이 0이 아닌 심볼의 블록 X⁽ⁿ⁾=(0, …, 0, X_n, 0, …, 0)이 SC-FDMA 변조기의 입력, 즉 M 사이즈 DFT의 입력에 주어지는 경우에는, 심볼 X_n에 대응하는 무선 신호

내의 샘플 중에서, 샘플

을 중심으로 하는 일부만이 높은 에너지를 갖게 된다. 또한, 완전하게 분산된 서브캐리어 매핑의 경우, N이 M의 배수일 때, 신호

은 심볼의 블록 X의 N/M회의 반복이고, 따라서 X_n이 0이 아닌 심볼의 블록 X⁽ⁿ⁾=(0, …, 0, X_n, 0, …, 0)이 SC-FDMA 변조기의 입력에 주어지는 경우에는, 심볼 X_n에 대응하는 무선 신호

내의 샘플 중에서, 샘플

을 중심으로 하는 일부만이 높은 에너지를 갖게 되는 것도 알려져 있다. 단, k는 1~N/M과 같다. 다른 서브캐리어 매핑 타입 및/또는 정수가 아닌 N/M 비의 경우, DFT 전 심볼 X_n과 무선 신호 내의 대응하는 샘플(심볼의 블록 X⁽ⁿ⁾=(0, …, 0, X_n, 0, …, 0)이 SC-FDMA 변조기의 입력에 주어지는 경우에는, 그 중 일부만이 높은 에너지를 갖는다) 사이에 유사한 관계가 확립될 수 있다. 따라서, 소여의 서브캐리어 매핑 및 소여의 값 M 및 N에 대하여, 위치 n마다, 심볼 X_n에 대응하는 시간 영역 신호

내의 높은 에너지 샘플이 식별될 수 있고, 시간 영역 신호 내의 높은 에너지 샘플의 위치는 위치 n에 의존한다. 그러한 높은 에너지 샘플은 이와 같이 무선 신호에 있어서 심볼 X_n의 위치 n에 의존하는 기간 내에 있다. 현재의 기술 수준에서는, SC-FDMA 심볼의 정확한 서브캐리어 할당과 N/M 비에 근거하여 그들 기간이 식별될 수 있다. 심볼의 블록 내의 심볼 X_n의 위치 n마다, 상기 기간은 정확한 서브캐리어 할당 및 N/M 비에만 의존하고, 심볼 X_n에 할당되는 값에는 의존하지 않는다.

및 심볼의 블록 Y에 대해서도 마찬가지이다.

신호

내(즉, 제 1 송신 안테나에 대응하는 SC-FDMA 심볼 내)의 심볼 X_n에 대응하는 높은 에너지 샘플은 0이 아닌 값이 X_n에 할당된 심볼의 블록 X⁽ⁿ⁾=(0, …, 0, X_n, 0, …, 0)이 신호

을 출력하는 SC-FDMA 변조기의 입력에 주어질 때에 알맞게 선택된 소여의 임계치보다 값

이 높은 샘플

인 것을 알 수 있다.

신호

내(즉, 제 2 송신 안테나에 대응하는 SC-FDMA 심볼 내)의 심볼 Y_n에 대응하는 높은 에너지 샘플은 0이 아닌 값이 Y_n에 할당된 심볼의 블록 Y⁽ⁿ⁾=(0, …, 0, Y_n, 0, …, 0)이 신호

이 높은 샘플

인 것을 알 수 있다.

신호

내(즉, 제 2 송신 안테나에 대응하는 SC-FDMA 심볼 내)의 심볼 X_n에 대응하는 높은 에너지 샘플은 0이 아닌 값이 X_n에 할당된 심볼의 블록 X⁽ⁿ⁾=(0, …, 0, X_n, 0, …, 0)이 신호

을 출력하는 SS-STBC 시스템의 SS-STBC 프리코더의 입력에 주어질 때에 알맞게 선택된 소여의 임계치보다 값

이 높은 샘플

인 것을 알 수 있다.

마찬가지로, 심볼 X_n에 대응하는 높은 에너지 샘플은 심볼 X_n에 관련되는 정보를 인출하기 위해 효율적으로 처리될 수 있는 심볼 X_n에 대응하는 샘플(들)이다. 따라서, 높은 에너지 샘플 또는 적어도 심볼 X_n에 대응하는 높은 에너지 샘플은, 심볼 X_n에 대응하는 다른 샘플(낮은 에너지 샘플 또는 잔여 정보를 포함하는 샘플이라고 불린다)에 비하여, 심볼 X_n의 올바른 추정에 대하여 가장 중요한 기여를 갖는 샘플이다.

본 발명의 경우에는 높은 에너지 샘플만이 대상이 되므로(잔여 정보를 포함하는 샘플은 간섭으로 간주된다) 그들 샘플을 간단히 높은 에너지 샘플 또는 샘플이라고 부른다.

그러한 SS-STBC 시스템에 있어서, 수신기 측(도 3)에서는 가드 제거 또는 CP 제거를 통과한 후에 N개의 점유 서브캐리어 중에서의 M개를 디매핑하기 전에 수신 심볼은 N 사이즈 DFT 모듈을 통과한다. 다음으로 변조 심볼을 인출하기 전에 주파수 영역 등화 및 SS-STBC 복호화기가 주파수 영역에 있어서(예컨대, MMSE(최소 평균 제곱 오차 : minimum mean square error)에 의해) 실행된다.

현재 규격화 단계의 new radio 규격 또는 5G의 사례인 밀리미터파 시스템에서는, 높은 캐리어 주파수 레벨에 있어서 실행되는 동작은 위상 잡음, 캐리어 주파수 오프셋, 도플러 효과 등의 상이한 원인에 의해 강한/고속의 위상 변동을 받는다. 이것은, 특히 참조 신호(RS)가 블록 내, 즉, 참조 신호 전용의 심볼의 블록 내, 따라서, 1개의 SS-STBC 심볼 전체를 점유하는 심볼의 블록 내에 설정될 때에, 채널 상태의 추적을 어렵게 한다. 왜냐하면, 강한 위상 변동은 전용 SS-STBC 심볼에 있어서 송신되는 RS의 2개의 연속한 송신 사이에서 일어날 가능성이 있기 때문이다.

한편, 신호의 어떠한 파손(예컨대, 위상 변동 또는 급속한 채널 변화)을 보다 효율적으로 추적하기 위해, 1개의 SS-STBC 심볼 전체 미만을 점유하는 RS를 삽입하는 것은, DFT 입력에 있어서 주어지는 블록 내에 데이터 변조 심볼과 함께 RS를 삽입하여, SS-STBC 파형의 낮은 PAPR을 유지할 수 있게 할 필요가 있다. 그럼에도 불구하고, 참조 신호가 전용 블록 내에 설정되는 경우와는 대조적으로, 데이터 변조 심볼과 다중화되는 참조 신호를 DFT 입력 시에 삽입했을 때, 수신기 측에서는 도 3에 있어서의 SS-STBC 복호화기(3.7)의 뒤에서만 참조 신호가 추출될 수 있다. 따라서, 추출은 SS-STBC 수신 방식의 상이한 모듈이 적용되면 행하여진다. 즉, 이들 모듈은 보상 없이 파손 심볼에 대하여 적용될 수 있다. 따라서 그러한 수신기, 특히 SS-STBC 복호화기의 성능은, 심볼이 심하게 파손되어 있을 때에 심하게 열화될 가능성이 있다.

본 발명은 상기 상황을 개선하는 것을 목적으로 한다.

이를 위해, 본 발명은 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 K개의 쿼드러플렛(quadruplet)을 무선 통신 시스템을 통해서 송신되는 무선 신호에 삽입하는 방법으로서, 상기 무선 신호는 적어도 2개의 송신 안테나를 구비하는 방출기에 의해 방출되고, 각 안테나는 1개보다 엄밀하게 큰 적어도 짝수 M개의 상이한 주파수 상에서 송신하도록 구성되고, K는 엄밀하게 M/2 이하의 양의 정수이고, 상기 무선 신호는,

이고, P₁ 및 P₂는 P₁+P₂가 M/2보다 엄밀하게 작은 미리 정해진 양의 정수 또는 0과 같은 정수이고, p는 미리 정해진 정수이고, ε은 1 또는 -1이고, X_k*는 X_k의 켤레 복소수인 것으로 하여, M개의 심볼로 이루어지는 제 1 블록 X=(X₀, …, X_M-1)에 프리코더를 적용하여 M개의 심볼로 이루어지는 제 2 블록 Y=(Y₀, …, Y_M-1)을 취득하는 것과,

M개의 심볼로 이루어지는 제 1 블록에, 적어도 제 1 송신 안테나에 대응하는 M 사이즈 DFT를 적용하고, 다음으로 N 사이즈 IDFT를 적용하여 소여의 지속 시간을 갖는, M개의 심볼로 이루어지는 제 1 블록을 나타내는 제 1 단일 캐리어 주파수 분할 다원 접속(SC-FDMA) 심볼을 취득하는 것과,

M개의 심볼로 이루어지는 제 2 블록에, 적어도 제 2 송신 안테나에 대응하는 M 사이즈 DFT를 적용하고, 다음으로 N 사이즈 IDFT를 적용하여 소여의 지속 시간을 갖는, M개의 심볼로 이루어지는 제 2 블록을 나타내는 제 2 단일 캐리어 주파수 분할 다원 접속(SC-FDMA) 심볼을 취득하는 것과,

소여의 지속 시간의 시간 간격 동안에, 제 1 SC-FDMA 심볼 및 제 2 SC-FDMA 심볼을 각각 제 1 송신 안테나 및 제 2 송신 안테나 상에서 무선 신호로 하여 동시에 송신하는 것

에 의해 제공되고,

상기 방법은,

인 정수의 min(M/2-P₁-P₂; K) 이하의 수 L을 구하는 것과,

K개의 쿼드러플렛 중 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 L개의 쿼드러플렛 중에서의 제 i 쿼드러플렛마다,

제 1 참조 신호의 샘플이 M개의 심볼로 이루어지는 제 1 블록 내의 심볼

의 위치 n_i에 의존한 제 1 SC-FDMA 심볼 내의 위치에 있는 제 1 참조 신호를 삽입하는 것과,

제 2 참조 신호의 샘플이 M개의 심볼로 이루어지는 제 1 블록 내의 심볼

의 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존한 제 1 SC-FDMA 심볼 내의 위치에 있는 제 2 참조 신호를 삽입하는 것과,

제 3 참조 신호의 샘플이 M개의 심볼로 이루어지는 제 1 블록 내의 심볼

의 위치 n_i에 의존한 제 2 SC-FDMA 심볼 내의 위치에 있는 제 3 참조 신호를 삽입하는 것과,

제 4 참조 신호의 샘플이 M개의 심볼로 이루어지는 제 1 블록 내의 심볼

의 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존한 제 2 SC-FDMA 심볼 내의 위치에 있는 제 4 참조 신호를 삽입하는 것

을 포함하는, 방법에 관한 것이다.

본 발명에 따르면 제 1 참조 신호의 높은 에너지 샘플은 제 4 참조 신호의 높은 에너지 샘플과 동일한 기간 내에 한쪽의 송신 안테나(제 1 송신 안테나)로부터 방출되고, 제 4 참조 신호의 높은 에너지 샘플은 다른 쪽의 송신 안테나(제 2 송신 안테나)로부터 방출된다. 또한, 제 2 참조 신호의 높은 에너지 샘플은 제 3 참조 신호의 높은 에너지 샘플과 동일한 기간 내에 제 1 송신 안테나로부터 방출되고, 제 3 참조 신호의 높은 에너지 샘플은 제 2 송신 안테나로부터 방출된다.

제 1 송신 안테나의 제 1 참조 신호 및 제 2 참조 신호의 쌍의 높은 에너지 샘플을 포함하는 기간은 제 2 송신 안테나의 제 3 참조 신호 및 제 4 참조 신호의 쌍의 높은 에너지 샘플을 포함하는 기간과 동일하다. 따라서, 그들 기간에 있어서, 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호에 관한 정보는 SC-FDMA 심볼을 방출하는 2개의 송신 안테나로부터 방출되고, 비 참조 신호에 관한 정보는 이 기간에 방출되지 않는다(또는 잔여 정보만이 방출된다). 즉, 참조 신호는 방출기 측에 있어서의 기간에 있어서 중첩된 시간 영역 내에 있고, 그 결과, 참조 신호에 관한 정보는 수신기 측에 있어서 대응하는 기간 내에 수신된다. 제 1 심볼의 블록에 대하여 적용되는 특정한 방식(SS-STBC형 방식)에 의해 제공되는 무선 신호로의 참조 신호의 샘플의 그러한 삽입은, 수신기 측에서 참조 신호의 샘플에 관한 정보를 다른 변조 심볼의 샘플에 관한 정보로부터 분리하는 것을 가능하게 한다. 그러므로, 본 발명은, 비 참조 신호의 샘플에 관한 정보를 포함하는 신호의 부분을 추출하는 일 없이, 또는 발생한다고 하더라도, 비 참조 신호의 샘플에 관한 잔여 정보를 포함하는 신호의 부분만을 추출하는 일 없이, 수신기가, 시간 영역에 있어서, 송신된 참조 신호 샘플에 관한 정보를 포함하는 신호의 부분을 추출할 수 있게 한다.

실제로는, 참조 신호의 높은 에너지 샘플 및 비 참조 신호가 동일한 기간에 있어서 상이한 송신 안테나로부터 방출되었다면, 그들은 수신기 측에 있어서 대응하는 기간에 시간 영역에 있어서 중첩되는 것처럼 보이게 된다. 이것은 수신기 측에 있어서 참조 신호에 관한 정보를 비 참조 신호에 관한 정보로부터 분리할 수 있기 전에 풀(full) 수신 방식을 적용해야 할 것이다.

본 발명에 따른, 무선 신호를 제공하는 SS-STBC 방식, 예컨대, SS-STBC는, 리니어 방식이다. 즉, 블록 심볼 X=(X₀, …, X_M-1)에 대하여 SS-STBC 방식을 적용하는 것에 의해 송출되는 무선 신호는, 제 1 심볼의 블록 X⁽⁰⁾=(X₀, 0, …, 0), …, X⁽ⁿ⁾=(0, …, 0, X_n, 0, …, 0), …, X^(M-1)=(0, …, 0, X_M-1)에 대하여 상기 방식을 적용하는 것에 의해 각각 송출되는 각 송신 안테나로의 신호의 합(이 합은 IDFT를 적용한 직후에 획득된다)인 무선 신호와 같다. 제 1 심볼의 블록 X⁽ⁿ⁾=(0, …, 0, X_n, 0, …, 0)에 대하여 상기 방식을 적용하는 것에 의해 송출되는 무선 신호는 심볼 X_n에 대응하는 무선 신호 내의 샘플이라고 불린다. 제 1 심볼의 블록 X⁽ⁿ⁾=(0, …, 0, X_n, 0, …, 0)에 대하여 상기 방식을 적용하는 것에 의해 송출되는 그러한 각 IDFT 후 신호의 높은 에너지 샘플은 제 1 심볼의 블록 내의 심볼 X_n의 위치 n에 의존한 기간에 존재한다.

다시 말해서, 블록 심볼 X=(X₀, …, X_M-1)에 대하여 SS-STBC 방식을 적용하는 것에 의해 송출되는 제 1 SC-FDMA 심볼 및 제 2 SC-FDMA 심볼은, 제 1 심볼의 블록 X⁽⁰⁾=(X₀, 0, …, 0), …, X⁽ⁿ⁾=(0, …, 0, X_n, 0, …, 0), …, 및 X^(M-1)=(0, …, 0, X_M-1)에 대하여 각각 SS-STBC 방식을 적용하는 것에 의해 각 안테나 상에서 송출되는 SC-FDMA 심볼의 (IDFT의 출력에 있어서의) 합인 제 1 SC-FDMA 심볼 및 제 2 SC-FDMA 심볼과 같다.

제 1 심볼의 블록 X⁽ⁿ⁾=(0, …, 0, X_n, 0, …, 0)에 대하여 SS-STBC 방식을 적용하는 것에 의해 송출되는 제 1 SC-FDMA 심볼 및 제 2 SC-FDMA 심볼의 신호는 심볼 X_n에 대응하는 SC-FDMA 심볼 내의 샘플이라고 불린다. 심볼 X_n에 대응하는 SC-FDMA 심볼 내의 이들 샘플의 높은 에너지 샘플은 제 1 심볼의 블록 내의 심볼 X_n의 위치 n에 의존한 기간에 존재한다.

간단하게 하기 위해, 이하에서는 무선 신호 내의 샘플과 SC-FDMA 심볼 내의 샘플은 동의어이다.

무선 신호에 있어서, 상이한 심볼 X_n에 대응하는 샘플은 시간 영역에 있어서 (적어도 잔여 정보를 포함하는 샘플과) 겹칠 수 있고, 그러한 샘플의 각 세트는 무선 신호에 기여한다.

심볼 X_n에 대응하는 무선 신호 내의 샘플, 즉, SC-FDMA 심볼 내의 샘플(또는 간단히 대응하는 심볼 X_n의 샘플)에 의해, X_n의 값이 σ_n으로 설정되어 있는 블록 X⁽ⁿ⁾에 특정한 방식(SS-STBC 방식)을 적용하는 것에 의해 무선 신호 내의 샘플, 즉, SC-FDMA 심볼 내의 샘플이 취득될 수 있는 값 σ_n이 존재하는 것을 알 수 있다. 이것은 무선 신호 내의 심볼 X_n에 대응하는 샘플만을 정의하고, 그러한 샘플이 취득될 수 있는 방법을 제한하는 것이 아니다. 심볼 X_n은 샘플의 대응하는 심볼이라고 불리고, 그러한 값 σ_n은 샘플의 대응하는 값(또는 간단히 대응하는 값)이라고 불린다.

심볼 X_n에 대응하는 무선 신호 내의 샘플은 상이한 방법으로 무선 신호에 삽입될 수 있다. 예컨대, 심볼 X_n의 값은 대응하는 값 σ_n으로 설정되고, 특정한 방식이 위치 n에 있는 대응하는 값을 포함하는 제 1 심볼의 블록에 적용된다. 다른 예에서는, 대응하는 심볼 X_n의 값은 제 1 심볼의 블록에 있어서 0으로 설정되고, 그 값이 대응하는 값 σ_n으로 설정되는 심볼 X_n에 대응하는 샘플이 IDFT의 출력에 있어서 부가된다. 또 다른 예에서는, 주파수 영역 처리를 통해서 심볼 X_n에 대응하는 무선 신호 내의 소망하는 샘플이 취득될 수 있다. 다른 예에서는, 이 소망하는 값이 제 2 심볼의 블록에 부가된다.

상술한 바와 같이 심볼 X_n에 대응하는 무선 신호 내의 샘플은 상이한 방법으로 취득될 수 있고, 따라서 대응하는 값 σ_n은 이론적인 것일 수 있다. 즉, 그러한 값 σ_n의 심볼은 특정한 방식이 적용되는 심볼의 블록에는 존재하지 않지만, 대신에, 대응하는 심볼 X_n을 처리하는 것이 아니고 그 샘플이 IDFT의 출력에 부가되어 SC-FDMA 심볼을 취득할 수 있다. 본 발명은 참조 신호의 삽입이 시간 영역에 있어서, 즉, DFT 전 또는 IDFT 후에 행하여지는 실시형태를 포함하지만, 참조 신호의 삽입이 주파수 영역에 있어서, 즉, DFT 적용 후 IDFT 적용 전에 행하여지는 실시형태도 포함한다.

심볼 X_n에 대응하는 높은 에너지 샘플(무선 신호 내 또는 SC-FDMA 심볼 내)은 특정한 기간 동안에 방출된다. 이들 높은 에너지 샘플의 방출의 기간은 제 1 심볼의 블록 내의 대응하는 심볼의 위치 n에 의존한다. 방출의 기간은 소여의 심볼 X_n에 대응하는 무선 신호 내의 높은 에너지 샘플의 방출용의 안테나마다 상이할 수 있다.

따라서 위치 n에 의존하는 기간이란, 심볼의 블록의 방출의 개시에 대하여 제 1 심볼의 블록 내의 위치 n에 있어서의 심볼 X_n에 대응하는 무선 신호 내의 높은 에너지 샘플이 방출되는 기간에 관련된다.

방출되는 무선 신호와 N 사이즈 IDFT의 출력에 있어서의 신호는 경미한 시간 오프셋을 갖는 경우가 있지만 위치 n에 의존하는 기간(들)은 위치 n에 의존하는 SC-FDMA 심볼 내의 위치 중 1개에 대응하는 기간(들)과 동일하다고 간주될 것이다.

심볼 X_n의 위치 n에 의존하는 또는 단지 n에 의존하는 SC-FDMA 심볼 내의 위치는, 심볼 X_n에 대응하는 SC-FDMA 심볼 내의 샘플(보다 구체적으로는 높은 에너지의 샘플)이 방출되는 SC-FDMA 심볼에 있어서의 기간을 가리킨다.

따라서, 제 1 심볼의 블록 내의 심볼

의 위치 M/2+P₁+mod(-n+P₁+p-1, Q)에 의존하는 기간은 심볼 X_n의 위치 n에 의존하는 기간과 동일하다. 이들 기간 동안, 심볼 X_n 및

에 각각 대응하는 무선 신호 내의 높은 에너지 샘플의 방출은 상이한 송신 안테나로부터, 그렇지만 동일한 기간 내에 발생한다.

일 때, 이하가 성립한다.

- 심볼 X_n에 대응하는 제 1 송신 안테나로부터 방출되는 샘플은 심볼

에 대응하는 제 2 송신 안테나로부터 방출되는 샘플(제 1 심볼의 블록 내의 심볼

의 위치 M/2+P₁+mod(-n+P₁+p-1, Q)에 의존한다)과 동일한 기간(제 1 심볼의 블록 내의 심볼 X_n의 위치 n에 의존한다) 내에 있다.

- 심볼 X_n에 대응하는 제 2 송신 안테나로부터 방출되는 샘플은 심볼

에 대응하는 제 1 송신 안테나로부터 방출되는 샘플(제 1 심볼의 블록 내의 심볼

시간 간격은, n=0~M-1인 모든 심볼 X_n에 대응하는 샘플이 방출되는 지속 시간이고, SC-FDMA 심볼의 지속 시간과 같은 지속 시간인 것을 의미한다.

참조 신호란, 본 발명에서는, 그 값 및 그 위치에 관하여 수신기가 알고 있고, 그것에 근거하여 수신기가 송신기와 수신기 사이의 채널의 영향을 추정할 수 있는 모든 대응하는 심볼을 포함한다. 예컨대, 참조 신호의 수신 버전(예컨대, 채널 및/또는 잡음 및/또는 위상 잡음 등에 의해 파손되어 있다)에 근거하여, 수신기는 채널을 추정하고 또한/또는 채널 추정 품질을 개선할 수 있다. 채널은 여기서는 비선형성, 위상 잡음, 도플러 효과, 캐리어 주파수 오프셋 등의 전파 및 하드웨어의 영향을 포함하는 모든 영향을 포함하는 것에 유의하라.

참조 신호가 아닌 심볼의 블록 X=(X₀, …, X_M-1) 내의 M-2K개의 심볼은 참조 신호 이외의 제어 데이터 또는 유저 데이터 등의 다른 임의의 타입의 데이터로부터의 것일 수 있다.

M은 1보다 엄밀하게 크고, 유리하게는 M은 3보다 엄밀하게 크고, 이것은 0과 상이한 M-2K를 갖는 것을 가능하게 하고, 참조 신호의 K개의 쿼드러플렛 이외의 데이터를 송신하는 것을 가능하게 한다.

L은 K 이하이다. 사이클릭 프리픽스 및 사이클릭 포스트픽스가 이하에서 설명하는 바와 같이 부가되는 경우, L은 min(M/2-P₁-P₂; K) 이하이고, 참조 신호의 K개의 쿼드러플렛 이외의 데이터가 송신될 때 유리하게는 min(M/2-P₁-P₂-1; K) 이하이다.

송신 안테나는 M개의 주파수 상에서 송신하도록 구성되고, 즉, 그러한 송신 안테나에 의해 방출되는 신호는 M개의 할당된 서브캐리어 각각에 대해 1개씩의 M개의 복소 심볼에 N 사이즈 IDFT를 적용하는 것에 의해 주어진다. IDFT에 선행하여, M개의 서브캐리어는 서브캐리어 매핑 모듈에 의해 보다 많은 수의 N개의 서브캐리어 상에 매핑될 수 있다. 이들 서브캐리어 중 N-M개는 0으로 설정되므로 할당되지 않는 서브캐리어이고, M개의 다른 서브캐리어는 M개의 복소 심볼이 매핑되는 M개의 할당된 서브캐리어이다. 이 경우 IDFT 모듈은 사이즈 N으로 이루어진다.

무선 신호는 모든 송신 안테나에 의해 함께 주어지는 신호로서 이해된다.

본 발명의 경우, M개의 심볼로 이루어지는 제 1 블록에 적용되는 프리코더는 종래 기술의 SS-STBC 프리코더가 아닌, 이하의 식에 의해 정의되는 변경된 SS-STBC 프리코더이다.

단, p는 미리 정해진 정수이다.

단, ε은 미리 정해진 값 1 또는 -1이다. 달리 명시되지 않는 경우, 이하에서는, ε=1로 간주한다. 실제로, 제 2 안테나에 관계된 신호의 부호(+/-)의 변화는 본 방법을 바꾸지 않는다.

따라서, 제 1 심볼의 블록 X=(X₀, …, X_M-1)은,

제 1 부분의 사이클릭 프리픽스에 대해서는,

에 의해 정의될 수 있고,

제 1 부분의 데이터/RS 심볼에 대해서는,

에 의해 정의될 수 있고,

제 1 부분의 사이클릭 포스트픽스에 대해서는,

에 의해 정의될 수 있고,

제 2 부분의 사이클릭 프리픽스에 대해서는,

에 의해 정의될 수 있고,

제 2 부분의 데이터/RS 심볼에 대해서는,

에 의해 정의될 수 있고,

제 2 부분의 사이클릭 포스트픽스에 대해서는,

에 의해 정의될 수 있다.

변경된 SS-STBC 프리코더를 제 1 심볼의 블록 X=(X₀, …, X_M-1)에 적용하면, 제 2 심볼의 블록 Y=(Y₀, …, Y_M-1)이 취득된다. 이 제 2 심볼의 블록은 사전에 정의된 제 1 심볼의 블록에 대하여 상대적으로 정의될 수 있고,

제 1 부분의 사이클릭 프리픽스에 대해서는,

에 의해 정의될 수 있고,

제 1 부분의 데이터/RS 심볼에 대해서는,

에 의해 정의될 수 있고,

제 1 부분의 사이클릭 포스트픽스에 대해서는,

에 의해 정의될 수 있고,

제 2 부분의 사이클릭 프리픽스에 대해서는,

에 의해 정의될 수 있고,

제 2 부분의 데이터/RS 심볼에 대해서는,

에 의해 정의될 수 있고,

제 2 부분의 사이클릭 포스트픽스에 대해서는,

에 의해 정의될 수 있다.

단,

이고,

이고, X*는 X의 켤레 복소수이다.

mod(A, B)는, B에 의한 A의 유클리드 제법의 나머지인 A 모듈로 B인 것이 이해된다. 형식적으로, mod(A, B)는 A-E[A/B]*B로 기술될 수 있다.

K 및/또는 L은, 위상 추적 및/또는 채널 추정이 효율적이고, 또한/또는, 신뢰할 수 있는 채널 추정의 계산을 가능하게 하는 것을 확보하기 위해, 미리 정해진 임계치보다 크게 선택될 수 있다.

K 및/또는 L은, 송신되는 참조 신호의 수를 삭감하고, 따라서 보다 많은 데이터의 송신 및 스루풋의 향상을 가능하게 하기 위해, 미리 정해진 임계치보다 작게 선택될 수 있다.

본 발명의 측면에 따르면, L개의 쿼드러플렛 중 쿼드러플렛 i마다, 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호를 삽입하는 것은 프리코더 및 제 1 송신 안테나에 대응하는 M 사이즈 DFT를 제 1 블록에 적용하기 전에, 심볼

및 심볼

의 값을 각각 쿼드러플렛 i의 제 1 참조 신호 및 제 2 참조 신호를 나타내는 값으로 설정하는 것에 의해 행하여진다.

DFT 전 삽입이라고 불리는 이 실시형태에서는, 참조 신호는 DFT 전 레벨에 있어서 심볼의 블록에 삽입된다. 따라서, 심볼

및

의 값은 수신기가 알고 있는 값으로 설정된다. 그러한 구현은 임의의 표준적인 방출기에 용이하게 적응될 수 있고, 따라서 모든 송신기에 있어서 구현될 수 있다. 또한, 참조 신호의 샘플의 IDFT 후 처리 또는 메모리 기억 등의 추가의 동작의 필요가 없다.

참조 신호를 나타내는 값은 수신기가 알고 있는 참조 신호의 샘플의 대응하는 값이다. 심볼

및

가 설정되는 이들 값은, 예컨대 디지털 변조 방식의 심볼의 값 또는 후술하는 바와 같은 CAZAC 계열로부터 취하여지는 값일 수 있다.

본 발명의 측면에 따르면, 쿼드러플렛 i마다, 상기 방법은,

프리코더를 제 1 블록에 적용하기 전에,

인 심볼

및 심볼

의 값을 0으로 설정하는 것

을 더 포함하고,

제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호를 삽입하는 것은,

프리코더를 제 1 블록에 적용한 후 그리고 제 1 송신 안테나에 대응하는 M 사이즈 DFT를 제 1 블록에 적용하기 전에, 심볼

및 심볼

의 값을 각각 쿼드러플렛 i의 제 1 참조 신호 및 제 2 참조 신호를 나타내는 값으로 설정하는 것과,

제 2 송신 안테나에 대응하는 M 사이즈 DFT를 제 2 블록에 적용하기 전에, 심볼

및 심볼

의 값을 각각 쿼드러플렛 i의 제 4 참조 신호 및 제 3 참조 신호를 나타내는 값으로 설정하는 것

에 의해 행하여진다.

프리코딩 후 심볼 X_n에 대응하는 제 1 SC-FDMA 심볼 내의 샘플(또는 간단히 대응하는 프리코딩 후 심볼 X_n의 샘플)에 의해, X_n의 값이 ρ_n으로 설정된 블록 X⁽ⁿ⁾에 SC-FDMA 방식(DFT 서브캐리어 매핑 IDFT)을 적용하는 것에 의해 제 1 SC-FDMA 심볼 내의 이들 샘플이 취득될 수 있는 값 ρ_n이 존재하는 것을 알 수 있다. 이것은, 제 1 SC-FDMA 심볼 및 제 2 SC-FDMA 심볼 내의 양쪽의 샘플을 정의하는 심볼 X_n에 대응하는 샘플과는 반대로, 제 1 SC-FDMA 심볼 내의 프리코딩 후 심볼 X_n에 대응하는 샘플만을 정의한다. 심볼 X_n은 샘플의 대응하는 프리코딩 후 심볼이라고 불리고, 그러한 값 ρ_n은 샘플의 대응하는 프리코딩 후의 값(또는 간단히 대응하는 프리코딩 후의 값)이라고 불린다.

프리코딩 후 심볼 Y_n에 대응하는 제 2 SC-FDMA 심볼 내의 샘플(또는 간단히 대응하는 프리코딩 후 심볼 Y_n의 샘플)에 의해, Y_n의 값이 ρ'_n으로 설정된 블록 Y⁽ⁿ⁾에 SC-FDMA 방식(DFT 서브캐리어 매핑 IDFT)을 적용하는 것에 의해 제 2 SC-FDMA 심볼 내의 이들 샘플이 취득될 수 있는 값 ρ'_n이 존재하는 것을 알 수 있다. 이것은, 제 2 SC-FDMA 심볼 내의 프리코딩 후 심볼 Y_n에 대응하는 샘플만을 정의하지만, 그러한 샘플이 취득될 수 있는 방법을 제한하는 것이 아니다. 심볼 Y_n은 샘플의 대응하는 프리코딩 후 심볼이라고 불리고, 그러한 값 ρ'_n은 샘플의 대응하는 프리코딩 후의 값(또는 간단히 대응하는 프리코딩 후의 값)이라고 불린다.

프리코딩 후 삽입이라고 불리는 이 실시형태에서는, 참조 신호는 프리코딩이 적용된 후에 삽입된다. 이것은 SS-STBC 프리코더를 통해서 비 참조 신호 심볼만을 처리하는 것을 가능하게 한다. 따라서, 참조 신호 심볼 및 비 참조 신호 심볼은 상이한 방법으로 처리될 수 있다. 이것은, 예컨대, 제 2 심볼의 블록 내의 참조 신호를 한 번에 처리하는 것을 가능하게 한다.

본 발명의 측면에 따르면, 쿼드러플렛 i마다, 상기 방법은,

프리코더 및 M 사이즈 DFT를 제 1 블록에 적용하기 전에,

인 심볼

및 심볼

의 값을 0으로 설정하는 것

을 더 포함하고,

제 1 참조 신호의 샘플 및 제 2 참조 신호의 샘플을 제 1 송신 안테나에 대응하는 N 사이즈 IDFT의 출력 신호에 부가하여, 제 1 SC-FDMA 심볼을 취득하는 것과,

제 3 참조 신호의 샘플 및 제 4 참조 신호의 샘플을 제 2 송신 안테나에 대응하는 N 사이즈 IDFT의 출력 신호에 부가하여, 제 2 SC-FDMA 심볼을 취득하는 것

에 의해 행하여진다.

IDFT 후 삽입이라고 불리는 이 실시형태에서는, 참조 신호는 IDFT를 적용한 후에 삽입된다. 이것은, 본 발명에 따라, 심볼의 블록에 적용되는 특정한 방식을 통해서 비 참조 신호 심볼만을 처리할 수 있게 한다. 따라서, 참조 신호 심볼 및 비 참조 신호 심볼은 상이한 방법으로 처리될 수 있다. 이것은, 예컨대, 한 번에 참조 신호의 샘플을 처리할 수 있게 한다. 이것은, 예컨대, 참조 신호의 샘플에 적용되는 특정한 처리에 의해 비 참조 신호의 샘플로의 참조 신호의 샘플의 간섭을 억제할 수 있게 한다.

참조 신호의 샘플이 사전에 계산되어 참조 신호의 제 1 심볼의 블록 및 제 2 심볼의 블록으로의 DFT 전 삽입 또는 프리코딩 후 삽입(DFT 전 독립 삽입이라고도 불린다)에 의해 취득되었을 샘플과 동일 또는 적어도 동등(즉, 높은 전력 샘플에 관해서 동일)한 샘플을 취득할 수 있다. 이것은, DFT 전 삽입의 경우에는,

마다, 심볼

및

의 값을, 수신기가 알고 있는 값으로 설정함과 아울러 심볼의 블록 X 내의 나머지의 값을 0으로 설정하는 것에 의해 제 1 SC-FDMA 심볼 내의 제 1 참조 신호 및 제 2 참조 신호의 샘플과 제 2 SC-FDMA 심볼 내의 제 3 참조 신호 및 제 4 참조 신호의 샘플을 취득하는 것에 의해 행하여진다. 이것은, 프리코딩 후 삽입의 경우에는,

마다, 프리코더의 적용 후 DFT의 적용 전의 심볼

및

의 값을, 수신기가 알고 있는 값(각각

및

)으로 설정하는 것에 의해 제 1 SC-FDMA 심볼 내의 제 1 참조 신호 및 제 2 참조 신호의 샘플을 취득함과 아울러 심볼

및

의 값을, 수신가 알고 있는 값(각각

및

)으로 설정하는 것에 의해 제 2 SC-FDMA 심볼 내의 제 3 참조 신호 및 제 4 참조 신호의 샘플을 취득하는 것에 의해 행하여진다. 이 경우 참조 신호의 샘플은 DFT 전 또는 프리코딩 후에 삽입된 경우와 동일한 또는 동등한 무선 신호를 취득하도록 삽입된다.

M 사이즈 DFT의 적용 후이고 N 사이즈 IDFT의 적용 전인 주파수 영역에 있어서 참조 신호를 삽입하는 것도 가능하다.

본 발명의 측면에 따르면, 방법은, 쿼드러플렛 i의 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호를 삽입하기 전에 적어도 1개의

에 대하여,

제 1 심볼의 블록 내의 심볼

의 위치 n_i 및/또는 심볼

의 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존하는 적어도 제 1 SC-FDMA 심볼 내의 위치 중 1개에 대응하는 기간 동안에 제 1 송신 안테나에 대응하는 N 사이즈 IDFT의 출력 신호를 0으로 설정하는 것, 및/또는,

제 1 심볼의 블록 내의 심볼

의 위치 n_i 및/또는 심볼

의 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존하는 적어도 제 2 SC-FDMA 심볼 내의 위치 중 1개에 대응하는 기간 동안에 제 2 송신 안테나에 대응하는 N 사이즈 IDFT의 출력 신호를 0으로 설정하는 것

을 더 포함한다.

심볼

및 심볼

의 값이 0으로 설정된 심볼의 블록에 특정한 방식을 적용할 때, L개의 쿼드러플렛 중 적어도 1개의 쿼드러플렛 i에 대하여, n_i 및 M/2+P₁+mod(-n_i+P₁+p-1, Q)와 상이한 n을 갖는 심볼 X_n으로부터의 간섭은 쿼드러플렛 i의 참조 신호의 샘플이 삽입되는 기간 내, 즉, 상기

인 위치 n_i 및 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존하는 기간 내에 발생할 수 있다. 따라서, N 사이즈 IDFT의 출력 신호는 그들 기간 동안 0으로 설정되고, 따라서, 간섭이 감소된다.

본 발명의 측면에 따르면, 방법은,

인 양의 정수 k_l 및 k'_l의 쌍의 수 H로서, 1보다 엄밀하게 크고,

이 되는 H와,

1보다 엄밀하게 큰 양의 정수 d와,

이고,

이 되는 L개의 정수 n_i

를 구하는 것을 더 포함한다.

이것은 연속한 참조 신호의 그룹을 설정하는 것을 가능하게 한다. 즉, 그룹 l의 참조 신호의 샘플의 대응하는 심볼

은, 제 1 심볼의 블록 내의 연속한 심볼이고, 이것은,

이 k'_l-k_l과 같은 것과 등가이다. 정수 d는 2개의 그룹 사이에 설정되는 최소 거리이다. 이것은 다양한 사이즈의 4.H 그룹을 정의하는 것을 가능하게 한다. 실제로,

인 대응하는 심볼

,

및

도, 연속한 심볼의 그룹으로서 설정된다. 대응하는 심볼의 연속한 그룹을 갖는 것에 의해 비 참조 신호 심볼 및 멀티패스 전파의 양쪽으로부터의 간섭에 대한 강인성(robustness)이 증가된다. 보다 많은 그룹이 정의될수록 위상 변동이 보다 정확하게 추적될 수 있다.

본 발명의 측면에 따르면, 방법은,

1보다 엄밀하게 큰 양의 정수 d와,

이고,

가 되는 L개의 정수 n_i

를 구하는 것을 더 포함한다.

이것은 분산된 참조 신호의 L개의 쿼드러플렛을 설정하는 것을 가능하게 한다. 정수 d는 그 대응하는 심볼이,

인 위치 n_i 및 n_i+1에 있는 분산된 참조 신호 사이에 설정되는 최소 거리이다. 보다 많은 분산된 참조 신호가 정의될수록 위상 변동이 보다 정확하게 추적될 수 있다.

본 발명의 측면에 따르면, n_L-n₁=L-1이다.

이것은 무선 신호 내에 삽입되는 모든 참조 신호를 L개의 연속한 참조 신호로 이루어지는 적어도 4개의 그룹으로서 설정할 수 있게 하고, 참조 신호의 샘플과 비 참조 신호 샘플 사이의 간섭을 저감한다.

본 발명의 측면에 따르면, 제 1 SC-FDMA 심볼 내의 샘플이 그 값이 ρ_n으로 설정된 심볼 X_n으로부터 취득되는 값 ρ_n은,

-

인 경우에는, 제 1 SC-FDMA 심볼 내의 샘플이 그 값이 ρ_n+Q로 설정된 심볼 X_n+Q로부터 취득되는 값 ρ_n+Q와 같고,

-

인 경우에는, 제 1 SC-FDMA 심볼 내의 샘플이 그 값이 ρ_n-Q로 설정된 심볼 X_n-Q로부터 취득되는 값 ρ_n-Q와 같고, 또한/또는,

제 2 SC-FDMA 심볼 내의 샘플이 그 값이 ρ'_n으로 설정된 심볼 Y_n으로부터 취득되는 값 ρ'_n은,

-

인 경우에는, 제 2 SC-FDMA 심볼 내의 샘플이 그 값이 ρ'_n+Q로 설정된 심볼 X_n+Q로부터 취득되는 값 ρ'_n+Q와 같고,

-

인 경우에는, 제 2 SC-FDMA 심볼 내의 샘플이 그 값이 ρ'_n-Q로 설정된 심볼 X_n-Q로부터 취득되는 값 ρ'_n-Q와 같다.

이것은 제 1 심볼의 블록에 있어서의 제 1 M/2개의 심볼 및 제 2 M/2개의 심볼의 그룹 내에 사이클릭 프리픽스 및 사이클릭 포스트픽스를 생성하는 것을 가능하게 한다. 프리코더에 의해 적용되는 변환에 기인하여 제 2 심볼의 블록에 있어서 동일한 사이클릭 프리픽스 및 사이클릭 포스트픽스 방식을 재현한다.

이 사이클릭 프리픽스 및 사이클릭 포스트픽스 방식은 심볼의 블록의 최초의 M/2개의 심볼과 심볼의 블록의 최후의 M/2개의 심볼 사이의 간섭을 회피 또는 적어도 저감하는 것을 가능하게 한다.

본 발명의 측면에 따르면, 그 값이

로 설정된 심볼

로부터 취득되는 제 1 SC-FDMA 심볼 내의 샘플이 제 1 SC-FDMA 심볼 내의 쿼드러플렛 i의 제 1 참조 신호의 샘플과 같은 값

는, CAZAC 계열의 구성요소이고, 또한/또는,

그 값이

로 설정된 심볼

로부터 취득되는 제 1 SC-FDMA 심볼 내의 샘플이 제 1 SC-FDMA 심볼 내의 쿼드러플렛 i의 제 2 참조 신호의 샘플과 같은 값

는, CAZAC 계열의 구성요소이다.

본 발명의 측면에 따르면, 그 값이

로 설정된 심볼

는, CAZAC 계열의 구성요소이고, 또한/또는,

그 값이

로 설정된 심볼

는, CAZAC 계열의 구성요소이고, 또한/또는,

그 값이

로 설정된 심볼

로부터 취득되는 제 2 SC-FDMA 심볼 내의 샘플이 제 2 SC-FDMA 심볼 내의 쿼드러플렛 i의 제 3 참조 신호의 샘플과 같은 값

는, CAZAC 계열의 구성요소이고, 또한/또는,

그 값이

로 설정된 심볼

로부터 취득되는 제 2 SC-FDMA 심볼 내의 샘플이 제 2 SC-FDMA 심볼 내의 쿼드러플렛 i의 제 4 참조 신호의 샘플과 같은 값

는, CAZAC 계열의 구성요소이다.

이것은 2개의 참조 신호의 겹친 샘플을 보다 효율적으로 구별하는 것을 가능하게 한다. 예컨대,

에 대응하는 샘플 및

에 대응하는 샘플은 동일한 기간 내에 방출되고, 따라서, 대응하는 프리코딩 후의 값

,

및

를 직교하는 CAZAC 계열의 구성요소로서 정의하는 것에 의해 각 참조 신호를 구별하여 처리하는 것이 보다 효율적이 된다.

DFT 전 삽입의 경우, 이 실시형태는,

인 심볼

의 대응하는 값을, CAZAC 계열의 구성요소로서 설정하는 것, 및/또는,

인 심볼

의 대응하는 값을, CAZAC 계열의 구성요소로서 설정하는 것과 동일하다.

인 심볼

가 CAZAC 계열의 구성요소인 제 2 CAZAC 계열은, 제 1 CAZAC 계열에 직교하는 것을 선택하는 것이 유리할 수 있다.

모든 대응하는 프리코딩 후의 값

및

와,

및

를 각각 직교하는 CAZAC 계열의 구성요소로 설정하는 것이 유리하다.

본 발명의 측면에 따르면, CAZAC 계열은 Zadoff-Chu 계열이다.

Zadoff-Chu 계열은 각 참조 신호를 구별할 때에 보다 효율적인 특정한 CAZAC 계열이다.

다른 예에서는, 대응하는 값

및

는 심볼의 블록으로부터 데이터를 취득하는 것에 이용되는 디지털 변조 방식으로부터의 알려져 있는 변조 심볼로 설정된다.

다른 예에서는, 대응하는 프리코딩 후의 값

,

및

본 발명의 측면에 따르면, 그 값이

로 설정되는 심볼

는, 그 값이

로 설정되는 심볼

와 같고, 또한/또는,

그 값이

로 설정되는 심볼

는, 그 값이

로 설정되는 심볼

와 같다.

즉, 대응하는 프리코딩 후의 값

는 각각 대응하는 프리코딩 후의 값

와 같고, 또한/또는, 대응하는 프리코딩 후의 값

는 각각 대응하는 프리코딩 후의 값

와 같다.

이것은 수신기 측에 있어서 참조 신호를 효율적으로 구별하여 처리하는 것을 가능하게 한다. 왜냐하면, 제 1 SC-FDMA 심볼 내의 제 1 참조 신호에 대응하는 샘플 및 제 2 SC-FDMA 심볼 내의 제 4 참조 신호에 대응하는 샘플은 동일하고 동시에 방출되기 때문이다.

DFT 전 삽입에 있어서 대응하는 프리코딩 후의 값

가 대응하는 프리코딩 후의 값

와 같은 것을 얻으려면,

가

로 설정되어야 한다. DFT 전 삽입에 있어서 대응하는 프리코딩 후의 값

가 대응하는 프리코딩 후의 값

와 같은 것을 얻으려면,

가

로 설정되어야 한다. 따라서, DFT 전 삽입의 경우에는,

만이

와 같을 수 있거나, 또는,

가

와 같을 수 있다.

본 발명의 측면에 따르면,

인 값

,

및

의 모듈 중 최대 모듈은, 제 1 심볼의 블록의 심볼을 취득하는 것에 이용되는 디지털 변조 방식의 변조 심볼의 모듈 중 최대 모듈 이하이고,

는, 그 값이

로 설정되는 심볼

로부터 취득되는 제 1 SC-FDMA 심볼 내의 샘플이 제 1 SC-FDMA 심볼 내의 쿼드러플렛 i의 제 1 참조 신호의 샘플과 같은 값이고,

는, 그 값이

로 설정되는 심볼

로부터 취득되는 제 1 SC-FDMA 심볼 내의 샘플이 제 1 SC-FDMA 심볼 내의 쿼드러플렛 i의 제 2 참조 신호의 샘플과 같은 값이고,

는, 그 값이

로 설정되는 심볼

로부터 취득되는 제 2 SC-FDMA 심볼 내의 샘플이 제 2 SC-FDMA 심볼 내의 쿼드러플렛 i의 제 3 참조 신호의 샘플과 같은 값이고,

는, 그 값이

로 설정되는 심볼

로부터 취득되는 제 2 SC-FDMA 심볼 내의 샘플이 제 2 SC-FDMA 심볼 내의 쿼드러플렛 i의 제 4 참조 신호의 샘플과 같은 값이다.

이것은 PAPR을 증가시키는 일 없이 참조 신호를 삽입하는 것을 가능하게 한다. 실제로, 단일 캐리어 특성은 본 발명에 따라 참조 신호를 삽입하는 것에 의해 유지되고, 또한 디지털 변조 방식의 최대 모듈을 고려하여 대응하는 값을 설정하는 것은, 피크 대 평균 전력 비의 레벨을 유지하는 것을 보증한다.

DFT 전 삽입의 경우, 이 실시형태는 심볼

의 값 및 심볼

의 값을, 이들 값의 모듈이 심볼의 블록을 취득하는 것에 이용되는 디지털 변조 방식의 모든 변조 심볼의 최대 모듈 이하이도록 설정하는 것과 동일하다.

심볼의 값 ρ'는 효과적으로 설정되지 않는 경우가 있다. 실제로, 몇몇의 경우(예컨대, 참조 신호가 DFT 전에 삽입될 때)에는, 그러한 값은 제 1 심볼의 블록의 값에 의해 간접적으로 주어지고, 임의의 값으로 설정되지 않는 경우가 있다. 따라서 심볼의 이 값은 ρ'로 설정되는 것이 아니고 단지 값 ρ'이다.

본 발명의 제 2 측면은 프로세서에 의해 실행되면 상기에서 설명된 바와 같은 방법을 실행하는 코드 명령을 포함하는 컴퓨터 프로그램 제품에 관한 것이다.

본 발명의 제 3 측면은, 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 K개의 쿼드러플렛을 무선 통신 시스템을 통해서 송신되는 무선 신호에 삽입하는 디바이스로서, 상기 무선 신호는 적어도 2개의 송신 안테나를 구비하는 방출기에 의해 방출되고, 각 안테나는 1개보다 엄밀하게 큰 적어도 짝수 M개의 상이한 주파수 상에서 송신하도록 구성되고, K는 엄밀하게 M/2 이하의 양의 정수이고, 상기 무선 신호는,

에 의해 처리되고,

상기 디바이스는,

프로세서와,

명령이 기억된 비 일시적 컴퓨터 판독 가능 매체

를 구비하고,

명령은, 프로세서에 의해 실행되면,

인 정수의 min(M/2-P₁-P₂; K) 이하의 수 L을 구하는 것과,

을 행하도록 상기 디바이스를 구성하는, 디바이스에 관한 것이다.

본 발명의 제 4 측면은, 무선 통신 시스템을 통해서 수신되는 무선 신호 내의 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 K개의 쿼드러플렛을 추출하거나, 또는 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 최대 K개의 쿼드러플렛을 추출하는 방법으로서, 상기 무선 신호는 적어도 2개의 송신 안테나를 구비하는 방출기에 의해 방출되고, 각 안테나는 1개보다 엄밀하게 큰 적어도 짝수 M개의 상이한 주파수 상에서 송신하도록 구성되고, K는 엄밀하게 M/2 이하의 양의 정수이고, 무선 신호의 방출은,

에 의해 처리되고,

상기 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호는,

인 정수의 min(M/2-P₁-P₂; K) 이하의 수 L을 구하는 것과,

에 의해 무선 신호에 삽입되고,

상기 방법은, L개의 쿼드러플렛 중 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 적어도 1개의 쿼드러플렛 i에 대하여,

수신된 무선 신호에 대하여 N 사이즈 DFT를 적용하기 전에, 무선 신호의 부분으로서, 각 부분은 소여의 시간 간격에 엄밀하게 포함되는 시간 창 중 1개의 시간 창에 있어서 수신되는, 부분을 추출하는 것과,

상기 추출된 부분을 수신된 무선 신호의 다른 부분으로부터 독립하여 처리하는 것

을 포함하는, 방법에 관한 것이다.

본 발명의 측면에 따르면, 시간 창 중 각 시간 창은 제 1 SC-FDMA 심볼 및/또는 제 2 SC-FDMA 심볼 내의 위치 중 1개의 위치에 있는 샘플의 수신에 대응하는 적어도 1개의 기간을 엄밀하게 포함한다. 혹은, 각 시간 창은 제 1 SC-FDMA 심볼 및/또는 제 2 SC-FDMA 심볼 내의 위치 중 1개의 위치에 있는 샘플의 수신에 대응하는 적어도 1개의 기간에 엄밀하게 포함된다. 혹은, 각 시간 창은 제 1 SC-FDMA 심볼 및/또는 제 2 SC-FDMA 심볼 내의 위치 중 1개의 위치에 있는 샘플의 수신에 대응하는 1개의 기간과 같다.

특정한 방식에 따라 주어지는 무선 신호 및 본 발명에 따라 삽입되는 참조 신호의 경우에, 이것은 각 수신 안테나 상에서 수신된, 참조 신호를 나타내는 정보를 포함하는 무선 신호의 부분을 추출할 수 있게 한다. 보다 엄밀하게는 그 방법은, 비 참조 신호의 샘플에 관한 정보를 포함하는 무선 신호의 부분을 추출하는 일 없이, 또는 발생한다고 하더라도, 비 참조 신호의 샘플에 관한 잔여 정보를 포함하는 무선 신호의 부분만을 추출하는 일 없이, 시간 영역에 있어서, 송신된 참조 신호에 관한 정보를 포함하는 무선 신호의 부분을 추출할 수 있게 한다.

이 추출은 수신된 무선 신호 상에서 시간 영역에 있어서, 즉, 도 5에 관하여, 각 수신 안테나 Rx1, …, RxQ에 관련되는 DFT 모듈을 적용하기 전에 실시된다.

소여의 기간에 있어서 발생하는 송신기 측에 있어서의 임의의 방출에 관하여, 수신기 측에 있어서 수신 신호가 그 소여의 기간에 있어서 송신기 측에 있어서 송신된 정보를 나타내는 대응하는 기간이 존재한다. 예컨대, 전파 지연 및/또는 하드웨어의 영향을 고려하면, 일정한 시간 기준에 대하여, 송신기 측에 있어서의 소여의 기간의 개시와 수신기 측에 있어서의 대응하는 기간의 개시 사이에는 시간차가 있다.

이하에 있어서, 설명을 명확하게 하기 위해, 송신기 측에 있어서의 소여의 기간 및 수신기 측에 있어서의 대응하는 기간이 제 1 심볼의 블록 및 제 2 심볼의 블록의 각각 방출의 개시 및 수신의 개시인 상대적인 시간 기준에 대하여 이해되는 것으로 간주할 것이다. 따라서, 송신기 측에 있어서의 소여의 기간 및 수신기 측에 있어서의 대응하는 기간은 동일하거나 또는 적어도 유사하다. 수신기 측에 있어서의 그러한 기간은 제 1 SC-FDMA 심볼 및/또는 제 2 SC-FDMA 심볼 내의 심볼 X_n의 위치 n에 의존하는 제 1 SC-FDMA 심볼 및/또는 제 2 SC-FDMA 심볼 내의 위치에 있는 샘플의 수신에 대응하는 기간이라고 부를 것이다.

추출되는 샘플은 위치 n_i 및 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존하는 제 1 SC-FDMA 심볼 내의 위치 및 동일하게 위치 n_i 및 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존하는 제 2 SC-FDMA 심볼 내의 위치에 있는 수신 샘플, 즉,

인 대응하는 심볼

,

의 수신 샘플, 또는 대응하는 프리코딩 후의 심볼

,

및

의 수신 샘플이고, 이들 샘플은 수신기의 각 안테나에 있어서 수신된다.

따라서, 추출되는 수신 무선 신호의 부분은 제 1 SC-FDMA 심볼 및/또는 제 2 SC-FDMA 심볼 내의 심볼

및

의 위치 n_i 및 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존하는 제 1 SC-FDMA 심볼 및/또는 제 2 SC-FDMA 심볼 내의 위치에 있는 샘플의 수신에 대응하는 (수신기 측에 있어서의) 기간의 적어도 일부를 포함하는 시간 영역 창에 있다.

이들 기간의 결정은 수신기에 있어서 일반적으로 행하여지므로, 이들 기간은 심볼의 블록의 수신의 개시에 대하여 상대적으로 결정된다. 따라서, 무선 신호가 추출되는 기간은 위치 n_i 및/또는 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존하는 제 1 SC-FDMA 심볼 및/또는 제 2 SC-FDMA 심볼 내의 위치에 있는 샘플의 수신에 대응하는 기간과 동일 또는 적어도 유사하고, 따라서 이들 기간은 구별되지 않고, 기간, 대응하는 기간, 또는 위치 n_i 및/또는 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존하는 기간으로서 구별 없이 불릴 것이다.

추출 후에, 참조 신호의 수신 샘플이 처리된다. 그 처리는 비 참조 신호의 수신 샘플로부터 독립하여 행하여질 수 있다. 참조 신호의 수신 샘플에 적용되는 처리 방식은 수신기가 알고 있는 값 및 위치를 갖는 참조 신호가 송신기로부터 송신될 때에 다양한 파라미터를 추정할 수 있게 하는 종래의 알고리즘에 근거한다.

처리되면, 수신기는 무선 신호에 영향을 미치는 채널 섭동을 평가할 수 있다. 예컨대 수신기는 위상 추정치를 추측할 수 있고, 그것에 의해, 채널 추정치를 개선할 수 있게 되거나 또는 채널 추정치를 직접 추측할 수 있게 되는 경우가 있다. 채널 추정에 따라 송신기와 수신기 사이의 채널 내의 신호의 파손(위상 시프트, 증폭, …)을 보상하도록 복호 모듈이 설정될 수 있다.

본 발명의 제 5 측면은, 무선 통신 시스템을 통해서 수신되는 무선 신호 내의 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 K개의 쿼드러플렛을 추출하는 디바이스로서, 상기 무선 신호는 적어도 2개의 송신 안테나를 구비하는 방출기에 의해 방출되고, 각 안테나는 1개보다 엄밀하게 큰 적어도 짝수 M개의 상이한 주파수 상에서 송신하도록 구성되고, K는 엄밀하게 M/2 이하의 양의 정수이고, 무선 신호의 방출은,

에 의해 처리되고,

인 정수의 min(M/2-P₁-P₂; K) 이하의 수 L을 구하는 것과,

에 의해 무선 신호에 삽입되고,

상기 디바이스는,

프로세서와,

명령이 기억된 비 일시적 컴퓨터 판독 가능 매체

를 구비하고,

명령은, 프로세서에 의해 실행되면, 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 적어도 1개의 쿼드러플렛 i에 대하여,

수신된 무선 신호에 대하여 N 사이즈 DFT 모듈을 적용하기 전에, 무선 신호의 부분으로서, 각 부분은 소여의 시간 간격에 엄밀하게 포함되는 시간 창 중 1개의 시간 창에 있어서 수신되는, 부분을 추출하는 것과,

본 발명은, 첨부 도면의 그림에, 한정으로서가 아닌 예로서 도시되고, 첨부 도면에 있어서, 비슷한 참조 부호는 유사한 요소를 참조한다.

도 1은 SS-STBC 타입 송신기 및 SS-STBC 타입 수신기를 도시한다.
도 2a는 종래의 SS-STBC 송신기의 블록도를 도식화한다.
도 2b는 SS-STBC 프리코더의 논리 기능을 상세히 설명한다.
도 3은 종래의 SS-STBC 수신기의 블록도를 도식화한다.
도 4a는 본 발명에 따른 RS의 DFT 전 삽입의 블록도를 도식화한다.
도 4b는 본 발명에 따른 RS의 프리코더 후 삽입의 블록도를 도식화한다.
도 4c는 본 발명에 따른 RS의 IDFT 후 삽입의 블록도를 도식화한다.
도 5는 본 발명에 따른 RS 추출 및 데이터 복호화의 블록도를 도식화한다.
도 6a는 본 발명에 따른 무선 신호 내에 참조 신호를 DFT 전 삽입하는 스텝을 나타내는 플로차트를 도시한다.
도 6b는 본 발명에 따른 무선 신호 내로의 참조 신호의 프리코딩 후 삽입의 스텝을 나타내는 플로차트를 도시한다.
도 6c는 본 발명에 따른 무선 신호 내에 참조 신호를 IDFT 후 삽입하는 스텝을 나타내는 플로차트를 도시한다.
도 7은 본 발명에 따른 무선 신호 내의 참조 신호를 추출하는 스텝을 나타내는 플로차트를 도시한다.

도 1을 참조하면, 수신기(1.2)에 무선 신호를 송신하는 송신기(1.1)가 나타내어진다. 송신기(1.1)는 수신기(1.2)의 셀 내에 있다. 이 송신은 OFDM 기반의 시스템의 상황에 있어서의 SS-STBC 기반의 송신일 수 있다. 이 예에 있어서 송신기(1.1)는 모바일 단말이고, 수신기(1.2)는 고정국이고, LTE의 상황에서는 기지국이다. 송신기(1.1)는 고정국일 수도 있고, 수신기(1.2)는 모바일 단말일 수도 있다.

송신기(1.1)는 1개의 통신 모듈(COM_trans)(1.3), 1개의 처리 모듈(PROC_trans)(1.4) 및 메모리 유닛(MEMO_trans)(1.5)을 구비한다. MEMO_trans(1.5)는 컴퓨터 프로그램을 인출하는 비 휘발성 유닛과 참조 신호 파라미터를 인출하는 휘발성 유닛을 구비한다. PROC_trans(1.4)는 본 발명에 따라 참조 신호를 삽입하도록 구성된다. COM_trans는 수신기(1.2)에 무선 신호를 송신하도록 구성된다. 처리 모듈(1.4) 및 메모리 유닛(1.5)은, 상기에서 설명된 바와 같이, 참조 신호를 삽입하는 디바이스를 구성할 수 있다. 처리 모듈(1.4) 및 메모리 유닛(1.5)은 이 디바이스 전용일 수 있거나 또는 무선 신호를 처리하는 기능 등의 송신기의 다른 기능을 위해 사용될 수도 있다.

수신기(1.2)는 1개의 통신 모듈(COM_recei)(1.6), 1개의 처리 모듈(PROC_recei)(1.7) 및 메모리 유닛(MEMO_recei)(1.8)을 구비한다. MEMO_recei(1.8)는 컴퓨터 프로그램을 인출하는 비 휘발성 유닛과 참조 신호 파라미터를 인출하는 휘발성 유닛을 구비한다. PROC_recei(1.7)는 무선 신호로부터 참조 신호를 추출하도록 구성된다. COM_recei(1.6)는 송신기로부터 무선 신호를 수신하도록 구성된다. 처리 모듈(1.7) 및 메모리 유닛(1.8)은, 상기에서 설명된 바와 같이, 참조 신호를 추출하는 디바이스를 구성할 수 있다. 처리 모듈(1.7) 및 메모리 유닛(1.8)은 이 디바이스 전용일 수 있거나 또는 무선 신호 상에서 수신 방식을 처리하는 기능 등의 수신기의 다른 기능을 위해 사용될 수도 있다.

도 2a를 참조하면, 종래의 SS-STBC 송신기의 블록도가 나타내어진다. 그러한 SS-STBC 송신기는 심볼의 블록(제 1 심볼의 블록) 및 프리코딩된 심볼의 블록(제 2 심볼의 블록)에 대하여 SC-FDMA 방식을 적용하여 무선 신호를 얻는다. 이것은 채널 사용당 1 심볼의 레이트의 풀 다이버시티를 확보한다. SS-STBC 송신기는 적어도 2개의 송신 안테나 Tx1(2.0) 및 Tx2(2.1) 상에서의 방출에 의해 무선 신호를 방출한다.

무선 신호는 SS-STBC 프리코더(2.2)를 제 1 심볼의 블록 X=(X₀, …, X_M-1)에 적용하여 제 2 심볼의 블록 Y=(Y₀, …, Y_M-1)을 취득하는 것에 의해 주어진다. 제 1 심볼의 블록은 QPSK 디지털 변조 방식 또는 QAM과 같은 다른 임의의 디지털 변조 방식에 의해 취득될 수 있다. M은 할당된 서브캐리어의 수이다. 그러한 SS-STBC 방식에서는, M은 짝수이다.

그 후, M 사이즈 DFT(2.3, 2.4)(이산 푸리에 변환)가 각 심볼의 블록 X 및 Y에 적용된다. 각 심볼의 블록에 대하여, M개의 복소 심볼이 주파수 영역에 있어서 취득되고, 이들 복소 심볼은 각각

및

이다. 즉, 각 M 사이즈 DFT(2.3, 2.4)에 대하여, M개의 할당된 서브캐리어 중 제 k 서브캐리어마다 1개의 복소 심볼이 취득된다. 이들 복소 심볼은, 주파수 영역에 있어서 서브캐리어 매핑 모듈(2.5 및 2.6)을 이용하여, N 사이즈 IDFT 모듈(2.7, 2.8)의 N개의 입력 중에서의 M개에 매핑된다. 서브캐리어 매핑에 관하여, 각 복소 심볼의 벡터

및

은 서브캐리어 매핑 모듈(2.5 및 2.6)을 통해서 N개의 존재하는 서브캐리어 중 M개의 할당된 서브캐리어에 매핑된다. 이 서브캐리어 매핑은, 예컨대, 국재화(localize)될 수 있다. 즉, 각 벡터 S^Tx1,2의 M개의 요소는 N개의 존재하는 서브캐리어 중에서의 M개의 연속한 서브캐리어에 매핑된다. 이 서브캐리어 매핑은, 예컨대, 분산될 수 있다. 즉, 각 벡터 S^Tx1,2의 M개의 요소는 대역폭 전체에 걸쳐 균등한 거리로 매핑되고, 사용되지 않는 서브캐리어는 0으로 채워진다.

그 후, 서브캐리어 매핑 모듈(2.5 및 2.6)의 결과로서 취득된 2개의 벡터

및

에 사이즈 N의 역 DFT(2.7 및 2.8)가 적용되고, 그 결과, 2개의 SC-FDMA 심볼이 생성되고, 그들 심볼의 각각은 2개의 송신 안테나의 각각 1개로부터 동시에 송신된다. 보다 정확하게는, IDFT 모듈(2.7, 2.8)의 출력에 있어서, 신호

및 신호

이 취득된다. 이들 신호의 각각은, 단일 캐리어 주파수 분할 다원 접속(SC-FDMA) 심볼에 대응하는 시간 간격 동안, N개의 존재하는 서브캐리어 중에서의 M개의 할당된 서브캐리어를 점유한다. 신호

및

은, 소여의 시간 간격 동안의, 주파수 영역 표현이 각각 k=0~M-1인 제 k 점유 서브캐리어마다의 복소 심볼 S_k ^Tx1 및 S_k ^Tx2인 시간 영역 신호이다. 마찬가지로, 소여의 시간 간격 동안의 시간 영역 신호

및

은 각각, 주파수 영역에 있어서, k=0~M-1인 제 k 주파수마다의 복소 심볼 S_k ^Tx1 및 S_k ^Tx2을 나타낸다. 이들 시간 영역 신호

및

은 각각 SC-FDMA 심볼에 대응한다. 따라서, 신호

또는 신호

에 있어서의 샘플은 각각 제 1 송신 안테나(2.0)에 대응하는 SC-FDMA 심볼에 있어서의 샘플과 제 2 송신 안테나(2.1)에 대응하는 SC-FDMA 심볼에 있어서의 샘플을 가리킨다.

IDFT 후에 임의 선택으로 사이클릭 프리픽스가 부가될 수 있다.

도 2b를 참조하면 SS-STBC 프리코더 모듈(2.2)의 논리 기능이 상세하게 나타내어진다.

심볼의 블록 X=(X₀, …, X_M-1)(제 1 심볼의 블록이라고도 불린다)에 적용된 SS-STBC 프리코더(2.2)는 심볼의 블록 Y=(Y₀, …, Y_M-1)(제 2 심볼의 블록이라고도 불린다)을 출력한다. 제 1 심볼의 블록 X=(X₀, …, X_M-1)을 검토하면, 이것은 도 2b에 나타내는 바와 같이 M/2개의 심볼로 이루어지는 2개의 부분으로 분할된다. 제 1 부분 및 제 2 부분은 각각 Q개의 연속한 변조 심볼

및 Q개의 연속한 변조 심볼

을 각각 포함한다. 이들 제 1 부분 및 제 2 부분의 Q개의 연속한 변조 심볼은 데이터 및 참조 신호를 포함한다.

의 전 및 후에 각각 위치된 P₁개의 연속한 심볼로 이루어지는 사이클릭 프리픽스 및/또는 P₂개의 연속한 심볼로 이루어지는 사이클릭 포스트픽스를 포함할 수 있다. 제 2 부분도 Q개의 연속한 변조 심볼

의 전 및 후에 각각 위치된 P₁개의 연속한 심볼로 이루어지는 사이클릭 프리픽스 및/또는 P₂개의 연속한 심볼로 이루어지는 사이클릭 포스트픽스를 포함할 수 있다. P₁ 및/또는 P₂의 값은 0으로 설정될 수도 있고, 그 경우에 프리픽스 및/또는 포스트픽스는 포함되지 않는다.

따라서, 제 1 심볼의 블록 X=(X₀, …, X_M-1)은,

제 1 부분의 사이클릭 프리픽스에 대해서는,

로 정의될 수 있고,

제 1 부분의 데이터/RS 심볼에 대해서는,

로 정의될 수 있고,

제 1 부분의 사이클릭 포스트픽스에 대해서는,

로 정의될 수 있고,

제 2 부분의 사이클릭 프리픽스에 대해서는,

로 정의될 수 있고,

제 2 부분의 데이터/RS 심볼에 대해서는,

로 정의될 수 있고,

제 2 부분의 사이클릭 포스트픽스에 대해서는,

로 정의될 수 있다.

SS-STBC 프리코더를 제 1 심볼의 블록 X=(X₀, …, X_M-1)에 적용하면, 제 2 심볼의 블록 Y=(Y₀, …, Y_M-1)이 취득된다. 이 제 2 심볼의 블록은, 사전에 정의된 제 1 심볼의 블록에 대하여 상대적으로 정의될 수 있고,

제 1 부분의 사이클릭 프리픽스에 대해서는,

로 정의될 수 있고,

제 1 부분의 데이터/RS 심볼에 대해서는,

로 정의될 수 있고,

제 1 부분의 사이클릭 포스트픽스에 대해서는,

로 정의될 수 있고,

제 2 부분의 사이클릭 프리픽스에 대해서는,

로 정의될 수 있고,

제 2 부분의 데이터/RS 심볼에 대해서는,

로 정의될 수 있고,

제 2 부분의 사이클릭 포스트픽스에 대해서는,

로 정의될 수 있다.

단,

이고,

이고, X*는 X의 켤레 복소수이다.

따라서, Y는 페이로드 데이터 및 참조 신호 심볼에 관하여 X에 근거하여 이하의 식에 의해 정의될 수 있다.

단, ε은 값 1 또는 -1이다. 달리 명시되지 않는 경우, 이하에서는 ε=1로 간주한다. 실제로, 제 2 안테나에 관계된 신호의 부호(+/-)의 변화는 본 방법을 바꾸지 않는다.

본 발명의 경우에 프리코더는 이하의 식에 의해 정의되는 변경된 SS-STBC 프리코더이다.

즉, SS-STBC의 변경된 프리코더를 제 1 심볼의 블록 X=(X₀, …, X_M-1)에 적용하면, 제 2 심볼의 블록 Y=(Y₀, …, Y_M-1)은, 제 1 블록에 대하여 상대적으로 정의될 수 있고,

제 1 부분의 사이클릭 프리픽스에 대해서는,

로 정의될 수 있고,

제 1 부분의 데이터/RS 심볼에 대해서는,

로 정의될 수 있고,

제 1 부분의 사이클릭 포스트픽스에 대해서는,

로 정의될 수 있고,

제 2 부분의 사이클릭 프리픽스에 대해서는,

로 정의될 수 있고,

제 2 부분의 데이터/RS 심볼에 대해서는,

로 정의될 수 있고,

제 2 부분의 사이클릭 포스트픽스에 대해서는,

로 정의될 수 있다.

단,

및

이다.

그러한 변경된 SS-STBC 프리코더는 적용되는 방식에 있어서 보다 큰 유연성을 갖는 것을 가능하게 한다.

도 3을 참조하면, 종래의 SS-STBC 수신기의 블록도가 나타내어진다. 그러한 수신기는 SS-STBC 송신기에 의해 방출된 무선 신호를 복호화하도록 구성된다. 이 예는 2개의 수신 안테나를 나타내지만 그러한 수신기는 1개의 안테나만(MISO) 또는 몇몇의 안테나(MIMO)를 가질 수 있다. 이 예에서는 상기 무선 신호는 2개의 안테나 Rx1(3.1) 및 Rx2(3.2)에 있어서 수신된다. 각 안테나에 의해 수신된 무선 신호는 상이하고, 2개의 안테나가 서로 이격되어 있을수록 각 안테나에 있어서 수신되는 무선 신호가 상이할 가능성이 커지고, 이것에 의해 수신 다이버시티를 초래한다. 임의 선택의 가드 제거 후, 결과로서 얻어진 신호

및

은 2개의 N 사이즈 DFT(3.3 및 3.4)에 입력되고, 그 후, 서브캐리어 디매핑 모듈(3.5 및 3.6)에 입력되며, 서브캐리어 디매핑 모듈의 한쪽은 Rx1(3.1)에 관련된 것이고 다른 쪽은 Rx2(3.2)에 관련된 것이다.

주파수 영역에 있어서의 결과는 2개의 벡터 T^Rx1 및 T^Rx2이다. T^Rx1 및 T^Rx2을 SS-STBC 복호화기(3.7)에 입력하기 전에, SS-STBC 복호화기(3.7)가 채널 추정(채널 추정 모듈(3.8)에 의해 행하여진다)에 근거하여 조정될 수 있고, 이 채널 추정은, 예컨대, 수신된 DMRS(복조 참조 신호 : demodulation reference signal)에 근거하여 계산된다. 그 후, T^Rx1 및 T^Rx2은 SS-STBC 복호화기(3.7)에 입력되고, 이 복호화기는 시간 영역에 있어서의 M개의 심볼(Z₀, …, Z_M-1)로 이루어지는 블록 Z를 출력한다. 부가적인 변경이 SS-STBC 복호화기(3.7)의 출력에 있어서 행하여져 심볼의 블록 Z를 취득할 수 있다. 예컨대, 컨스텔레이션 디매핑 및 오류 정정이 X의 원점에 있어서의 디지털 데이터의 추정을 가능하게 한다.

참조 신호가 DFT 전에 랜덤 위치에 삽입되고 DFT 입력에 있어서 데이터 변조 심볼과 다중화되는 경우, SS-STBC 복호화기(3.7)의 출력에 있어서 심볼의 블록 Z를 최초로 취득하기 전에, 수신된 참조 신호의 샘플은 수신 신호로부터 추출되어 처리될 수 없다. 따라서, SS-STBC 복호화기(3.7)는 참조 신호에 의해 전달되는 정보를 고려하는 일 없이 T^Rx1 및 T^Rx2을 복호화할 것이고, 이것은 SS-STBC 복호화기(3.7)의 현저한 성능 열화를 초래할 수 있다.

도 4a를 참조하면, 본 발명에 따른 참조 신호의 DFT 전 삽입의 블록도가 나타내어진다. 송신기에 관하여, 적용되는 방식은 도 2a 및 도 2b에 있어서 설명한 변경된 SS-STBC 방식이다.

따라서, 변경된 SS-STBC 프리코더(4.2)(이하, 간단히 SS-STBC 프리코더라고 한다), M 사이즈 DFT(4.3 및 4.4), 서브캐리어 매핑 모듈(4.5 및 4.6), 및 N 사이즈 IDFT 모듈(4.7 및 4.8)이 심볼의 블록 X=(X₀, …, X_M-1)에 연속적으로 적용되어 Tx1(4.0) 및 Tx2(4.1)에 의해 방출된 무선 신호를 취득한다.

이 실시형태에서는, 참조 신호는, DFT 전에, 즉, 참조 신호가 되도록 선택되는 심볼 X_n의 값을 설정하는 것에 의해 삽입된다. 따라서, K를 M/2 이하의 양의 정수로 하면(심볼의 블록 X가 참조 신호의 풀 블록이 되는 것을 회피하기 위해 K는 M/2보다 엄밀하게 작게 설정될 수도 있다), 4K개의 참조 신호를 삽입할 때, L개의 정수 n_i는 이하와 같이 결정된다.

다음으로 참조 신호(RS)는 심볼의 블록 X의 위치 n_i 및 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 직접 삽입된다. RS 삽입 모듈(4.9)은,

인 위치 n_i 또는 n_i+M/2에 있는 심볼 X_n의 각 값을 참조 신호의 값으로 설정하는 것에 의해 참조 신호를 삽입한다. RS 삽입 모듈(4.9)은,

인 위치 n_i 또는 M/2+P₁+mod(-n_i+P₁+p-1, Q)를 사전에 구성하는 것에 의해 정적인 방법으로 구성될 수 있다. 몇몇의 구성이 사전에 프로그래밍될 수도 있고, 예컨대, 수 K마다 1개의 구성이 사전에 프로그래밍될 수도 있고, 수 K마다 한정된 수의 구성이 사전에 프로그래밍될 수도 있다. K 및 (n_i)의 엄밀한 값은 고정될 수도 있고, 구성 가능할 수도 있다. 구성은 암묵적으로(송신기가 알고 있는 다른 파라미터에 근거하여) 행하여질 수도 있고, 명시적으로(수신기가 송신기에, 예컨대 제어 채널을 통해서 회신하고 있는 명령에 근거하여) 행하여질 수도 있고, 이들 2개를 조합하여 행하여질 수도 있다. 데이터 변조기 모듈(4.10)은 심볼의 블록에 있어서의 참조 신호의

인 위치 n_i 또는 M/2+P₁+mod(-n_i+P₁+p-1, Q)와 경합하지 않는 위치에 변조 심볼을 삽입하도록 구성될 수 있다. RS 삽입 모듈(4.9)은 선택된 구성을 데이터 변조기 모듈(4.10)에 통지할 수 있다. 도 2에 있어서 설명한 구현에 관하여, 2Q개의 심볼만이 이용되고, 2개의 사이클릭 프리픽스 부분 및 2개의 사이클릭 서픽스(suffix) 부분에 있어서의 심볼은 이용되는 심볼에 근거하여 정의된다. 따라서, L개의 심볼의 쌍만이 여기서 정의되고, 나머지 K-L개의 쌍은 L개의 쌍에 의해 정의된다. 따라서, L은 min(M/2-P₁-P₂; K) 이하이다(심볼의 블록 X가 참조 신호의 풀 블록이 되는 것을 회피하기 위해 K는 min(M/2-P₁-P₂-1; K) 이하로 설정될 수도 있다).

위치

가 유리하게 선택될 수 있다. 예컨대, RS 삽입 모듈(4.9)은 위치 n_i가 연속하도록, 즉, n_L-n₁=L-1이도록 구성될 수 있다. RS를 연속한 위치에 그룹화하는 것은 무선 신호 내의 다른 심볼로부터의 RS에 의해 조우되는 간섭을 저감할 수 있게 한다.

다른 예에서는, RS의 위치

은 연속한 위치의 그룹으로 분할될 수 있다. 즉, 예컨대, 연속한 위치 n₁로부터

까지,

로부터

까지 및

로부터 n_L까지의 RS의 3개의 그룹으로 분할된다. 단,

,

및

이다. 심볼의 블록 X 내의 다른 심볼에 의해 분리되는 몇몇의 그룹을 갖는 것은, 고속의 위상 변동을 심볼의 블록의 지속 시간보다 짧은 레벨에 있어서 추적할 수 있게 한다.

인 심볼

및

의 값에 관하여, 즉,

의 n_i 및 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 위치된 X의 심볼에 관하여, 그들은 CAZAC 계열의 구성요소로서 설정될 수 있다. 보다 구체적으로는,

인 심볼

의 값은 제 1 CAZAC 계열의 값으로부터 도출될 수 있고, 또한/또는,

인 심볼

의 값은 제 2 CAZAC 계열의 값으로부터 도출될 수 있다.

인 심볼

가 제 1 CAZAC 계열과 직교하는 CAZAC 계열의 구성요소가 되도록 제 2 CAZAC 계열을 선택하는 것이 유리할 수 있다.

CAZAC 계열은, 예컨대, Zadoff-Chu 계열일 수 있다. 즉, 예컨대,

인

의 값은 길이 L의 CAZAC 계열의 값으로 설정될 수도 있고, L보다 긴 길이의 CAZAC 계열을 트렁케이트(truncate)하는 것에 의해 취득될 수도 있고, L보다 짧은 길이의 CAZAC 계열로부터 사이클릭 확장에 의해 취득될 수도 있다.

인

및

의 값을, 최대 절대치 모듈이 변조에 이용되는 디지털 변조 방식의 변조 심볼의 최대 절대치 이하이도록 설정하는 것이 유리하다. 예컨대, 디지털 변조 방식은 QPSK(quadrature phase-shift keying)일 수도 있고, 그 값이 모두 1과 같은 모듈이고, 이 예에서는,

및

의 값이 1 이하가 되도록 선택되는 다른 PSK(phase-shift keying)일 수도 있다.

도 4b를 참조하면, 본 발명에 따른 참조 신호의 프리코더 후 삽입의 블록도가 나타내어진다. 송신기에 관하여, 적용되는 방식은 도 2a, 도 2b에 있어서 설명한 변경된 SS-STBC 방식이다.

이 실시형태에서는, 참조 신호는 프리코더 후에, 즉, 참조 신호가 되도록 선택되는 심볼 X_n 및 Y_n의 값을 설정하는 것에 의해 삽입된다. 이를 위해, 데이터 변조기 모듈(4.12)은,

인 심볼

및

의 값을 0으로 설정하도록 구성된다. 데이터 변조기 모듈(4.12)의 구성은 데이터 변조기 모듈(4.12)에 위치 구성을 송신할 수 있는 RS 삽입 모듈(4.11)에 의해 행하여질 수 있다. 이 불완전한 심볼의 블록 X_DATA에 대하여, SS-STBC 프리코더(4.2)가 적용되어 심볼의 블록 Y_DATA=(Y_n)을 취득한다. 다음으로, 참조 신호(RS)가 그들 2개의 심볼의 블록, 즉, 제 1 심볼의 블록 X_DATA 및 제 2 심볼의 블록 Y_DATA의 위치 n_i 및 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 직접 삽입된다. 참조 신호의 쿼드러플렛

마다, RS 삽입 모듈(4.11)은 심볼

,

및

의 값을 각각 제 1 참조 신호, 제 2 참조 신호, 제 4 참조 신호, 및 제 3 참조 신호를 나타내는 값으로 설정하는 것에 의해 참조 신호를 삽입한다. 이 구성에서는 참조 신호의 소여의 쿼드러플렛의 각 참조 신호의 값은 독립하여 설정될 수 있다. 따라서, 동일한 쿼드러플렛 내의 각 참조 신호의 샘플의 기간만이 쿼드러플렛의 다른 참조 신호에 의존한다.

RS 삽입 모듈(4.11)은,

인 위치 n_i 또는 M/2+P₁+mod(-n_i+P₁+p-1, Q)를 사전에 구성하는 것에 의해 정적인 방법으로 구성될 수 있다. 몇몇의 구성이 사전에 프로그래밍될 수도 있고, 예컨대, 수 K마다 1개의 구성이 사전에 프로그래밍될 수도 있고, 수 K마다 한정된 수의 구성이 사전에 프로그래밍될 수도 있다. K 및 (n_i)_i의 엄밀한 값은 고정될 수도 있고, 구성 가능할 수도 있다. 구성은 암묵적으로(송신기가 알고 있는 다른 파라미터에 근거하여) 행하여질 수도 있고, 명시적으로(수신기가 송신기에, 예컨대 제어 채널을 통해서 회신하고 있는 명령에 근거하여) 행하여질 수도 있다. 데이터 변조기 모듈(4.12)은 심볼의 블록에 있어서의 참조 신호의

인 위치 n_i 또는 M/2+P₁+mod(-n_i+P₁+p-1, Q)와 경합하지 않는 위치에 변조 심볼을 삽입하도록 구성될 수 있다. RS 삽입 모듈(4.11)은 선택된 구성을 데이터 변조기 모듈(4.12)에 통지할 수 있다. 도 2a에 있어서 설명한 구현에 관하여, 2Q개의 심볼만이 이용되고, 2개의 사이클릭 프리픽스 부분 및 2개의 사이클릭 서픽스 부분에 있어서의 심볼은 이용되는 심볼에 근거하여 정의된다. 따라서, L개의 심볼의 쿼드러플렛만이 여기서 정의되고, 나머지 K-L개의 쿼드러플렛은 L개의 쿼드러플렛에 의해 정의된다. 따라서, L은 min(M/2-P₁-P₂; K) 이하이다(심볼의 블록 X가 참조 신호의 풀 블록이 되는 것을 회피하기 위해 K는 min(M/2-P₁-P₂-1; K) 이하로 설정될 수도 있다).

참조 신호가 삽입되면, SC-FDMA 방식이 각 심볼의 블록(제 1 심볼의 블록 및 제 2 심볼의 블록)에 대하여 적용되어 제 1 SC-FDMA 심볼 및 제 2 SC-FDMA 심볼을 취득하고, 이들 SC-FDMA 심볼은 방출되는 무선 신호를 통해서 송신된다.

참조 신호가 프리코더 후에 삽입되는 도 4b의 실시형태에서는, 취득되는 제 1 SC-FDMA 심볼 및 제 2 SC-FDMA 심볼은 DFT 전 삽입에 있어서 참조 신호를 삽입할 때에 취득되는 것과 동일 또는 동등하다. 따라서, DFT 전 삽입에 관하여 도시된 모든 특징은 프리코더 후 삽입에도 적용될 수 있다.

예컨대, DFT 전 삽입에 있어서 유리하게 선택되는 위치는, 그들 위치에 있는 심볼을 0으로 설정하고, 다음으로 그들 위치에 참조 신호를 프리코더 후에 삽입하는 것에 의해 적용될 수 있다.

인 심볼

및

의 값을 설정하는 실시형태에서는,

인 심볼

및

의 값을 DFT 전에 설정되었다면 심볼

및

에 대하여 설정되었을 값으로 설정함과 아울러, 심볼

및

의 값을, SS-STBC에 의해 조작되는 변환에 따른 값으로 설정하는 것에 의해, 이들 실시형태가 프리코더 후 삽입의 경우에 적용될 수 있다.

또한, 제 3 참조 신호 및 제 4 참조 신호의 제 2 심볼의 블록 내의 값이 제 1 참조 신호 및 제 2 참조 신호의 제 1 심볼의 블록 내의 값으로부터 독립하여 선택되는 경우라도, 이들 실시형태는 여전히 적용될 수 있다. 실제로는, 그들 위치는 2개의 실시형태 사이에서 동일하다. 따라서, 상기의 특정한 위치는 이 실시형태에 있어서 복제될 수 있다.

인 심볼

,

및

의 값에 관하여, 이들 값은 CAZAC 계열의 구성요소로서 설정될 수 있다. 동일한 쿼드러플렛 내의 참조 신호의 각 값은 상이한 CAZAC 계열로부터 도출될 수도 있고, 동일한 CAZAC 계열로부터 도출될 수도 있다. CAZAC 계열은, 예컨대, Zadoff-Chu 계열일 수 있다.

심볼

,

및

의 값은 각각

및

,

및

의 값과 같아지도록 설정될 수도 있다. 또한, 이들 값을

및

의 값과 같아지도록 설정하는 것도 가능하다.

인

,

및

의 값을, 최대 절대치 모듈이 변조에 이용되는 디지털 변조 방식의 변조 심볼의 최대 절대치 이하이도록 설정하는 것이 유리하다. 예컨대, 디지털 변조 방식은 QPSK(quadrature phase-shift keying)일 수도 있고, 그 값이 모두 1과 같은 모듈이고, 이 예에서는

,

및

도 4c를 참조하면, 본 발명에 따른 참조 신호의 IDFT 후 삽입의 블록도가 나타내어진다. 이 실시형태에서는, 참조 신호는 DFT 전에 삽입되지 않는다(즉,

인 심볼

및

의 값을, 도 4a에 나타내는 바와 같은 수신기가 알고 있는 0이 아닌 값으로 설정하는 것에 의해). 참조 신호의 삽입은 IDFT 후에 행하여진다. 이를 위해, 데이터 변조기 모듈(4.14)은 변경된 SS-STBC 프리코더(4.2)를 적용하기 전에,

인 심볼

및

의 값을 0으로 설정하도록 구성된다. 데이터 변조기 모듈(4.14)의 이 구성은 데이터 변조기 모듈(4.14)에 위치 구성을 송신할 수 있는 RS 삽입 모듈(4.13)에 의해 행하여질 수 있다. 이 불완전한 심볼의 블록 X_DATA에 대하여, 도 4a의 실시형태에 있어서의 SS-STBC 방식이, SS-STBC 프리코더(4.2), M 사이즈 DFT(4.3 및 4.4)로부터 시작하여 적용된다. 각각의 IDFT 출력에 있어서, 후속의 신호가 취득된다. 즉, 안테나 Tx1에 대응하는 IDFT 모듈(4.7)의 출력에 있어서

이 취득되고, 안테나 Tx2에 대응하는 IDFT 모듈(4.8)의 출력에 있어서

이 취득된다. RS 삽입 모듈(4.13)은 각각 안테나 Tx1에 대응하는

및 안테나 Tx2에 대응하는

인 IDFT 모듈(4.7 및 4.8)의 출력 신호의 각각에 대하여, 신호

및 신호

을 각각 부가한다. 신호

및

은

인 대응하는 심볼

,

및

의 사전에 계산된 샘플이다. 즉, 제 1 심볼의 블록 및 제 2 심볼의 블록(X 및 Y) 내의

인 심볼

,

및

의 프리코더 후의 값을 설정하는 것이 아니고, 참조 신호의 샘플은, 예컨대, 전술한 바와 같이,

인 심볼

,

및

의 (프리코더 후의) 값을 수신기가 알고 있는 0이 아닌 값으로 설정하는 것에 의해, IDFT의 출력에 있어서, 취득되었을 값과 동일 또는 적어도 동등한 샘플을 취득하도록 사전에 계산된다. 예컨대,

은

인 심볼

및

의 값이 각각 제 1 참조 신호 및 제 2 참조 신호를 나타내는 값으로 설정되는 SC-FDMA 방식을 제 1 심볼의 블록에 적용하고 다른 심볼의 값을 0으로 설정하는 것에 의해(즉, 다른 심볼을 도입하지 않는 것에 의해) 취득될 수 있다.

은

인 심볼

및

의 값이 각각 제 4 참조 신호 및 제 3 참조 신호를 나타내는 값으로 설정되는 SC-FDMA 방식을 제 2 심볼의 블록에 적용하고 다른 심볼의 값을 0으로 설정하는 것에 의해(즉, 다른 심볼을 도입하지 않는 것에 의해) 취득될 수 있다.

참조 신호가 IDFT 후에 삽입되는 도 4c의 실시형태에서는, 가산기의 출력에 있어서 취득되는 신호

및

은, 프리코더 후에 참조 신호를 삽입할 때의 IDFT 모듈의 출력에 있어서의 신호와 동등하다. 따라서, 프리코더 후 삽입 또는 DFT 전 삽입에 관하여 나타내어진 모든 특징은 IDFT 후 삽입에 적용될 수 있다.

신호

및 신호

를 부가하기 전에, 신호

및

를 필터링하여 그 값이 0으로 설정된 대응하는 심볼

,

및

의 신호

및 신호

내의 샘플도, 참조 신호의 샘플이 삽입되는 기간 또는 적어도 높은 에너지의 샘플의 부분이 삽입되는 기간 동안 엄밀하게 0과 같은 것을 확보하는 것이 유리하다. 따라서, 이것은 신호

및

의 적어도 높은 에너지 부분에 대한 신호

및

의 간섭을 저감하는 것을 가능하게 한다.

도 5를 참조하면, 본 발명에 따른 참조 신호 추출의 블록도가 나타내어진다. 선행하는 실시형태에 따라 방사된 무선 신호가, 멀티패스 채널을 통과하고 잡음 및 위상 잡음의 영향을 받은 후에, 수신기(1.2)에 의해 수신된다. 수신기는, MISO 전기 통신 시스템의 경우에 상당하는 1개의 안테나 상에서, 또는 도 5에 나타내어지는 바와 같이 몇몇의 안테나 Rx1, Rx2 상에서 무선 신호를 수신할 수 있다.

각 안테나에 의해 수신된 무선 신호에 아날로그/디지털 변환기(ADC)가 적용된 후에, 참조 신호가 추출된다. 변형형태에서는, CP 제거 후에 참조 신호가 추출될 수 있다. 여기서, 참조 신호 추출이란, 송신 과정에 있어서 채널 및 잡음/위상 잡음에 의해 파손된, 송출된 참조 신호에 관한 정보의 일부 또는 전부를 포함하는 수신 무선 신호의 시간 영역 부분을 분리하는 것이라고 이해한다.

전술한 바와 같이 이것은 가능하다. 왜냐하면, 시간 영역에서는, 참조 신호의 무선 신호 내의 샘플은 중첩되고, 비 참조 신호의 심볼에 대응하는 높은 에너지 샘플의 부분은 참조 신호의 높은 에너지 중첩 샘플의 부분과 동시에 방출되지 않기 때문이다.

따라서, 위치 n_i에 의존한 기간(SS-STBC 프리코더 방식에 기인한 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존하는 기간과 동일) 동안에 ADC(5.2.1 및 5.2.2)에 의해 출력된 신호의 부분을 추출하는 것에 의해, 심볼

,

및

에 대응하는 수신 샘플이 추출된다. 사용할 수 없는 샘플을 추출하는 것을 회피하기 위해 높은 에너지를 갖는 샘플의 부분에 대응하는 기간만을 고려하는 것이 유리하다. 이들 기간은 실시되는 서브캐리어 매핑의 타입에 의존한다. 예컨대 국소화 또는 분산화의 구현은 완전히 상이한 기간을 준다.

각 타입의 서브캐리어 매핑은, 무선 신호 내의 샘플의 시간 영역에 걸쳐, 자신의 분포를 갖는다. 이들 분포는 당업자에 의해 잘 알려져 있고, 문헌(예컨대, Hyung G. Myung "Single Carrier Orthogonal Multiple Access Technique for Broadband Wireless Communications" Ph. D. Thesis Defense, 2006. 12. 18을 참조)에 나타나 있고, 본 발명의 교시를 다른 서브캐리어 매핑으로 용이하게 전치할 수 있으므로, 본 발명은 특정한 서브캐리어 매핑으로 한정되지 않는다.

추출기(5.8)는 (DFT 전, 프리디코더 후 또는 DFT 후에) 삽입된 참조 신호의 수신 샘플의 기간에 따라 참조 신호를 추출하는 시간 영역 창을 적용하도록 구성될 수 있다. 제 1 구성은, 각 창이 참조 신호의 샘플의 수신에 대응하는 기간(즉, 참조 신호의 수신 샘플의 기간) 중 1개의 기간과 같은 시간 영역 창을 적용하는 것이다. 창의 사이즈는 제 1 구성의 창의 사이즈를 약간 넘을 수도 있고, 각 창은 제 1 구성의 창을 포함하도록 위치된다. 이것은 참조 신호에 대응하는 수신 샘플의 약간 넓은 부분을 추출할 수 있게 하고, 그것은 수신기(1.2)가 간섭 경감이 가능할 때에 유리하다. 창의 사이즈는 제 1 구성의 창의 사이즈보다 약간 작게 할 수 있고, 각 창은 제 1 구성의 창 내에 포함되도록 위치될 수 있고, 그것에 의해 참조 신호의 샘플과의 간섭을 일으키는 경우가 있는 비 참조 신호의 수신 샘플의 추출을 제한할 수 있게 하고, 그것은 수신기(1.2)가 간섭 경감에 관한 성능이 낮을 때에 유리하다.

참조 신호의 수신 샘플이 추출기(5.8)에 의해 추출되면, 그들 샘플은 시간 영역 또는 주파수 영역에 있어서 처리될 수 있다. 참조 신호의 샘플의 처리는 당업자에 의해 잘 알려져 있는 일반적인 처리이다. 예컨대, 참조 신호는 시간 영역 또는 주파수 영역에 있어서 적용되는 알려진 채널 추정 방법을 통해서 채널을 추정하기 위한 근거로서의 역할을 할 수 있다. 예컨대, 참조 신호는 다른 전용 참조 신호(예컨대, DMRS 등의 참조 심볼만을 반송하는 전용 SC-FDMA 심볼)에 근거하여 취득되는 채널 추정의 품질을 개선하는 역할을 할 수 있다. 참조 신호의 수신 샘플이 처리되면, 채널 추정 모듈(5.9)이, 채널 추정 프로세스의 일부로서, 이들 참조 신호를 참조치와 비교할 수 있다.

채널 추정은 심볼의 풀 블록을 점유하는 전용 DMRS(복조 참조 신호)를 이용하는 종래의 구현으로부터 발생할 수도 있고, 이 경우 본 발명에 따른 참조 신호는 채널 추정 품질을 개선하기 위해 사용될 수 있다.

채널 추정 모듈(5.9)이 추정된 채널을 계산하면, 송신기와 수신기 사이의 채널에 있어서의 신호의 파손(위상 시프트, 진폭 등)을 보상하도록 SS-STBC 복호화기(5.7)가 설정될 수 있다. 심볼의 블록 Z=(Z₀, …, Z_M-1)을 취득하도록 처리의 성능을 높이는 것이 가능하다.

추출기(5.8)는 가드 제거 모듈 후에 배치될 수도 있다.

도 6a를 참조하면, 본 발명에 따른 무선 신호 내에 참조 신호를 DFT 전 삽입하는 스텝을 나타내는 플로차트가 나타내어진다.

스텝 S11에 있어서, RS 삽입 모듈(4.9)이 정적인 방법으로 구성되거나, 또는 동적으로 구성되거나(즉, RS 삽입 모듈(4.9)은, 예컨대, 제어 채널을 통한 수신기로부터의 피드백에 따라 재구성되거나), 또는 이들 2개의 조합에 의해 구성된다. 동적 구성의 경우, RS 삽입 모듈(4.9)은 MEMO_trans(1.5)에 보존되는 구성에 근거하여 다른 구성을 선택할 수 있다. 실제로는, RS 삽입 모듈(4.9) 내에 몇몇의 구성이 사전에 파라미터화되어 있는 경우도 있고, 그들 구성은 그 구성이 주는 참조 신호의 수에 따라 순서화될 수 있다. 참조 신호의 쿼드러플렛의 수 K 또는 L에 의해, 삽입되게 되는 상이한 참조 신호가 대응하는 심볼

의 심볼의 블록 X 내의 위치 n_i에 의해, 구성이 정의될 수 있다.

RS 삽입 모듈(4.9)은 선택된 구성을 데이터 변조기 모듈(4.10)에 통지할 수 있다. 데이터 변조기 모듈(4.10)이 심볼의 블록에 있어서 참조 신호의

인 위치 n_i 또는 n_i+M/2과 경합하지 않는 위치에 변조 심볼을 삽입하는 것이 가능하다.

스텝 S12에 있어서, RS 삽입 모듈(4.9)이,

인 위치 n_i 또는 n_i+M/2에 있는 심볼 X_n의 각 값을 참조 신호의 값으로 설정하는 것에 의해, 상기에서 설명된 바와 같이 참조 신호를 삽입한다.

스텝 S13에 있어서, 신호가 처리된다. 즉, 심볼의 블록 X=(X₀, …, X_M-1)에 대하여, 변경된 SS-STBC 방식(SS-STBC 프리코더(4.2), DFT 모듈(4.3 및 4.4), 서브캐리어 매핑 모듈(4.5 및 4.6), IDFT 모듈(4.7 및 4.8))이 적용된다.

스텝 S14에 있어서 Tx1(4.0) 및 Tx2(4.1)에 의해 신호가 방출된다.

도 6b를 참조하면, 본 발명에 따른 무선 신호 내에 참조 신호를 프리코더 후 삽입하는 스텝을 나타내는 플로차트가 나타내어진다.

스텝 S21에 있어서, RS 삽입 모듈(4.11)이 정적인 방법으로 구성될 수도 있고, 도 6a와 같이 동적으로 구성될 수도 있다(또는 이들 2개의 조합에 의해 구성될 수도 있다). 몇몇의 구성은 RS 삽입 모듈(4.11)에 있어서 사전에 파라미터화될 수도 있고, 그들 구성은 그 구성이 제공하는 참조 신호의 수에 따라 순서화될 수 있다. 구성은 상이한 참조 신호가 삽입되는 심볼의 블록 X 및 Y 내의 위치 n_i에 의한 참조 신호의 쿼드러플렛의 수 K에 의해 정의될 수 있다. 구성되면, RS 삽입 모듈(4.11)은 선택된 구성을 데이터 변조기 모듈(4.12)에 통지할 수 있다.

스텝 S22에 있어서, RS 삽입 모듈(4.11)의 구성에 근거하여, 데이터 변조기 모듈(4.12)은, 도 4b에 있어서 전술한 바와 같이,

인 심볼

및

의 값을 0으로 설정한다.

스텝 S23에 있어서, 도 4b에 있어서 전술한 바와 같이, SS-STBC 프리코더(4.2)가 불완전한 심볼의 블록 X_DATA에 대하여 적용된다.

스텝 S24에 있어서, RS 삽입 모듈(4.11)은 프리코더(4.2)의 출력에 있어서 취득되는 불완전한 심볼의 블록 X_DATA 및 심볼의 블록 Y_DATA의 심볼

,

및

의 값을, 각각 제 1 참조 신호, 제 2 참조 신호, 제 4 참조 신호 및 제 3 참조 신호를 나타내는 값으로 설정하는 것에 의해 참조 신호를 삽입한다.

스텝 S25에 있어서 신호는 처리된다. 즉, 참조 신호가 삽입된 심볼의 블록 X 및 Y의 각각에 대하여, SC-FDMA 방식이 적용된다(DFT 모듈(4.3 및 4.4), 서브캐리어 매핑 모듈(4.5 및 4.6), IDFT 모듈(4.7 및 4.8)이 적용된다).

스텝 S26에 있어서 Tx1(4.0) 및 Tx2(4.1)에 의해 신호가 방출된다.

도 6c를 참조하면, 본 발명에 따른 무선 신호 내에 참조 신호를 IDFT 후 삽입하는 스텝을 나타내는 플로차트가 나타내어진다.

스텝 S31에 있어서, RS 삽입 모듈(4.13)도 정적인 방법으로 구성될 수도 있고, 도 5.1과 같이 동적으로 구성될 수도 있다(또는 이들 2개의 조합에 의해 구성될 수도 있다). 몇몇의 구성은 RS 삽입 모듈(4.13)에 있어서 사전에 파라미터화될 수도 있고, 그들 구성은 그 구성이 제공하는 참조 신호의 수에 따라 순서화될 수 있다. 구성은 상이한 참조 신호가 삽입되는 심볼의 블록 X 내의 위치 n_i에 의한 참조 신호의 쿼드러플렛의 수 K에 의해 정의될 수 있다. 구성되면, RS 삽입 모듈(4.13)은 선택된 구성을 데이터 변조기 모듈(4.14)에 통지할 수 있다.

스텝 S32에 있어서, RS 삽입 모듈(4.13)의 구성에 근거하여, 데이터 변조기 모듈(4.14)이, 도 4c에 있어서 상기에서 설명된 바와 같이,

인 심볼

및

의 값을 설정한다.

스텝 S33에 있어서, 신호는 처리된다. 즉,

인 심볼

및

의 값이 0으로 설정된 심볼의 블록 X=(X₀, …, X_M-1)에 대하여, SS-STBC 타입 방식(SS-STBC 프리코더(4.2), DFT 모듈(4.3 및 4.4), 서브캐리어 매핑 모듈(4.5 및 4.6), IDFT 모듈(4.7 및 4.8))이 적용된다.

스텝 S34에 있어서, RS 삽입 모듈(4.13)은 안테나 Tx1(4.0)에 대응하는

및 안테나 Tx2(4.1)에 대응하는

인 IDFT 모듈(4.7 및 4.8)의 출력 신호의 각각에, 신호

및 신호

를 각각 부가한다. 신호

및

는 도 4c에 있어서 전술한 바와 같이 계산될 수 있다.

스텝 S35에 있어서 Tx1(4.0) 및 Tx2(4.1)에 의해 신호가 방출된다.

도 7을 참조하면, 본 발명에 따른 무선 신호 내의 참조 신호를 추출하는 스텝을 나타내는 플로차트가 나타내어진다.

스텝 S71에 있어서 추출기(5.8)가 RS 삽입 모듈(4.9, 4.11 또는 4.13)의 구성에 따라 구성된다. RS 삽입 모듈(4.9, 4.11 또는 4.13)에 있어서 사전에 파라미터화된 동일한 구성이 추출기(5.8)에 있어서 사전에 파라미터화되는 경우가 있다. 송신기(1.1)는 임의 선택으로 제어 채널을 통해서 수신기(1.2)에 제어 정보를 송출할 수 있고, 이 제어 정보는 송신기에 의해 송출되는 참조 신호를 추출하기 위해 설정해야 할 구성을 지시한다.

스텝 S72에 있어서 추출기(5.8)가 참조 신호의 수신 샘플에 대응하는 기간 중에 ADC(5.2.1 및 5.2.2)에 의해 출력된 신호의 부분을 추출한다. 추출은 도 5에 있어서 설명된 바와 같이 행하여진다.

스텝 S73에 있어서 참조 신호의 샘플이 상기에서 설명된 바와 같이 처리된다.

스텝 S74에 있어서 채널 추정 모듈(5.9)이 이들 참조 신호를 참조치, 즉, 참조 신호의 방출된 샘플의 대응하는 값과 비교하여, 채널 추정 품질을 취득한다. 또한 채널 추정 모듈(5.9)은 사전에 취득된 채널 추정 품질을 지정할 수도 있다.

그리고, 스텝 S75에 있어서, 수신된 신호가 채널 추정 품질을 이용하여 처리되어 처리의 성능을 개선한다. 예컨대, SS-STBC 복호화기(5.7)는 송신기와 수신기 사이의 채널 내의 신호의 파손(위상 시프트, 진폭, …)을 보상하도록 설정될 수 있다.

Claims

제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 K개의 쿼드러플렛(quadruplet)을 무선 통신 시스템을 통해서 송신되는 무선 신호에 삽입하는 방법으로서, 상기 무선 신호는 적어도 2개의 송신 안테나를 구비하는 방출기에 의해 방출되고, 각 안테나는 1개보다 엄밀하게 큰 적어도 짝수 M개의 상이한 주파수 상에서 송신하도록 구성되고, K는 엄밀하게 M/2 이하의 양의 정수이고, 상기 무선 신호는,

이고, P₁ 및 P₂는 P₁+P₂가 M/2보다 엄밀하게 작은 미리 정해진 양의 정수이고, p는 미리 정해진 정수이고, ε은 1 또는 -1이고, X_k*는 X_k의 켤레 복소수인 것으로 하여, M개의 심볼로 이루어지는 제 1 블록 X=(X₀, …, X_M-1)에 프리코더를 적용하여 M개의 심볼로 이루어지는 제 2 블록 Y=(Y₀, …, Y_M-1)을 취득하는 것과,
상기 M개의 심볼로 이루어지는 제 1 블록에, 적어도 제 1 송신 안테나에 대응하는 M 사이즈 DFT를 적용하고, 다음으로 N 사이즈 IDFT를 적용하여 소여의 지속 시간을 갖는, 상기 M개의 심볼로 이루어지는 제 1 블록을 나타내는 제 1 단일 캐리어 주파수 분할 다원 접속(SC-FDMA) 심볼을 취득하는 것과,
상기 M개의 심볼로 이루어지는 제 2 블록에, 적어도 제 2 송신 안테나에 대응하는 M 사이즈 DFT를 적용하고, 다음으로 N 사이즈 IDFT를 적용하여 상기 소여의 지속 시간을 갖는, 상기 M개의 심볼로 이루어지는 제 2 블록을 나타내는 제 2 단일 캐리어 주파수 분할 다원 접속(SC-FDMA) 심볼을 취득하는 것과,
상기 소여의 지속 시간의 시간 간격 동안에, 상기 제 1 SC-FDMA 심볼 및 상기 제 2 SC-FDMA 심볼을 각각 상기 제 1 송신 안테나 및 상기 제 2 송신 안테나 상에서 상기 무선 신호로 하여 동시에 송신하는 것
에 의해 제공되고,
상기 방법은,

인 정수의 min(M/2-P₁-P₂; K) 이하의 수 L을 구하는 것과,
상기 K개의 쿼드러플렛 중 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 L개의 쿼드러플렛 중에서의 제 i 쿼드러플렛마다,
상기 제 1 참조 신호의 샘플이 상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 n_i에 의존한 상기 제 1 SC-FDMA 심볼 내의 위치에 있는 상기 제 1 참조 신호를 삽입하는 것과,
상기 제 2 참조 신호의 샘플이 상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존한 상기 제 1 SC-FDMA 심볼 내의 위치에 있는 상기 제 2 참조 신호를 삽입하는 것과,
상기 제 3 참조 신호의 샘플이 상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 n_i에 의존한 상기 제 2 SC-FDMA 심볼 내의 위치에 있는 상기 제 3 참조 신호를 삽입하는 것과,
상기 제 4 참조 신호의 샘플이 상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존한 상기 제 2 SC-FDMA 심볼 내의 위치에 있는 상기 제 4 참조 신호를 삽입하는 것
을 포함하는, 방법.
제 1 항에 있어서,
쿼드러플렛 i마다, 상기 제 1 참조 신호, 상기 제 2 참조 신호, 상기 제 3 참조 신호 및 상기 제 4 참조 신호를 삽입하는 것은, 상기 프리코더 및 상기 제 1 송신 안테나에 대응하는 상기 M 사이즈 DFT를 상기 M개의 심볼로 이루어지는 제 1 블록에 적용하기 전에, 심볼
및 심볼
의 값을 각각 쿼드러플렛 i의 상기 제 1 참조 신호 및 상기 제 2 참조 신호를 나타내는 값으로 설정하는 것에 의해 행하여지는, 방법.
제 1 항에 있어서,
쿼드러플렛 i마다, 상기 방법은,
상기 프리코더를 상기 M개의 심볼로 이루어지는 제 1 블록에 적용하기 전에,
인 상기 심볼
및 상기 심볼
의 값을 0으로 설정하는 것
을 더 포함하고,
상기 제 1 참조 신호, 상기 제 2 참조 신호, 상기 제 3 참조 신호 및 상기 제 4 참조 신호를 삽입하는 것은,
상기 프리코더를 상기 M개의 심볼로 이루어지는 제 1 블록에 적용한 후 그리고 상기 제 1 송신 안테나에 대응하는 상기 M 사이즈 DFT를 상기 M개의 심볼로 이루어지는 제 1 블록에 적용하기 전에, 심볼
및 심볼
의 값을 각각 쿼드러플렛 i의 상기 제 1 참조 신호 및 상기 제 2 참조 신호를 나타내는 값으로 설정하는 것과,
상기 제 2 송신 안테나에 대응하는 상기 M 사이즈 DFT를 상기 제 2 블록에 적용하기 전에, 심볼
및 심볼
의 값을 각각 쿼드러플렛 i의 제 4 참조 신호 및 제 3 참조 신호를 나타내는 값으로 설정하는 것
에 의해 행하여지는, 방법.
제 1 항에 있어서,
쿼드러플렛 i마다, 상기 방법은,
상기 프리코더 및 상기 M 사이즈 DFT를 상기 M개의 심볼로 이루어지는 제 1 블록에 적용하기 전에,
인 상기 심볼
및 상기 심볼
의 값을 0으로 설정하는 것
을 더 포함하고,
상기 제 1 참조 신호, 상기 제 2 참조 신호, 상기 제 3 참조 신호 및 상기 제 4 참조 신호를 삽입하는 것은,
상기 제 1 참조 신호의 샘플 및 상기 제 2 참조 신호의 샘플을 상기 제 1 송신 안테나에 대응하는 상기 N 사이즈 IDFT의 출력 신호에 부가하여, 상기 제 1 SC-FDMA 심볼을 취득하는 것과,
상기 제 3 참조 신호의 샘플 및 상기 제 4 참조 신호의 샘플을 상기 제 2 송신 안테나에 대응하는 상기 N 사이즈 IDFT의 출력 신호에 부가하여, 상기 제 2 SC-FDMA 심볼을 취득하는 것
에 의해 행하여지는, 방법.
제 4 항에 있어서,
상기 방법은, 쿼드러플렛 i의 상기 제 1 참조 신호, 상기 제 2 참조 신호, 상기 제 3 참조 신호 및 상기 제 4 참조 신호를 삽입하기 전에 적어도 1개의
에 대하여,
상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 n_i 및/또는 상기 심볼
의 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존하는 적어도 상기 제 1 SC-FDMA 심볼 내의 위치 중 1개에 대응하는 기간 동안에 상기 제 1 송신 안테나에 대응하는 상기 N 사이즈 IDFT의 상기 출력 신호를 0으로 설정하는 것, 및/또는,
상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 n_i 및/또는 상기 심볼
의 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존하는 적어도 상기 제 2 SC-FDMA 심볼 내의 위치 중 1개에 대응하는 기간 동안에 상기 제 2 송신 안테나에 대응하는 상기 N 사이즈 IDFT의 상기 출력 신호를 0으로 설정하는 것
을 더 포함하는, 방법.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 방법은,

인 양의 정수 k_l 및 k'_l의 쌍의 수 H로서, 1보다 엄밀하게 크고,
이 되는 H와,
1보다 엄밀하게 큰 양의 정수 d와,

이고,
이 되는 L개의 상기 정수 n_i
를 구하는 것을 더 포함하는, 방법.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 방법은,
1보다 엄밀하게 큰 양의 정수 d와,

이고,
가 되는 L개의 상기 정수 n_i
를 구하는 것을 더 포함하는, 방법.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
n_L-n₁=L-1인, 방법.
제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
그 값이
로 설정되는 상기 심볼
로부터 취득되는 상기 제 1 SC-FDMA 심볼 내의 상기 샘플이 상기 제 1 SC-FDMA 심볼 내의 쿼드러플렛 i의 상기 제 1 참조 신호의 상기 샘플과 같은 값
가, CAZAC 계열의 구성요소이고, 또한/또는,
그 값이
로 설정되는 상기 심볼
로부터 취득되는 상기 제 1 SC-FDMA 심볼 내의 상기 샘플이 상기 제 1 SC-FDMA 심볼 내의 쿼드러플렛 i의 상기 제 2 참조 신호의 상기 샘플과 같은 값
가, CAZAC 계열의 구성요소이고, 또한/또는,
그 값이
로 설정되는 상기 심볼
로부터 취득되는 상기 제 2 SC-FDMA 심볼 내의 상기 샘플이 상기 제 2 SC-FDMA 심볼 내의 쿼드러플렛 i의 상기 제 3 참조 신호의 상기 샘플과 같은 값
가, CAZAC 계열의 구성요소이고, 또한/또는,
그 값이
로 설정되는 상기 심볼
로부터 취득되는 상기 제 2 SC-FDMA 심볼 내의 상기 샘플이 상기 제 2 SC-FDMA 심볼 내의 쿼드러플렛 i의 상기 제 4 참조 신호의 상기 샘플과 같은 값
가, CAZAC 계열의 구성요소인, 방법.
제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
그 값이
로 설정되는 상기 심볼
로부터 취득되는 상기 제 1 SC-FDMA 심볼 내의 상기 샘플이 상기 제 1 SC-FDMA 심볼 내의 쿼드러플렛 i의 상기 제 1 참조 신호의 상기 샘플과 같은 값
는, 그 값이
로 설정되는 상기 심볼
로부터 취득되는 상기 제 1 SC-FDMA 심볼 내의 상기 샘플이 상기 제 1 SC-FDMA 심볼 내의 쿼드러플렛 i의 상기 제 2 참조 신호의 상기 샘플과 같은 값
와 같고, 또한/또는,
그 값이
로 설정되는 상기 심볼
로부터 취득되는 상기 제 2 SC-FDMA 심볼 내의 상기 샘플이 상기 제 2 SC-FDMA 심볼 내의 쿼드러플렛 i의 상기 제 3 참조 신호의 상기 샘플과 같은 값
는, 그 값이
로 설정되는 상기 심볼
로부터 취득되는 상기 제 2 SC-FDMA 심볼 내의 상기 샘플이 상기 제 2 SC-FDMA 심볼 내의 쿼드러플렛 i의 상기 제 4 참조 신호의 상기 샘플과 같은 값
와 같은, 방법.
제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
그 값이
로 설정되는 상기 심볼
로부터 취득되는 상기 제 1 SC-FDMA 심볼 내의 상기 샘플이 상기 제 1 SC-FDMA 심볼 내의 쿼드러플렛 i의 상기 제 1 참조 신호의 상기 샘플과 같은 값
는, 그 값이
로 설정되는 상기 심볼
로부터 취득되는 상기 제 2 SC-FDMA 심볼 내의 상기 샘플이 상기 제 2 SC-FDMA 심볼 내의 쿼드러플렛 i의 상기 제 4 참조 신호의 상기 샘플과 같은 값
와 같고, 또한/또는,
그 값이
로 설정되는 상기 심볼
로부터 취득되는 상기 제 1 SC-FDMA 심볼 내의 상기 샘플이 상기 제 1 SC-FDMA 심볼 내의 쿼드러플렛 i의 상기 제 2 참조 신호의 상기 샘플과 같은 값
는, 그 값이
로 설정되는 상기 심볼
로부터 취득되는 상기 제 2 SC-FDMA 심볼 내의 상기 샘플이 상기 제 2 SC-FDMA 심볼 내의 쿼드러플렛 i의 상기 제 3 참조 신호의 상기 샘플과 같은 값
와 같은, 방법.
제 1 항 내지 제 11 항 중 어느 한 항에 있어서,

인 값
,
,
및
의 모듈 중 최대 모듈은, 상기 심볼의 블록을 취득하는 것에 이용되는 디지털 변조 방식의 변조 심볼의 모듈 중 최대 모듈 이하이고,

는 그 값이
로 설정되는 상기 심볼
로부터 취득되는 상기 제 1 SC-FDMA 심볼 내의 상기 샘플이 상기 제 1 SC-FDMA 심볼 내의 쿼드러플렛 i의 상기 제 1 참조 신호의 상기 샘플과 같은 값이고,
는 그 값이
로 설정되는 상기 심볼
로부터 취득되는 상기 제 1 SC-FDMA 심볼 내의 상기 샘플이 상기 제 1 SC-FDMA 심볼 내의 쿼드러플렛 i의 상기 제 2 참조 신호의 상기 샘플과 같은 값이고,
는 그 값이
로 설정되는 상기 심볼
로부터 취득되는 상기 제 2 SC-FDMA 심볼 내의 상기 샘플이 상기 제 2 SC-FDMA 심볼 내의 쿼드러플렛 i의 상기 제 3 참조 신호의 상기 샘플과 같은 값이고,
는 그 값이
로 설정되는 상기 심볼
로부터 취득되는 상기 제 2 SC-FDMA 심볼 내의 상기 샘플이 상기 제 2 SC-FDMA 심볼 내의 쿼드러플렛 i의 상기 제 4 참조 신호의 상기 샘플과 같은 값인, 방법.
제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
상기 제 1 SC-FDMA 심볼 내의 상기 샘플이 그 값이 ρ_n으로 설정되는 상기 심볼 X_n으로부터 취득되는 값 ρ_n은,

인 경우에는, 상기 제 1 SC-FDMA 심볼 내의 상기 샘플이 그 값이 ρ_n+Q로 설정되는 상기 심볼 X_n+Q로부터 취득되는 값 ρ_n+Q와 같고,

인 경우에는, 상기 제 1 SC-FDMA 심볼 내의 상기 샘플이 그 값이 ρ_n-Q로 설정되는 상기 심볼 X_n-Q로부터 취득되는 값 ρ_n-Q와 같고, 또한/또는,
상기 제 2 SC-FDMA 심볼 내의 상기 샘플이 그 값이 ρ'_n으로 설정되는 상기 심볼 Y_n으로부터 취득되는 값 ρ'_n은,

인 경우에는, 상기 제 2 SC-FDMA 심볼 내의 상기 샘플이 그 값이 ρ'_n+Q로 설정되는 상기 심볼 X_n+Q로부터 취득되는 값 ρ'_n+Q와 같고,

인 경우에는, 상기 제 2 SC-FDMA 심볼 내의 상기 샘플이 그 값이 ρ'_n-Q로 설정되는 상기 심볼 X_n-Q로부터 취득되는 값 ρ'_n-Q와 같은, 방법.
적어도 프로세서에 의해 실행되면, 청구항 1 내지 청구항 13 중 어느 한 항에 기재된 방법을 실행하는 코드 명령을 포함하는, 컴퓨터 프로그램 제품.
제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 K개의 쿼드러플렛을 무선 통신 시스템을 통해서 송신되는 무선 신호에 삽입하는 디바이스로서, 상기 무선 신호는 적어도 2개의 송신 안테나를 구비하는 방출기에 의해 방출되고, 각 안테나는 1개보다 엄밀하게 큰 적어도 짝수 M개의 상이한 주파수 상에서 송신하도록 구성되고, K는 엄밀하게 M/2 이하의 양의 정수이고, 상기 무선 신호는,

이고, P₁ 및 P₂는 P₁+P₂가 M/2보다 엄밀하게 작은 미리 정해진 양의 정수이고, p는 미리 정해진 정수이고, ε은 1 또는 -1이고, X_k*는 X_k의 켤레 복소수인 것으로 하여, M개의 심볼로 이루어지는 제 1 블록 X=(X₀, …, X_M-1)에 프리코더를 적용하여 M개의 심볼로 이루어지는 제 2 블록 Y=(Y₀, …, Y_M-1)을 취득하는 것과,
상기 M개의 심볼로 이루어지는 제 1 블록에, 적어도 제 1 송신 안테나에 대응하는 M 사이즈 DFT를 적용하고, 다음으로 N 사이즈 IDFT를 적용하여 소여의 지속 시간을 갖는, 상기 M개의 심볼로 이루어지는 제 1 블록을 나타내는 제 1 단일 캐리어 주파수 분할 다원 접속(SC-FDMA) 심볼을 취득하는 것과,
상기 M개의 심볼로 이루어지는 제 2 블록에, 적어도 제 2 송신 안테나에 대응하는 M 사이즈 DFT를 적용하고, 다음으로 N 사이즈 IDFT를 적용하여 상기 소여의 지속 시간을 갖는, 상기 M개의 심볼로 이루어지는 제 2 블록을 나타내는 제 2 단일 캐리어 주파수 분할 다원 접속(SC-FDMA) 심볼을 취득하는 것과,
상기 소여의 지속 시간의 시간 간격 동안에, 상기 제 1 SC-FDMA 심볼 및 상기 제 2 SC-FDMA 심볼을 각각 상기 제 1 송신 안테나 및 상기 제 2 송신 안테나 상에서 상기 무선 신호로 하여 동시에 송신하는 것
에 의해 처리되고,
상기 디바이스는,
프로세서와,
명령이 기억된 비 일시적 컴퓨터 판독 가능 매체
를 구비하고,
상기 명령은, 상기 프로세서에 의해 실행되면,

인 정수의 min(M/2-P₁-P₂; K) 이하의 수 L을 구하는 것과,
상기 K개의 쿼드러플렛 중 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 L개의 쿼드러플렛 중에서의 제 i 쿼드러플렛마다,
상기 제 1 참조 신호의 샘플이 상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 n_i에 의존한 상기 제 1 SC-FDMA 심볼 내의 위치에 있는 상기 제 1 참조 신호를 삽입하는 것과,
상기 제 2 참조 신호의 샘플이 상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존한 상기 제 1 SC-FDMA 심볼 내의 위치에 있는 상기 제 2 참조 신호를 삽입하는 것과,
상기 제 3 참조 신호의 샘플이 상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 n_i에 의존한 상기 제 2 SC-FDMA 심볼 내의 위치에 있는 상기 제 3 참조 신호를 삽입하는 것과,
상기 제 4 참조 신호의 샘플이 상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존한 상기 제 2 SC-FDMA 심볼 내의 위치에 있는 상기 제 4 참조 신호를 삽입하는 것
을 행하도록 상기 디바이스를 구성하는, 디바이스.
무선 통신 시스템을 통해서 수신되는 무선 신호 내의 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 K개의 쿼드러플렛을 추출하는 방법으로서, 상기 무선 신호는 적어도 2개의 송신 안테나를 구비하는 방출기에 의해 방출되고, 각 안테나는 1개보다 엄밀하게 큰 적어도 짝수 M개의 상이한 주파수 상에서 송신하도록 구성되고, K는 엄밀하게 M/2 이하의 양의 정수이고, 상기 무선 신호의 상기 방출은,

이고, P₁ 및 P₂는 P₁+P₂가 M/2보다 엄밀하게 작은 미리 정해진 양의 정수이고, p는 미리 정해진 정수이고, ε은 1 또는 -1이고, X_k*는 X_k의 켤레 복소수인 것으로 하여, M개의 심볼로 이루어지는 제 1 블록 X=(X₀, …, X_M-1)에 프리코더를 적용하여 M개의 심볼로 이루어지는 제 2 블록 Y=(Y₀, …, Y_M-1)을 취득하는 것과,
상기 M개의 심볼로 이루어지는 제 1 블록에, 적어도 제 1 송신 안테나에 대응하는 M 사이즈 DFT를 적용하고, 다음으로 N 사이즈 IDFT를 적용하여 소여의 지속 시간을 갖는, 상기 M개의 심볼로 이루어지는 제 1 블록을 나타내는 제 1 단일 캐리어 주파수 분할 다원 접속(SC-FDMA) 심볼을 취득하는 것과,
상기 M개의 심볼로 이루어지는 제 2 블록에, 적어도 제 2 송신 안테나에 대응하는 M 사이즈 DFT를 적용하고, 다음으로 N 사이즈 IDFT를 적용하여 상기 소여의 지속 시간을 갖는, 상기 M개의 심볼로 이루어지는 제 2 블록을 나타내는 제 2 단일 캐리어 주파수 분할 다원 접속(SC-FDMA) 심볼을 취득하는 것과,
상기 소여의 지속 시간의 시간 간격 동안에, 상기 제 1 SC-FDMA 심볼 및 상기 제 2 SC-FDMA 심볼을 각각 상기 제 1 송신 안테나 및 상기 제 2 송신 안테나 상에서 상기 무선 신호로 하여 동시에 송신하는 것
에 의해 처리되고,
상기 제 1 참조 신호, 상기 제 2 참조 신호, 상기 제 3 참조 신호 및 상기 제 4 참조 신호는,

인 정수의 min(M/2-P₁-P₂; K) 이하의 수 L을 구하는 것과,
상기 K개의 쿼드러플렛 중 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 L개의 쿼드러플렛 중에서의 제 i 쿼드러플렛마다,
상기 제 1 참조 신호의 샘플이 상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 n_i에 의존한 상기 제 1 SC-FDMA 심볼 내의 위치에 있는 상기 제 1 참조 신호를 삽입하는 것과,
상기 제 2 참조 신호의 샘플이 상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존한 상기 제 1 SC-FDMA 심볼 내의 위치에 있는 상기 제 2 참조 신호를 삽입하는 것과,
상기 제 3 참조 신호의 샘플이 상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 n_i에 의존한 상기 제 2 SC-FDMA 심볼 내의 위치에 있는 상기 제 3 참조 신호를 삽입하는 것과,
상기 제 4 참조 신호의 샘플이 상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존한 상기 제 2 SC-FDMA 심볼 내의 위치에 있는 상기 제 4 참조 신호를 삽입하는 것
에 의해 상기 무선 신호에 삽입되고,
상기 방법은, 상기 L개의 쿼드러플렛 중 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 적어도 1개의 쿼드러플렛 i에 대하여,
상기 수신된 무선 신호에 대하여 N 사이즈 DFT를 적용하기 전에, 상기 무선 신호의 부분으로서, 각 부분은 상기 소여의 시간 간격에 엄밀하게 포함되는 시간 창 중 1개의 시간 창에 있어서 수신되는, 부분을 추출하는 것과,
상기 추출된 부분을 상기 수신된 무선 신호의 다른 부분으로부터 독립하여 처리하는 것
을 포함하는, 방법.
제 16 항에 있어서,
상기 시간 창 중 각 시간 창은 상기 제 1 SC-FDMA 심볼 및/또는 상기 제 2 SC-FDMA 심볼 내의 위치 중 1개의 위치에 있는 샘플의 상기 수신에 대응하는 적어도 1개의 기간을 엄밀하게 포함하는, 방법.
제 16 항에 있어서,
상기 시간 창 중 각 시간 창은 상기 제 1 SC-FDMA 심볼 및/또는 상기 제 2 SC-FDMA 심볼 내의 위치 중 1개의 위치에 있는 샘플의 상기 수신에 대응하는 적어도 1개의 기간에 엄밀하게 포함되는, 방법.
제 16 항에 있어서,
상기 시간 창 중 각 시간 창은 상기 제 1 SC-FDMA 심볼 및/또는 상기 제 2 SC-FDMA 심볼 내의 위치 중 1개의 위치에 있는 샘플의 상기 수신에 대응하는 1개의 기간과 같은, 방법.
무선 통신 시스템을 통해서 수신되는 무선 신호 내의 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 K개의 쿼드러플렛을 추출하는 디바이스로서, 상기 무선 신호는 적어도 2개의 송신 안테나를 구비하는 방출기에 의해 방출되고, 각 안테나는 1개보다 엄밀하게 큰 적어도 짝수 M개의 상이한 주파수 상에서 송신하도록 구성되고, K는 엄밀하게 M/2 이하의 양의 정수이고, 상기 무선 신호의 상기 방출은,

이고, P₁ 및 P₂는 P₁+P₂가 M/2보다 엄밀하게 작은 미리 정해진 양의 정수이고, p는 미리 정해진 정수이고, ε은 1 또는 -1이고, X_k*는 X_k의 켤레 복소수인 것으로 하여, M개의 심볼로 이루어지는 제 1 블록 X=(X₀, …, X_M-1)에 프리코더를 적용하여 M개의 심볼로 이루어지는 제 2 블록 Y=(Y₀, …, Y_M-1)을 취득하는 것과,
상기 M개의 심볼로 이루어지는 제 1 블록에, 적어도 제 1 송신 안테나에 대응하는 M 사이즈 DFT를 적용하고, 다음으로 N 사이즈 IDFT를 적용하여 소여의 지속 시간을 갖는, 상기 M개의 심볼로 이루어지는 제 1 블록을 나타내는 제 1 단일 캐리어 주파수 분할 다원 접속(SC-FDMA) 심볼을 취득하는 것과,
상기 M개의 심볼로 이루어지는 제 2 블록에, 적어도 제 2 송신 안테나에 대응하는 M 사이즈 DFT를 적용하고, 다음으로 N 사이즈 IDFT를 적용하여 상기 소여의 지속 시간을 갖는, 상기 M개의 심볼로 이루어지는 제 2 블록을 나타내는 제 2 단일 캐리어 주파수 분할 다원 접속(SC-FDMA) 심볼을 취득하는 것과,
상기 소여의 지속 시간의 시간 간격 동안에, 상기 제 1 SC-FDMA 심볼 및 상기 제 2 SC-FDMA 심볼을 각각 상기 제 1 송신 안테나 및 상기 제 2 송신 안테나 상에서 상기 무선 신호로 하여 동시에 송신하는 것
에 의해 처리되고,
상기 제 1 참조 신호, 상기 제 2 참조 신호, 상기 제 3 참조 신호 및 상기 제 4 참조 신호는,

인 정수의 min(M/2-P₁-P₂; K) 이하의 수 L을 구하는 것과,
상기 K개의 쿼드러플렛 중 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 L개의 쿼드러플렛 중에서의 제 i 쿼드러플렛마다,
상기 제 1 참조 신호의 샘플이 상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 n_i에 의존한 상기 제 1 SC-FDMA 심볼 내의 위치에 있는 상기 제 1 참조 신호를 삽입하는 것과,
상기 제 2 참조 신호의 샘플이 상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존한 상기 제 1 SC-FDMA 심볼 내의 위치에 있는 상기 제 2 참조 신호를 삽입하는 것과,
상기 제 3 참조 신호의 샘플이 상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 n_i에 의존한 상기 제 2 SC-FDMA 심볼 내의 위치에 있는 상기 제 3 참조 신호를 삽입하는 것과,
상기 제 4 참조 신호의 샘플이 상기 M개의 심볼로 이루어지는 제 1 블록 내의 상기 심볼
의 위치 M/2+P₁+mod(-n_i+P₁+p-1, Q)에 의존한 상기 제 2 SC-FDMA 심볼 내의 위치에 있는 상기 제 4 참조 신호를 삽입하는 것
에 의해 상기 무선 신호에 삽입되고,
상기 디바이스는,
프로세서와,
명령이 기억된 비 일시적 컴퓨터 판독 가능 매체
를 구비하고,
상기 명령은, 상기 프로세서에 의해 실행되면, 제 1 참조 신호, 제 2 참조 신호, 제 3 참조 신호 및 제 4 참조 신호의 적어도 1개의 쿼드러플렛 i에 대하여,
상기 수신된 무선 신호에 대하여 N 사이즈 DFT 모듈을 적용하기 전에, 상기 무선 신호의 부분으로서, 각 부분은 상기 소여의 시간 간격에 엄밀하게 포함되는 시간 창 중 1개의 시간 창에 있어서 수신되는, 부분을 추출하는 것과,
상기 추출된 부분을 상기 수신된 무선 신호의 다른 부분으로부터 독립하여 처리하는 것
을 행하도록 상기 디바이스를 구성하는, 디바이스.