JP6719645B2 - 送信装置、受信装置、通信システムおよび送信方法 - Google Patents

送信装置、受信装置、通信システムおよび送信方法 Download PDF

Info

Publication number
JP6719645B2
JP6719645B2 JP2019504227A JP2019504227A JP6719645B2 JP 6719645 B2 JP6719645 B2 JP 6719645B2 JP 2019504227 A JP2019504227 A JP 2019504227A JP 2019504227 A JP2019504227 A JP 2019504227A JP 6719645 B2 JP6719645 B2 JP 6719645B2
Authority
JP
Japan
Prior art keywords
signal
unit
data
fixed sequence
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019504227A
Other languages
English (en)
Other versions
JPWO2018163359A1 (ja
Inventor
文大 長谷川
文大 長谷川
彰浩 岡崎
彰浩 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018163359A1 publication Critical patent/JPWO2018163359A1/ja
Application granted granted Critical
Publication of JP6719645B2 publication Critical patent/JP6719645B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/003Arrangements for allocating sub-channels of the transmission path
    • H04L5/0044Arrangements for allocating sub-channels of the transmission path allocation of payload
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/01Equalisers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2602Signal structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2602Signal structure
    • H04L27/2605Symbol extensions, e.g. Zero Tail, Unique Word [UW]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2626Arrangements specific to the transmitter only
    • H04L27/2627Modulators
    • H04L27/2634Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation
    • H04L27/2636Inverse fast Fourier transform [IFFT] or inverse discrete Fourier transform [IDFT] modulators in combination with other circuits for modulation with FFT or DFT modulators, e.g. standard single-carrier frequency-division multiple access [SC-FDMA] transmitter or DFT spread orthogonal frequency division multiplexing [DFT-SOFDM]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36Modulator circuits; Transmitter circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Discrete Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Mobile Radio Communication Systems (AREA)

Description

本発明は、デジタル信号を送信する送信装置、受信装置、通信システムおよび送信方法に関する。
デジタル通信システムにおいて、送信信号が建物などに反射して起こるマルチパスフェージングまたは通信装置の移動によって起こるドップラ変動によって、伝送路の周波数選択性および時間変動が発生する。マルチパスフェージングが発生するマルチパス環境において、通信装置が受信する信号は、送信元の通信装置から直接届く送信シンボルと建物などで反射してから遅れて届くシンボルとが干渉した信号となる。
周波数選択性のある伝送路においては、最良の受信特性を得るため、マルチキャリア(Multiple Carrier:MC)ブロック伝送であるOFDM(Orthogonal Frequency Division Multiplexing:直交周波数分割多重)伝送方式(例えば、下記非特許文献1参照)が用いられる場合がある。
W.Y.Zou and Y.Wu,"COFDM:AN OVERVIEW",IEEE Trans. on Broadcasting, vol.41, no.1, March 1995, pp.1−8.
OFDM伝送方式においては、ブロック間で位相の不連続性が発生し、送信信号の帯域外電力が増加してしまう問題がある。また、OFDM伝送方式においては伝送路推定およびブロック同期といった処理を行うために必要な参照信号をブロックに挿入するが、参照信号を挿入すると伝送効率が低下するという問題がある。
本発明は、上記に鑑みてなされたものであって、帯域外電力の抑制および伝送効率の向上を実現可能な送信装置を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、マルチキャリアブロック伝送方式に対応した送信装置であり、固定系列を生成する固定系列生成部と、データシンボルを時間領域の信号に変換してデータ信号を生成するデータ系列生成部と、を備える。また、送信装置は、固定系列を2分割してブロックの先頭および末尾に配置し、データ系列生成部からの出力信号であるデータ系列を2分割した固定系列の間に配置してブロック信号を生成する多重部と、ブロック信号に対して補間処理を行う補間部と、を備える。データ系列生成部は、データシンボルを生成するデータ生成部と、データシンボルをデータ信号に変換する変換部と、データ信号の長さを、ブロック信号の長さと固定系列の長さとの差に等しくなるように調整する調整部と、を備える。
本発明にかかる送信装置は、帯域外電力の抑制および伝送効率の向上を実現できる、という効果を奏する。
実施の形態1にかかる通信システムの構成例を示す図 実施の形態1にかかる基地局の構成例を示す図 実施の形態1にかかる多重部が出力するブロックXの構成を示す図 実施の形態1にかかる変換部および補間部の構成例を示す図 実施の形態1にかかる基地局がダウンリンク信号を送信する動作の一例を示すフローチャート 実施の形態1にかかる基地局を実現する制御回路の一例を示す図 実施の形態1にかかる基地局を実現する専用のハードウェアの一例を示す図 実施の形態2にかかる基地局の構成例を示す図 実施の形態2にかかる固定系列生成部の構成例を示す図 実施の形態2にかかる変換部および補間部の構成例を示す図 実施の形態2にかかる固定系列生成部の構成例を示す図 実施の形態3にかかる基地局の構成例を示す図 実施の形態4にかかる基地局の構成例を示す図 実施の形態5にかかる端末の構成例を示す図 実施の形態5にかかる受信装置の構成例を示す図 実施の形態5にかかる端末がダウンリンク信号を受信する動作の一例を示すフローチャート 実施の形態6にかかる受信装置の構成例を示す図
以下に、本発明の実施の形態にかかる送信装置、受信装置、通信システムおよび送信方法を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態1.
図1は、本発明の実施の形態1にかかる通信システムの構成例を示す図である。実施の形態1にかかる通信システム3は、基地局1および複数の端末21〜2nを備える。なお、以下の説明において、複数の端末21〜2nを区別する必要が無い場合、端末2と記載する。
端末2は、ユーザ端末またはUE(User Equipment)とも呼ばれる通信装置である。基地局1から端末2に向けた伝送路はダウンリンクと呼ばれ、端末2から基地局1に向けた伝送路はアップリンクと呼ばれる。ダウンリンクの通信においては、基地局1が送信装置であり、端末2が受信装置である。アップリンクの通信においては、端末2が送信装置であり、基地局1が受信装置である。本実施の形態にかかる通信システム3においては、ダウンリンクの通信でOFDM方式を用いる。アップリンクで用いる通信方式についての制約はない。端末2から基地局1に対して必要な情報を伝送できるのであれば、どのような通信方式をアップリンクで用いても構わない。以下では、ダウンリンクの通信について主に説明する。したがって、以下の説明では、基地局1が送信装置であり、端末2が受信装置である。
図2は、実施の形態1にかかる基地局1の構成例を示す図である。基地局1は、データ生成部11、変換部12、調整部13、固定系列生成部14、多重部15、補間部16、送信部17、受信部21、復調部22、情報抽出部23、制御情報生成部31、制御部32および情報管理部33を備える。データ生成部11、変換部12、調整部13、固定系列生成部14、多重部15、補間部16および送信部17は、送信装置10を構成する。また、データ生成部11、変換部12および調整部13はデータ系列生成部18を構成する。受信部21、復調部22および情報抽出部23は、受信装置20を構成する。
データ生成部11は、端末2へ送信する情報系列に基づいてデータシンボルを生成する。データ生成部11が生成するデータシンボルは、例えば、PSK(Phase Shift Keying)シンボルまたはQAM(Quadrature Amplitude Modulation)シンボルといったデータシンボルである。データシンボルの生成に用いる情報系列に誤り訂正処理が実施されてもよい。端末2へ送信する情報系列には制御情報が含まれる場合がある。変換部12は、データ生成部11で生成されたデータシンボルを時間領域の信号に変換することにより、マルチキャリア信号であるデータ信号を生成する。変換部12の出力信号は調整部13の入力信号となる。
調整部13は、変換部12から入力された時間領域の信号(以下、時間領域信号とする)を、制御部32により指示される信号長となるように調整する。調整部13による時間領域信号の長さの調整は、時間信領域信号のサンプル数を削減することにより行う。調整部13が時間領域信号の長さを調整する処理については別途説明する。なお、調整部13は、制御部32から指示される信号の長さが入力された時間領域信号の長さと同じ場合、信号のサンプル数を削減する処理は行わない。また、制御部32は、調整部13に対して、調整後の時間領域信号の長さではなく、入力された時間領域信号から削減するサンプル数を指示するようにしてもよい。調整部13の出力信号は多重部15の入力信号となる。以下、調整部13から出力された時間領域信号をデータ系列と呼ぶ。
固定系列生成部14は、送信信号に挿入する複数の固定シンボルからなる固定系列を生成する。固定シンボルは信号値が予め定められたシンボルである。固定系列はどの様な系列でもよい。例えば、ゼロシンボルによって成り立つゼロ系列を固定系列とすることができる。また、文献「D.C.Chu,“Polyphase Codes With Good Periodic Correlation Properties”,IEEE Transactions on Information Theory,vol.18,no.4,Jul. 1972,pp.531-532.」(以下、D.C.Chu文献という)に記載されている系列を固定系列として用いてもよい。
固定系列生成部14の出力信号は多重部15の入力信号となる。多重部15は、固定系列生成部14の出力と調整部13の出力とを、規定数の送信シンボルで構成されるブロック内に配置してブロック信号を生成する。以下の説明では、多重部15から出力されるブロック信号をブロックXと呼ぶ。また、ブロックXの長さをNサンプルとする。よって、固定系列生成部14から出力される固定系列の長さと調整部13から出力されるデータ系列の長さとの合計はNサンプルとなる。また、調整部13から出力されるデータ系列の長さをMサンプル、固定系列生成部14から出力される固定系列の長さをT=N−M(サンプル)とする。多重部15は、入力された固定系列を2分割してブロックX内の両端に配置する。2分割後の2つの固定系列の長さは、其々どのような長さでもよい。例えば、2つを同じ長さ、すなわち其々の長さをT/2としてもよいし、2つを異なる長さ、すなわち、T=T1+T2かつT1≠T2となるように、其々の長さをT1およびT2としてもよい。多重部15は、ブロックX内の中央に、すなわち2分割した固定系列の間に、調整部13から入力されたデータ系列を配置する。
ここで、調整部13が時間領域信号の長さを調整する処理について説明する。調整部13は、デジタルフィルタなどによって時間領域信号の長さを調整する。例えば、長さがNサンプルの信号y=[y0,y1,y2,…,yN-1]Tの長さを調整するフィルタリング処理の一例として、両端の一定数のサンプルをゼロにしてしまう処理などが考えられる。この場合、フィルタリング処理後の信号y’であるデータ系列は式(1)で示したものとなる。調整部13は、両端の一定数のサンプル、すなわちゼロにしたサンプル以外の残りのサンプルを多重部15へ出力する。
Figure 0006719645
例えば、N=8,M=4,T=T=2とした場合、フィルタリング処理後のデータ系列は、y’=[0,0,y2,y3,y4,y5,0,0]Tとなる。なお、調整部13は信号の長さを変えなくてもよい。その場合、調整部13への入力信号の長さと調整部13の出力信号の長さは同じであり、多重部15への出力信号は両端にゼロが付加された状態となる。多重部15は、入力信号の両端のゼロを削除した後、2分割した固定系列を両端に付加する。
固定系列が分割される長さ、すなわち分割された後の2つの固定系列の長さと、分割される前の固定系列の長さTとは、マルチパス伝送路における最大遅延時間および帯域外の電力の希望抑圧量に基づいて決定してもよい。マルチパス伝送路における最大遅延時間とは、送信装置10が端末2に向けて送信した信号に対して伝送路で付加される遅延時間の最大値である。例えば、分割される前の固定系列の長さTを最大遅延時間に基づいて決定する場合、受信装置である端末2が最大遅延時間を測定し、基地局1にフィードバックする。基地局1は、フィードバックされた最大遅延時間よりも長くなるよう固定系列長Tを決定する。また、帯域外電力の抑圧量は、分割後の2つの固定系列の長さの比、すなわちT1とT2の比によって決まる。そのため、基地局1は、希望の抑圧量が達成できる比となるよう、長さT1およびT2を決定する。基地局1においては、制御部32、制御情報生成部31または上位レイヤが、固定系列が分割される長さおよび固定系列長Tを決定する。制御部32は、決定結果に基づいて、固定系列生成部14、調整部13および多重部15に対する動作指示を行う。制御部32は、固定系列生成部14に対して、生成する固定系列の長さTを指示し、調整部13に対して、出力するデータ系列の長さを指示し、多重部15に対して、2分割後の2つの固定系列の長さT1およびT2を指示する。制御部32から多重部15に対する指示は、分割後の2つの固定系列の一方の長さ、または、2つの固定系列の長さの比であってもよい。なお、固定系列として用いる系列の種類、値、T1とT2との比、およびTの値は、制御チャネルなどを用いて基地局1から端末2に通知される。制御チャネルは、基地局1が、データ信号の復調に必要な制御情報およびその他の制御情報を端末2へ送信する際に使用するチャネルである。制御情報は専用のシンボル又はサブキャリアを用いて端末2に伝達される。例えば、3GPP(3rd Generation Partnership Project) LTE(Long Term Evolution)規格においては、PDCCH(Physical Downlink Control Channel)などが、基地局1から端末2への制御情報の伝送で使用する制御チャネルに該当する。
多重部15が出力するブロックXの具体例を以下に示す。なお、固定系列生成部14の出力をp0,p1,…,pT-1、調整部13の出力をs0,s1,…,sM-1とする。また、多重部15では、入力された固定系列を同じ長さに2分割するものとする。この場合、ブロックXは、式(2)で示したものとなる。
Figure 0006719645
また、多重部15が出力するブロックXの構成は図3に示したものとなる。図3において、固定系列Aおよび固定系列Bは、多重部15において2分割された後の固定系列であり、調整部出力は、調整部13から出力されたデータ系列である。図3に示したように、調整部出力は、2分割された後の固定系列Aおよび固定系列Bに挟まれるように配置される。
多重部15が出力するブロックXは補間部16の入力信号となる。補間部16は、時間領域の信号であるブロックXに対して補間処理を行い、送信信号を生成する。補間部16は、補間処理において、ブロックXの長さを、入力時の整数倍又は分数倍にする。すなわち、補間部16は、送信信号である出力信号の長さをN1=N×Fとする。Fは、整数又は1以上の分数、例えば3/2、4/3等の値となる。ただし、N1は整数とし、N1≧Nとする。
補間部16から出力されるブロックをブロックYとし、ブロックYのサンプル数をN1とする。補間部16は、ブロックY内の各信号の位相に、折り返し巡回性が発生するような処理を与える。例えば、文献「B.Porat,“A Course in Digital Signal Processing”,John Wiley and Sons Inc.,1997」(以下、Porat文献という)に記載されている信号補間式等を用いて補間処理を行えば、ブロックY内の各信号の位相に折り返し巡回性が発生する。折り返し巡回性とは、具体的には、ブロックYの信号をy0,y1,…,yN1-1とすると、y0とyN1-1の位相に連続性がある状態、すなわち、yN1-1の位相とy0の位相とが連続した状態を指す。すなわち、本実施の形態のように固定系列をブロックの両端に挿入すると、時間軸上で隣り合った1つ目のブロックの末尾のyN1-1の位相と2つ目のブロックの先頭のy0の位相とが連続し、2つのブロック間で位相が連続することになる。補間処理は、一般的にオーバサンプリング処理とも呼ばれる。よって、ブロックXのNサンプルの間に補間サンプルが挿入されてN1サンプルとされた信号がブロックYとなる。
なお、本実施の形態にかかる送信装置10は、上述した変換部12〜補間部16において行う各処理を、毎ブロックに対して実施する。すなわち、各ブロックの同じ箇所に同じ固定系列が挿入される。例えば、K番目のブロックに対する処理で調整部13が出力する系列をsk,0,sk,1,…,sk,M-10とすると、多重部15が出力するブロックXは式(3)で表される。式(3)において、mはブロック番号となる。ブロック番号の範囲は一般的にフレーム長またはバースト長によって決まる。1フレームは1つ以上のブロック信号で構成され、1バーストは1つ以上のフレームで構成される。
Figure 0006719645
補間部16が出力するブロックYは送信部17の入力信号となる。送信部17は、入力されたブロックYに対してデジタルアナログ変換処理、周波数変換処理などを実行した後、端末2に向けて送信する。なお、送信部17は、従来のOFDM方式の送信装置で必要とされているCP(Cyclic Prefixing)を付加する処理を行う必要はない。CPを付加する処理が必要ない理由は、多重部15において各ブロックのOFDM信号の先頭および末尾に固定系列が挿入されるためである。すなわち、連続する2つのブロックの前のブロックの末尾と後のブロックの先頭に配置された固定系列によって、CPが挿入されているように見えるからである。
ここで、変換部12および補間部16の具体例について説明する。図4は、実施の形態1にかかる変換部12および補間部16の構成例を示す図である。図4では、基地局1を構成しているその他の構成要素についても記載している。
図4に示したように、変換部12は、IDFT(Inverse Discrete Fourier Transform)部121で構成される。IDFT部121は、入力信号に対してN点のIDFT処理を実行して時間領域の信号に変換する。IDFT部121の出力はN点となる。補間部16は、DFT(Discrete Fourier Transform)部161、ゼロ挿入部162およびIDFT部163で構成される。DFT部161は、入力信号に対してN点のDFT処理を実行して周波数領域の信号に変換する周波数領域変換部である。DFT部161の出力はN点となる。ゼロ挿入部162は、入力信号に対してゼロを挿入する。周波数領域におけるゼロ挿入処理は時間領域における補間処理と同等の処理である。ゼロの挿入箇所についての制限は無い。ゼロ挿入部162は、例えば、Porat文献に記載されている手法を用いて、入力信号にゼロを挿入する。ゼロ挿入部162が挿入するゼロの数をK−N点とする。すなわち、ゼロ挿入部162は、N点の入力信号に対してゼロを挿入してK点の信号を生成し、この信号を出力する。IDFT部163は、入力信号に対してK点のIDFT処理を実行して時間領域の信号に変換する時間領域変換部である。上記のPorat文献において説明されているように、DFT処理、ゼロ挿入処理およびIDFT処理を実行して信号点の調整を行うことにより、補間部16から出力されるブロックY内の先頭と末尾の信号であるy0とyN1-1の位相に連続性がある現象が起きる。すなわち、ブロックY内の各信号の位相に折り返し巡回性が発生する。
図2の説明に戻り、受信部21は、端末2から送信されるアップリンク信号を受信し、受信したアップリンク信号に対して周波数変換処理、アナログデジタル変換処理などを実行する。受信部21の出力信号は、復調部22の入力信号となる。復調部22は、受信部21からの入力信号を復調する。端末2が送信系列に対して符号化を行っている場合、復調部22は復調後の信号に対して復号処理を実行して端末2から送信された情報を復元する。復調部22で復元された情報は情報抽出部23の入力信号となる。情報抽出部23は、入力された情報から後段の制御情報生成部31が必要とする情報を抽出する。具体的には、情報抽出部23は、復調部22で復元された情報から伝送路情報を抽出して制御情報生成部31へ出力する。伝送路情報は、基地局1と端末2との間の伝送路の状態、すなわちダウンリンクの伝送路の状態を示す情報である。伝送路情報は、伝送路の状態を複素数で示した情報、受信信号電力対雑音電力の比、マルチパス伝送路のパス数などが該当するがこれらに限定されない。情報抽出部23が抽出した伝送路情報は制御情報生成部31の入力信号となる。制御情報生成部31は、入力された伝送路情報が示す伝送路の状況に基づいて送信信号のパラメタを決定する。ここでの送信信号のパラメタとは、固定系列生成部14が生成する固定系列の長さ、多重部15が固定系列を2分割する際の分割後の固定系列の長さ、などである。制御情報生成部31は、決定したパラメタを示す制御情報を生成して制御部32へ出力する。なお、ここでは制御情報生成部31が送信信号のパラメタを決定することとしたが、制御部32が決定してもよい。その場合、制御情報生成部31は、伝送路情報を制御部32へ出力する。また、変換部12、調整部13、固定系列生成部14および多重部15の其々に対して出力する制御信号を制御情報生成部31が生成し、生成した制御信号を制御情報生成部31から各部へ出力するようにしてもよい。
なお、固定系列の長さおよび固定系列の値が一定区間同じである場合、メモリなどの記憶部から固定系列を読み出してもよい。その場合、図2に示した固定系列生成部14は記憶部となり、制御部32から記憶部への制御信号は、固定系列の出力を指示する制御信号となる。
また、本実施の形態においては、固定系列をブロックの両端すなわちブロックの先頭および末尾に配置することとしたが、必要であれば、先頭および末尾に固定系列を配置すると共に、先頭および末尾以外の決められた位置に別の固定系列を配置してもよい。この場合、制御部32から多重部15へ、先頭および末尾以外の位置を指定し、多重部15は固定系列生成部14で生成される固定系列を指定された位置に配置する。先頭および末尾以外の位置とは多重部15に入力されるNシンボルの中央などに相当する位置である。例えば、上記の式(2)の例を用い、Mを偶数とした場合、多重部15は、s0,s1,…,sM-1において、sM/2-1の位置を中心としてq0,q1,…,qT'-1を配置する。qiはpiとは別の系列であり、固定系列生成部14より出力される。T’は固定系列qiの長さであり、制御部32によって決められる。ブロックの両端以外に配置される理由は、位相雑音補正およびドップラシフト補正用に、固定系列を両端以外にブロックの中央などに配置すれば、端末2は固定系列を用いて位相雑音補正、ドップラシフト補正などの周波数補正が可能となるからである。なお、両端以外の場所に配置される固定シンボルはすべてのブロックに対して挿入される必要はない。このような構成とする場合、制御部32は、qiが配置されるブロックの番号、すなわち式(3)におけるブロック番号mをデータ生成部11および固定系列生成部14に通知すればよい。qiが配置される場合、調整部13の出力信号のシンボル長はN−T−T’となる。データ生成部11の出力シンボル長をNとし、調整部13において、両端の合計Tシンボルと、制御部32から指定された位置を中心としたT’シンボルとを合わせた、合計T+T’シンボルだけゼロにしてよい。また、データ生成部11の出力シンボル長をN−T’とし、調整部13において、両端の合計Tシンボルだけゼロにしてもよい。
制御情報生成部31には情報管理部33からの信号が入力される場合もある。情報管理部33は、上位レイヤから受け取る制御情報を管理する。ここでの上位レイヤとは、送信装置10を備えている基地局1を管理している上位の装置または他の基地局が考えられるが上位レイヤをこれに限定するものではない。上位レイヤから受け取る制御情報は、例えば、OFDMブロックのサンプル数Nと、固定系列生成部14が生成する固定系列の長さTとを含む。この場合、これらの情報すなわちサンプル数Nおよび長さTは上位レイヤで決定される。また、調整部13が入力信号を短縮する際の長さ、すなわち、調整後の信号のサンプル数または調整処理で削減するサンプル数も上位レイヤが決定し、決定した長さの情報が上位レイヤから情報管理部33に入力されるようにしてもよい。また、固定系列の値および配置位置の情報が上位レイヤから情報管理部33に入力され、この情報を情報管理部33が制御情報生成部31に出力するようにしてもよい。また、パラメタの固定値および固定位置を常に用いるよう指示する制御情報、または、パラメタの固定値および固定位置を指定された複数のブロック、およびブロック区間に対して用いるよう指示する制御情報が上位レイヤから情報管理部33に入力されてもよい。上位レイヤにおいては、制御情報をネットワークの混雑状況などに基づいて生成する。例えば、ネットワークが混雑している場合は、大容量データの送信が困難であるため、ブロック長を短くして送信フレームを構成するよう指示する制御情報を生成することが考えられる。
制御部32は、制御情報生成部31から入力される制御情報に基づいて、データ生成部11、変換部12、調整部13、固定系列生成部14および多重部15の其々に出力する制御信号を生成する。既に説明したように、制御部32は、固定系列生成部14に対して、生成する固定系列の長さTを指示し、調整部13に対して、出力するデータ系列の長さを指示し、多重部15に対して、2分割後の2つの固定系列の長さT1およびT2を指示する。なお、制御部32は、調整部13に対しては、削除される信号の長さおよび削除方法も指定する。削除方法の具体例はデジタルフィルタを用いた削除である。制御部32は、調整部13に対する指示において、入力された信号の長さを調整するか否かを指示するようにしてもよい。調整部13が出力するデータ系列の長さ、すなわち調整部13が入力信号から削除するポイント数を可変としてもよい。
また、制御部32は、データ生成部11に対して、生成するデータシンボルの多値数および生成するデータシンボル数を指示する。制御部32は、変換部12に対して、入力されるデータシンボルを変換する手法を指示する。
基地局1が送信した信号を端末2が受信して元のデータを復元するためには、基地局1が行う送信処理の内容を知る必要がある。基地局1が行う送信処理の内容はパラメタ化され、基地局1から端末2へ制御情報として送信される。端末2は、基地局1から制御情報として受信したパラメタを使用して受信処理を行う。基地局1は、例えば、3GPP LTE規格で定義されているRRC(Radio Resource Control)プロトコルに従い、制御情報を端末2へ伝送する。制御情報の中にデータ長、固定系列の種類などを指定するパラメタが含まれていてもよい。基地局1は、一般的に長期間にわたって変わらないパラメタは上位レイヤで伝送される制御情報に含めて端末2へ伝送する。また、基地局1は、適応的に変わるパラメタは定期的に送信される制御情報に含めて端末2へ伝送する。例えば、3GPP LTE規格で定義されているPDCCHは、定期的に端末に向けて送信される制御情報の伝送で用いることができるため、基地局1は、PDCCHを使用して制御情報を伝送する。
次に、基地局1がダウンリンク信号を送信する動作について、図5を参照しながら説明する。図5は、基地局1がダウンリンク信号を送信する動作の一例を示すフローチャートである。
基地局1は、まず、端末2へ送信する制御情報を生成する(ステップS11)。端末2へ送信する制御情報は、例えば、端末2がデータ信号を復調するために必要なパラメタである。このパラメタは、データ信号に適用されている変調方式、符号化方式、1ブロックに含まれる固定系列の長さ、固定系列の種類、などを示すパラメタが該当する。制御情報は、制御部32が生成する。この場合、制御情報は制御部32からデータ生成部11に入力され、データシンボルとして送信されることになる。端末2へ送信する制御情報を制御情報生成部31が生成してもよい。この場合、制御情報生成部31は、生成した制御情報を制御部32へ出力し、データ生成部11経由で端末2へ送信してもよいし、生成した制御情報を多重部15経由で端末2へ送信してもよい。多重部15経由で制御情報を送信する場合、制御情報生成部31は、制御情報を含んだデータシンボルを生成して多重部15へ出力する。
基地局1は、次に、固定系列を生成し(ステップS12)、さらに、データシンボルを生成する(ステップS13)。上述したように、固定系列の生成は固定系列生成部14が行い、データシンボルの生成はデータ生成部11が行う。なお、ステップS12およびステップS13を実行する順番は逆であってもよい。また、これら2つのステップを並列に実行しても構わない。データ生成部11は制御部32から指示された数のデータシンボルを生成し、固定系列生成部14は制御部32から指示された数の固定シンボルを生成する。
基地局1は、次に、ステップS13で生成したデータシンボルを時間領域の信号に変換して時間領域のデータ信号を生成する(ステップS14)。このステップS14の処理は変換部12が行う。
基地局1は、次に、時間領域の信号に変換後のデータシンボルであるデータ信号の長さを調整する(ステップS15)。このステップS15の処理は調整部13が行う。調整部13は、入力されたデータ信号の長さを制御部32から指示された長さに調整して出力する。
基地局1は、次に、ステップS12で生成した固定系列とステップS15で長さを調整した後のデータ信号であるデータ系列とを多重する(ステップS16)。このステップS16の処理は多重部15が行う。多重部15は、固定系列を制御部32から指示された長さの2つの固定系列に分割してブロック先頭側および末尾側に配置し、2つの固定系列の間にデータ系列を配置してブロックXを生成する。
基地局1は、次に、固定系列とデータ系列とを多重して生成されたブロックXに対して補間処理を行う(ステップS17)。このステップS17の処理は補間部16が行う。補間部16は、ブロックXを周波数領域の信号に変換した後、ゼロを挿入し、時間領域の信号に再度変換することにより、予め決められた長さの信号を生成する。
基地局1は、次に、ステップS17で生成した信号を端末2へ送信する(ステップS18)。このステップS18の処理は送信部17が行う。
以上のように、本実施の形態にかかる基地局1を構成する送信装置10は、固定系列を2分割して得られた2つの固定系列をブロックの先頭および末尾に配置し、ブロックの中央部分すなわち2つの固定系列の間にデータシンボルを配置した構成のブロック信号を生成する。また、送信装置10は、ブロック信号に対して周波数領域でゼロを挿入して補間処理を行い、送信信号を生成する。これにより、連続する2つのブロック信号の間で位相が連続した状態となり、送信信号の帯域外電力を抑制できる。また、ブロック信号の先頭および末尾に固定系列を配置したことによりCPを付加する必要が無くなるため伝送効率を向上させることができる。また、固定系列が非ゼロ、すなわちゼロ系列ではない場合、受信側では固定系列を利用して伝送路を推定することが可能となり、ブロックに参照信号を送信する必要が無くなる。そのため、伝送効率をさらに向上させることができる。
次に、実施の形態1にかかる基地局1のハードウェア構成について説明する。基地局1の各構成要素は、処理回路により実現される。処理回路は、プロセッサがソフトウェアを実行する回路であってもよいし、専用の回路であってもよい。また、一部の構成要素をプロセッサがソフトウェアを実行する回路で実現し、残りの構成要素を専用の回路で実現してもよい。
処理回路がソフトウェアにより実現される場合、処理回路は、例えば、図6に示す制御回路である。図6は、基地局1を実現する制御回路の一例を示す図である。制御回路は、入力部101、プロセッサ102、メモリ103および出力部104を備える。入力部101は、外部から入力されたデータを受信する回路である。出力部104は、データを外部へ送信する回路である。
プロセッサ102は、CPU(Central Processing Unit、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、DSP(Digital Signal Processor)ともいう)である。メモリ103は、例えば、RAM(Random Access Memory)、ROM(Read Only Memory)、フラッシュメモリー、EPROM(Erasable Programmable Read Only Memory)、EEPROM(Electrically Erasable Programmable Read Only Memory)等の、不揮発性または揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、DVD(Digital Versatile Disk)等が該当する。基地局1の構成要素を実現する処理回路が図6に示す制御回路である場合、プロセッサ102がメモリ103に記憶された、基地局1の各々の構成要素に対応するプログラムを読み出して実行することにより各構成要素が実現される。また、メモリ103は、プロセッサ102が実施する各処理における一時メモリとしても使用される。
基地局1の構成要素のうち、専用のハードウェアで実現されるものは、図7に示す回路により実現される。図7は、基地局1を実現する専用のハードウェアの一例を示す図である。図7に示した専用の回路は、入力部101、処理回路110および出力部104を備える。入力部101および出力部104は、図6に示した入力部101および出力部104と同じ回路である。処理回路110は、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)、またはこれらを組み合わせたものである。
実施の形態2.
次に、実施の形態2にかかる送信装置について説明する。本実施の形態にかかる送信装置は、実施の形態1で説明した送信装置10と同様に、図1に示した通信システムの基地局1を構成する。なお、実施の形態1で説明した基地局1と区別するために、以下の説明では実施の形態2にかかる基地局を基地局1aと記載する。以下、実施の形態1と異なる点を説明する。
図8は、実施の形態2にかかる基地局1aの構成例を示す図である。基地局1aは、実施の形態1にかかる基地局1の送信装置10および制御部32を、送信装置10aおよび制御部32aに置き換えたものである。送信装置10aは、データ生成部11、変換部12、調整部13、多重部15、補間部16、送信部17、ゼロ系列生成部41、固定系列生成部42および合成部43を備える。送信装置10aのデータ生成部11、変換部12、調整部13、多重部15、補間部16および送信部17は、実施の形態1にかかる送信装置10の同じ符号が付された各構成要素と同様の処理を実行する。そのため、これらの構成要素については説明を省略する。
ゼロ系列生成部41は、制御部32aから指示された数のゼロシンボルを生成してゼロ系列として多重部15へ出力する。なお、多重部15は、ゼロ系列生成部41から入力されたゼロ系列を2分割してブロックの先頭および末尾に配置する。ゼロ系列生成部41は、送信装置10aにおける第1の固定系列生成部である。
送信装置10aにおける第2の固定系列生成部である固定系列生成部42は、複数の固定シンボルからなる固定系列を生成する。ただし、固定系列生成部42が生成する固定系列は、補間部16が多重部15から入力されたブロックXに対して行う補間処理と同様の処理が行われた後の固定系列とする。固定系列生成部42は、非ゼロの固定系列を生成し、生成した固定系列に対して、例えば、上述したD.C.Chu文献に記載されている補間処理を行い、補間処理後の固定系列として出力する。図9は、固定系列生成部42の構成例を示す図である。固定系列生成部42は、固定シンボル生成部421、ゼロシンボル生成部422、多重部423および補間部424を備える。固定シンボル生成部421は、複数の固定シンボルを生成して多重部423へ出力する。ゼロシンボル生成部422は、複数のゼロシンボルを生成して多重部423へ出力する。なお、固定シンボル生成部421は、ゼロ系列生成部41が生成する複数のゼロシンボルと同じ数の固定シンボルを生成する。ゼロシンボル生成部422は、調整部13から多重部15へ出力されるデータシンボルと同じ数のゼロシンボルを生成する。多重部423は、多重部15と同様の処理を行う。具体的には、多重部423は、複数の固定シンボルを2分割してブロックの先頭および末尾に配置し、複数のゼロシンボルをブロックの中央に配置する。なお、多重部423は、多重部15がゼロ系列を2分割する比率と同じ比率で複数の固定シンボルを2分割する。補間部424は、補間部16と同様の補間処理を、多重部423からの入力信号、すなわち、ブロックの先頭および末尾に複数の固定シンボルが配置され、中央に複数のゼロシンボルが配置された信号、に対して実行する。すなわち、補間部424の出力シンボル数と補間部16の出力シンボル数は等しくなる。
なお、固定系列生成部42は、補間処理後の固定系列をメモリで保持し、これを読み出して出力する構成であってもよい。この場合、固定系列生成部42は、複数種類の固定系列をメモリで保持しておき、いずれか一つの固定系列を制御部32aからの指示に従って出力するようにしてもよい。
合成部43は、補間部16からの入力信号と固定系列生成部42からの入力信号とを合成する。具体的には、合成部43は、補間部16からの入力信号に含まれている、補間処理後のゼロ系列を、固定系列生成部42からの入力信号に含まれている、補間処理後の固定系列に置き換える。この結果、実施の形態1にかかる送信装置10の補間部16が出力する信号と同様の信号が生成される。合成部43の出力信号は送信部17の入力信号となる。
制御部32aは、データ生成部11、変換部12、調整部13、多重部15、ゼロ系列生成部41および固定系列生成部42に対して、其々が実行する動作を指示する制御信号を出力する。
また、送信装置10aの変換部12および補間部16の構成は、図10に示したように、送信装置10の変換部12および補間部16と同様の構成である。
また、図9に示した固定系列生成部42の補間部424は、図11に示したように、DFT部241、ゼロ挿入部242およびIDFT部243で構成される。DFT部241は、補間部16のDFT部161と同様に、入力信号に対してN点のDFT処理を実行する。ゼロ挿入部242は、入力信号に対してゼロを挿入する。ゼロ挿入部242は、補間部16のゼロ挿入部162と同様の手法で入力信号にゼロを挿入する。ゼロ挿入部242が挿入するゼロの数は、補間部16のゼロ挿入部162と同様にK−N点とする。IDFT部243は、補間部16のIDFT部163と同様に、入力信号に対してK点のIDFT処理を実行する。
以上のように、本実施の形態にかかる送信装置10aにおいて、多重部15は、ゼロ系列が先頭および末尾に配置され、中央にデータ系列が配置されたブロック信号を生成し、補間部16は、ブロック信号に対して補間処理を行う。固定系列生成部42は、補間処理後の固定系列を生成し、合成部43は、補間処理後のブロック信号と補間処理後の固定系列を合成して送信信号を生成する。本実施の形態にかかる送信装置10aは、実施の形態1にかかる送信装置10と同様に、送信信号の帯域外電力を抑制できるとともに、伝送効率の向上を実現できる。
なお、本実施の形態にかかる送信装置10aは、実施の形態1にかかる送信装置10と同様に、図6または図7に示した構成のハードウェアで実現することができる。
また、本実施の形態においては、固定系列をブロックの両端すなわちブロックの先頭および末尾に配置することとしたが、必要であれば、先頭および末尾に固定系列を配置すると共に、両端以外の決められた位置に別の固定系列を配置してもよい。この場合、制御部32aは、固定系列生成部42に両端以外の位置を指定し、固定系列生成部42は、ブロックの両端および指定された位置に固定系列が配置された信号を生成した後、補間処理を行って補間処理後の固定系列を生成する。固定系列生成部42で生成される系列は、合成部43において、補間部16から出力される信号と合成される。両端以外の位置とは多重部15に入力されるNシンボルの中央などに相当する位置である。データ系列生成部18および多重部15は、前述の通り、ブロックの先頭および末尾のサンプルをゼロとし、制御部32aから指定された場所周辺もゼロとしたブロック信号を生成する。そして固定系列生成部42において、固定シンボル生成部421はqiとpiとを生成し、多重部423が、qiとpiとを指定された場所に配置する。qiとpiは別の系列である。T’は固定系列qiの長さであり、制御部32aによって決められる。例えば、piは分割され、ブロックの先頭および末尾に多重部423にて配置される。そして、qiはブロックの両端以外の場所に多重部423にて配置される。ブロックの両端以外に配置される理由は、位相雑音補正およびドップラシフト補正用に、固定系列を両端以外にブロックの中央などに配置すれば、端末2は固定系列を用いて位相雑音補正、ドップラシフト補正などの周波数補正が可能となるからである。なお、両端以外の場所に配置される固定シンボルはすべてのブロックに対して挿入される必要はない。このような構成とする場合、制御部32aは、qiが配置されるブロックの番号、すなわち式(3)におけるブロック番号mをデータ生成部11、ゼロ系列生成部41および固定系列生成部42に通知すればよい。
実施の形態3.
次に、実施の形態3にかかる送信装置について説明する。本実施の形態にかかる送信装置は、実施の形態1で説明した送信装置10と同様に、図1に示した通信システムの基地局1を構成する。また、本実施の形態にかかる送信装置は、実施の形態1で説明した送信装置10の変形例である。なお、実施の形態1で説明した基地局1および実施の形態2で説明した基地局1aと区別するために、以下の説明では実施の形態3にかかる基地局を基地局1bと記載する。以下、実施の形態1と異なる点を説明する。
図12は、実施の形態3にかかる基地局1bの構成例を示す図である。基地局1bは、実施の形態1にかかる基地局1の送信装置10および制御部32を、送信装置10bおよび制御部32bに置き換えたものである。送信装置10bは、送信装置10から調整部13を削除し、変換部12を変換部12bに置き換えたものである。送信装置10bの変換部12b以外の構成要素は送信装置10の同じ符号が付された構成要素と同様であるため、説明を省略する。なお、データ生成部11および変換部12bは、データ系列生成部18bを構成する。
変換部12bは、入力信号に対してM点のIDFT処理を実行するIDFT部121bを備える。IDFT部121bの出力はM点となる。よって、変換部12bは、実施の形態1にかかる送信装置10の調整部13が出力する信号と同じ長さの時間領域信号を生成して出力する。
すなわち、本実施の形態にかかる送信装置10bにおいて、データ生成部11は、Mサンプルのデータシンボルを生成して出力し、変換部12bは、データ生成部11から入力されたMサンプルのデータシンボルに対してM点のIDFT処理を実行してMサンプルの時間領域信号を生成する。
制御部32bは、データ生成部11、変換部12b、固定系列生成部14および多重部15の其々に出力する制御信号を生成する。制御部32bが生成する制御信号は、実施の形態1の制御部32がデータ生成部11、変換部12、固定系列生成部14および多重部15の其々に出力する制御信号と同様である。ただし、制御部32bは、データ生成部11に対して、系列数がMのデータ系列を生成するよう指示する制御信号を出力する。
本実施の形態にかかる送信装置10bの構成を適用した場合にも実施の形態1と同様の効果を得ることができる。
なお、本実施の形態にかかる送信装置10bは、実施の形態1にかかる送信装置10と同様に、図6または図7に示した構成のハードウェアで実現することができる。
また、本実施の形態においては、固定系列をブロックの両端すなわちブロックの先頭および末尾に配置することとしたが、必要であれば、先頭および末尾に固定系列を配置すると共に、先頭および末尾以外の決められた位置に別の固定系列を配置してもよい。この場合、制御部32bから多重部15へ、先頭および末尾以外の位置を指定し、多重部15は固定系列生成部14で生成される固定系列を指定された位置に配置する。先頭および末尾以外の位置とは多重部15に入力されるMシンボルの中央などに相当する位置である。例えば、上記の式(2)の例を用い、Mを偶数とした場合、多重部15は、s0,s1,…,sM-1において、sM/2-1の位置を中心としてq0,q1,…,qT’-1を配置する。qiはpiとは別の系列であり、固定系列生成部14より出力される。T’は固定系列qiの長さであり、制御部32bによって決められる。ブロックの両端以外に配置される理由は、位相雑音補正およびドップラシフト補正用に、固定系列を両端以外にブロックの中央などに配置すれば、端末2は固定系列を用いて位相雑音補正、ドップラシフト補正などの周波数補正が可能となるからである。なお、ブロックの両端以外の場所に配置される固定シンボルはすべてのブロックに対して挿入される必要はない。このような構成とする場合、制御部32bは、qiが配置されるブロックの番号、すなわち式(3)におけるブロック番号mをデータ生成部11および固定系列生成部14に通知すればよい。qiが配置される場合、データ系列生成部18bの出力信号のシンボル長はM−T−T’となる。
実施の形態4.
次に、実施の形態4にかかる送信装置について説明する。本実施の形態にかかる送信装置は、実施の形態1で説明した送信装置10と同様に、図1に示した通信システム3の基地局1を構成する。また、本実施の形態にかかる送信装置は、実施の形態2で説明した送信装置10aの変形例である。なお、実施の形態1〜3で説明した基地局と区別するために、以下の説明では実施の形態4にかかる基地局を基地局1cと記載する。以下、実施の形態2と異なる点を説明する。
図13は、実施の形態4にかかる基地局1cの構成例を示す図である。基地局1cは、実施の形態2にかかる基地局1aの送信装置10aおよび制御部32aを、送信装置10cおよび制御部32cに置き換えたものである。送信装置10cは、送信装置10aから調整部13を削除し、変換部12を変換部12cに置き換えたものである。送信装置10cの変換部12c以外の構成要素は送信装置10aの同じ符号が付された構成要素と同様であるため、説明を省略する。
変換部12cは、入力信号に対してM点のIDFT処理を実行するIDFT部121cを備える。IDFT部121cの出力はM点となる。よって、変換部12cは、実施の形態2にかかる送信装置10aの調整部13が出力する信号と同じ長さの時間領域信号を生成して出力する。
すなわち、本実施の形態にかかる送信装置10cにおいて、データ生成部11は、系列数がMのデータ系列を生成して出力し、変換部12cは、データ生成部11から入力されたデータ系列に対してM点のIDFT処理を実行してMサンプルの時間領域信号を生成する。
制御部32cは、データ生成部11、変換部12c、固定系列生成部14および多重部15の其々に出力する制御信号を生成する。制御部32cが生成する制御信号は、実施の形態2の制御部32aがデータ生成部11、変換部12a、固定系列生成部42および多重部15の其々に出力する制御信号と同様である。ただし、制御部32cは、データ生成部11に対して、系列数がMのデータ系列を生成するよう指示する制御信号を出力する。
本実施の形態にかかる送信装置10cの構成を適用した場合にも実施の形態2と同様の効果を得ることができる。
なお、本実施の形態にかかる送信装置10cは、実施の形態1にかかる送信装置10と同様に、図6または図7に示した構成のハードウェアで実現することができる。
また、本実施の形態においては、固定系列をブロックの両端すなわちブロックの先頭および末尾に配置することとしたが、必要であれば、先頭および末尾に固定系列を配置すると共に、両端以外の決められた位置に別の固定系列を配置してもよい。この場合、制御部32cは、固定系列生成部42に両端以外の位置を指定し、固定系列生成部42は、ブロックの両端および指定された位置に固定系列が配置された信号を生成した後、補間処理を行って補間処理後の固定系列を生成する。固定系列生成部42で生成される系列は、合成部43において、補間部16から出力される信号と合成される。両端以外の位置とは多重部15に入力されるNシンボルの中央などに相当する位置である。データ系列生成部18bおよび多重部15は、前述の通り、ブロックの先頭および末尾のサンプルをゼロとし、制御部32cから指定された場所周辺もゼロとしたブロック信号を生成する。そして固定系列生成部14において、固定シンボル生成部421はqiとpiとを生成し、多重部423が、qiとpiとを指定された場所に配置する。qiとpiは別の系列である。T’は固定系列qiの長さであり、制御部32cによって決められる。例えば、piは分割され、ブロックの先頭および末尾に多重部423にて配置される。そして、qiはブロックの両端以外の場所に多重部423にて配置される。ブロックの両端以外に配置される理由は、位相雑音補正およびドップラシフト補正用に、固定系列を両端以外にブロックの中央などに配置すれば、端末2は固定系列を用いて位相雑音補正、ドップラシフト補正など周波数補正が可能となるからである。なお、両端以外の場所に配置される固定シンボルはすべてのブロックに対して挿入される必要はない。このような構成とする場合、制御部32cは、qiが配置されるブロックの番号、すなわち式(3)におけるブロック番号mをデータ生成部11および固定系列生成部42に通知すればよい。
実施の形態5.
実施の形態5では、実施の形態1,2で説明した基地局1,1aが送信した信号を受信する端末2について説明する。
図14は、実施の形態5にかかる端末2の構成例を示す図である。端末2は、受信部61、制御情報抽出部62、制御部63、信号波形復元部64、信号抽出部65、変換解除部66、復調部67、伝送路推定部68、伝送路情報生成部71および送信部72を備える。受信部61、制御情報抽出部62、制御部63、信号波形復元部64、信号抽出部65、変換解除部66、復調部67および伝送路推定部68は、受信装置60を構成する。伝送路情報生成部71および送信部72は、送信装置70を構成する。
受信部61は、基地局から送信されるダウンリンク信号を受信し、受信したダウンリンク信号に対して周波数変換処理、アナログデジタル変換処理などを実行する。受信部61の出力信号は、制御情報抽出部62、信号波形復元部64および伝送路推定部68への入力信号となる。
制御情報抽出部62は、受信部61から出力される受信信号に含まれる制御信号情報を抽出して制御部63へ出力する。例えば、3GPP LTE規格において、PDCCHが制御情報を含む信号に相当する。受信信号にPDCCHが含まれる場合、制御情報抽出部62は、PDCCHを抽出し、さらに、PDCCHから制御情報を抽出して制御部63へ出力する。制御部63へ出力する制御情報は、データ信号を復調するために必要なパラメタであり、実施の形態1で説明したように、制御情報は、変調方式、符号化方式、1ブロックに含まれる固定系列の長さ、固定系列の種類、などを示す。
制御部63は、制御情報抽出部62から入力される制御情報に基づいて、信号波形復元部64、信号抽出部65および復調部67の其々に出力する制御信号を生成する。制御部63は、信号波形復元部64に出力する制御信号として、送信装置側、すなわち送信装置10または10aで実行された補間処理と逆の処理の実行を指示する制御信号を生成する。制御部63は、信号波形復元部64に出力する制御信号として、送信装置側で実行された補間処理の内容を示す制御信号を生成する。例えば、制御部63は、補間処理で挿入されたゼロの数、挿入位置などを示す制御情報を生成して信号波形復元部64に出力する。制御部63は、信号抽出部65に出力する制御信号として、送信装置側で実行された多重処理の内容を示す制御信号を生成する。例えば、制御部63は、抽出すべきデータ信号のポイント数、データ信号の位置などを示す制御情報を生成して信号抽出部65に出力する。制御部63は、復調部67に出力する制御信号として、データ信号に適用されている変調方式を示す制御信号を生成する。
信号波形復元部64は、送信装置側で実施された補間処理を解除する。すなわち、信号波形復元部64は、補間処理で挿入されたゼロを受信信号から除去する。具体的には、信号波形復元部64は、まず、受信信号を周波数領域の信号に変換し、次に、変換後の信号からゼロを除去する。また、信号波形復元部64は、ゼロを除去した後の受信信号に対して周波数領域で等化処理を行い、マルチパス伝送路において付加された干渉成分を受信信号から除去する。信号波形復元部64は、周波数領域での等化処理が完了すると等化後の信号を時間領域の信号に変換して出力する。信号波形復元部64の出力信号は信号抽出部65の入力信号となる。
信号抽出部65は、入力信号から復調対象の信号であるデータ信号を抽出して変換解除部66へ出力する。実施の形態1,2で説明したように、送信装置10,10aは、データ系列と、固定系列またはゼロ系列とを多重化し、補間処理の対象とする信号すなわち補間処理が行われる前の信号を生成している。そのため、信号抽出部65は、データ系列であるデータ信号を入力信号から抽出する。
変換解除部66は、信号抽出部65からの入力信号に対して、送信装置側で実施された変換を解除する処理、すなわち周波数領域の信号に変換する処理を実行する。変換解除部66の出力信号は復調部67の入力信号となる。
復調部67は、変換解除部66からの入力信号を復調して復調後のデータ信号を得る。なお、実施の形態1,2で説明した送信装置10,10aが信号の送信元である場合、送信装置10,10aの調整部13において、信号の一部が削除されるため、復調部67は、繰り返し処理を用いた復調を行う。復調部67は、例えば、文献「D.N.Liu,M.P.Fitz,“Iterative MAP equalization and decoding in wireless mobile coded OFDM”,IEEE Trans. On Commun., vol.57,no.7,July 2009,pp.2042-2051.」に記載されている繰り返し処理を行うことにより受信信号を復調する。
伝送路推定部68は、受信部61から出力される受信信号に含まれる固定系列に基づいて伝送路推定を行い、推定結果を伝送路情報生成部71へ出力する。
信号波形復元部64および変換解除部66の具体例について説明する。図15は、実施の形態5にかかる受信装置60の構成例を示す図である。
図15に示したように、受信装置60の信号波形復元部64は、DFT部641、信号抽出部642、FDE(Frequency Domain Equalizer)部643およびIDFT部644を備える。また、受信装置60の変換解除部66はDFT部661を備える。
DFT部641は、入力信号に対してK点のDFT処理を実行して周波数領域の信号に変換する。信号抽出部642は、入力信号から、送信装置10または10aでの補間処理でゼロが挿入される前の信号、すなわちデータ信号を抽出する。信号抽出部642が抽出する信号が挿入された位置は、制御部63から出力される制御信号により信号抽出部642に通知される。FDE部643は、信号抽出部642で抽出されたデータ信号に対してFDE、すなわち周波数領域等化を行う。FDE部643は、例えば、上記の非特許文献1に記載されている手法を用いてFDEを行う。IDFT部644は、入力信号に対してN点のIDFT処理を実行して時間領域の信号に変換する。
DFT部661は、入力信号に対してN点のDFT処理を実行して周波数領域の信号に変換する。
伝送路情報生成部71は、伝送路推定部68による推定結果を示す伝送路情報を生成する。伝送路情報は制御情報として送信部72から基地局1,1aへ送信されることになる。伝送路情報は複数種類存在する。例えば、マルチパス伝送路におけるパス数、最大遅延時間、伝送路行列の固有値および固有ベクトル、送信側でプリコーディングを行う場合に用いるプリコーダー行列の候補を示す候補番号などが伝送路情報に該当する。伝送路情報生成部71は、基地局1,1aが必要としている伝送路情報を含んだ制御信号を生成する。
送信部72は、入力された制御信号に対してデジタルアナログ変換処理、周波数変換処理などを実行した後、基地局1,1aに向けて送信する。
次に、端末2がダウンリンク信号を受信する動作について、図16を参照しながら説明する。図16は、端末2がダウンリンク信号を受信する動作の一例を示すフローチャートである。
端末2は、まず、受信信号から制御情報を抽出する(ステップS21)。このステップS21の処理は制御情報抽出部62が行う。
端末2は、次に、送信装置側で実施された補間処理と逆の処理を受信信号に実行して補間を解除、すなわち補間処理で挿入されたゼロを除去する(ステップS22)。端末2は、さらに、補間を解除した後の受信信号に対して等化処理を実行してマルチパス伝送路で受けた干渉成分を除去する(ステップS23)。これらのステップS22およびS23の処理は信号波形復元部64が行う。なお、信号波形復元部64は、周波数領域で補間の解除および干渉成分の除去を行う。
端末2は、次に、受信信号からデータ信号を抽出し(ステップS24)、送信装置がデータ信号に対して実施した変換を解除する処理、具体的には周波数領域の信号に変換する処理を実行する(ステップS25)。ステップS24の処理は信号抽出部65が行い、ステップS25の処理は変換解除部66が行う。
端末2は、次に、変換解除後のデータ信号を復調する(ステップS26)。このステップS26の処理は復調部67が行う。
以上のように、本実施の形態にかかる端末2を構成する受信装置60は、基地局1,1aを構成する送信装置10,10aで実行された信号変換処理、多重化処理、補間処理などの各処理と逆の処理を受信信号に実行し、ダウンリンク信号で伝送された情報系列を復調することができる。
次に、実施の形態5にかかる端末2のハードウェア構成について説明する。端末2の各構成要素は、実施の形態1から4で説明した基地局1,1a,1b,1cと同様に、図6または図7に示したハードウェアにより実現することが可能である。端末2の一部の構成要素をプロセッサがソフトウェアを実行する回路で実現し、残りの構成要素を専用の回路で実現してもよい。
実施の形態6.
実施の形態5では、実施の形態3,4で説明した基地局1b,1cが送信した信号を受信する端末2について説明する。なお、実施の形態5の端末2と実施の形態6の端末2との違いは、受信装置の構成であり、送信装置の構成は同じである。そのため、本実施の形態では受信装置の構成および実行する処理について説明する。
図17は、実施の形態6にかかる受信装置60bの構成例を示す図である。受信装置60bは、実施の形態5で説明した受信装置60の変換解除部66を変換解除部66bに置き換えたものである。受信装置60bの変換解除部66bは、入力信号に対してM点のDFT処理を実行して周波数領域の信号に変換するDFT部662を備える。
以上のように、本実施の形態にかかる端末2を構成する受信装置60bは、基地局1b,1cを構成する送信装置10b,10cで実行された信号変換処理、多重化処理、補間処理などの各処理と逆の処理を受信信号に実行し、ダウンリンク信号で伝送された情報系列を復調することができる。
なお、本実施の形態にかかる受信装置60bは、実施の形態5にかかる受信装置60と同様に、図6または図7に示した構成のハードウェアで実現することができる。
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。
1,1a,1b,1c 基地局、21〜2n 端末、3 通信システム、10,10a,10b,10c,70 送信装置、11 データ生成部、12 変換部、13 調整部、14,42 固定系列生成部、15,423 多重部、16,424 補間部、17,72 送信部、18,18b データ系列生成部、20,60,60b 受信装置、21,61 受信部、22,67 復調部、23 情報抽出部、31 制御情報生成部、32,32a,63 制御部、33 情報管理部、41 ゼロ系列生成部、43 合成部、62 制御情報抽出部、65,642 信号抽出部、66 変換解除部、68 伝送路推定部、71 伝送路情報生成部、121,121b,163,243,644 IDFT部、161,241,641 DFT部、162,242 ゼロ挿入部、421 固定シンボル生成部、422 ゼロシンボル生成部、643 FDE部。

Claims (12)

  1. マルチキャリアブロック伝送方式に対応した送信装置であって、
    固定系列を生成する固定系列生成部と、
    データシンボルを時間領域の信号に変換してデータ信号を生成するデータ系列生成部と、
    前記固定系列を2分割してブロックの先頭および末尾に配置し、前記データ系列生成部からの出力信号であるデータ系列を前記2分割した固定系列の間に配置してブロック信号を生成する多重部と、
    前記ブロック信号に対して補間処理を行う補間部と、
    を備え
    前記データ系列生成部は、
    前記データシンボルを生成するデータ生成部と、
    前記データシンボルを前記データ信号に変換する変換部と、
    前記データ信号の長さを、前記ブロック信号の長さと前記固定系列の長さとの差に等しくなるように調整する調整部と、
    を備えることを特徴とする送信装置。
  2. マルチキャリアブロック伝送方式に対応した送信装置であって、
    固定系列を生成する固定系列生成部と、
    データシンボルを時間領域の信号に変換してデータ信号を生成するデータ系列生成部と、
    前記固定系列を2分割してブロックの先頭および末尾に配置し、前記データ系列生成部からの出力信号であるデータ系列を前記2分割した固定系列の間に配置してブロック信号を生成する多重部と、
    前記ブロック信号に対して補間処理を行う補間部と、
    を備え、
    前記データ系列生成部は、
    前記データシンボルを生成するデータ生成部と、
    前記データシンボルを、前記ブロック信号の長さと前記固定系列の長さとの差と同じ長さの前記データ信号に変換して前記データ系列を生成する変換部と、
    を備えることを特徴とする送信装置。
  3. 前記固定系列生成部は、非ゼロの固定系列を生成する、
    ことを特徴とする請求項1または2に記載の送信装置。
  4. 前記固定系列生成部を、ゼロ系列を生成する第1の固定系列生成部とし、
    非ゼロの固定系列を生成するとともに、生成した非ゼロの固定系列に対して補間処理を行って補間処理後の固定系列を生成する第2の固定系列生成部と、
    前記補間部で補間処理が行われた後の前記ブロック信号と、前記補間処理後の固定系列とを合成する合成部と、
    をさらに備えることを特徴とする請求項1または2に記載の送信装置。
  5. 前記補間部は、前記ブロック信号を周波数領域の信号に変換する周波数領域変換部と、
    前記周波数領域の信号にゼロを挿入するゼロ挿入部と、
    前記ゼロ挿入部でゼロが挿入された後の前記周波数領域の信号を時間領域の信号に変換する時間領域変換部と、
    を備えることを特徴とする請求項1からのいずれか一つに記載の送信装置。
  6. 前記固定系列生成部が生成する固定系列の長さを、前記ブロック信号を受信する受信装置との間の伝送路の状態に基づいて決定された長さとする、
    ことを特徴とする請求項1からのいずれか一つに記載の送信装置。
  7. 前記伝送路の状態を、前記送信装置が送信する信号に対して前記伝送路で付加される遅延時間の最大値とする、
    ことを特徴とする請求項に記載の送信装置。
  8. 前記多重部が前記固定系列を2分割して得られる分割後の2つの固定系列の長さを、前記送信装置が送信する信号の帯域外電力の抑圧量に基づいて決定された長さとする、
    ことを特徴とする請求項1からのいずれか一つに記載の送信装置。
  9. 請求項1からのいずれか一つに記載の送信装置から送信された信号を受信する受信装置であって、
    前記補間部が行う補間処理と逆の処理を受信信号に実行し、得られた信号に対して周波数領域等化を実行する信号波形復元部と、
    前記周波数領域等化を実行して得られた信号から前記データ系列を抽出する信号抽出部と、
    前記信号抽出部が抽出した前記データ系列を復調する復調部と、
    を備えることを特徴とする受信装置。
  10. 請求項1からのいずれか一つに記載の送信装置を備えた基地局と、
    請求項に記載の受信装置を備えた端末と、
    を備えることを特徴とする通信システム。
  11. マルチキャリアブロック伝送方式に対応した送信装置が実行する送信方法であって、
    固定系列を生成する固定系列生成ステップと、
    データシンボルを時間領域の信号に変換してデータ信号を生成するデータ信号生成ステップと、
    前記データ信号に基づいてデータ系列を生成するデータ系列生成ステップと、
    前記固定系列を2分割してブロックの先頭および末尾に配置し、前記データ系列を前記2分割した固定系列の間に配置してブロック信号を生成する多重ステップと、
    前記ブロック信号に対して補間処理を行う補間ステップと、
    を含み、
    前記データ系列生成ステップは、
    前記データシンボルを生成するデータ生成ステップと、
    前記データシンボルを前記データ信号に変換する変換ステップと、
    前記データ信号の長さを、前記ブロック信号の長さと前記固定系列の長さとの差に等しくなるように調整する調整ステップと、
    を含むことを特徴とする送信方法。
  12. マルチキャリアブロック伝送方式に対応した送信装置が実行する送信方法であって、
    固定系列を生成する固定系列生成ステップと、
    データシンボルを時間領域の信号に変換してデータ信号を生成するデータ信号生成ステップと、
    前記データ信号に基づいてデータ系列を生成するデータ系列生成ステップと、
    前記固定系列を2分割してブロックの先頭および末尾に配置し、前記データ系列を前記2分割した固定系列の間に配置してブロック信号を生成する多重ステップと、
    前記ブロック信号に対して補間処理を行う補間ステップと、
    を含み、
    前記データ系列生成ステップは、
    前記データシンボルを生成するデータ生成ステップと、
    前記データシンボルを、前記ブロック信号の長さと前記固定系列の長さとの差と同じ長さの前記データ信号に変換して前記データ系列を生成する変換ステップと、
    を含むことを特徴とする送信方法。
JP2019504227A 2017-03-09 2017-03-09 送信装置、受信装置、通信システムおよび送信方法 Active JP6719645B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/009512 WO2018163359A1 (ja) 2017-03-09 2017-03-09 送信装置、受信装置、通信システムおよび送信方法

Publications (2)

Publication Number Publication Date
JPWO2018163359A1 JPWO2018163359A1 (ja) 2019-11-07
JP6719645B2 true JP6719645B2 (ja) 2020-07-08

Family

ID=63448298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019504227A Active JP6719645B2 (ja) 2017-03-09 2017-03-09 送信装置、受信装置、通信システムおよび送信方法

Country Status (5)

Country Link
US (1) US10887142B2 (ja)
EP (1) EP3595251B1 (ja)
JP (1) JP6719645B2 (ja)
CN (1) CN110383786B (ja)
WO (1) WO2018163359A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111901278A (zh) * 2020-07-07 2020-11-06 中兴通讯股份有限公司 一种数据调制方法、设备及储存介质

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510551B1 (ko) * 2003-10-10 2005-08-26 삼성전자주식회사 Ofdm 신호 심볼의 공통 위상 에러(cpe)를 제거하는ofdm 디모듈레이터 및 그 cpe 제거 방법
US20070183386A1 (en) * 2005-08-03 2007-08-09 Texas Instruments Incorporated Reference Signal Sequences and Multi-User Reference Signal Sequence Allocation
US8379776B2 (en) * 2006-06-26 2013-02-19 Kyocera Corporation OFDM communication device and guard interval length decision method
JP5042361B2 (ja) * 2008-04-23 2012-10-03 シャープ株式会社 通信システム、送信機、受信機及び通信方法
CN101582739A (zh) * 2008-06-27 2009-11-18 北京新岸线移动多媒体技术有限公司 数字广播信号的发送装置、发送方法和发送系统
JP5036655B2 (ja) 2008-07-25 2012-09-26 三菱電機株式会社 受信装置および復調方法
CN101651647B (zh) * 2008-08-12 2011-12-28 清华大学 时域同步正交频分复用系统中的cp-ofdm信号重构方法及装置
EP2333994B1 (en) * 2008-09-18 2017-03-29 Mitsubishi Electric Corporation Transmission device
JP2011223546A (ja) * 2010-03-26 2011-11-04 Fujitsu Ltd 受信装置
CN103139125B (zh) * 2011-12-02 2016-04-13 华为技术有限公司 下行数据发送、接收方法及基站与用户终端
US9485127B2 (en) * 2012-10-18 2016-11-01 Commonwealth Scientific And Industrial Research Organisation OFDM communications
JP5952487B2 (ja) * 2013-03-13 2016-07-13 三菱電機株式会社 送信装置、受信装置および通信システム
CN103581096B (zh) * 2013-03-25 2017-05-10 上海数字电视国家工程研究中心有限公司 Ofdm调制解调方法及数字信号发射、接收系统
US10164813B2 (en) * 2015-08-03 2018-12-25 Mitsubishi Electric Corporation Transmission apparatus
WO2017022056A1 (ja) 2015-08-03 2017-02-09 三菱電機株式会社 送信装置

Also Published As

Publication number Publication date
EP3595251A1 (en) 2020-01-15
EP3595251A4 (en) 2020-03-25
CN110383786B (zh) 2021-12-21
CN110383786A (zh) 2019-10-25
US10887142B2 (en) 2021-01-05
US20200235970A1 (en) 2020-07-23
EP3595251B1 (en) 2021-07-07
WO2018163359A1 (ja) 2018-09-13
JPWO2018163359A1 (ja) 2019-11-07

Similar Documents

Publication Publication Date Title
US9363126B2 (en) Method and apparatus for IFDMA receiver architecture
KR100621432B1 (ko) 복수의 송신 안테나들을 사용하는 다중셀 직교 주파수분할 다중 방식 통신시스템에서 채널 추정 장치 및 방법
JP6300992B2 (ja) 送信装置
US8699595B2 (en) Integrated circuit with channel estimation module and method therefor
JP6026006B2 (ja) 送信装置、受信装置および通信システム
KR102542702B1 (ko) 다중반송파 무선 통신 시스템에서의 반복전송 운용 방안 및 장치
US8457225B2 (en) Methods relating to channel estimation
CN115004645B (zh) 传输单载波波形的方法和装置
WO2021057628A1 (en) System and method for transmitting and receiving single-carrier oqam symbols with non-nyquist transmit pulse shaping
RU2647491C1 (ru) Способ и аппаратура для асинхронного ofdma/sc-fdma
JP6719645B2 (ja) 送信装置、受信装置、通信システムおよび送信方法
JP2018007056A (ja) 無線通信システム、無線送信装置および無線受信装置
KR101203861B1 (ko) 채널 추정 방법, 채널 추정기, 단말기 및 기지국
JP6415793B1 (ja) 送信装置、受信装置および送信方法
CN110089082B (zh) 滤波的cp-ofdm波形的构造
JP6486570B2 (ja) 受信装置、通信装置および復調方法
WO2018189905A1 (ja) 基地局、端末、送信プログラム、受信プログラム、送信方法および受信方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190612

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200616

R150 Certificate of patent or registration of utility model

Ref document number: 6719645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250