KR20110074253A - 미세 갭필용 중합체, 이를 포함하는 미세 갭필용 조성물, 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 - Google Patents

미세 갭필용 중합체, 이를 포함하는 미세 갭필용 조성물, 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 Download PDF

Info

Publication number
KR20110074253A
KR20110074253A KR1020090131165A KR20090131165A KR20110074253A KR 20110074253 A KR20110074253 A KR 20110074253A KR 1020090131165 A KR1020090131165 A KR 1020090131165A KR 20090131165 A KR20090131165 A KR 20090131165A KR 20110074253 A KR20110074253 A KR 20110074253A
Authority
KR
South Korea
Prior art keywords
group
fine
polymer
gapfill
formula
Prior art date
Application number
KR1020090131165A
Other languages
English (en)
Inventor
고상란
김상균
조현모
우창수
김미영
윤희찬
이우진
김종섭
Original Assignee
제일모직주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제일모직주식회사 filed Critical 제일모직주식회사
Priority to KR1020090131165A priority Critical patent/KR20110074253A/ko
Priority to PCT/KR2010/008193 priority patent/WO2011078483A2/ko
Publication of KR20110074253A publication Critical patent/KR20110074253A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G77/00—Macromolecular compounds obtained by reactions forming a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon in the main chain of the macromolecule
    • C08G77/04—Polysiloxanes
    • C—CHEMISTRY; METALLURGY
    • C07—ORGANIC CHEMISTRY
    • C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00—Compounds containing elements of Groups 4 or 14 of the Periodic Table
    • C07F7/02—Silicon compounds
    • C07F7/08—Compounds having one or more C—Si linkages
    • C07F7/0834—Compounds having one or more O-Si linkage
    • C07F7/0838—Compounds with one or more Si-O-Si sequences
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L83/00—Compositions of macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon with or without sulfur, nitrogen, oxygen or carbon only; Compositions of derivatives of such polymers
    • C08L83/04—Polysiloxanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 유기실란계 중합체의 말단에, 하기 화학식 1로 표시되는 화합물로부터 유도된 치환기를 포함하는 미세 갭필용 중합체 및 이를 포함하는 미세 갭필용 조성물을 제공한다.
[화학식 1]
HOOC-(CH2)l-R1 2Si-O-SiR1'2-(CH2)l-COOH
상기 화학식 1에서 R1, R1', 및 l의 정의는 명세서에 기재한 바와 같다.
이로써, 본 발명은 상기 우수한 갭필 특성 및 보관안정성을 가지는 미세 갭필용 조성물을 이용한 반도체 집적회로 디바이스의 제조방법 및 그로부터 제조된 반도체 집적회로 디바이스를 제공할 수 있다.
갭필, 보관안정성, 반도체 집적회로 디바이스

Description

미세 갭필용 중합체, 이를 포함하는 미세 갭필용 조성물, 및 이를 이용한 반도체 집적회로 디바이스의 제조방법{Polymer for gap filling, composition including the same, process of producing integrated circuit devices using the same}
본 발명은 우수한 갭필 특성 및 보관안정성을 가지는 미세 갭필용 중합체, 이를 포함하는 미세 갭필용 조성물 및 이를 이용한 반도체 집적회로 디바이스의 제조방법에 관한 것이다.
일반적으로 반도체 미세 갭 필용 코팅 조성물은 아래의 특성을 갖는 것이 중요하다. (1) 일반적인 스핀코팅에 의해 높이/직경으로 나타나는 아스팩트 비(aspect ratio)가 1 이상이며 직경이 70 nm 이하인 홀을 완전히 충진 가능하며 기판을 일정한 두께로 평탄화할 수 있을 것, (2) 홀 중에 충전된 상기 막에 공기 보이드나 틈이 존재하지 않을 것, (3) 기판상의 홀의 조밀 여부와 상관없이 코팅 후 막의 두께가 일정할 것, (4) 상기의 평탄화된 막은 현상액 속에서 일정한 녹는 속도(Dissolution Rate)값을 가져, 원하는 두께만큼 상기 막을 녹여낼 수 있을 것, (5) 보관일이 경과함에 따라서 조성물의 현상속도 및 분자량이 변화되지 않는 보관안정성이 좋은 것 등 위 다섯 가지 특징을 더욱 만족하는 미세 갭필용 조성물이 필요하다.
종래에는 미세 갭필을 위하여 플라즈마강화(Plasma Enhanced)CVD 방법을 이용하여 실리콘 옥사이드를 증착한 후, 화학적 기계적 연마나 옥사이드 엣치백(Etch-Back) 프로세스 의해 원하는 두께 만큼 옥사이드 층을 제거하였다. 그러나 이러한 공정은 홀(hole)이나 트렌치(trench)의 직경이 70 nm 이하로 작아지면서 옥사이드 증착시 홀 내부에 공기 보이드나 틈 등의 결함이 발생하게 되었다. 이러한 옥사이드 증착시의 결함 발생을 해결하기 위해서는 ALD(Atomic layer Deposition) 장비를 도입하여야 하나, 장비가 매우 고가이고 옥사이드 증착 속도가 느려 생산성(throughput)이 감소하는 등의 문제점이 있었다.
본 발명의 일 구현예는 우수한 갭필 특성 및 보관안정성을 가지는 미세 갭필용 중합체를 제공한다.
본 발명의 다른 일 구현예는 상기 미세 갭필용 중합체를 포함하는 미세 갭필용 조성물을 제공한다.
본 발명의 또 다른 일 구현예는 상기 미세 갭필용 조성물을 이용하는 반도체 집적회로 디바이스의 제조방법을 제공한다.
본 발명의 또 다른 일 구현예는 상기 제조방법에 의해 제조되어지는 반도체 집적회로 디바이스를 제공한다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 구현예는 유기실란계 중합체의 말단에, 하기 화학식 1로 표시되는 화합물로부터 유도된 치환기를 포함하는 미세 갭필용 중합체를 제공한다.
[화학식 1]
HOOC-(CH2)l-R1 2Si-O-SiR1'2-(CH2)l-COOH
(상기 화학식 1에서 R1 및 R1'는 서로 같거나 다른 것으로 각각 독립적으로, 탄소수 1 내지 12의 알킬기 또는 치환 또는 비치환된 탄소수 6 내지 20의 아릴기이고,
l은 서로 같거나 다른 것으로 각각 독립적으로, 0 또는 1 내지 10 사이의 정수이다.)
본 발명의 다른 일 구현예는 상기 본 발명의 일 구현예에 따른 미세 갭필용 중합체 및 용매를 포함하는 미세 갭필용 조성물을 제공한다.
본 발명의 또 다른 일 구현예는 반도체 기판상에 절연막을 증착한 후, 패턴화된 홀을 형성시키는 단계; 상기 패턴화된 홀을 포함하는 절연막의 표면에 전극물질을 증착하는 단계; 전극물질이 증착된 패턴화된 홀을 상기 본 발명의 일 구현예에 따른 미세 갭필용 조성물로 채운 후, 베이킹하여 미세 갭필용 조성물로 이루어진 층의 표면을 평탄화하는 갭필단계; 전극물질 상단부에 코팅되어 있는 미세 갭필용 조성물만을 현상하여 제거하는 단계; 상기 전극물질 상단부만을 식각하여 상단부의 전극물질을 제거하는 단계; 및 습식식각을 통하여 상기 절연막과 미세 갭필용 조성물을 동시에 제거하는 단계를 포함하는 반도체 집적회로 디바이스의 제조방법을 제공한다.
본 발명의 또 다른 일 구현예는 상기 본 발명의 일 구현예에 따른 제조방법에 의해 제조되어지는 반도체 집적회로 디바이스를 제공한다.
기타 본 발명의 구현예들의 구체적인 사항은 이하의 상세한 설명에 포함되어 있다.
본 발명의 일 구현예에 따른 미세 갭필용 중합체를 포함하는 미세 갭필용 조성물은 갭필 특성이 우수한 효과가 있다. 보다 구체적으로 일반적인 스핀코팅에 의해 높이/직경으로 나타나는 아스팩트 비가 1 이상이며 직경이 70 nm 이하인 홀을 완전히 충진 가능하고, 기판을 일정한 두께로 평탄화할 수 있다. 또한, 상기 홀 중에 충전된 막에는 공기 보이드나 틈이 존재하지 않으며, 코팅 후 막의 두께가 일정하다.
또한, 상기 미세 갭필용 조성물은 보관일이 경과함에 따라서 조성물의 현상속도 및 분자량이 변화되지 않는 보관안정성이 우수한 효과가 있다.
이로써, 미세 패턴이 형성된 반도체 집적회로 디바이스를 매우 효과적으로 제공할 수 있다.
이하, 본 발명의 구현예를 상세히 설명하기로 한다. 다만, 이는 예시로서 제시되는 것으로, 이에 의해 본 발명이 제한되지는 않으며 본 발명은 후술할 청구 범위의 범주에 의해 정의될 뿐이다.
본 명세서에서 "치환"이란 별도의 정의가 없는 한, 히드록시기, 탄소수 1 내지 6의 알킬기로 치환된 것을 의미한다.
본 명세서에서 별도의 정의가 없는 한, “알콕시”란 -OR로 표시되는 것을 의미하고; “에스테르”란 -OOR로 표시되는 것을 의미한다. 여기서, R은 탄소수 1 내지 6의 알킬기 또는 탄소수 6 내지 12의 아릴기이다.
본 명세서에서 별도의 정의가 없는 한, “알킬”이란 탄소수 1 내지 6의 알킬을 의미하는 것이고; “아릴”이란 탄소수 6 내지 12의 아릴을 의미하는 것이고; “알케닐”이란 탄소수 2 내지 6의 알케닐을 의미하는 것이고; “알키닐”이란 탄소수 2 내지 6의 알키닐을 의미하는 것이다.
본 명세서에서 별도의 정의가 없는 한, “헤테로고리기”란 하나의 고리내에 N, O, S, 또는 P의 헤테로 원자를 포함하는 탄소수 3 내지 12의 헤테로아릴기, 탄소수 1 내지 12의 헤테로사이클로알킬기, 탄소수 1 내지 12의 헤테로사이클로알케닐기, 탄소수 1 내지 12의 헤테로사이클로알키닐기 또는 이들의 융합고리인 것을 의미한다. 상기 헤테로고리기는 상기한 헤테로 원자를 1 내지 5 개 포함하는 것이 좋다.
본 발명의 일 구현예는 유기실란계 중합체의 말단에, 하기 화학식 1로 표시되는 화합물로부터 유도된 치환기를 포함하는 미세 갭필용 중합체를 제공한다.
[화학식 1]
HOOC-(CH2)l-R1 2Si-O-SiR1'2-(CH2)l-COOH
(상기 화학식 1에서 R1 및 R1'은 서로 같거나 다른 것으로 각각 독립적으로, 탄소수 1 내지 12의 알킬기 또는 치환 또는 비치환된 탄소수 6 내지 20의 아릴기이 고,
l은 서로 같거나 다른 것으로 각각 독립적으로, 0 또는 1 내지 10 사이의 정수이다.)
상기 아릴은 페닐 또는 나프틸일 수 있다.
또한, 상기 화학식 1에서 실리콘에 결합된 두 개의 R1은 상기 정의한 치환기의 범위 내에서 서로 같거나 다를 수 있다. 또한, 상기 화학식 1에서 실리콘에 결합된 두 개의 R1'은 상기 정의한 치환기의 범위 내에서 서로 같거나 다를 수 있다.
이 때, 상기 미세 갭필용 중합체는 유기실란계 중합체, 및 상기 화학식 1로 표시되는 화합물을 산촉매 또는 염기촉매 하에서 혼합하여 생성되는 것일 수 있다. 보다 구체적으로 상기 미세 갭필용 중합체는 유기실란계 중합체 100 중량부에 대하여, 하기 화학식 1로 표시되는 화합물 1 내지 100 중량부 및 산촉매 또는 염기촉매 0.001 내지 5 중량부를 혼합하여 생성되는 것이 좋다.
상기 산촉매 또는 염기촉매 하에서 상기 화학식 1로 표시되는 치환기는 하기 화학식 2로 표시되는 것일 수 있다.
[화학식 2]
HOOC-(CH2)l-R1 2Si-(O)m-*
(상기 화학식 2에서 R1은 탄소수 1 내지 12의 알킬 또는 치환 또는 비치환된 탄소수 6 내지 20의 아릴기이고,
l은 0 또는 1 내지 10 사이의 정수이고,
m은 0 또는 1 이다.)
상기 유기실란계 중합체는 산촉매 또는 염기촉매 하에서, 하기 화학식 3 내지 5로 표시되는 화합물로 이루어진 군으로부터 선택되는 1종 이상의 화합물로부터 생성되는 유기실란계 중합체일 수 있다. 이 때, 상기 유기실란계 중합체는 하기 화학식 3 내지 5로 표시되는 화합물의 축중합 물질일 수 있다.
[화학식 3]
[R2]3Si-X-Si[R2']3
[화학식 4]
[R2]3Si-R3
[화학식 5]
[R2]3Si-(CH2)n-R4
(상기 화학식 3 내지 5에서, R2 및 R2'은 서로 같거나 다른 것으로 각각 독립적으로, 할로겐기, 히드록시기, 알콕시기, 카르복시기, 에스테르기, 시아노기, 할로게노알킬설파이트기, 알킬아민기, 알킬실릴아민기, 또는 알킬실릴옥시기이고,
R3는 수소 또는 탄소수 1 내지 12의 알킬기이고,
R4는 치환 또는 비치환된 탄소수 6 내지 20의 아릴기이고,
X는 직쇄 또는 분지쇄의 치환 또는 비치환된 알킬렌기; 또는 주쇄에 알케닐렌기, 알키닐렌기, 헤테로고리기, 우레아(urea)기 또는 이소시아누레이트(isocyanurate)기를 포함하는 알킬렌기이고,
n은 0 또는 1 내지 5 사이의 정수이다.)
이 때, 상기 유기실란계 중합체은 상기 화학식 3으로 표시되는 화합물 0 내지 50 몰%, 상기 화학식 4로 표시되는 화합물 1 내지 99 몰%, 및 상기 화학식 5로 표시되는 화합물 0 내지 20 몰%로부터 생성되는 유기실란계 중합체인 것이 좋다. 상기 화학식 3으로 표시되는 화합물은 합성시 반응속도 제어 이점을 얻기 위하여 상기 범위의 함량으로 포함되는 것이 좋고, 상기 화학식 4로 표시되는 화합물은 코팅성 및 합성시 반응안정성 이점을 얻기 위하여 상기 범위의 함량으로 포함되는 것이 좋으며, 상기 화학식 5로 표시되는 화합물은 보관안정성 이점을 얻기 위하여 상기 범위의 함량으로 포함되는 것이 좋다.
이러한 상기 유기실란계 중합체는 하기 화학식 6으로 표시되는 반복단위를 포함하는 것일 수 있다.
[화학식 6]
(SiO1 .5-X-SiO1 .5)a(R3-SiO1 .5)b(SiO1 .5-(CH2)n-R4)c
(상기 화학식 6에서 R3는 수소 또는 탄소수 1 내지 12의 알킬기이고,
R4는 치환 또는 비치환된 탄소수 6 내지 20의 아릴기이고,
X는 직쇄 또는 분지쇄의 치환 또는 비치환된 알킬렌기; 또는 주쇄에 알케닐렌기, 알키닐렌기, 헤테로고리기, 우레아(urea)기 또는 이소시아누레이트(isocyanurate)기를 포함하는 알킬렌기이고,
n은 0 또는 1 내지 5 사이의 정수이고,
0≤a≤0.99이고, 0≤b≤0.99이고, 0≤c≤0.99이고, 단, a+b+c=1이다.)
이러한 유기실란계 중합체는 중량평균 분자량이 1,000 내지 50,000 범위인 것을 사용할 수 있다. 특히, 기판상의 코팅성능을 고려하고, 겔 생성을 방지할 수 있도록 1,000 내지 20,000 범위인 것을 사용하는 것이 좋다.
한편, 본 발명에 있어서, 상기한 산촉매 또는 염기촉매는 가수분해 반응의 속도를 적절히 조절하여 원하는 분자량의 유기실란계 중합체를 얻을 수 있도록 하는 역할을 한다. 이러한 산촉매 및 염기촉매의 종류는 당분야에서 일반적으로 사용되는 것으로 특별히 한정하지 않으나, 보다 구체적으로 상기 산촉매는 불산, 염산, 브롬산, 요오드산, 질산, 황산, p-톨루엔 술폰산 수화물(p-toluenesulfonic acid monohydrate), 디에틸설페이트(diethylsulfate), 2,4,4,6-테트라브로모시클로헥사디엔온, 벤조인 토실레이트, 2-니트로벤질 토실레이트, 유기 술폰산의 알킬 에스테르류 또는 이들의 조합인 것을 사용할 수 있다. 또한, 상기 염기촉매는 트리에틸아민, 디에틸아민과 같은 알킬아민, 암모니아, 수산화나트륨, 수산화칼륨, 피리딘, 또는 이들의 조합인 것을 사용할 수 있다.
이러한 본 발명의 일 구현예에 따른 미세 갭필용 중합체는 중량평균 분자량이 1,000 내지 50,000 범위인 것을 사용할 수 있다. 특히, 우수한 갭필 특성 및 보관안정성을 부여하기 위하여 3,000 내지 20,000 범위인 것을 사용하는 것이 좋다.
본 발명의 다른 일 구현예는 상기 본 발명의 일 구현예에 따른 미세 갭필용 중합체 및 용매를 포함하는 미세 갭필용 조성물을 제공한다.
상기 용매는 보이드(void)를 방지하고, 필름을 천천히 건조함으로써 평탄성을 향상시키는 역할을 한다. 이러한 용매의 종류는 당분야에서 일반적으로 사용되는 것으로 특별히 한정하지 않으나, 보다 구체적으로 본 발명의 일 구현예에 따른 미세 갭필용 조성물의 코팅, 건조 및 경화시의 온도보다 좀 더 낮은 온도 근처에서 휘발하는 고비등 용매를 사용할 수 있다. 보다 더 구체적으로 아세톤(acetone), 테트라하이드로퓨란(tetrahydrofuran), 벤젠(benzene), 톨루엔(toluene), 디에틸에테르(diethyl ether), 클로로포름(chloroform), 디클로로메탄(dichloromethane), 에틸 아세테이트(ethyl acetate), 프로필렌 글리콜 메틸 에테르(propylene glycol methyl ether), 프로필렌 글리콜 에틸 에테르(propylene glycol ethyl ether), 프로필렌 글리콜 프로필 에테르(propylene glycol propyl ether), 프로필렌 글리콜 메틸 에테르 아세테이트(propylene glycol methyl ether acetate), 프로필렌 글리콜 에틸 에테르 아세테이트(propylene glycol ethyl ether acetate), 프로필렌 글리콜 프로필 에테르 아세테이트(propylene glycol propyl ether acetate), 에틸 락테이트(ethyl lactate), g-부티로락톤(g-butyrolactone), 메틸 이소부틸 케톤(methyl isobutyl ketone) 및 이들의 조합으로 이루어진 군으로부터 선택되는 것을 사용할 수 있다.
이러한 상기 미세 갭필용 조성물은 미세 갭필용 중합체 100 중량부에 대하여 용매를 100 내지 3,000 중량부 범위로 포함할 수 있다. 특히, 보이드(void)를 방지하고, 필름의 평탄성을 향상시킬 수 있도록 1 내지 40 중량부 범위로 포함하는 것이 좋다.
상기 미세 갭필용 조성물은 가교제, 가교 산촉매, 안정화제, 및 계면활성제 중에서 선택된 어느 하나 이상을 더 포함할 수 있다.
상기 미세 갭필용 조성물에 포함된 미세 갭필용 중합체는 베이킹시에 자기 가교 반응으로 경화가 일어날 수 있다. 즉, 별도의 가교제가 없더라도 베이킹만으로 코팅 도포막이 형성될 수 있는 것이다. 그러나 추가적으로 가교제를 포함하는 경우 가교 반응면에서 더욱 향상된 효과를 기대할 수 있다.
상기 가교제로는 당분야에서 일반적으로 사용되는 것으로 특별히 한정하지 않으나, 보다 구체적으로 멜라민계, 치환요소계, 에폭시기를 함유한 폴리머계, 및 이들로부터 유도된 화합물을 사용할 수 있다. 이러한 경우 상기 가교제는 미세 갭필용 중합체 100 중량부에 대하여 0.1 내지 30 중량부로 포함되는 것이 좋다.
상기 가교제는 가교 산촉매에 의하여 활성화될 수 있다. 따라서 상기 가교제와 함께 가교 산촉매를 사용하여 가교 반응면에서 더욱 향상된 효과를 기대할 수 있다.
상기 가교 산촉매로는 당분야에서 일반적으로 사용되는 것으로 특별히 한정하지 않으나, 보다 구체적으로 무기산, 술폰산, 옥살산, 말레산, 헥사믹시클로헥실술폰산, 프탈산 또는 이들의 조합을 사용할 수 있다. 이러한 경우 상기 가교 산촉 매는 미세 갭필용 중합체 100 중량부에 대하여 0.01 내지 10 중량부로 포함되는 것이 좋다.
또한, 미세 갭필용 조성물에 포함된 미세 갭필용 중합체는 오랜 시간이 경과되었을 때, 자기 가교반응에 의한 자연경화 또는 가교제 사용에 따른 가교반응으로 보관안정성이 저해되는 문제점이 발생할 수도 있다. 이러한 가능성을 방지하기 위하여 안정제를 첨가할 수 있다.
상기 안정제로는 당분야에서 일반적으로 사용되는 것으로 특별히 한정하지 않으나, 보다 구체적으로 유기 또는 무기 무수을 사용할 수 있다. 이러한 경우 상기 안정제는 미세 갭필용 중합체 100 중량부에 대하여 0.01 내지 10 중량부로 포함되는 것이 좋다.
한편, 본 발명의 일 구현예에 따른 미세 갭필용 조성물에는 분산성, 막 두께 균일성 및 미세 갭필 특성을 향상시키기 위하여 계면활성제를 더 첨가할 수 있다.
상기 계면활성제로는 당분야에서 일반적으로 사용되는 것으로 특별히 한정하지 않으나, 보다 구체적으로 폴리옥시에틸렌라우릴에테르, 폴리옥시에틸렌스테아릴에테르, 폴리옥시에틸렌세틸에테르, 폴리옥시에틸렌올레일에테르 등의 폴리옥시에틸렌알킬에테르류, 폴리옥시에틸렌노닐페놀에테르 등의 폴리옥시에틸렌알킬알릴에테르류, 폴리옥시에틸렌·폴리옥시프로필렌블럭코폴리머류, 솔비탄모노라우레이트, 솔비탄모노팔미테이트, 솔비탄모노스테아레이트, 솔비탄모노올레이에트, 폴리옥시에틸렌솔비탄모노스테아레이트, 폴리옥시에틸렌솔비탄트리올레이에이트, 폴리옥시에틸렌솔비탄트리스테아레이트 등의 폴리옥시에틸렌솔비탄지방산 에스테르 등의 노 니온계 계면활성제, 에프톱EF301, EF303, EF352((주)토켐프로덕츠 제조), 메가팩F171, F173(다이닛폰잉크(주) 제조), 프로라드FC430, FC431(스미토모쓰리엠(주) 제조), 아사히가드AG710, 샤프론S-382, SC101, SC102, SC103, SC104, SC105, SC106(아사히가라스(주) 제조) 등의 불소계 계면활성제, 오르가노실록산폴리머KP341(신에쯔카가쿠고교(주) 제조) 등과 기타 실리콘계 계면활성제를 사용할 수 있다. 이들 계면활성제는 단독으로 첨가해도 되고, 또한 2종 이상의 조합으로 첨가할 수 있다. 이러한 경우 상기 계면활성제는 미세 갭필용 중합체 100 중량부에 대하여 0.001 내지 5 중량부로 포함되는 것이 좋다.
이로써, 본 발명의 일 구현예에 따른 미세 갭필용 중합체를 포함하는 미세 갭필용 조성물은 일반적인 스핀코팅에 의해 높이/직경으로 나타나는 아스팩트 비가 1 이상이며 직경이 70 nm 이하인 홀을 완전히 충진 가능하고, 기판을 일정한 두께로 평탄화할 수 있다. 또한, 상기 홀 중에 충전된 막에는 공기 보이드나 틈이 존재하지 않으며, 코팅 후 막의 두께가 일정하다. 또한, 상기 미세 갭필용 조성물은 보관일이 경과함에 따라서 조성물의 현상속도 및 분자량이 변화되지 않는 보관안정성이 우수한 효과가 있다.
본 발명의 또 다른 일 구현예는 반도체 기판(1)상에 절연막(3)을 증착한 후, 패턴화된 홀을 형성시키는 단계; 상기 패턴화된 홀을 포함하는 절연막(3)의 표면에 전극물질(5)을 증착하는 단계; 전극물질(5)이 증착된 패턴화된 홀을 상기 본 발명의 일 구현예에 따른 미세 갭필용 조성물(7)로 채운 후, 베이킹하여 미세 갭필용 조성물(7)로 이루어진 층의 표면을 평탄화하는 갭필단계; 전극물질(5) 상단 부(4)에 코팅되어 있는 미세 갭필용 조성물(7)만을 현상하여 제거하는 단계; 상기 전극물질(5) 상단부(4)만을 식각하여 상단부(4)의 전극물질(5)을 제거하는 단계; 및 습식식각을 통하여 상기 절연막(3)과 미세 갭필용 조성물(7)을 동시에 제거하는 단계를 포함하는 반도체 집적회로 디바이스의 제조방법을 제공한다. 이는 도 1에 나타낸 바와 같다.
본 발명의 또 다른 일 구현예는 상기 본 발명의 일 구현예에 따른 제조방법에 의해 제조되어지는 반도체 집적회로 디바이스를 제공한다.
상기 반도체 집적회로 디바이스는 반도체 커패시터 등을 들 수 있다.
이하에서는 본 발명의 구체적인 실시예들을 제시한다. 다만, 하기에 기재된 실시예들은 본 발명을 구체적으로 예시하거나 설명하기 위한 것에 불과하며, 이로서 본 발명이 제한되어서는 아니된다.
또한, 여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략한다.
비교예 1
기계교반기, 냉각관, 적가 깔대기, 질소가스 도입관을 구비한 3 ℓ의 4구 플라스크에 메틸트리메톡시실란(methyltrimethoxysilane; MT) 661 g, 및 페닐트리메톡시실란(phenyltrimethoxysilane) 69 g을 프로필렌글리콜모노메틸에테르아세테이트(PGMEA) 1820 g에 용해시킨 후 1000 ppm 질산 수용액 206 g을 용액에 첨가하였다. 그 후, 50 ℃에서 1 시간 동안 반응시켰다. 반응 후, 음압을 가하여 생성된 메탄올(methanol)을 제거하였다. 또한, 60 ℃로 반응온도를 유지하면서, 1주일 동안 반응시켜 분산도(polydispersity(PD))가 2이고, 중량평균 분자량(Mw)이 3,200인 유기실란계 중합체(A1)를 얻었다.
상기 얻어진 유기실란계 중합체(A1) 10 g을 프로필렌글리콜모노메틸에테르아세테이트(PGMEA) 100 g에 넣어 충분히 교반하여 희석시킨 다음, 계면활성제로 Zonyl FSO-100(DuPont社 제품) 0.1 g을 넣어 미세 갭필용 조성물을 제조하였다.
실시예 1
상기 비교예 1에서 얻어진 유기실란계 중합체(A1)에 1,3-비스(3-카르복시프로필)테트라메틸다이실록산(1,3-Bis(3-carboxypropyl)tetramethyldisiloxane) 119 g과 1000 ppm 질산 수용액 20 g을 용액에 첨가하였다. 90 ℃의 반응온도를 유지하면서, 반응을 3일 동안 진행시켜 분산도(polydispersity(PD))가 2이고, 중량평균 분자량(Mw)이 5,200인 미세 갭필용 중합체(B1)를 얻었다.
상기 얻어진 미세 갭필용 중합체(B1) 10 g을 프로필렌글리콜모노메틸에테르아세테이트(PGMEA) 100 g에 넣어 충분히 교반하여 희석시킨 다음, 계면활성제로 Zonyl FSO-100(DuPont社 제품) 0.1 g을 넣어 미세 갭필용 조성물을 제조하였다.
실시예 2
상기 실시예 1에서 얻어진 미세 갭필용 중합체(B1)에 1,3-비스(3-카르복시프로필)테트라메틸다이실록산(1,3-Bis(3-carboxypropyl)tetramethyldisiloxane) 230 g과 1000 ppm 질산 수용액 20 g을 용액에 첨가하였다. 90 ℃의 반응온도를 유지하면서, 반응을 4일 동안 진행시켜 분산도(polydispersity(PD))가 2이고, 중량평균 분자량(Mw)이 6,400인 미세 갭필용 중합체(B2)를 얻었다.
상기 얻어진 미세 갭필용 중합체(B2) 10 g을 프로필렌글리콜모노메틸에테르아세테이트(PGMEA) 100 g에 넣어 충분히 교반하여 희석시킨 다음, 계면활성제로 Zonyl FSO-100(DuPont社 제품) 0.1 g을 넣어 미세 갭필용 조성물을 제조하였다.
실시예 3
상기 비교예 1에서 얻어진 유기실란계 중합체(A1)에 1,3-비스(3-카르복시프로필)테트라메틸다이실록산(1,3-Bis(3-carboxypropyl)tetramethyldisiloxane) 350 g과 1000 ppm 질산 수용액 20 g을 용액에 첨가하였다. 90 ℃의 반응온도를 유지하면서, 반응을 5일 동안 진행시켜 분산도(polydispersity(PD))가 2이고, 중량평균 분자량(Mw)이 7,600인 미세 갭필용 중합체(B3)를 얻었다.
상기 얻어진 미세 갭필용 중합체(B3) 10 g을 프로필렌글리콜모노메틸에테르아세테이트(PGMEA) 100 g에 넣어 충분히 교반하여 희석시킨 다음, 계면활성제로 Zonyl FSO-100(DuPont社 제품) 0.1 g을 넣어 미세 갭필용 조성물을 제조하였다.
실험예 1
1) 갭필특성: 직경 70 nm이고, 높이/직경의 비인 아스팩트 비(aspect ratio)가 1 이상인 홀을 갖는 실리콘 패턴 웨이퍼에 스핀-코팅법으로 코팅하여, 90 ℃에 서 1분간 소프트 베이크하여 용매만 휘발시켰다. 이 후, 웨이퍼의 단면을 주사전자현미경으로 관찰하였다. 홀에 채워진 상기 조성물이 보이드, 및 브릿지 디펙(defect)의 결함없이 완전 충진되었는지 확인하였다.
2) remain uniformity: 갭필된 패턴웨이퍼의 Vertical-SEM을 측정하여 에지부(edge)와 중심부(centere)의 두께를 측정하였다.
3) 보관 안정성(BTT 변화, 분자량 변화): 상기 제조된 미세 갭필용 조성물을 실리콘웨이퍼에 스핀-코팅법으로 코팅하여, 50 초간 90 ℃에서 구워서 두께 2000 Å의 필름을 형성시켰다. 코팅된 웨이퍼를 현상속도(Dissolution Rate; DR) 측정장비(RDA-760, 일본 LTJ社 기기)를 이용하여 23 ℃로 유지되어 있는 2.38 % 트리메틸암모늄히드록사이드(trimethylammonium hydroxide; TMAH) 수용액에 담그었을 때 코팅면이 다 녹아 나오는 데까지 걸리는 시간, 즉 BTT(Break Through Time, 현상속도)를 측정하였다. 코팅 후 남은 용액은 밀봉된 병에 담아 상온에 보관하였다.
상기 보관 후 30 일이 경과한 미세 갭필용 조성물을 실리콘웨이퍼에 동일한 도포조건에서 스핀 코팅하고 50 초간 90 ℃에서 구워서 두께 2000 Å의 필름을 형성시켰다. 동일한 조건으로 각각의 BTT를 측정하고 상기 조성물을 제조한 직후에 측정한 BTT와 비교하였으며, 분자량도 제조 직후와 상온 30 일 보존 후에 각각 측정하여 동시에 비교하였다.
이들의 시험 결과를 하기 표 1에 기재하였다.
[표 1]
갭필
특성		 보이드
유무		 브릿지 디펙
유무		 remain uniformity 보관안정성
center edge 0일
BTT		 0일
분자량(Mw)		 30일
BTT		 30일
분자량
(Mw)
비교예 1 양호 有 有 503nm 53nm 5s 3200 25s 8900
실시예 1 양호 無 無 524nm 438nm 5s 5200 10s 6300
실시예 2 양호 無 無 512nm 487nm 5s 6400 7.0s 7200
실시예 3 양호 無 無 532nm 499nm 5s 7600 5.9s 7800
상기 표 1을 참고하면, 본 발명의 미세 갭필용 조성물은 직경이 70 nm 이하이며, 높이/직경으로 나타나는 아스팩트 비가 1 이상인 홀을 갖는 반도체 기판에 스핀코팅 방법으로 공기 보이드(void) 등의 결함없이 완전한 갭 필(Gap-Fill)이 가능하며, 알칼리 수용액(현상액이라고 함) 의해 원하는 두께만큼 막을 녹여 낼 수 있으며, 보관안정성이 좋으므로, 반도체 디바이스의 제조용으로서 매우 적합하다.
본 발명의 단순한 변형 또는 변경은 모두 이 분야의 통상의 지식을 가진 자에 의하여 용이하게 실시될 수 있으며, 이러한 변형이나 변경은 모두 본 발명의 영역에 포함되는 것으로 볼 수 있다.
도 1은 본 발명의 일구현예에 따른 반도체 집적회로 디바이스의 제조방법에 대한 공정도를 도시한 개략도이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 기판 3 : 절연막
5 : 전극물질 7 : 미세 갭필용 조성물
2:하단부 4: 상단부

Claims (14)

  1. 유기실란계 중합체의 말단에,
    하기 화학식 1로 표시되는 화합물로부터 유도된 치환기를 포함하는 것인 미세 갭필용 중합체:
    [화학식 1]
    HOOC-(CH2)l-R1 2Si-O-SiR1'2-(CH2)l-COOH
    (상기 화학식 1에서,
    R1 및 R1'는 서로 같거나 다른 것으로 각각 독립적으로, 탄소수 1 내지 12의 알킬기 또는 치환 또는 비치환된 탄소수 6 내지 20의 아릴기이고,
    l은 서로 같거나 다른 것으로 각각 독립적으로, 0 또는 1 내지 10 사이의 정수임.)
  2. 제1항에 있어서,
    상기 치환기는 하기 화학식 2로 표시되는 것인 미세 갭필용 중합체:
    [화학식 2]
    HOOC-(CH2)l-R1 2Si-(O)m-*
    (상기 화학식 2에서,
    R1은 탄소수 1 내지 12의 알킬 또는 치환 또는 비치환된 탄소수 6 내지 20의 아릴기이고,
    l은 0 또는 1 내지 10 사이의 정수이고,
    m은 0 또는 1 임.)
  3. 제1항에 있어서,
    상기 미세 갭필용 중합체는 유기실란계 중합체, 및
    하기 화학식 1로 표시되는 화합물을 산촉매 또는 염기촉매 하에서, 혼합하여 생성되는 것인 미세 갭필용 중합체:
    [화학식 1]
    HOOC-(CH2)l-R1 2Si-O-SiR1'2-(CH2)l-COOH
    (상기 화학식 1에서,
    R1 및 R1'는 서로 같거나 다른 것으로 각각 독립적으로, 탄소수 1 내지 12의 알킬기 또는 치환 또는 비치환된 탄소수 6 내지 20의 아릴기이고,
    l은 서로 같거나 다른 것으로 각각 독립적으로, 0 또는 1 내지 10 사이의 정수임.)
  4. 제1항에 있어서,
    상기 미세 갭필용 중합체는 유기실란계 중합체 100 중량부에 대하여,
    하기 화학식 1로 표시되는 화합물 1 내지 100 중량부 및
    산촉매 또는 염기촉매 0.001 내지 5 중량부를 혼합하여 생성되는 것인 미세 갭필용 중합체:
    [화학식 1]
    HOOC-(CH2)l-R1 2Si-O-SiR1'2-(CH2)l-COOH
    (상기 화학식 1에서,
    R1 및 R1'는 서로 같거나 다른 것으로 각각 독립적으로, 탄소수 1 내지 12의 알킬기 또는 치환 또는 비치환된 탄소수 6 내지 20의 아릴기이고,
    l은 서로 같거나 다른 것으로 각각 독립적으로, 0 또는 1 내지 10 사이의 정수임.)
  5. 제1항에 있어서,
    상기 유기실란계 중합체는 산촉매 또는 염기촉매 하에서, 하기 화학식 3 내지 5로 표시되는 화합물로 이루어진 군으로부터 선택되는 1종 이상의 화합물로부터 생성되는 유기실란계 중합체인 것인 미세 갭필용 중합체:
    [화학식 3]
    [R2]3Si-X-Si[R2']3
    [화학식 4]
    [R2]3Si-R3
    [화학식 5]
    [R2]3Si-(CH2)n-R4
    (상기 화학식 3 내지 5에서,
    R2 및 R2'은 서로 같거나 다른 것으로 각각 독립적으로, 할로겐기, 히드록시기, 알콕시기, 카르복시기, 에스테르기, 시아노기, 할로게노알킬설파이트기, 알킬아민기, 알킬실릴아민기, 또는 알킬실릴옥시기이고,
    R3는 수소 또는 탄소수 1 내지 12의 알킬기이고,
    R4는 치환 또는 비치환된 탄소수 6 내지 20의 아릴기이고,
    X는 직쇄 또는 분지쇄의 치환 또는 비치환된 알킬렌기; 또는 주쇄에 알케닐렌기, 알키닐렌기, 헤테로고리기, 우레아(urea)기 또는 이소시아누레이트(isocyanurate)기를 포함하는 알킬렌기이고,
    n은 0 또는 1 내지 5 사이의 정수임.)
  6. 제1항에 있어서,
    상기 유기실란계 중합체는 하기 화학식 6으로 표시되는 반복단위를 포함하는 것인 미세 갭필용 중합체:
    [화학식 6]
    (SiO1.5-X-SiO1.5)a(R3-SiO1.5)b(SiO1.5-(CH2)n-R4)c
    (상기 화학식 6에서,
    R3는 수소 또는 탄소수 1 내지 12의 알킬기이고,
    R4는 치환 또는 비치환된 탄소수 6 내지 20의 아릴기이고,
    X는 직쇄 또는 분지쇄의 치환 또는 비치환된 알킬렌기; 또는 주쇄에 알케닐렌기, 알키닐렌기, 헤테로고리기, 우레아(urea)기 또는 이소시아누레이트(isocyanurate)기를 포함하는 알킬렌기이고,
    n은 0 또는 1 내지 5 사이의 정수이고,
    0≤a≤0.99이고, 0≤b≤0.99이고, 0≤c≤0.99이고, 단, a+b+c=1임.)
  7. 제1항에 있어서,
    상기 유기실란계 중합체는 중량평균 분자량이 1,000 내지 50,000 범위인 것인 미세 갭필용 중합체.
  8. 제1항에 있어서,
    상기 미세 갭필용 중합체는 중량평균 분자량이 1,000 내지 50,000 범위인 것인 미세 갭필용 중합체.
  9. 제1항 내지 제8항 중에서 선택된 어느 한 항에 따른 미세 갭필용 중합체; 및
    용매를 포함하는 미세 갭필용 조성물.
  10. 제9항에 있어서,
    상기 미세 갭필용 조성물은 가교제, 가교 산촉매, 안정화제, 및 계면활성제 중에서 선택된 어느 하나 이상을 더 포함하는 것인 미세 갭필용 조성물.
  11. 제9항에 있어서,
    상기 용매는 아세톤(acetone), 테트라하이드로퓨란(tetrahydrofuran), 벤젠(benzene), 톨루엔(toluene), 디에틸에테르(diethyl ether), 클로로포름(chloroform), 디클로로메탄(dichloromethane), 에틸 아세테이트(ethyl acetate), 프로필렌 글리콜 메틸 에테르(propylene glycol methyl ether), 프로필렌 글리콜 에틸 에테르(propylene glycol ethyl ether), 프로필렌 글리콜 프로필 에테르(propylene glycol propyl ether), 프로필렌 글리콜 메틸 에테르 아세테이트(propylene glycol methyl ether acetate), 프로필렌 글리콜 에틸 에테르 아세테이트(propylene glycol ethyl ether acetate), 프로필렌 글리콜 프로필 에테르 아세테이트(propylene glycol propyl ether acetate), 에틸 락테이트(ethyl lactate), g-부티로락톤(g-butyrolactone), 메틸 이소부틸 케톤(methyl isobutyl ketone) 및 이들의 조합으로 이루어진 군으로부터 선택되는 것인 미세 갭필용 조성물.
  12. 제9항에 있어서,
    상기 미세 갭필용 조성물은 미세 갭필용 중합체 100 중량부에 대하여 용매를 100 내지 3,000 중량부 범위로 포함하는 것인 미세 갭필용 조성물.
  13. 반도체 기판상에 절연막을 증착한 후, 패턴화된 홀을 형성시키는 단계;
    상기 패턴화된 홀을 포함하는 절연막의 표면에 전극물질을 증착하는 단계;
    전극물질이 증착된 패턴화된 홀을 제9항에 따른 미세 갭필용 조성물로 채운 후, 베이킹하여 미세 갭필용 조성물로 이루어진 층의 표면을 평탄화하는 갭필단계;
    전극물질 상단부에 코팅되어 있는 미세 갭필용 조성물만을 현상하여 제거하는 단계;
    상기 전극물질 상단부만을 식각하여 상단부의 전극물질을 제거하는 단계; 및
    습식식각을 통하여 상기 절연막과 미세 갭필용 조성물을 동시에 제거하는 단계를 포함하는 반도체 집적회로 디바이스의 제조방법.
  14. 제 13항에 따른 반도체 집적회로 디바이스의 제조방법에 의해 제조되어지는 반도체 집적회로 디바이스.
KR1020090131165A 2009-12-24 2009-12-24 미세 갭필용 중합체, 이를 포함하는 미세 갭필용 조성물, 및 이를 이용한 반도체 집적회로 디바이스의 제조방법 KR20110074253A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090131165A KR20110074253A (ko) 2009-12-24 2009-12-24 미세 갭필용 중합체, 이를 포함하는 미세 갭필용 조성물, 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
PCT/KR2010/008193 WO2011078483A2 (ko) 2009-12-24 2010-11-19 미세 갭필용 중합체, 이를 포함하는 미세 갭필용 조성물, 및 이를 이용한 반도체 집적회로 디바이스의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090131165A KR20110074253A (ko) 2009-12-24 2009-12-24 미세 갭필용 중합체, 이를 포함하는 미세 갭필용 조성물, 및 이를 이용한 반도체 집적회로 디바이스의 제조방법

Publications (1)

Publication Number Publication Date
KR20110074253A true KR20110074253A (ko) 2011-06-30

Family

ID=44196240

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090131165A KR20110074253A (ko) 2009-12-24 2009-12-24 미세 갭필용 중합체, 이를 포함하는 미세 갭필용 조성물, 및 이를 이용한 반도체 집적회로 디바이스의 제조방법

Country Status (2)

Country Link
KR (1) KR20110074253A (ko)
WO (1) WO2011078483A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180061597A (ko) * 2016-11-30 2018-06-08 이근수 공중합체, 이를 포함하는 반도체 소자, 이를 포함하는 조성물 및 공중합체 제조방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3631236B2 (ja) * 2002-07-12 2005-03-23 東京応化工業株式会社 シリカ系有機被膜の製造方法
JP2007291273A (ja) * 2006-04-26 2007-11-08 Asahi Kasei Corp 封止材用組成物及び光学デバイス
KR100910542B1 (ko) * 2007-05-04 2009-08-05 제일모직주식회사 반도체 미세 갭 필용 화합물 및 이를 이용한 반도체 미세갭 필용 조성물
KR100894417B1 (ko) * 2007-09-06 2009-04-24 제일모직주식회사 갭 필 능력이 개선된 반도체 미세 갭 필용 유기실란계중합체 및 이를 이용한 반도체 미세 갭 필용 조성물
WO2009044960A1 (en) * 2007-10-02 2009-04-09 Cheil Industries Inc. Gap-filling composition with excellent shelf life by end-capping
KR100930674B1 (ko) * 2008-08-13 2009-12-09 제일모직주식회사 반도체 도포 및 미세 갭 필용 화합물, 이를 포함하는 조성물 및 이를 이용한 반도체 케페시터 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180061597A (ko) * 2016-11-30 2018-06-08 이근수 공중합체, 이를 포함하는 반도체 소자, 이를 포함하는 조성물 및 공중합체 제조방법

Also Published As

Publication number Publication date
WO2011078483A3 (ko) 2011-11-10
WO2011078483A2 (ko) 2011-06-30

Similar Documents

Publication Publication Date Title
KR101833800B1 (ko) 실리카계 막 형성용 조성물, 실리카계 막의 제조방법 및 상기 실리카계 막을 포함하는 전자 소자
KR20130009509A (ko) 갭필용 충전제, 이의 제조 방법 및 이를 사용한 반도체 캐패시터의 제조 방법
KR20110062158A (ko) 갭필용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법
TWI621666B (zh) 用於形成氧化矽層的組成物、製造氧化矽層的方法、氧化矽層及電子裝置
KR101767083B1 (ko) 개질 수소화 폴리실록사잔을 포함하는 실리카계 절연층 형성용 조성물, 실리카계 절연층 형성용 조성물의 제조방법, 실리카계 절연층 및 실리카계 절연층의 제조방법
KR20160134290A (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR100989117B1 (ko) 말단기 보호에 의해 보관안정성이 향상된 반도체 미세 갭 필용 조성물
JP2016074875A (ja) シリカ系膜形成用組成物、シリカ系膜、および電子デバイス
KR20110074253A (ko) 미세 갭필용 중합체, 이를 포함하는 미세 갭필용 조성물, 및 이를 이용한 반도체 집적회로 디바이스의 제조방법
KR101868430B1 (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR101968224B1 (ko) 실리카 막의 제조방법, 실리카 막 및 전자소자
KR101233385B1 (ko) 반도체 디바이스의 미세 갭 필용 화합물, 이를 포함하는 조성물 및 반도체 캐패시터의 제조방법
KR20150017972A (ko) 실리카계 절연층 형성용 조성물, 실리카계 절연층 및 실리카계 절연층의 제조방법
TWI653304B (zh) 用於形成矽氧層的組成物、製造矽氧層的方法以及電子裝置
KR101940171B1 (ko) 실리카 막의 제조방법, 실리카 막 및 전자소자
KR100930674B1 (ko) 반도체 도포 및 미세 갭 필용 화합물, 이를 포함하는 조성물 및 이를 이용한 반도체 케페시터 제조방법
KR101107004B1 (ko) 반도체 캐패시터용 충전제 및 상기 충전제를 사용한 반도체 캐패시터의 제조 방법
KR102446983B1 (ko) 실리카 막 형성용 조성물 및 실리카 막
US20200365400A1 (en) Composition for forming silica layer, silica layer and electronic device incorporating silica layer
KR101887212B1 (ko) 신규한 실라잔 공중합체, 실리카 막 형성용 조성물 및 실리카 막의 제조방법, 및 실리카 막
KR20170084843A (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막
KR20220169776A (ko) 실리카 막 형성용 조성물, 실리카 막, 및 전자소자
TW202140633A (zh) 用於形成二氧化矽層的組成物、二氧化矽層以及電子裝置
KR20180056606A (ko) 실리카 막 형성용 조성물, 실리카 막의 제조방법 및 실리카 막

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application