KR20110072908A - 유기 발광 디스플레이 장치 및 그 제조 방법 - Google Patents

유기 발광 디스플레이 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20110072908A
KR20110072908A KR1020090130020A KR20090130020A KR20110072908A KR 20110072908 A KR20110072908 A KR 20110072908A KR 1020090130020 A KR1020090130020 A KR 1020090130020A KR 20090130020 A KR20090130020 A KR 20090130020A KR 20110072908 A KR20110072908 A KR 20110072908A
Authority
KR
South Korea
Prior art keywords
layer
active layer
light emitting
forming
organic light
Prior art date
Application number
KR1020090130020A
Other languages
English (en)
Other versions
KR101117730B1 (ko
Inventor
강제욱
박진성
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020090130020A priority Critical patent/KR101117730B1/ko
Priority to CN201010549611.3A priority patent/CN102110706B/zh
Priority to TW099140329A priority patent/TWI541993B/zh
Priority to US12/926,636 priority patent/US8421084B2/en
Publication of KR20110072908A publication Critical patent/KR20110072908A/ko
Application granted granted Critical
Publication of KR101117730B1 publication Critical patent/KR101117730B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 외부로부터의 수분이나 산소 및 광 등의 침투를 방지하고 대형 표시장치에의 적용이 용이하며 양산성이 뛰어난 유기 발광 디스플레이 장치 및 그 제조 방법을 제공하기 위한 것으로, 기판; 상기 기판상에 형성되는 게이트 전극; 상기 게이트 전극과 절연된 활성층; 상기 게이트 전극과 절연되고 상기 활성층에 콘택되는 소스 및 드레인 전극; 상기 소스 전극 및 드레인 전극과 상기 활성층의 사이에 개재된 절연층; 상기 활성층 상부에 형성되어 상기 활성층으로 입사되는 특정 파장대의 광을 차단하는 광 차단층; 및 상기 소스 및 드레인 전극에 전기적으로 연결된 유기 발광 소자를 포함하는 유기 발광 디스플레이 장치 및 그 제조 방법에 관한 것이다.

Description

유기 발광 디스플레이 장치 및 그 제조 방법{Organic light emitting display and manufacturing method thereof}
본 발명은 유기 발광 디스플레이 장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 박막 트랜지스터를 구비한 유기 발광 디스플레이 장치 및 그 제조 방법에 관한 것이다.
액티브 매트릭스형 유기 발광 디스플레이 장치는 각 화소마다 박막 트랜지스터와 이에 연결된 유기 발광 소자를 포함한다.
상기 박막 트랜지스터의 활성층은 비정질 실리콘이나 폴리 실리콘으로 만들어지는 데, 이 외에도 최근에는 산화물 반도체로도 형성하려는 시도가 있다.
그런데 상기 산화물 반도체는 외부로부터의 수분이나 산소 등의 침투에 의하여 문턱전압, S-factor등의 성질이 쉽게 변한다. 또한 이러한 수분이나 산소 등에 의한 문턱전압 변화의 문제는 박막 트랜지스터의 구동 중에 게이트 전극의 DC bias에 의하여 한층 가속되어서, 실제로 DC stability가 산화물 반도체의 사용에 가장 큰 문제점으로 대두되고 있는 상황이다.
산화물 반도체에 수분 또는 산소에 대한 배리어 특성을 강화시키기 위하여 AlOx 또는 TiN 등의 막을 적용시키기도 하나, 이들 막은 reactive sputtering법이나 atomic layer deposition (ALD) 법으로 제작되어야 하기 때문에, 대형기판에의 적용이 어렵다. 또한, 양산성도 매우 떨어진다.
본 발명은 상기와 같은 문제를 해결하기 위한 것으로, 외부로부터의 광이나 수분 및 산소 등의 침투를 방지할 수 있는 박막 트랜지스터를 갖춘 유기 발광 디스플레이 장치 및 그 제조 방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 대형 표시장치에의 적용이 용이하고 양산성이 뛰어난 유기 발광 디스플레이 장치 및 그 제조 방법을 제공하기 위한 것이다.
본 발명은 기판; 상기 기판상에 형성되는 게이트 전극; 상기 게이트 전극과 절연된 활성층; 상기 게이트 전극과 절연되고 상기 활성층에 콘택되는 소스 및 드레인 전극; 상기 소스 전극 및 드레인 전극과 상기 활성층의 사이에 개재된 절연층; 상기 활성층 상부에 형성되어 상기 활성층으로 입사되는 특정 파장대의 광을 차단하는 광 차단층; 및 상기 소스 및 드레인 전극에 전기적으로 연결된 유기 발광 소자를 포함하는 유기 발광 디스플레이 장치를 제공한다.
본 발명에 있어서, 상기 광 차단층은 청색(blue) 광을 차단할 수 있다.
여기서, 상기 광 차단층은 Mn이 도핑된 BaTiO3(Barium titanate), TiN(titanium nitride) 및 전기 착색된 NiO(nickel oxide) 중 하나 이상을 포함할 수 있다.
본 발명에 있어서, 상기 광 차단층은 상기 절연층 상에 형성될 수 있다.
본 발명에 있어서, 상기 게이트 절연층, 상기 소스 전극과 드레인 전극 및 상기 절연층을 덮도록 패시베이션층이 더 형성되고, 상기 광 차단층은 상기 패시베이션층 상에 형성될 수 있다.
본 발명에 있어서, 상기 광 차단층은 상기 유기 발광 소자에서 발산된 광이 상기 활성층으로 입사되는 경로 상에 배치될 수 있다.
본 발명에 있어서, 상기 유기 발광 소자에서 발산된 광의 적어도 일부는 상기 광 차단층에 의하여 반사될 수 있다.
본 발명에 있어서, 상기 활성층은 산화물 반도체로 구비될 수 있다.
본 발명에 있어서, 상기 유기 발광 소자에서 발산된 광이 상기 기판 쪽으로 출사될 수 있다.
다른 측면에 관한 본 발명은, 기판상에 게이트 전극을 형성하는 단계; 상기 기판상에 상기 게이트 전극을 덮는 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 활성층을 형성하는 단계; 상기 활성층의 적어도 채널 영역을 덮는 절연층을 형성하는 단계; 상기 절연층 상에 상기 활성층의 적어도 채널 영역을 덮는 광 차단층을 형성하는 단계; 상기 광 차단층 상에 상기 활성층과 콘택되는 소스 및 드레인 전극을 형성하는 단계; 및 상기 소스 및 드레인 전극 중 하나와 전기적으로 연결된 유기 발광 소자를 형성하는 단계를 포함하는 유기 발광 디스플레이 장치의 제조 방법을 제공한다.
또 다른 측면에 관한 본 발명은, 기판상에 게이트 전극을 형성하는 단계; 상기 기판상에 상기 게이트 전극을 덮는 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 활성층을 형성하는 단계; 상기 활성층의 적어도 채널 영역을 덮는 절연층을 형성하는 단계; 상기 절연층 상에 상기 활성층과 콘택되는 소스 및 드레인 전극을 형성하는 단계; 상기 게이트 절연층, 상기 소스 전극과 드레인 전극 및 상기 절연층을 덮도록 패시베이션층을 형성하는 단계; 상기 패시베이션층 상에 상기 활성층의 적어도 채널 영역을 덮는 광 차단층을 형성하는 단계; 및 상기 소스 및 드레인 전극 중 하나와 전기적으로 연결된 유기 발광 소자를 형성하는 단계를 포함하는 유기 발광 디스플레이 장치의 제조 방법을 제공한다.
본 발명에 있어서, 상기 광 차단층은 청색(blue) 광을 차단할 수 있다.
여기서, 상기 광 차단층은 Mn이 도핑된 BaTiO3(Barium titanate), TiN(titanium nitride) 및 전기 착색된 NiO(nickel oxide) 중 하나 이상을 포함할 수 있다.
본 발명에 있어서, 상기 광 차단층은 상기 유기 발광 소자에서 발산된 광이 상기 활성층으로 입사되는 경로 상에 배치될 수 있다.
본 발명에 있어서, 상기 유기 발광 소자에서 발산된 광의 적어도 일부는 상기 광 차단층에 의하여 반사될 수 있다.
본 발명에 있어서, 상기 활성층은 산화물 반도체로 구비될 수 있다.
본 발명에 있어서, 상기 유기 발광 소자에서 발산된 광이 상기 기판 쪽으로 출사될 수 있다.
상기와 같은 본 발명에 의하면, 외부로부터 조사되는 광이 박막 트랜지스터의 활성층으로 입사되는 것을 방지함으로써, 활성층의 신뢰성(stability)이 향상되 는 효과를 얻을 수 있다.
이하 첨부된 도면을 참조하여 본 발명에 따른 한 바람직한 실시예를 상세하게 설명하면 다음과 같다.
도 1은 본 발명의 제1 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 1을 참조하면 기판(1) 상에 박막 트랜지스터(2)와 유기 발광 소자(3)가 구비된다. 도 1은 유기 발광 디스플레이 장치의 일 화소의 일부를 도시한 것으로, 본 발명의 유기 발광 디스플레이 장치는 이러한 화소가 복수 개 존재한다.
상기 박막 트랜지스터(2)는 기판(1) 상에 형성된 게이트 전극(21)과, 이 게이트 전극(21)을 덮는 게이트 절연층(22)과, 게이트 절연층(22) 상에 형성된 활성층(23)과, 활성층(23)을 덮도록 게이트 절연층(22) 상에 형성된 절연층(24)과, 활성층(23)을 덮도록 절연층(24) 상에 형성된 광 차단층(29)과, 광 차단층(29) 상에 형성되어 활성층(23)과 컨택 되는 소스 전극(25) 및 드레인 전극(26)을 포함한다. 도 1에는 바텀 게이트(bottom gate) 구조의 박막 트랜지스터(2)를 예시하였으나, 본 발명의 권리범위는 반드시 이에 한정되는 것은 탑 게이트(top gate) 구조의 박막 트랜지스터에도 적용 가능함은 물론이다.
기판(1) 상에는 실리콘 옥사이드 등의 무기물로 버퍼층(미도시)이 더 형성되어 있을 수 있다.
이러한 기판(1) 상에 형성된 게이트 전극(21)은 도전성 금속으로 단층 혹은 복수층으로 형성될 수 있다. 상기 게이트 전극(21)은 몰리브덴을 포함할 수 있다.
게이트 절연층(22)은 실리콘 옥사이드, 탄탈륨 옥사이드, 또는 알루미늄 옥사이드 등으로 형성될 수 있는 데, 반드시 이에 한정되는 것은 아니다.
게이트 절연층(22) 상에는 패터닝된 활성층(23)이 형성된다. 상기 활성층(23)은 산화물 반도체로 형성될 수 있으며, 상세하게는 갈륨(Ga), 인(In), 하프늄(Hf), 아연(Zn) 및 주석(Sn) 군에서 선택된 하나 이상의 원소 및 산소를 포함할 수 있다. 예를 들어, 상기 활성층(23)은 ZnO, ZnGaO, ZnInO, GaInO, GaSnO, ZnSnO, InSnO, HfInZnO, 또는 ZnGaInO 등의 물질을 포함할 수 있으며, 바람직하게는 H-I-Z-O층, G-I-Z-O층[a(In2O3)b(Ga2O3)c(ZnO)층](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)일 수 있다.
이러한 활성층(23)을 덮도록 절연층(24)이 형성된다. 상기 절연층(24)은 특히 활성층(23)의 채널(23a)을 보호하기 위한 것으로, 도 1에서 볼 수 있듯이, 채널(23a) 상부에만 형성될 수 있으나, 반드시 이에 한정되는 것은 아니며, 비록 도면으로 도시하지는 않았지만 절연층(24)은 소스/드레인 전극(25)(26)과 컨택되는 영역을 제외한 활성층(23) 전체를 덮도록 할 수도 있다.
이러한 절연층(24)을 덮도록 광 차단층(29)이 형성된다. 상기 광 차단층(29)은 특히 활성층(23)의 채널(23a)을 보호하기 위한 것으로, 도 1에서 볼 수 있듯이, 채널(23a) 상부에만 형성될 수 있으나, 반드시 이에 한정되는 것은 아니며, 비록 도면으로 도시하지는 않았지만 광 차단층(29)은 소스/드레인 전극(25)(26)과 컨택되는 영역을 제외한 활성층(23) 전체를 덮도록 할 수도 있다. 이와 같은 광 차단 층(29)에 대하여는 뒤에서 상세히 설명한다.
한편, 광 차단층(29) 상에는 소스 전극(25)과 드레인 전극(26)이 상기 활성층(23)과 컨택 되도록 형성된다.
그리고, 상기 광 차단층(29) 상에는 이 소스 전극(25)과 드레인 전극(26)을 덮도록 패시베이션층(27)이 형성되고, 이 패시베이션층(27) 상에는 드레인 전극(26)과 컨택 되는 유기 발광 소자(3)의 제1 전극(31)이 형성된다.
상기 패시베이션층(27) 상에는 상기 제1 전극(31)의 일부를 노출시키는 화소 정의막(28)이 형성되고, 화소 정의막(28)으로 노출된 제1 전극(31) 상부로 유기층(32) 및 제2 전극(33)이 형성된다.
상세히, 화소 정의막(PDL: pixel defining layer, 28)은 제1 전극(231)의 가장자리를 덮도록 구비된다. 이 화소 정의막(28)은 발광 영역을 정의해주는 역할 외에, 제1 전극(31)의 가장자리와 제2 전극(33) 사이의 간격을 넓혀, 제1 전극(31)의 가장자리 부분에서 전계가 집중되는 현상을 방지함으로써 제1 전극(31)과 제2 전극(33)의 단락을 방지하는 역할을 한다.
상기 제1 전극(31)은 각 화소별로 패터닝되도록 구비된다.
제2 전극(33)의 방향으로 화상을 구현하는 전면 발광형 구조의 경우, 상기 제1 전극(31)은 반사형 전극으로 구비될 수 있다. 이를 위해 Al, Ag 등의 합금으로 구비된 반사막을 구비하도록 한다.
상기 제1 전극(31)을 애노드 전극으로 사용할 경우, 일함수(절대치)가 높은 ITO, IZO, ZnO 등의 금속 산화물로 이루어진 층을 포함하도록 한다. 상기 제1 전 극(31)을 캐소드 전극으로 사용할 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 등의 일함수(절대치)가 낮은 고도전성의 금속을 사용한다. 따라서, 이 경우에는 전술한 반사막은 불필요하게 될 것이다.
상기 제2 전극(33)은 광투과형 전극으로 구비될 수 있다. 이를 위해 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 등을 박막으로 형성한 반투과 반사막을 포함하거나, ITO, IZO, ZnO 등의 광투과성 금속 산화물을 포함할 수 있다. 상기 제1 전극(31)을 애노드로 할 경우, 제2 전극(33)은 캐소드로, 상기 제1 전극(31)을 캐소드로 할 경우, 상기 제2 전극(33)은 애노드로 한다.
상기 제1 전극(31)과 제2 전극(33) 사이에 개재된 유기층(32)은 정공 주입 수송층, 발광층, 전자 주입 수송층 등이 모두 또는 선택적으로 적층되어 구비될 수 있다. 다만, 발광층은 필수적으로 구비한다.
한편, 도면으로 도시하지는 않았지만 상기 제2 전극(33) 위로는 보호층이 더 형성될 수 있고, 글라스 등에 의한 밀봉이 이루어질 수 있다.
이하에서는 본 발명의 제1 실시예에 따른 유기 발광 디스플레이 장치 중 광 차단층(29)에 대하여 상세히 설명하도록 한다.
상세히, 본 발명과 같이 산화물 반도체를 이용하여 활성층(23)을 구성할 경우, 광(光), 산소, 수분 등을 반드시 차단해주어야 한다. 이 중, 산소와 수분은 제1 전극(31), 제2 전극(33) 또는 유기 발광 디스플레이 장치의 제조 공정 중의 봉지(encapsulation) 공정에 의하여 어느 정도 차단이 가능하다. 또한, 박막 트랜지 스터(2)에 입사하는 광(光) 중, 외광은 UV 코팅, 블랙 매트릭스(black matrix) 등에 의해서 차단할 수 있다. 그러나, 유기 발광 소자(3)의 유기층(32)에서 발산하는 광, 그 중에서도 특히 그 파장이 450nm인 청색(blue) 광의 경우, 박막 트랜지스터(2)에 치명적인 영향을 미칠 수 있다.
즉, 일반적인 유기 발광 디스플레이 장치를 나타내는 도 3에 도시된 바와 같이, 유기층(32)에서 발산되는 광이 박막 트랜지스터(2)에 조사될 수 있는 경로는 두 가지가 존재한다. 첫 번째 경로는, 도 3의 화살표 A로 도시된 바와 같이, 유기층(32)에서 발산된 광이 소스/드레인 전극(25)(26)과 게이트 전극(21) 사이를 통해 활성층(23)에 조사되는 경로이다. 그러나, 이 경우는 소스/드레인 전극(25)(26)과 게이트 전극(21) 사이의 일반적인 간격이 청색(blue) 광의 파장(450nm)보다 작은 약 350nm이기 때문에, 그 가능성이 극히 희박하다 할 것이다. 두 번째 경로는, 도 3의 화살표 B로 도시된 바와 같이, 유기층(32)에서 발산된 광이 화소 정의막(28)과 패시베이션층(27)을 통해 활성층(23)에 조사되는 경로이다. 이 경우는 소스/드레인 전극(25)(26)과 제2 전극(33) 사이의 간격이 최소 1800nm 이상이기 때문에, 유기층(32)에서 발산된 광이 활성층(23)으로 가이드 될 가능성이 농후하다.
이와 같은 문제점을 해결하기 위하여, 본 발명의 제1 실시예에 관한 유기 발광 디스플레이 장치는 활성층(23) 상부에 절연층(24) 및 광 차단층(29)을 형성함으로써, 유기층(32)에서 발산되는 빛이 활성층(23)으로 직접 입사되지 않도록 하는 것을 일 특징으로 한다.
여기서, 상기 광 차단층(29)은 청색(blue) 광을 차단할 수 있는 재료로 형성 될 수 있다. 예를 들어, 광 차단층(29)은 Mn이 도핑된 BaTiO3(Barium titanate), TiN(titanium nitride), 전기 착색된 NiO(nickel oxide) 등이 광 차단층(29)으로써 사용될 수 있다. 이들 물질들은 대부분 갈색을 띄고 있기 때문에, 청색(blue) 광을 차단할 수 있는 것이다. 이때, 상기 광 차단부(29)는 유기층(32)에서 박막 트랜지스터(2) 쪽으로 입사되는 광의 경로 상에 형성된다.
이와 같은 본 발명의 구성에 의하여, 청색(blue) 광이 활성층(23)으로 직접 입사되는 것을 방지함으로써, 산화물 신뢰성이 향상되어, 제품의 불량 발생이 감소하고, 사용자 편의성이 증가하는 효과를 얻을 수 있다.
도 2는 본 발명의 제2 실시예에 따른 유기 발광 디스플레이 장치를 나타내는 도면이다. 본 실시 형태에서는, 광 차단층(29')이 절연층(24) 바로 위가 아니라, 패시베이션층(27) 상에 형성된다는 점에서 전술한 실시 형태와 구별된다. 즉, 도 2에 도시된 바와 같이, 절연층(24) 상에 소스 전극(25)과 드레인 전극(26) 및 패시베이션층(27)이 차례로 형성된 후, 상기 패시베이션층(27)의 상부에서 활성층(23)과 대응되는 영역에 광 차단층(29')이 형성될 수 있다. 이때도 마찬가지로, 광 차단부(29')는 유기층(32)에서 박막 트랜지스터(2) 쪽으로 입사되는 광의 경로 상에 형성되어야 한다. 이와 같은 광 차단층(29')에 의하여 소자의 신뢰성이 향상되는 효과를 얻을 수 있다.
다음으로, 이러한 본 발명의 광 차단층(29)에 대한 제조 방법을 구체적으로 설명한다.
도 4a 내지 도 4e는 도 1에 따른 실시예의 제조 방법을 순차적으로 도시한 단면도들이다.
도 4a를 참조하면, 먼저 기판(1)을 마련한다. 이러한 기판(1)으로는 실리콘(Si), 글래스(glass) 또는 유기물 재료를 사용할 수 있다. 실리콘(Si) 기판을 사용하는 경우, 열산화 공정에 의해 그 표면에 절연층(미도시)을 더 형성할 수 있다. 다음으로, 기판(1) 상에 금속 또는 전도성 금속 산화물 등의 전도성 물질을 도포한 후, 이를 패터닝 함으로써 게이트 전극(21)을 형성한다.
다음으로, 도 4b를 참조하면, 게이트 전극(21) 상부에 절연 물질을 도포하고 패터닝하여 게이트 절연층(22)을 형성한다.
다음으로, 도 4c를 참조하면, 게이트 전극(21)에 대응되는 게이트 절연층(22) 상에 반도체 물질을 PVD, CVD 또는 ALD 등의 공정으로 도포한 뒤 패터닝함으로써 활성층(23)을 형성한다. 여기서 반도체 물질은 예를 들면 G-I-Z-O층[a(In2O3)b(Ga2O3)c(ZnO)층](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수) 또는 H-I-Z-O층 일 수 있다.
다음으로, 도 4d를 참조하면, 활성층(23)의 적어도 채널층(23a)을 덮도록 절연 물질을 도포하고 패터닝하여 절연층(24)을 형성한다. 그리고, 패터닝된 절연층(24)을 덮도록 광 차단 물질을 도포하고 패터닝하여 광 차단층(29)을 형성한다. 여기서, 광 차단층(29)은 청색(blue) 광을 차단할 수 있는 재료로 형성될 수 있다. 예를 들어, 광 차단층(29)은 Mn이 도핑된 BaTiO3(Barium titanate), TiN(titanium nitride), 전기 착색된 NiO(nickel oxide) 등이 사용될 수 있다. 이들 물질들은 대 부분 갈색을 띄고 있기 때문에, 청색(blue) 광을 차단할 수 있는 것이다. 이때, 상기 광 차단부(29)는 유기층(32)에서 박막 트랜지스터(2) 쪽으로 입사되는 광의 경로 상에 형성된다.
다음으로, 도 4e를 참조하면, 게이트 절연층(22), 활성층(23) 및 광 차단층(29) 상에 금속 또는 전도성 금속 산화물 등의 물질을 도포하고 패터닝함으로써 소스 전극(25) 및 드레인 전극(26)을 형성한다.
마지막으로, 소스 전극(25)과 드레인 전극(26)을 덮도록 패시베이션층(27)을 형성하고, 이 패시베이션층(27) 상에 컨택 홀을 형성한 후, 상기 컨택 홀을 통해 드레인 전극(26)과 컨택 되는 유기 발광 소자(3)의 제1 전극(31)을 형성한다. 그리고, 패시베이션층(27) 상에는 상기 제1 전극(31)의 일부를 노출시키는 화소 정의막(28)을 형성하고, 화소 정의막(28)으로 노출된 제1 전극(31) 상부로 유기층(32) 및 제2 전극(33)이 형성하면, 도 1에 도시된 바와 같은 유기 발광 디스플레이 장치의 제조가 완료된다.
이처럼 본 발명의 광 차단층(29)은 청색(blue) 광을 차단할 수 있는 물질로 구성되어, 청색(blue) 광이 박막 트랜지스터(2)로 직접 입사되는 것을 방지함으로써, 산화물 신뢰성이 향상되어, 제품의 불량 발생이 감소하고, 사용자 편의성이 증가하는 효과를 얻을 수 있다.
본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정 한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.
도 1은 본 발명의 제1 실시예에 따른 유기 발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 2는 본 발명의 제2 실시예에 따른 유기 발광 디스플레이 장치를 나타내는 도면이다.
도 3은 일반적인 유기 발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 4a 내지 도 4e는 도 1에 따른 실시예의 제조 방법을 순차적으로 도시한 단면도들이다.

Claims (17)

  1. 기판;
    상기 기판상에 형성되는 게이트 전극;
    상기 게이트 전극과 절연된 활성층;
    상기 게이트 전극과 절연되고 상기 활성층에 콘택되는 소스 및 드레인 전극;
    상기 소스 전극 및 드레인 전극과 상기 활성층의 사이에 개재된 절연층;
    상기 활성층 상부에 형성되어 상기 활성층으로 입사되는 특정 파장대의 광을 차단하는 광 차단층; 및
    상기 소스 및 드레인 전극에 전기적으로 연결된 유기 발광 소자를 포함하는 유기 발광 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 광 차단층은 청색(blue) 광을 차단하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 광 차단층은 Mn이 도핑된 BaTiO3(Barium titanate), TiN(titanium nitride) 및 전기 착색된 NiO(nickel oxide) 중 하나 이상을 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 광 차단층은 상기 절연층 상에 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 게이트 절연층, 상기 소스 전극과 드레인 전극 및 상기 절연층을 덮도록 패시베이션층이 더 형성되고,
    상기 광 차단층은 상기 패시베이션층 상에 형성되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 광 차단층은 상기 유기 발광 소자에서 발산된 광이 상기 활성층으로 입사되는 경로 상에 배치되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 유기 발광 소자에서 발산된 광의 적어도 일부는 상기 광 차단층에 의하여 반사되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  8. 제 1 항에 있어서,
    상기 활성층은 산화물 반도체로 구비된 것을 특징으로 하는 유기 발광 디스플레이 장치.
  9. 제 1 항에 있어서,
    상기 유기 발광 소자에서 발산된 광이 상기 기판 쪽으로 출사되는 것을 특징으로 하는 유기 발광 디스플레이 장치.
  10. 기판상에 게이트 전극을 형성하는 단계;
    상기 기판상에 상기 게이트 전극을 덮는 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 활성층을 형성하는 단계;
    상기 활성층의 적어도 채널 영역을 덮는 절연층을 형성하는 단계;
    상기 절연층 상에 상기 활성층의 적어도 채널 영역을 덮는 광 차단층을 형성하는 단계;
    상기 광 차단층 상에 상기 활성층과 콘택되는 소스 및 드레인 전극을 형성하는 단계; 및
    상기 소스 및 드레인 전극 중 하나와 전기적으로 연결된 유기 발광 소자를 형성하는 단계를 포함하는 유기 발광 디스플레이 장치의 제조 방법.
  11. 기판상에 게이트 전극을 형성하는 단계;
    상기 기판상에 상기 게이트 전극을 덮는 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 활성층을 형성하는 단계;
    상기 활성층의 적어도 채널 영역을 덮는 절연층을 형성하는 단계;
    상기 절연층 상에 상기 활성층과 콘택되는 소스 및 드레인 전극을 형성하는 단계;
    상기 게이트 절연층, 상기 소스 전극과 드레인 전극 및 상기 절연층을 덮도록 패시베이션층을 형성하는 단계;
    상기 패시베이션층 상에 상기 활성층의 적어도 채널 영역을 덮는 광 차단층을 형성하는 단계; 및
    상기 소스 및 드레인 전극 중 하나와 전기적으로 연결된 유기 발광 소자를 형성하는 단계를 포함하는 유기 발광 디스플레이 장치의 제조 방법.
  12. 제 10 항 또는 11 항 중 어느 한 항에 있어서,
    상기 광 차단층은 청색(blue) 광을 차단하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.
  13. 제 12 항에 있어서,
    상기 광 차단층은 Mn이 도핑된 BaTiO3(Barium titanate), TiN(titanium nitride) 및 전기 착색된 NiO(nickel oxide) 중 하나 이상을 포함하는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.
  14. 제 10 항 또는 11 항 중 어느 한 항에 있어서,
    상기 광 차단층은 상기 유기 발광 소자에서 발산된 광이 상기 활성층으로 입사되는 경로 상에 배치되는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.
  15. 제 10 항 또는 11 항 중 어느 한 항에 있어서,
    상기 유기 발광 소자에서 발산된 광의 적어도 일부는 상기 광 차단층에 의하여 반사되는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.
  16. 제 10 항 또는 11 항 중 어느 한 항에 있어서,
    상기 유기 발광 소자에서 발산된 광이 상기 기판 쪽으로 출사되는 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.
  17. 제 10 항 또는 11 항 중 어느 한 항에 있어서,
    상기 활성층은 산화물 반도체로 구비된 것을 특징으로 하는 유기 발광 디스플레이 장치의 제조 방법.
KR1020090130020A 2009-12-23 2009-12-23 유기 발광 디스플레이 장치 및 그 제조 방법 KR101117730B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090130020A KR101117730B1 (ko) 2009-12-23 2009-12-23 유기 발광 디스플레이 장치 및 그 제조 방법
CN201010549611.3A CN102110706B (zh) 2009-12-23 2010-11-16 有机发光显示器及其制造方法
TW099140329A TWI541993B (zh) 2009-12-23 2010-11-23 有機發光顯示器及製造其之方法
US12/926,636 US8421084B2 (en) 2009-12-23 2010-12-01 Organic light emitting display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090130020A KR101117730B1 (ko) 2009-12-23 2009-12-23 유기 발광 디스플레이 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110072908A true KR20110072908A (ko) 2011-06-29
KR101117730B1 KR101117730B1 (ko) 2012-03-07

Family

ID=44149819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090130020A KR101117730B1 (ko) 2009-12-23 2009-12-23 유기 발광 디스플레이 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8421084B2 (ko)
KR (1) KR101117730B1 (ko)
CN (1) CN102110706B (ko)
TW (1) TWI541993B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101234228B1 (ko) * 2010-06-04 2013-02-18 삼성디스플레이 주식회사 유기 발광 표시 장치
JP2013045522A (ja) * 2011-08-22 2013-03-04 Sony Corp 表示装置およびその製造方法
US9099665B2 (en) * 2011-12-16 2015-08-04 Samsung Display Co., Ltd. Organic electro-luminescence display device
KR20130140185A (ko) * 2012-01-20 2013-12-23 파나소닉 주식회사 박막 트랜지스터
KR101853453B1 (ko) * 2012-07-10 2018-05-02 삼성디스플레이 주식회사 화소 및 화소를 포함하는 유기발광 표시장치
CN102931091A (zh) * 2012-10-25 2013-02-13 深圳市华星光电技术有限公司 一种主动矩阵式平面显示装置、薄膜晶体管及其制作方法
CN103715228B (zh) * 2013-12-26 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP6260326B2 (ja) * 2014-02-14 2018-01-17 凸版印刷株式会社 薄膜トランジスタ装置及びその製造方法
JP6216668B2 (ja) * 2014-03-17 2017-10-18 株式会社ジャパンディスプレイ 表示装置の製造方法
CN104681592B (zh) * 2014-12-23 2018-01-19 上海天马有机发光显示技术有限公司 一种显示面板及其制作方法和显示装置
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN106206744A (zh) * 2016-08-30 2016-12-07 武汉华星光电技术有限公司 一种金属氧化物薄膜晶体管及其制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4100863B2 (ja) 2000-10-23 2008-06-11 触媒化成工業株式会社 光電気セル
KR100659756B1 (ko) * 2004-06-30 2006-12-19 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
KR100774961B1 (ko) * 2006-01-16 2007-11-09 엘지전자 주식회사 전계발광소자 및 그 제조방법
US7817423B2 (en) * 2006-03-06 2010-10-19 Graham Andrew Morehead Peltier-assisted liquid-cooled computer enclosure
JP4200458B2 (ja) * 2006-05-10 2008-12-24 ソニー株式会社 薄膜トランジスタの製造方法
KR100833496B1 (ko) 2006-09-28 2008-05-29 한국전자통신연구원 선택적 광차단층을 포함하는 염료감응 태양전지
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US7430118B1 (en) * 2007-06-04 2008-09-30 Yahoo! Inc. Cold row encapsulation for server farm cooling system
JP2009071289A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100936871B1 (ko) * 2008-04-03 2010-01-14 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
US7742844B2 (en) * 2008-04-21 2010-06-22 Dell Products, Lp Information handling system including cooling devices and methods of use thereof
KR101213708B1 (ko) * 2009-06-03 2012-12-18 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법

Also Published As

Publication number Publication date
KR101117730B1 (ko) 2012-03-07
CN102110706A (zh) 2011-06-29
TWI541993B (zh) 2016-07-11
CN102110706B (zh) 2015-11-25
US8421084B2 (en) 2013-04-16
TW201123442A (en) 2011-07-01
US20110147769A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
KR101117730B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
KR101084176B1 (ko) 유기 발광 디스플레이 장치
US8723166B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
KR101976133B1 (ko) 표시 장치
KR101962852B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR101117727B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
EP1852915A1 (en) Organic light emitting display device
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
KR102568632B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
US9112188B2 (en) Method of manufacturing capacitor, method of manufacturing organic light emitting display device including the capacitor, and organic light emitting display device manufactured by using the method
KR20140137703A (ko) 유기 발광 표시 장치 및 그 제조방법
KR20130007310A (ko) 유기 발광 소자, 유기 발광 표시 장치 및 그 제조 방법
KR20140125186A (ko) 박막 트랜지스터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 박막 트랜지스터와 유기 발광 표시 장치
KR20180035954A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR101108158B1 (ko) 유기 발광 표시장치 및 그 제조 방법
KR20110094459A (ko) 유기 발광 표시 장치
KR20160104805A (ko) 유기 발광 표시 장치
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR20160039106A (ko) 표시장치
KR102065587B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 9