KR20110069591A - 패키지 기판 및 패키지 기판의 제조방법 - Google Patents

패키지 기판 및 패키지 기판의 제조방법 Download PDF

Info

Publication number
KR20110069591A
KR20110069591A KR1020090126387A KR20090126387A KR20110069591A KR 20110069591 A KR20110069591 A KR 20110069591A KR 1020090126387 A KR1020090126387 A KR 1020090126387A KR 20090126387 A KR20090126387 A KR 20090126387A KR 20110069591 A KR20110069591 A KR 20110069591A
Authority
KR
South Korea
Prior art keywords
pad
top ball
solder resist
package substrate
insulator
Prior art date
Application number
KR1020090126387A
Other languages
English (en)
Other versions
KR101046713B1 (ko
Inventor
최원
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20090126387A priority Critical patent/KR101046713B1/ko
Publication of KR20110069591A publication Critical patent/KR20110069591A/ko
Application granted granted Critical
Publication of KR101046713B1 publication Critical patent/KR101046713B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4875—Connection or disconnection of other leads to or from bases or plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

패키지 기판 및 패키지 기판의 제조방법이 개시된다. 절연체; 상기 절연체의 표면에 형성되는 제1 패드; 상기 절연체의 표면에 상기 제1 패드와 이격되게 형성되는 제2 패드; 상기 절연체에 상기 제1 패드 및 상기 제2 패드가 개방되게 적층되는 제1 솔더레지스트; 상기 제1 패드의 상부에 캐비티가 형성되도록, 상기 제1 패드에 인접하게 상기 제1 솔더레지스트에 적층되는 제2 솔더레지스트; 및 상기 캐비티 내에 충전되는 탑볼패드를 포함하는 패키지 기판은, 탑볼의 위치를 높일 수 있어, 탑볼과 탑볼 사이의 이격거리가 미세화되어도 탑 패키기 기판이 탑볼과 떨어지는 것을 방지할 수 있으므로, 탑 패키지 기판과의 전기적 접속이 원활히 형성될 수 있다.
패키지 기판, 탑볼

Description

패키지 기판 및 패키지 기판의 제조방법 {Printed circuit board and Method of manufacturing printed circuit board}
본 발명은 패키지 기판 및 패키지 기판의 제조방법에 관한 것이다.
전기·전자 제품이 고성능화되고 전자기기들이 경박단소화 됨에 따라 핵심 소자인 패키지의 박형화, 고밀도, 고실장화가 중요한 문제로 대두되고 있다. 현재, 컴퓨터, 노트북, 모바일폰 등의 경우 기억 용량의 증가에 따라 대용량의 램(Random Access Memory) 및 플래쉬 메모리(Flash Memory)와 같이 칩의 용량은 증대되지만, 패키지는 소형화되는 경향으로 연구되고 있으며, 이를 실현하기 위하여 핵심 부품으로 사용되는 패키지의 크기는 자연적으로 소형화되는 경향으로 연구되고 있고, 한정된 크기의 패키지 기판에 더 많은 수의 패키지를 실장하기 위한 여러 가지 기술들이 제안·연구되고 있다.
이러한 패키지의 크기를 줄이기 위한 방법으로, 동일한 기억 용량의 칩을 사용하면서 패키지의 크기 및 두께를 최소화할 수 있는 기술이 제안된 바 있으며, 이는 통상 플립 칩 패키지(Flip Chip Package)라 통칭된다.
플립 칩 패키지는 고밀도 패키징이 가능한 본딩 프로세스로 반도체 칩 내부 회로에서 본딩 패드의 위치를 필요에 따라 결정할 수 있으므로 회로 설계를 단순화시키고, 회로선에 의한 저항을 감소시켜 소요 전력을 줄일 수 있으며, 전기적 신호의 경로가 짧아져 반도체 패키지의 동작 속도를 향상시킬 수 있어 전기적 특성이 우수하고, 반도체 칩의 배면이 외부로 노출되어 있어 열적 특성이 우수하며, 작은 형태의 패키지를 구현할 수 있고, 솔더 자기정렬(Self-Alignment) 특성 때문에 본딩이 용이하다.
이러한 패키지는, 패키지 기판으로서, 반도체 칩이 실장되는 바텀 패키지 기판과 바텀 패키지 기판의 상부에 형성된 볼에 전기적 접속이 가능하도록 탑 패키지 기판이 실장되는 형상을 가진다.
근래에는 탑 패키지 기판과 전기적인 수신호를 주고 받는 볼의 개체수가 증가하는 추세여서, 볼의 개체수를 증가시키기 위해, 볼의 크기를 소형화시켜 볼과 볼 사이의 이격거리(Ball pitch)를 세밀하게 형성시키고 있다. 그러나, 반도체 칩의 두께가 낮아지는(Down size) 것은 한계가 있어, 반도체 칩의 실장된 높이가 볼의 사이즈보다 크게 형성됨으로써, 반도체 칩에 의해 볼이 탑 패키지 기판과 접속되지 않을 우려가 있다.
본 발명은 탑볼의 위치를 높일 수 있는 패키지 기판 및 패키지 기판의 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 절연체; 상기 절연체의 표면에 형성되는 제1 패드; 상기 절연체의 표면에 상기 제1 패드와 이격되게 형성되는 제2 패드; 상기 절연체에 상기 제1 패드 및 상기 제2 패드가 개방되게 적층되는 제1 솔더레지스트; 상기 제1 패드의 상부에 캐비티가 형성되도록, 상기 제1 패드에 인접하게 상기 제1 솔더레지스트에 적층되는 제2 솔더레지스트; 및 상기 캐비티 내에 충전되는 탑볼패드를 포함하는 패키지 기판이 제공된다.
여기서, 상기 탑볼패드에는 탑볼이 마련되며, 상기 제2 패드에는 범프가 마련될 수 있다.
여기서, 상기 탑볼과 전기적 접속이 이루어지도록 상기 탑볼의 상부에 실장되는 탑 패키기 기판; 및 상기 범프와 전기적 접속이 이루어지도록 상기 범프의 상부에 실장되는 반도체 칩을 더 포함할 수 있다.
또한, 본 발명의 다른 측면에 따르면, 제1 패드 및 제2 패드가 형성되는 절연체를 준비하는 단계; 상기 절연체에 상기 제1 패드 및 상기 제2 패드가 개방되도록 제1 솔더레지스트를 적층하는 단계; 상기 제1 패드의 상부에 캐비티가 형성되도록, 상기 제1 패드에 인접하게 상기 제1 솔더레지스트의 표면에 제2 솔더레지스트를 적층하는 단계; 및 상기 캐비티 내에 탑볼패드를 충전하는 단계를 포함하는 것 을 특징으로 하는 패키지 기판의 제조방법이 제공된다.
여기서, 상기 탑볼패드를 충전하는 단계는, 상기 캐비티 내에 니켈도금하는 단계를 포함할 수 있다.
여기서, 상기 탑볼패드를 충전하는 단계는, 상기 니켈도금하는 단계 이후에, 상기 니켈도금의 상측에 금도금하는 단계를 더 포함할 수 있다.
여기서, 상기 탑볼패드를 충전하는 단계 이후에, 상기 제2 패드에 범프를 형성하는 단계; 및 상기 탑볼패드에 탑볼을 형성하는 단계를 더 포함할 수 있다.
여기서, 상기 범프를 형성하는 단계 이후에, 상기 범프와 전기적 접속이 이루어지도록 상기 범프의 상부에 반도체 칩을 실장하는 단계를 더 포함하고, 상기 탑볼을 형성하는 단계 이후에, 상기 탑볼과 전기적 접속이 이루어지도록 상기 탑볼의 상부에 탑 패키기 기판을 실장하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따르면, 탑볼의 위치를 높일 수 있어, 탑볼과 탑볼 사이의 이격거리가 미세화되어도, 탑 패키기 기판이 탑볼과 떨어지는 것을 방지할 수 있으므로, 탑 패키지 기판과의 전기적 접속이 원활히 형성될 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 패키지 기판 및 패키지 기판의 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판의 제조방법을 나타낸 순서 도이고, 도 2 내지 도 8은 본 발명의 일 실시예에 따른 패키지 기판의 제조방법을 나타낸 도면이다.
먼저, 도 2에 도시된 바와 같이, 제1 패드(111) 및 제2 패드(113)가 형성되는 절연체(110)를 준비한다(S110). 절연체(110)로는 수지 내에 글래스 섬유와 같은 보강기재가 함침된 프리프레그를 이용할 수 있으며, 이 밖에도 패키지 기판에 이용될 수 있는 자재라면 어느 것이라도 이용될 수 있을 것이다. 또한, 절연체(110)의 표면에는 회로패턴(미도시)과 제1, 제2 패드(111, 113)가 형성된다.
제1, 제2 패드(111, 113)는 절연체(110)에 형성된 회로패턴이 일부 노출되어반도체 칩 또는 탑 패키지 기판 등과 같은 외부 부품과 접속되는 단자 역할을 한다. 이러한 제1, 제2 패드(111, 113)를 형성하기 위하여, 절연체(110)의 표면에 동박(미도시)을 적층한 다음 이를 에칭하여 패터닝하는 텐팅공법(tenting process), 절연체(110)의 표면에 무전해 도금을 통해 시드층(미도시)을 형성하고, 그 위에 선택적으로 전해도금을 수행하여 패터닝하는 애디티브공법(additive process), 잉크젯 헤드(미도시)를 이용하여 절연체(110)의 표면에 도전성 잉크를 직접 인쇄하는 잉크젯 공법(inkjet process) 등 다양한 방법이 이용될 수 있다. 도 2에는 절연체(110)의 표면에 복수의 제1, 제2 패드(111, 113)가 서로 이격 되어 있는 모습이 도시되어 있다.
다음으로, 도 3에 도시된 바와 같이, 절연체(110)에 제1 패드(111) 및 제2 패드(113)가 개방되도록 제1 솔더레지스트(120)를 적층한다(S120). 절연체(110)의 상부에는 제1 패드(111) 및 제2 패드(113)의 일부 또는 전부를 노출시키고 회로패 턴의 산화를 방지하도록 회로패턴을 커버하는 제1 솔더레지스트(120)가 형성된다. 도 3에는 제1 패드(111) 및 제2 패드(113)가 일부 개방된 모습이 도시되어 있다. 이러한, 제1 솔더레지스트(120)의 적층(S120)은, 일 예로, 점도성 있는 솔더레지스트 잉크를 절연체(110)에 도포하고 솔더레지스트 잉크를 선택적으로 노광 및 현상하여 제1 솔더레지스트(120)를 형성할 수 있다.
이러한 과정은, 감광성필름에 의해 광반응을 하지 않은 솔더레지스트잉크가 화학 약품 처리를 통해 제거 될 수 있고, 자외선을 받은 부분은 남게 되어, 제1 솔더레지스트(120)가 절연체(110)의 상하면에 적층되도록 하는 것이다.
다음으로, 도 4에 도시된 바와 같이, 제1 패드(111)의 상부에 아래에 기술되는 탑볼패드(140)가 형성되는 위치에 대응하여 캐비티(131)가 형성되도록, 제1 패드(111)에 인접하게 제1 솔더레지스트(120)의 표면에 제2 솔더레지스트(130)를 적층한다(S130). 제2 솔더레지스트(130)의 적층은 제1 솔더레지스트(120)가 적층되는 공정과 같이, 솔더레지스트 잉크를 도포하고 노광 및 현상을 통해 이루어질 수 있다.
다음으로, 제2 솔더레지스트(130)의 높이로 제1 패드(111)에 탑볼패드(140)를 형성한다(S140).
캐비티(131) 내에 탑볼패드(140)를 충전한다(S140). 일 예로, 제2 솔더레지스트(130)의 높이로 탑볼패드(140)를 충전 할 수 있다. 탑볼패드(140)의 형성은, 먼저, 도 5에 도시된 바와 같이, 제2 솔더레지스트(130)의 높이로 제1 패드(111)에 니켈도금을 하여 니켈도금층(141)을 형성할 수 있다(S141). 다음으로, 도 6에 도시 된 바와 같이 니켈도금층(141)의 상측에 금도금을 하여 금도금층(143)을 형성할 수 있다(S143).
도 6에는 니켈도금층(141)과 금도금층(143)을 포함하는 탑볼패드(140)가 형성된 모습이 도시되어 있다. 또한, 제2 패드(113)의 상부에 범프(150)가 형성된 모습이 도시되어 있다.
범프(150)는 제2 패드(113)의 상부에 솔더페이스트를 도포하고 리플로우 공정을 통해 형성될 수 있으면(S150), 도 7에 도시된 바와 같이, 범프(150)의 평탄화 공정을 통해, 플랫범프(151)를 형성시킬 수 있다.
그리고, 도 8에 도시된 바와 같이, 플랫범프(151)와 전기적 접속이 이루어지도록 플랫범프(151)의 상부에는 반도체 칩(153)을 실장할 수 있다(S160). 그리고 탑볼패드(140)의 상부에 탑볼(160)을 형성시킨 후 (S170)에, 탑볼(160)과 전기적 접속이 가능하도록 탑볼(160)의 상부에 탑 패키기 기판(165)을 실장할 수 있다 (S180). 일 예로, 탑볼(160)은 소형의 솔더볼을 부착하여 형성시킬 수 있다.
도면에 도시된 바와 같이, 반도체 칩(153)은 패키지 기판(100)에 플립 칩 본딩 될 수 있으며, 반도체 칩(153)과 제1 솔더레지스트(120)의 사이에는 언더필(155)을 주입할 수 있다. 언더필(155)은 실리콘 또는 에폭시 레진(Epoxy Resin) 복합체로 이루어진 액상 물질을 반도체 칩(153)과 제1 솔더레지스트(120)의 사이에 모세관 현상을 이용하여 주입하고 경화 공정을 진행하여 형성시킬 수 있다.
이와 같은 공정을 통해 형성된 패키지 기판(100)은 절연체(110)와, 절연체(110)의 표면에 형성되는 제1 패드(111)와, 절연체(110)의 표면에 제1 패드(111) 와 이격되게 형성되는 제2 패드(113)와, 제1 패드(111)에 적층되는 탑볼패드(140)와, 절연체(110)에 제1 패드(111) 및 제2 패드(113)가 개방되게 적층되는 제1 솔더레지스트(120) 및 탑볼패드(140)에 인접하게 제1 솔더레지스트(120)에 적층되는 제2 솔더레지스트(130)를 포함한다. 또한, 탑볼패드(140)에는 탑볼(160)이 마련되며 제2 패드(113)에는 플랫범프(151)가 마련되고, 탑볼패드(140)는 제2 솔더레지스트(130)의 높이로 형성된다.
이와 같은 실시예에 따른, 패키지 기판(100)은 제2 솔더레지스트(130)를 적층하고 탑볼패드(140)의 높이를 제2 솔더레지스트(130)의 높이로 형성시킬 수 있음으로써, 탑볼(160)과 탑볼(160) 사이의 이격거리(Ball pitch: d)가 좁아져 탑볼(160)의 사이즈가 작아 지더라도 탑볼(160)이 탑 패키기 기판(165)과 떨어지는 것을 방지 할 수 있어 접속이 원활한 패키지(200)를 형성할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 본 발명의 일 실시예에 따른 패키지 기판의 제조방법을 나타낸 순서도.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 패키지 기판의 제조방법을 나타낸 도면.
<도면의 주요부분에 대한 부호의 설명>
110: 절연체 111: 제1 패드
113: 제2 패드 120: 제1 솔더레지스트
130: 제2 솔더레지스트 140: 탑볼패드
141: 니켈도금층 143: 금도금층
150: 범프 151: 플랫범프
153: 반도체 칩 160: 탑볼

Claims (8)

  1. 절연체;
    상기 절연체의 표면에 형성되는 제1 패드;
    상기 절연체의 표면에 상기 제1 패드와 이격되게 형성되는 제2 패드;
    상기 절연체에 상기 제1 패드 및 상기 제2 패드가 개방되게 적층되는 제1 솔더레지스트;
    상기 제1 패드의 상부에 캐비티가 형성되도록, 상기 제1 패드에 인접하게 상기 제1 솔더레지스트에 적층되는 제2 솔더레지스트; 및
    상기 캐비티 내에 충전되는 탑볼패드를 포함하는 패키지 기판.
  2. 제1항에 있어서,
    상기 탑볼패드에는 탑볼이 마련되며, 상기 제2 패드에는 범프가 마련되는 것을 특징으로 하는 패키지 기판.
  3. 제2항에 있어서,
    상기 탑볼과 전기적 접속이 이루어지도록 상기 탑볼의 상부에 실장되는 탑 패키기 기판; 및
    상기 범프와 전기적 접속이 이루어지도록 상기 범프의 상부에 실장되는 반도체 칩을 더 포함하는 것을 특징으로 하는 패키지 기판.
  4. 제1 패드 및 제2 패드가 형성되는 절연체를 준비하는 단계;
    상기 절연체에 상기 제1 패드 및 상기 제2 패드가 개방되도록 제1 솔더레지스트를 적층하는 단계;
    상기 제1 패드의 상부에 캐비티가 형성되도록, 상기 제1 패드에 인접하게 상기 제1 솔더레지스트의 표면에 제2 솔더레지스트를 적층하는 단계; 및
    상기 캐비티 내에 탑볼패드를 충전하는 단계를 포함하는 것을 특징으로 하는 패키지 기판의 제조방법.
  5. 제4항에 있어서,
    상기 탑볼패드를 충전하는 단계는, 상기 캐비티 내에 니켈도금하는 단계를 포함하는 것을 특징으로 하는 패키지 기판의 제조방법.
  6. 제5항에 있어서,
    상기 탑볼패드를 충전하는 단계는,
    상기 니켈도금하는 단계 이후에, 상기 니켈도금의 상측에 금도금하는 단계를더 포함하는 것을 특징으로 하는 패키지 기판의 제조방법.
  7. 제4항에 있어서,
    상기 탑볼패드를 충전하는 단계 이후에,
    상기 제2 패드에 범프를 형성하는 단계; 및
    상기 탑볼패드에 탑볼을 형성하는 단계를 더 포함하는 것을 특징으로 하는 패키지 기판의 제조방법.
  8. 제7항에 있어서,
    상기 범프를 형성하는 단계 이후에,
    상기 범프와 전기적 접속이 이루어지도록 상기 범프의 상부에 반도체 칩을 실장하는 단계를 더 포함하고,
    상기 탑볼을 형성하는 단계 이후에,
    상기 탑볼과 전기적 접속이 이루어지도록 상기 탑볼의 상부에 탑 패키기 기판을 실장하는 단계를 더 포함하는 것을 특징으로 하는 패키지 기판의 제조방법.
KR20090126387A 2009-12-17 2009-12-17 패키지 기판 및 패키지 기판의 제조방법 KR101046713B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20090126387A KR101046713B1 (ko) 2009-12-17 2009-12-17 패키지 기판 및 패키지 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20090126387A KR101046713B1 (ko) 2009-12-17 2009-12-17 패키지 기판 및 패키지 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20110069591A true KR20110069591A (ko) 2011-06-23
KR101046713B1 KR101046713B1 (ko) 2011-07-06

Family

ID=44401385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20090126387A KR101046713B1 (ko) 2009-12-17 2009-12-17 패키지 기판 및 패키지 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101046713B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5042591B2 (ja) * 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ
JP5211493B2 (ja) * 2007-01-30 2013-06-12 富士通セミコンダクター株式会社 配線基板及び半導体装置

Also Published As

Publication number Publication date
KR101046713B1 (ko) 2011-07-06

Similar Documents

Publication Publication Date Title
US8604359B2 (en) Package substrate and fabrication method thereof
US20080017968A1 (en) Stack type semiconductor package and method of fabricating the same
JP2015008332A (ja) 半導体パッケージおよびこの製造方法
US20120307445A1 (en) Printed circuit board (pcb) including a wire pattern, semiconductor package including the pcb, electrical and electronic apparatus including the semiconductor package, method of fabricating the pcb, and method of fabricating the semiconductor package
EP3035383A1 (en) Semiconductor package assembly
KR20130116100A (ko) 패키지 온 패키지 장치 및 이의 제조 방법
US7923299B2 (en) Manufacturing process for embedded semiconductor device
US6969674B2 (en) Structure and method for fine pitch flip chip substrate
CN112054006A (zh) 半导体设备封装及其制造方法
CN114050132A (zh) 半导体设备封装及其制造方法
CN110459521B (zh) 覆晶封装基板和电子封装件
CN112054007A (zh) 半导体封装载板及其制法与电子封装件
US8471375B2 (en) High-density fine line structure and method of manufacturing the same
CN112071821B (zh) 半导体封装基板及其制法与电子封装件
KR100923501B1 (ko) 패키지 기판 제조방법
KR20110047834A (ko) 패키지용 기판 및 전자소자 패키지
CN111755409A (zh) 半导体封装基板及其制法与电子封装件及其制法
CN109427725B (zh) 中介基板及其制法
KR101047136B1 (ko) 패키지 기판 및 패키지 기판의 제조방법
KR101046713B1 (ko) 패키지 기판 및 패키지 기판의 제조방법
CN112382575B (zh) 一种用于5g设备的半导体存储封装及其制备方法
KR101089647B1 (ko) 단층 패키지 기판 및 그 제조방법
JP2009277838A (ja) 半導体装置の製造方法、基板トレイ、及び基板収納装置
KR101033203B1 (ko) 인쇄회로기판 및 그 제조방법
CN215008218U (zh) 衬底和包含该衬底的存储器装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 9