KR20110049856A - Ｃｍｐ 연마액 및 이 ｃｍｐ 연마액을 사용한 기판의 연마 방법 - Google Patents

Ｃｍｐ 연마액 및 이 ｃｍｐ 연마액을 사용한 기판의 연마 방법 Download PDF

Info

Publication number
KR20110049856A
KR20110049856A KR1020117005192A KR20117005192A KR20110049856A KR 20110049856 A KR20110049856 A KR 20110049856A KR 1020117005192 A KR1020117005192 A KR 1020117005192A KR 20117005192 A KR20117005192 A KR 20117005192A KR 20110049856 A KR20110049856 A KR 20110049856A
Authority
KR
South Korea
Prior art keywords
polishing
substrate
cmp
polishing liquid
mass
Prior art date
Application number
KR1020117005192A
Other languages
English (en)
Other versions
KR101273705B1 (ko
Inventor
히사타카 미나미
료우타 사이쇼
히로시 오노
Original Assignee
히다치 가세고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히다치 가세고교 가부시끼가이샤 filed Critical 히다치 가세고교 가부시끼가이샤
Publication of KR20110049856A publication Critical patent/KR20110049856A/ko
Application granted granted Critical
Publication of KR101273705B1 publication Critical patent/KR101273705B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • C09K3/1463—Aqueous liquid suspensions
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명의 CMP 연마액은 1,2,4-트리아졸, 인산류, 산화제 및 지립(砥粒)을 함유한다. 본 발명의 연마 방법은, 기판과 연마천 사이에 CMP 연마액을 공급하면서 상기 기판을 상기 연마천으로 연마하는 기판의 연마 방법이며, 상기 기판은 팔라듐층을 갖는 기판이고, 상기 CMP 연마액은 1,2,4-트리아졸, 인산류, 산화제 및 지립을 함유하는 CMP 연마액인 연마 방법이다.

Description

ＣＭＰ 연마액 및 이 ＣＭＰ 연마액을 사용한 기판의 연마 방법{POLISHING SOLUTION FOR CMP, AND METHOD FOR POLISHING SUBSTRATE USING THE POLISHING SOLUTION FOR CMP}
본 발명은, CMP 연마액 및 이 CMP 연마액을 사용한 기판의 연마 방법에 관한 것이다.
최근, 반도체 집적 회로(LSI)의 고집적화, 고성능화에 따라 새로운 미세 가공 기술이 개발되고 있다. 화학 기계 연마(CMP)법도 그 중 하나이며, LSI 제조 공정, 특히 다층 배선 형성 공정에서의 층간 절연막층의 평탄화, 금속 플러그 형성, 매립 배선 형성에서 빈번하게 이용되는 기술이 되었다(예를 들면, 특허문헌 1 참조).
CMP에 사용되는 금속용의 연마액은 일반적으로 산화제 및 고체 지립(砥粒)을 갖고 있으며, 필요에 따라 추가로 산화 금속 용해제, 보호막 형성제(금속 방식제)가 첨가된다. 연마는, 우선 산화제에 의해 금속층 표면을 산화하고, 그 산화층을 고체 지립에 의해 깎아내는 것이 기본적인 메커니즘으로 생각되고 있다.
홈(오목부) 위에 퇴적된 금층 표면의 산화층은 연마 패드에 그다지 접촉하지 않고, 고체 지립에 의한 깎아내기의 효과가 미치지 않지만, 연마 패드에 접촉하는 볼록부 위에 퇴적된 금속층 표면의 산화층에서는 깎아내기가 진행된다. 따라서, CMP의 진행과 함께 볼록부 위의 금속층이 제거되어 기판 표면은 평탄화된다(예를 들면, 비특허문헌 1 참조).
한편, 반도체 소자의 고집적화에 따라 다핀화, 협피치화, 박형 실장화가 요구되고 있다. 또한, 반도체 소자와 배선 기판 사이에서의 배선 지연이나 노이즈 방지도 중요한 과제가 되었다. 그 때문에, 반도체 소자와 배선 기판의 접속 방식은, 종래의 와이어 본딩을 주체로 한 실장 방식 대신에 플립 칩 실장 방식이 폭넓게 이용되고 있다.
또한, 이 플립 칩 실장 방식에서는 반도체 소자의 전극 단자 위에 돌기 전극을 형성하고, 이 돌기 전극을 통해 배선 기판 위에 형성된 접속 단자에 일괄적으로 접합하는 땜납 범프 접속법이 폭넓게 사용되고 있다.
CMP 연마액으로서는, 기판에 형성된 질화티탄 또는 질화탄탈 등으로 이루어지는 층을 연마 대상으로 하는 것으로서, 보호막 형성제, 유기산을 첨가한 연마액이 알려져 있다(특허문헌 2 참조).
또한, 구리로 이루어지는 층에 CMP를 적용하는 시도는, 예를 들면 2-퀴놀린카르복실산을 첨가한 연마액을 사용하는 방법이 알려져 있다(특허문헌 3 참조). 또한, 니켈층에 CMP를 적용하는 시도는, 예를 들면 HDD 자기 헤드용 연마액으로서 지립, 유기산, 산화제를 첨가한 연마액을 사용하는 방법이 알려져 있다(특허문헌 4 참조).
그러나, 팔라듐은 일반적으로 백금이나 루테늄 등과 함께 "귀금속"으로 분류된다. 이러한 귀금속층에 CMP를 적용하는 시도는, 예를 들면 황 화합물을 첨가한 연마액이나, 디케톤, 질소 함유 복소환 화합물 또는 양쪽성 이온 화합물 중 어느 하나를 첨가한 연마액, 백금족계 금속의 산화물을 첨가한 연마액을 사용하는 방법이 알려져 있다(특허문헌 5, 6, 7 참조).
미국 특허 제4944836호 공보 일본 특허 제3780767호 공보 일본 특허 제3192968호 공보 일본 특허 공개 제2006-297501호 공보 국제 공개 제01/44396호 공보 미국 특허 제6527622호 명세서 일본 특허 공개 (평)11-121411호 공보
저널·오브·일렉트로 케미컬 소사이어티지, 제138권 11호(1991년 발행), 3460 내지 3464페이지
그러나, 현재까지 팔라듐을 CMP에 의해 연마하는 검토는 이루어져 있지 않다. 본 발명자들의 지견에 따르면, 상기 특허문헌 2, 3, 4의 연마액은 산화되기 어려울 뿐만 아니라, 경도가 높은 팔라듐을 연마할 수 없다. 또한, 상기 특허문헌 5, 6, 7의 연마액으로는 백금이나 루테늄을 연마할 수 있다고 알려져 있지만, 팔라듐을 동일한 연마액으로 연마하여도 연마가 진행되지 않는다는 것이 판명되었다.
따라서, 본 발명은, 적어도 팔라듐층의 연마 속도를 종래의 연마액을 사용한 경우보다 향상시킬 수 있는 CMP 연마액, 및 이 CMP 연마액을 사용한 연마 방법을 제공하는 것을 목적으로 한다.
본 발명은, 1,2,4-트리아졸, 인산류, 산화제 및 지립을 함유하여 이루어지는 CMP 연마액을 제공한다.
본 발명의 CMP 연마액에 따르면, 적어도 팔라듐층의 연마 속도를 종래의 연마액을 사용한 경우보다 향상시켜서 원하는 연마 속도로 연마할 수 있다.
산화제로서는 과산화수소, 과요오드산, 과요오드산염, 요오드산염, 브롬산염 및 과황산염으로 이루어지는 군으로부터 선택되는 적어도 1종이 바람직하고, 지립으로서는 알루미나, 실리카, 지르코니아, 티타니아 및 세리아로 이루어지는 군으로부터 선택되는 적어도 1종이 바람직하다.
지립의 농도는, CMP 연마액의 전량 기준으로 0.1 내지 10 질량％인 것이 바람직하다. CMP 연마액 중의 지립의 농도를 상기 범위로 함으로써, 깎아내기 작용을 유지함과 동시에 입자가 응집 침강하는 것을 억제할 수 있다.
상술한 CMP 연마액은 팔라듐 연마용 CMP 연마액으로서 특히 유용하다.
본 발명은, 기판과 연마천 사이에 CMP 연마액을 공급하면서 상기 기판을 상기 연마천으로 연마하는 기판의 연마 방법이며, 기판은 팔라듐층을 갖는 기판이고, CMP 연마액은 1,2,4-트리아졸, 인산류, 산화제 및 지립을 함유하는 CMP 연마액인 연마 방법을 제공한다.
본 발명의 CMP 연마액 및 이 CMP 연마액을 사용한 연마 방법에 따르면, 적어도 팔라듐층의 연마 속도를 종래의 연마액을 사용한 경우보다 향상시켜서 원하는 연마 속도로 연마할 수 있다.
[도 1] 돌기 전극을 갖는 기판의 제조 방법의 제1 실시 형태를 나타내는 단면도이다.
[도 2] 돌기 전극을 갖는 기판의 제조 방법의 제2 실시 형태를 나타내는 단면도이다.
[도 3] 돌기 전극을 갖는 기판의 제조 방법의 제3 실시 형태를 나타내는 단면도이다.
[도 4] 제3 실시 형태의 구체예를 나타내는 단면도이다.
이하, 본 발명을 실시하기 위한 최선의 형태에 대하여 상세히 설명한다.
(1,2,4-트리아졸)
CMP 연마액은 1,2,4-트리아졸을 함유한다. 1,2,4-트리아졸은, 후술하는 인산과 함께 팔라듐에 대하여 착체를 형성한다고 생각되며, 여기서 형성된 착체가 연마되기 쉽기 때문에 양호한 연마 속도가 얻어지는 것으로 추정된다. 또한, 질소 함유 화합물이면 팔라듐과 착체를 형성할 수 있다고 생각되지만, 본 발명자들의 검토에 따르면, 1,2,4-트리아졸 이외의 화합물로는 팔라듐층에 대한 연마 속도를 향상시킬 수 없다는 것을 알 수 있었다. 예를 들면, 구조가 유사한 1,2,3-트리아졸이나 3-아미노-1,2,4-트리아졸로는 팔라듐층에 대한 양호한 연마 속도를 얻는 것이 어렵다.
1,2,4-트리아졸의 첨가량은, 연마액 전체 질량에 대하여 0.001 내지 20 질량％인 것이 바람직하다. 이 함유량이 0.001 질량％ 이상이면 CMP에 의한 팔라듐층의 연마 속도가 커지는 경향이 있으며, 하한값으로서는 0.01 질량％ 이상인 것이 보다 바람직하고, 0.05 질량％ 이상인 것이 특히 바람직하다. 또한, 20 질량％를 초과하면 팔라듐층의 연마 속도는 포화되는 경향이 있으며, 상한값으로서는 15 질량％ 이하인 것이 보다 바람직하고, 12 질량％ 이하인 것이 더욱 바람직하고, 10 질량％ 이하인 것이 특히 바람직하다.
(인산류)
CMP 연마액은 인산류를 함유한다. 인산류는, 후술하는 산화제에 의해 산화된 금속을 착화 및/또는 용해함으로써 금속막의 연마를 촉진시킨다고 생각되며, 팔라듐에 대한 산화 금속 용해제로서의 기능을 갖는 것으로 추정된다.
팔라듐에 대한 산화 금속 용해제로서의 기능을 갖는 화합물로서는 다양한 무기산, 유기산 등이 생각되지만, 본 발명자들의 검토에 따르면, 인산류 이외의 산에서는 팔라듐에 대한 양호한 연마 속도를 얻는 것이 어렵다.
인산류란, 인산 및 인산 골격을 갖는 다른 유사 화합물군을 나타내고(인산, 인산 유도체, 피로인산, 피로인산 유도체, 폴리인산, 폴리인산 유도체 등), 이들의 염도 포함한다. 인산류의 구체예로서는, 인산, 차인산, 아인산, 차아인산, 피로인산, 트리메타인산, 테트라메타인산, 피로아인산, 폴리인산 등을 들 수 있다. 또한, 인산류의 염의 예로서는 인산류의 음이온과 양이온의 염이며, 양이온의 예로서는 리튬, 나트륨, 칼륨, 루비듐, 세슘, 베릴륨, 마그네슘, 칼슘, 스트론튬, 바륨, 티탄, 지르코늄, 바나듐, 크롬, 망간, 철, 코발트, 니켈, 구리, 은, 팔라듐, 아연, 알루미늄, 갈륨, 주석, 암모늄 등의 이온이 있다. 이들 염은 1개의 금속과 2개의 수소를 갖는 제1염, 2개의 금속과 1개의 수소를 갖는 제2염, 3개의 금속을 갖는 제3염 중 어느 하나일 수도 있고, 산성염, 알칼리성염, 중성염 중 어느 하나일 수도 있다. 이들 인산류는 1종을 단독으로 사용할 수도 있고, 2종 이상을 혼합하여 사용할 수도 있다.
상기 인산류의 첨가량은, 연마액 전체 중량에 대하여 0.001 내지 20 질량％인 것이 바람직하다. 이 함유량이 0.001 질량％ 이상이면 CMP에 의한 팔라듐층의 연마 속도가 빨라지는 경향이 있으며, 하한값으로서는 0.01 질량％ 이상인 것이 보다 바람직하고, 0.02 질량％ 이상인 것이 특히 바람직하다. 또한, 20 질량％를 초과하면 팔라듐층의 연마 속도는 포화되는 경향이 있으며, 상한값으로서는 15 질량％ 이하인 것이 보다 바람직하고, 10 질량％ 이하인 것이 특히 바람직하다. 또한, 후술하는 바와 같은 팔라듐층 이외에 니켈층, 바탕(下地) 금속층 등을 갖는 기판을 연마하는 경우에도, 상기 첨가량인 것이 바람직하다.
(산화제)
CMP 연마액에 포함되는 산화제는, 층 형성용 등으로서 기판에 사용되는 금속에 대한 산화제이다. 산화제로서는 과산화수소(H2O2), 과요오드산, 과요오드산염, 요오드산염, 브롬산염, 과황산염 등을 들 수 있으며, 이 중에서도 과산화수소가 특히 바람직하다. 이들은 1종 단독으로 또는 2종 이상 혼합하여 사용할 수 있다.
산화제의 첨가량은 연마액 전체 질량에 대하여 0.05 내지 20 질량％인 것이 바람직하고, 0.1 내지 15 질량％인 것이 보다 바람직하고, 0.1 내지 10 질량％인 것이 특히 바람직하다. 이 배합량이 0.05 질량％ 이상이면 금속의 산화가 충분하고, 팔라듐층의 연마 속도가 빨라지는 경향이 있으며, 20 질량％ 이하이면 연마면에 거칠음이 발생하기 어려워지는 경향이 있다. 또한, 과산화수소는 통상적으로 과산화수소수로서 입수 가능하다. 따라서, 산화제로서 과산화수소를 사용하는 경우, 실농도로 환산하여 상기 함유량이 되도록 한다. 또한, 후술하는 바와 같은 팔라듐층 이외에 니켈층, 바탕 금속층 등을 갖는 기판을 연마하는 경우에도, 상기 첨가량인 것이 바람직하다.
(지립)
지립으로서는, 구체적으로 퓸드 알루미나, 전이 알루미나, 퓸드 실리카, 콜로이달 실리카, 지르코니아, 티타니아, 세리아 등을 들 수 있으며, 이 중에서도 퓸드 알루미나, 전이 알루미나, 퓸드 실리카, 콜로이달 실리카가 바람직하고, 연마 속도를 고속으로 유지하면서 연마 손상을 억제할 수 있다는 점에서 콜로이달 실리카가 더욱 바람직하다.
지립의 첨가량은 연마액 전체 질량에 대하여 0.1 질량％내지 10 질량％인 것이 바람직하고, 0.2 질량％ 내지 8.0 질량％의 범위인 것이 보다 바람직하다. 이 첨가량이 0.1 질량％ 이상이면 물리적인 깎아내기 작용을 얻을 수 있으며, CMP에 의한 팔라듐층의 연마 속도가 빨라지는 경향이 있다. 또한, 10 질량％ 이하이면 입자가 응집 침강하는 것을 억제할 수 있다는 경향이 있다. 또한, 10 질량％를 초과하는 양을 첨가하여도 첨가에 적당한 연마 속도의 증가가 보이지 않는 경향이 있다. 이러한 경향은, 팔라듐층의 연마 속도에 의해 현저해지는 경향이 있다.
지립의 일차 입경은, 평탄성 및 연마 후에 피연마면에 남는 손상을 억제할 수 있다는 점에서 300 nm 이하인 것이 바람직하고, 200 nm 이하인 것이 보다 바람직하고, 150 nm 이하인 것이 특히 바람직하고, 100 nm 이하인 것이 매우 바람직하다. 또한, 일차 입경의 하한으로서는 특별히 제한은 없지만, 충분한 물리적인 깎아내기 작용을 얻을 수 있다는 점에서 1 nm 이상인 것이 보다 바람직하고, 3 nm 이상인 것이 특히 바람직하고, 5 nm 이상인 것이 매우 바람직하다.
여기서, 상기 일차 입경이란 "평균 일차 입경"을 말하며, BET 비표면적으로부터 산출할 수 있는 입자의 평균 직경을 말한다. 구체적으로는, 우선 지립을 800 ℃(±10 ℃)에서 1 시간 동안 건조하여 작열 잔분을 얻는다. 이어서, 이 작열 잔분을 막자 사발(자성, 100 ml)로 미세하게 분쇄하여 측정용 시료로 한다. 또한, BET 비표면적 측정 장치(예를 들면 유아사 아이오닉스(주) 제조, 상품명: 오토솔브 6)를 사용하여 측정용 시료의 BET 비표면적 V(단위: nm2/g)를 측정하고, 수학식: D=6/(ρ·V)에 의해 구해지는 값 D(nm)를 평균 일차 입경으로 한다. 또한, 상기 수학식 중의 ρ는 입자의 밀도(단위: g/nm3)를 나타내고 있으며, 입자가 콜로이달 실리카인 경우에는 "ρ=0.022"이다.
지립의 평균 이차 입경은 5 내지 500 nm인 것이 바람직하다. 평탄성이 향상된다는 점에서 상기 평균 이차 입경은 상한값이 300 nm 이하인 것이 바람직하고, 200 nm 이하인 것이 보다 바람직하고, 100 nm 이하인 것이 특히 바람직하다. 또한, 연마 입자에 의한 기계적인 반응층(산화층) 제거 능력을 확보할 수 있으며, 연마 속도가 빨라진다는 점에서 상기 평균 이차 입경은 하한값이 5 nm 이상인 것이 보다 바람직하고, 10 nm 이상인 것이 특히 바람직하다.
CMP 연마액 중의 연마 입자의 일차 입경은, 투과형 전자 현미경(예를 들면 가부시끼가이샤 히다치 세이사꾸쇼 제조의 S4700)을 사용하여 측정할 수 있다.
구체적인 측정 방법으로서는, 예를 들면 상기한 이종의 무기 지립을 포함하는 복합 입자와 그 이외의 성분을 혼합하여 연마액을 제작하고, 이 연마액을 적량 채취한다. 채취량은 지립 농도를 고려하여 결정하며, 예를 들면 지립 농도가 1 질량％일 때에는 0.2 cc 정도 채취한다. 채취한 연마액을 건조하여 관찰한다.
또한, 상기 연마 입자의 평균 이차 입경이란 CMP 연마액 중의 연마 입자의 이차 입경을 말하며, 예를 들면 광 회절 산란식 입도 분포계(예를 들면, 쿨터 일렉트로닉스(COULTER Electronics)사 제조의 쿨터 N4SD)를 사용하여 측정할 수 있다.
(금속 방식제)
CMP 연마액에 금속 방식제를 추가로 첨가할 수도 있다. 금속 방식제는 금속층의 에칭을 억제하고, 디싱 특성을 향상시키는 화합물이다.
금속 방식제로서는, 구체적으로 예를 들면 이민, 아졸, 머캅탄 및 다당류 등을 들 수 있으며, 상기한 것 중에서도 금속층의 에칭 속도 억제와 금속층의 연마 속도 양립의 관점에서 질소 함유 환상 화합물이 바람직하다. 이들은 단독으로 또는 2종 이상을 조합하여 사용할 수 있다.
이민은, 구체적으로 디티존, 로인(2,2'-비퀴놀린), 네오쿠프로인(2,9-디메틸-1,10-페난트롤린), 바소쿠프로인(2,9-디메틸-4,7-디페닐-1,10-페난트롤린) 및 큐페라존(비스시클로헥사논옥살릴히드라존) 등을 들 수 있다.
아졸은, 구체적으로 벤즈이미다졸-2-티올, 트리아진디티올, 트리아진트리티올, 2-[2-(벤조티아졸릴)]티오프로피온산, 2-[2-(벤조티아졸릴)]티오부틸산, 2-머캅토벤조티아졸, 1,2,3-트리아졸, 2-아미노-1H-1,2,4-트리아졸, 3-아미노-1H-1,2,4-트리아졸, 3,5-디아미노-1H-1,2,4-트리아졸, 벤조트리아졸, 1-히드록시벤조트리아졸, 1-디히드록시프로필벤조트리아졸, 2,3-디카르복시프로필벤조트리아졸, 4-히드록시벤조트리아졸, 4-카르복실-1H-벤조트리아졸, 4-카르복실-1H-벤조트리아졸메틸에스테르, 4-카르복실-1H-벤조트리아졸부틸에스테르, 4-카르복실-1H-벤조트리아졸옥틸에스테르, 5-헥실벤조트리아졸, [1,2,3-벤조트리아졸릴-1-메틸][1,2,4- 트리아졸릴-1-메틸][2-에틸헥실]아민, 톨릴트리아졸, 나프토트리아졸, 비스[(1-벤조트리아졸릴)메틸]포스폰산, 테트라졸, 5-아미노-테트라졸, 5-메틸-테트라졸, 1-메틸-5-머캅토테트라졸, 1-N,N-디메틸아미노에틸-5-테트라졸 등을 들 수 있다.
머캅탄은, 구체적으로 노닐머캅탄 및 도데실머캅탄 등을 들 수 있다.
다당류는, 구체적으로 글루코오스, 셀룰로오스 등을 들 수 있다.
상기 금속 방식제를 첨가하는 경우, 그 배합량은 1,2,4-트리아졸과 인산에 의한 연마 속도 향상 효과를 손상시키지 않는 범위인 것이 바람직하고, 에칭 억제 기능과 연마 속도의 양립을 도모하는 점에서 연마액 전체 질량에 대하여 0.005 내지 2.0 질량％로 하는 것이 바람직하다. 보다 높은 에칭 성능을 얻을 수 있다는 점에서 0.01 질량％ 이상으로 하는 것이 보다 바람직하고, 0.02 질량％ 이상으로 하는 것이 더욱 바람직하다. 또한, 바람직한 연마 속도를 얻기 쉬워진다는 점에서 1.0 질량％ 이하로 하는 것이 보다 바람직하고, 0.5 질량％ 이하로 하는 것이 특히 바람직하다.
(수용성 중합체)
CMP 연마액에는, 연마 후의 평탄성을 향상시킬 수 있다는 점에서 수용성 중합체를 첨가할 수 있다. 상기한 관점에서 수용성 중합체의 중량 평균 분자량으로서는 500 이상으로 하는 것이 바람직하고, 1500 이상으로 하는 것이 보다 바람직하고, 5000 이상으로 하는 것이 특히 바람직하다. 중량 평균 분자량의 상한은 특별히 규정되지 않지만, 용해성의 관점에서 500만 이하가 바람직하다. 중량 평균 분자량이 500 미만이면 높은 연마 속도가 발현되지 않는 경향이 있다.
또한, 중량 평균 분자량은 겔 투과 크로마토그래피법(GPC)에 의해 표준 폴리스티렌의 검량선을 사용하여 측정할 수 있으며, 보다 구체적으로는 하기와 같은 조건으로 측정할 수 있다.
사용 기기: 히다치 L-6000형(가부시끼가이샤 히다치 세이사꾸쇼 제조)
칼럼: 겔팩 GL-R420+겔팩 GL-R430+겔팩 GL-R440(히타치 가세이 고교 가부시끼가이샤 상품명, 총 3개)
용리액: 테트라히드로푸란
측정 온도: 40 ℃
유량: 1.75 ml/분.
검출기: L-3300RI(가부시끼가이샤 히다치 세이사꾸쇼 제조)
중량 평균 분자량이 500 이상인 수용성 중합체로서는 연마액 성분의 용해성이 저하되지 않고, 지립이 응집되지 않으면 특별히 제한은 없지만, 구체적으로는 다당류, 폴리카르복실산계 화합물, 비닐 중합체, 글리콜 화합물 등을 들 수 있으며, 이들은 단독으로 또는 2종 이상 혼합하여 사용할 수 있다. 상기 폴리카르복실산계 화합물로서는 폴리카르복실산 또는 그의 염, 폴리카르복실산에스테르 또는 그의 염을 들 수 있다.
상기 수용성 중합체로서 사용하는 다당류의 구체예로서는, 예를 들면 알긴산, 펙틴산, 카르복시메틸셀룰로오스, 한천, 커들란 및 풀루란 등을 들 수 있다. 또한, 상기 수용성 중합체로서 사용하는 폴리카르복실산계 화합물의 구체예로서는, 예를 들면 폴리아스파라긴산, 폴리글루탐산, 폴리리신, 폴리말산, 폴리메타크릴산, 폴리메타크릴산암모늄염, 폴리메타크릴산나트륨염, 폴리아미드산, 폴리말레산, 폴리이타콘산, 폴리푸마르산, 폴리(p-스티렌카르복실산), 폴리아크릴산, 폴리아크릴아미드, 아미노폴리아크릴아미드, 폴리아크릴산암모늄염, 폴리아크릴산나트륨염, 폴리아미드산, 폴리아미드산암모늄염, 폴리아미드산나트륨염 및 폴리글리옥실산 등의 폴리카르복실산, 폴리카르복실산에스테르 및 그의 염, 및 이들의 공중합체를 들 수 있다.
또한, 상기 수용성 중합체로서 사용하는 비닐 중합체의 구체예로서는, 폴리비닐 알코올, 폴리비닐피롤리돈 및 폴리아크롤레인 등을 들 수 있다. 또한, 폴리에틸렌글리콜 등을 사용할 수도 있다.
상기 수용성 중합체의 화합물을 사용할 때에는, 적용하는 기판이 반도체 집적 회로용 실리콘 기판 등인 경우 알칼리 금속, 알칼리 토류 금속, 할로겐화물 등에 의한 오염은 바람직하지 않기 때문에, 산 또는 그의 암모늄염이 바람직하다.
상기 수용성 중합체의 화합물 중에서도 고평탄화가 가능하다는 점에서, 풀루란, 폴리말산, 폴리메타크릴산, 폴리아크릴산, 폴리아크릴아미드, 폴리비닐 알코올 및 폴리비닐피롤리돈, 이들의 에스테르 및 이들의 암모늄염이 바람직하다.
(pH)
CMP 연마액의 pH는, 팔라듐층의 CMP 연마 속도가 커진다는 관점에서 1 내지 12인 것이 바람직하다. pH가 1 이상 또는 pH가 6 이하이면 소정의 CMP에 의한 연마 속도를 확보할 수 있는 경향이 있으며, 실용적인 연마액이 될 수 있다. pH는 1 내지 5인 것이 보다 바람직하고, 1 내지 4인 것이 특히 바람직하다.
(연마 방법)
이상 설명한 CMP 연마액을 사용함으로써 기판의 연마가 가능해진다. 즉, 팔라듐층을 갖는 기판과 연마천 사이에 1,2,4-트리아졸, 인산류, 산화제 및 지립을 함유하는 CMP 연마액을 공급하면서 기판을 연마천으로 연마하는 기판의 연마 방법이 제공된다.
이 연마 방법을 적용할 때, 기판의 피연마면을 연마 정반의 연마천에 대고 피연마면과 연마천 사이에 본 발명의 CMP 연마액을 공급하면서, 기판의 이면(피연마면과 반대인 면)에 소정의 압력을 가한 상태에서 기판을 연마 정반에 대하여 상대적으로 움직임으로써 피연마면을 연마하는 것이 바람직하다.
연마 장치로서는, 예를 들면 회전수를 변경 가능한 모터 등이 장착되어 있으며, 연마천(패드)을 첩부 가능한 정반과 기판을 유지하는 홀더를 갖는 일반적인 연마 장치를 사용할 수 있다. 연마천으로서는 일반적인 부직포, 발포 폴리우레탄, 다공질 불소 수지 등을 사용할 수 있다. 연마 조건으로서는, 기판이 돌출되지 않도록 정반의 회전 속도를 200 rpm 이하의 저회전으로 하는 것이 바람직하다.
연마천에 댄 기판에 가하는 압력(연마 압력)은 4 내지 100 kPa인 것이 바람직하고, 기판 면내의 균일성 및 패턴의 평탄성의 관점으로부터 6 내지 50 kPa인 것이 보다 바람직하다. 본 발명의 CMP 연마액을 사용함으로써, 낮은 연마 압력에 있어서 높은 연마 속도로 팔라듐층을 연마할 수 있다. 낮은 연마 압력으로 연마가 가능하다는 것은, 연마층의 박리, 치핑, 소편화, 크래킹 등의 방지나 패턴의 평탄성의 관점에서 중요하다.
연마하는 동안 연마천에는 CMP 연마액을 펌프 등으로 연속적으로 공급한다. 그의 공급량으로서는, 연마천의 표면이 항상 연마액으로 덮여 있는 것이 바람직하다. 연마 종료 후의 기판은, 유수 중에서 세정한 후 스핀 드라이어 등을 사용하여 기판 위에 부착된 물방울을 털어낸 후 건조시키는 것이 바람직하다.
CMP 연마액의 효과가 가장 발휘되는 기판은 팔라듐층(팔라듐을 함유하는 층을 말함)을 갖는 기판이다. 실리콘 등의 반도체 웨이퍼 위에 적어도 절연막층, 니켈층(니켈을 함유하는 층을 말함), 팔라듐층이 이 순서대로 형성된 기판에 대해서도 바람직하다. 또한, 절연막층과 니켈층 사이에는 바탕 금속층이 형성되어 있을 수도 있다.
팔라듐층을 형성하는 재료로서는, 팔라듐, 팔라듐 합금, 기타 팔라듐 화합물로부터 선택되는 적어도 1종을 들 수 있다.
니켈층을 형성하는 재료로서는, 니켈, 니켈 합금, 기타 니켈 화합물로부터 선택되는 적어도 1종을 들 수 있다.
바탕 금속층은, 층간 절연막으로 도전성 물질이 확산되는 것을 방지하는 층이다. 바탕 금속층을 형성하는 재료로서는, 탄탈, 탄탈 합금, 질화탄탈 등의 탄탈 화합물; 티탄, 티탄 합금, 질화티탄 등의 티탄 화합물; 텅스텐, 질화텅스텐, 텅스텐 합금 등의 텅스텐 화합물 등을 들 수 있다.
절연막층은, SiO2막, SiN막 등의 무기 절연막, 오르가노 실리케이트 글라스, 전방향환계 Low-k막 등의 Low-k막 등을 들 수 있다.
이하, CMP 연마액을 이용하는 연마 방법을 도면을 참조하면서 설명한다. 도 1은 돌기 전극을 갖는 기판의 제조 방법의 제1 실시 형태를 나타내는 단면도이고, 이 제조 방법의 공정 일부에 상기 연마 방법이 적용된다.
도 1(a)에 나타낸 기판은 실리콘 웨이퍼 (1)과, 실리콘 웨이퍼 (1) 위에 형성된 요철을 갖는 절연막 (2)와, 절연막 (2)의 요철면을 피복하는 언더 배리어 메탈층 (3)을 구비하고 있다. 또한, 이 언더 배리어 메탈층 (3)이 팔라듐층에 상당한다. 이러한 기판의 언더 배리어 메탈층 (3)을 본 발명의 CMP 연마액을 사용하여 연마한다. 즉, 언더 배리어 메탈층 (3)과 연마천 사이에 1,2,4-트리아졸, 인산류, 산화제 및 지립을 함유하는 CMP 연마액을 공급하면서, 기판을 연마천으로 연마하여 절연막 (2)의 볼록부를 노출시킨다.
이러한 연마에 의해 절연막 (2)의 볼록부 위에 형성된 언더 배리어 메탈층 (3)이 제거된다. 도 1(b)는, 이러한 연마로 얻어지는 기판을 나타내는 단면도이다.
이어서, 절연막 (2)의 오목부 위에 형성된 언더 배리어 메탈층 (3)이 노출되도록, 언더 배리어 메탈층 (3)이 제거된 절연막 (2)의 볼록부 위에 공지된 방법으로 레지스트 패턴 (4)를 형성한다. 도 1(c)는, 레지스트 패턴 (4)가 형성된 기판을 나타내는 단면도이다.
이어서, 전계 도금법 등의 방법에 의해 레지스트 패턴 (4)가 형성된 기판에서의 오목부에 돌기 전극 (5)를 형성하고, 절연막 (2)의 표면으로부터 돌출시킨다. 도 1(d)는, 돌기 전극 (5)가 형성된 기판을 나타내는 단면도이다. 마지막으로, 레지스트 패턴 (4)를 제거함으로써 실리콘 웨이퍼 (1) 위에 돌기 전극 (5)가 형성된 기판을 얻을 수 있다. 도 1(e)는, 이와 같이 하여 얻어진 돌기 전극을 갖는 기판을 나타내는 단면도이다. 또한, 돌기 전극 (5)로서는, 일반적으로 금, 은, 구리, 니켈이나 땜납 등의 재료가 사용된다.
도 2는 돌기 전극을 갖는 기판의 제조 방법의 제2 실시 형태를 나타내는 단면도이고, 이 제조 방법의 공정 일부에서도 상기 연마 방법이 적용된다. 단, 도 2에서는, 연마 방법 적용 전의 기판(도 2(a))과 최종적으로 얻어지는 돌기 전극을 갖는 기판(도 2(b))만을 나타내고 있으며, 이 사이의 CMP 연마, 레지스트 패턴 형성, 돌기 전극 형성, 레지스트 패턴 제거의 각 공정은 제1 실시 형태와 동일하게 행해진다.
도 2(a)에 나타낸 기판은 실리콘 웨이퍼 (1)과, 실리콘 웨이퍼 (1) 위에 형성된 요철을 갖는 절연막 (2)와, 절연막 (2)의 요철면을 피복하는 바탕 금속막 (6)과, 바탕 금속막 (6) 위에 형성된 언더 배리어 메탈층 (3)을 구비하고 있다. 또한, 이 언더 배리어 메탈층 (3)이 팔라듐층에 상당한다. 또한, 바탕 금속막 (6)의 형성은 실리콘 웨이퍼 (1)로의 언더 배리어 메탈층 (3)의 성분 확산 억제나, 실리콘 웨이퍼 (1)과 언더 배리어 메탈층 (3)의 밀착성 향상을 목적으로서 행해진다.
이러한 기판의 언더 배리어 메탈층 (3) 및 바탕 금속막 (6)을 본 발명의 CMP 연마액을 사용하여 연마한다. 즉, 언더 배리어 메탈층 (3)과 연마천 사이에 1,2,4-트리아졸, 인산류, 산화제 및 지립을 함유하는 CMP 연마액을 공급하면서, 기판을 연마천으로 연마하여 절연막 (2)의 볼록부를 노출시킨다. 이러한 연마에 의해, 절연막 (2)의 볼록부 위에 형성된 언더 배리어 메탈층 (3) 및 바탕 금속막 (6)이 제거된다. 또한, 이와 같이 하여 얻어진 기판에 대하여 제1 실시 형태와 마찬가지로 레지스트 패턴 형성, 돌기 전극 형성, 레지스트 패턴 제거를 행함으로써, 도 2(b)에 나타낸 실리콘 웨이퍼 (1) 위에 돌기 전극 (5)가 형성된 기판을 얻을 수 있다.
도 3은, 돌기 전극을 갖는 기판의 제조 방법의 제3 실시 형태를 나타내는 단면도이고, 이 제조 방법의 공정 일부에서도 상기 연마 방법이 적용된다. 단, 도 3에서는, 연마 방법 적용 전의 기판(도 3(a))과 최종적으로 얻어지는 돌기 전극을 갖는 기판(도 3(b))만을 나타내고 있으며, 이 사이의 CPM 연마, 레지스트 패턴 형성, 돌기 전극 형성, 레지스트 패턴 제거의 각 공정은 제1 실시 형태와 동일하게 행해진다.
도 3(a)에 나타낸 기판은 실리콘 웨이퍼 (1)과, 실리콘 웨이퍼 (1) 위에 형성된 요철을 갖는 절연막 (2)와, 절연막 (2)의 요철면을 피복하는 바탕 금속막 (6)과, 바탕 금속막 (6) 위에 형성된 제1 언더 배리어 메탈층 (3b)와, 제1 언더 배리어 메탈층 (3b) 위에 형성된 제2 언더 배리어 메탈층 (3a)를 구비하고 있다. 또한, 이 제1 언더 배리어 메탈층 (3b) 또는 제2 언더 배리어 메탈층 (3a)가 팔라듐층에 상당한다.
이러한 기판의 제1 언더 배리어 메탈층 (3b), 제2 언더 배리어 메탈층 (3a) 및 바탕 금속막 (6)을 본 발명의 CMP 연마액을 사용하여 연마한다. 즉, 제2 언더 배리어 메탈층 (3a)와 연마천 사이에 1,2,4-트리아졸, 인산류, 산화제 및 지립을 함유하는 CMP 연마액을 공급하면서, 기판을 연마천으로 연마하여 절연막 (2)의 볼록부를 노출시킨다. 이러한 연마에 의해, 절연막 (2)의 볼록부 위에 형성된 제1 언더 배리어 메탈층 (3b), 제2 언더 배리어 메탈층 (3a) 및 바탕 금속막 (6)이 제거된다. 또한, 이와 같이 하여 얻어진 기판에 대하여 제1 실시 형태와 마찬가지로 레지스트 패턴 형성, 돌기 전극 형성, 레지스트 패턴 제거를 행함으로써, 도 3(b)에 나타낸 실리콘 웨이퍼 (1) 위에 돌기 전극 (5)가 형성된 기판을 얻을 수 있다.
도 3에서의 제1 언더 배리어 메탈층을 니켈층, 제2 언더 배리어 메탈층을 팔라듐층으로 한 예(언더 배리어 메탈이 2층으로 이루어지는 구조)를 도 4에 나타낸다.
도 4(a)에 나타낸 기판은, 실리콘 기판 (11) 위에 설치된 절연막 (12)의 요철부 위에 바탕 금속층 (15), 니켈층 (14) 및 팔라듐층 (13)이 이 순서대로 형성되어 이루어지는 것이다. 본 발명의 CMP 연마액을 사용하여 팔라듐층 (13), 니켈층 (14) 및 바탕 금속층 (15)를 연마하고, 도 4(b)에 나타낸 바와 같이 절연막 (12)의 볼록부를 노출시킬 수 있다.
CMP 연마액을 사용하는 연마 방법의 다른 예로서는, 절연막 (12)의 볼록부 위에 존재하는 팔라듐층 (13)을 연마하여 니켈층 (14)를 노출시키는 제1 연마 공정과, 절연막층 (1)의 볼록부 위에 존재하는 니켈층 (14), 바탕 금속층 (15) 및 절연막 (12)의 오목부를 매립하고 있는 팔라듐층 (13)의 일부를 연마하여, 절연막의 볼록부를 노출시키는 제2 연마 공정을 포함하는 연마 방법이며, 이 2개의 연마 공정 중 적어도 제1 연마 공정에서 CMP 연마액을 사용하는 방법을 들 수 있다.
[실시예]
이하, 실시예에 의해 본 발명을 설명한다. 또한, 본 발명은 이들 실시예에 의해 제한되지 않는다.
(연마액 제작 방법)
실시예 1 내지 5 및 비교예 1 내지 16에서 사용하는 CMP 연마액은, 연마액 질량에 대하여 표 1에 나타낸 지립을 10 질량％, 30 ％ 과산화수소수를 10 질량％, 표 1에 나타낸 산화 금속 용해제를 0.5 내지 5 질량％, 표 1에 나타낸 금속 방식제를 0 내지 0.5 질량％, 잔부에 순수를 함유시켜 제조하였다. 이들 금속용 연마액을 사용하여 하기의 연마 조건으로 기판의 연마를 행하였다.
(액상 특성 평가)
측정 온도: 25±5 ℃
pH: 덴끼 가가꾸 게이끼 가부시끼가이샤 제조, 모델 번호 PHL-40으로 측정하였다.
(CMP 연마 조건)
연마 장치: 탁상 랩핑 장치(가부시끼가이샤 나노팩터 제조)
연마액 유량: 11 mL/분
기판: 두께 0.3 ㎛의 팔라듐막을 스퍼터법으로 형성한 실리콘 기판
연마 패드: 독립 기포를 갖는 발포 폴리우레탄 수지(롬 앤드 하스 재팬 가부시끼가이샤 제조, 모델 번호 IC1000)
연마 압력: 29.4 kPa
기판과 연마 정반의 상대 속도: 25 m/분
연마액의 공급량: 11 mL/분
연마 시간: 1분
세정: 연마 후 웨이퍼를 유수로 세정한 후, 물방울을 제거하여 건조시켰다.
(연마품 평가 항목)
연마 속도: 상기 조건으로 연마 및 세정한 팔라듐막의 연마 속도를, 연마 전후 막 두께차를 전기 저항값으로부터 환산하여 구하였다.
실시예 1 내지 5 및 비교예 1 내지 16에서의 팔라듐 연마 속도(PdRR)를 표 1에 나타낸다.
Figure pct00001
이하, 표 1에 나타낸 결과에 대하여 상세히 설명한다. 실시예 1에서는 비교예 4, 7 내지 16과 동일한 산화제, 산화 금속 용해제를 첨가하였으며, 착화제로서 1,2,4-트리아졸 0.5 질량％, 지립으로서 이차 입경 0.3 ㎛의 α 알루미나 10 질량％를 더 첨가한 것이다. 산화제는 과산화수소수, 산화 금속 용해제는 인산이다. 실시예 1은, 팔라듐 연마 속도가 67 nm/분으로 비교예 4, 7 내지 16보다 빠른 값을 나타내었다.
실시예 2에서는 비교예 4, 7 내지 16과 동일한 산화제, 산화 금속 용해제를 첨가하였으며, 착화제로서 1,2,4-트리아졸 0.5 질량％, 지립으로서 이차 입경 42 nm의 콜로이달 실리카 10 질량％를 더 첨가한 것이다. 산화제는 과산화수소수, 산화 금속 용해제는 인산이다. 실시예 2는, 팔라듐 연마 속도가 40 nm/분으로 비교예 4, 7 내지 16보다 빠른 값을 나타내었다.
실시예 3에서는 비교예 4, 7 내지 16과 동일한 산화제, 산화 금속 용해제를 첨가하였으며, 착화제로서 1,2,4-트리아졸 0.5 질량％, 지립으로서 이차 입경 42 nm의 콜로이달 실리카 2 질량％를 더 첨가한 것이다. 산화제는 과산화수소수, 산화 금속 용해제는 인산이고, 인산의 첨가량은 1 질량％이다. 실시예 3은, 팔라듐 연마 속도가 36 nm/분으로 비교예 4, 7 내지 16보다 빠른 값을 나타내었다.
실시예 4에서는 비교예 1 내지 16과 동일한 산화제를 첨가하였으며, 착화제로서 1,2,4-트리아졸 0.5 질량％, 산화 금속 용해제로서 폴리인산 1 질량％, 지립으로서 이차 입경 42 nm의 콜로이달 실리카 2 질량％를 더 첨가한 것이다. 산화제는 과산화수소수이다. 실시예 4는, 팔라듐 연마 속도가 34 nm/분으로 비교예 1 내지 16보다 빠른 값을 나타내었다.
실시예 5에서는 비교예 1 내지 16과 동일한 산화제를 첨가하였으며, 착화제로서 1,2,4-트리아졸 0.5 질량％, 산화 금속 용해제로서 피로인산 1 질량％, 지립으로서 이차 입경 42 nm의 콜로이달 실리카 2 질량％를 더 첨가한 것이다. 산화제는 과산화수소수이다. 실시예 5는, 팔라듐 연마 속도가 31 nm/분으로 비교예 1 내지 16보다 빠른 값을 나타내었다.
본 발명의 CMP 연마액 및 이 CMP 연마액을 사용한 연마 방법에 따르면, 적어도 팔라듐층의 연마 속도를 종래의 연마액을 사용한 경우보다 향상시켜서 원하는 연마 속도로 연마할 수 있다.
1…실리콘 웨이퍼, 2, 12…절연막, 3…언더 배리어 메탈층, 3a…제2 언더 배리어 메탈층, 3b…제1 언더 배리어 메탈층, 4…레지스트 패턴, 5…돌기 전극, 6, 15…바탕 금속막, 11…실리콘 기판, 13…팔라듐층, 14…니켈층.

Claims (9)

1,2,4-트리아졸, 인산류, 산화제 및 지립을 함유하는 CMP 연마액.
제1항에 있어서, 상기 산화제가 과산화수소, 과요오드산, 과요오드산염, 요오드산염, 브롬산염 및 과황산염으로 이루어지는 군으로부터 선택되는 적어도 1종인 CMP 연마액.
제1항 또는 제2항에 있어서, 상기 지립이 알루미나, 실리카, 지르코니아, 티타니아 및 세리아로 이루어지는 군으로부터 선택되는 적어도 1종인 CMP 연마액.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 지립의 농도가 CMP 연마액의 전량 기준으로 0.1 내지 10 질량％인 CMP 연마액.
제1항 내지 제4항 중 어느 한 항에 있어서, 팔라듐 연마용인 CMP 연마액.
기판과 연마천 사이에 CMP 연마액을 공급하면서, 상기 기판을 상기 연마천으로 연마하는 기판의 연마 방법이며,
상기 기판은 팔라듐층을 갖는 기판이고,
상기 CMP 연마액은 1,2,4-트리아졸, 인산류, 산화제 및 지립을 함유하는 CMP 연마액인 연마 방법.
제6항에 있어서, 상기 산화제가 과산화수소, 과요오드산, 과요오드산염, 요오드산염, 브롬산염 및 과황산염으로 이루어지는 군으로부터 선택되는 적어도 1종인 연마 방법.
제6항 또는 제7항에 있어서, 상기 지립은 알루미나, 실리카, 지르코니아, 티타니아 및 세리아로 이루어지는 군으로부터 선택되는 적어도 1종인 연마 방법.
제6항 내지 제8항 중 어느 한 항에 있어서, 상기 지립의 농도가 CMP 연마액의 전량 기준으로 0.1 내지 10 질량％인 연마 방법.
KR1020117005192A 2008-08-06 2009-07-23 Ｃｍｐ 연마액 및 이 ｃｍｐ 연마액을 사용한 기판의 연마 방법 KR101273705B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JPJP-P-2008-202937 2008-08-06
JP2008202937 2008-08-06
JPJP-P-2008-297285 2008-11-20
JP2008297285 2008-11-20
PCT/JP2009/063172 WO2010016390A1 (ja) 2008-08-06 2009-07-23 Ｃｍｐ研磨液及びこのｃｍｐ研磨液を用いた基板の研磨方法

Publications (2)

Publication Number Publication Date
KR20110049856A true KR20110049856A (ko) 2011-05-12
KR101273705B1 KR101273705B1 (ko) 2013-06-12

Family

ID=41663613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117005192A KR101273705B1 (ko) 2008-08-06 2009-07-23 Ｃｍｐ 연마액 및 이 ｃｍｐ 연마액을 사용한 기판의 연마 방법

Country Status (6)

Country Link
US (1) US8900473B2 (ko)
JP (2) JP5429169B2 (ko)
KR (1) KR101273705B1 (ko)
CN (1) CN102113096A (ko)
TW (1) TWI399428B (ko)
WO (1) WO2010016390A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5429169B2 (ja) 2008-08-06 2014-02-26 日立化成株式会社 Ｃｍｐ研磨液及びこのｃｍｐ研磨液を用いた基板の研磨方法
US10796921B2 (en) 2009-07-16 2020-10-06 Hitachi Chemical Company, Ltd. CMP fluid and method for polishing palladium
US9799532B2 (en) 2010-02-15 2017-10-24 Hitachi Chemical Company, Ltd. CMP polishing solution and polishing method
US8288283B2 (en) * 2010-12-07 2012-10-16 Texas Instruments Incorporated Aluminum enhanced palladium CMP process
JP6050934B2 (ja) * 2011-11-08 2016-12-21 株式会社フジミインコーポレーテッド 研磨用組成物並びにそれを用いた研磨方法及び基板の製造方法
SG11201700887WA (en) * 2014-08-11 2017-03-30 Basf Se Chemical-mechanical polishing composition comprising organic/inorganic composite particles
TW201728411A (zh) * 2016-02-01 2017-08-16 中國砂輪企業股份有限公司 化學機械研磨修整器及其製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
JPH03192968A (ja) 1989-12-22 1991-08-22 Canon Inc 画像処理装置
JP3192968B2 (ja) 1995-06-08 2001-07-30 株式会社東芝 銅系金属用研磨液および半導体装置の製造方法
JPH11121411A (ja) 1997-10-09 1999-04-30 Matsushita Electron Corp 研磨用スラリー，白金族系金属膜の研磨方法及び半導体記憶装置のセル形成方法
JP3780767B2 (ja) 1999-09-09 2006-05-31 日立化成工業株式会社 金属用研磨液及び基板の研磨方法
US20020111027A1 (en) 1999-12-14 2002-08-15 Vikas Sachan Polishing compositions for noble metals
US6599837B1 (en) * 2000-02-29 2003-07-29 Agere Systems Guardian Corp. Chemical mechanical polishing composition and method of polishing metal layers using same
US6527622B1 (en) * 2002-01-22 2003-03-04 Cabot Microelectronics Corporation CMP method for noble metals
US7316603B2 (en) * 2002-01-22 2008-01-08 Cabot Microelectronics Corporation Compositions and methods for tantalum CMP
US7160807B2 (en) 2003-06-30 2007-01-09 Cabot Microelectronics Corporation CMP of noble metals
WO2005019364A1 (en) * 2003-08-14 2005-03-03 Ekc Technology, Inc. Periodic acid compositions for polishing ruthenium/high k substrates
US20050070109A1 (en) * 2003-09-30 2005-03-31 Feller A. Daniel Novel slurry for chemical mechanical polishing of metals
US20050076580A1 (en) * 2003-10-10 2005-04-14 Air Products And Chemicals, Inc. Polishing composition and use thereof
US6971945B2 (en) * 2004-02-23 2005-12-06 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Multi-step polishing solution for chemical mechanical planarization
US20050211950A1 (en) * 2004-03-24 2005-09-29 Cabot Microelectronics Corporation Chemical-mechanical polishing composition and method for using the same
JP5001542B2 (ja) * 2005-03-17 2012-08-15 日立電線株式会社 電子装置用基板およびその製造方法、ならびに電子装置の製造方法
CN100481403C (zh) 2005-03-17 2009-04-22 日立电线株式会社 电子装置用基板及其制造方法以及电子装置制造方法
WO2006102180A2 (en) * 2005-03-18 2006-09-28 Applied Materials, Inc. Contact metallization methods and processes
JP4635694B2 (ja) 2005-04-15 2011-02-23 日立化成工業株式会社 磁性金属膜と絶縁材料膜とを含む複合膜を研磨するための研磨材および研磨方法
JP2008034818A (ja) * 2006-07-05 2008-02-14 Hitachi Chem Co Ltd 貴金属類膜研磨用研磨液及び貴金属類膜の研磨方法
TW200916564A (en) * 2007-01-31 2009-04-16 Advanced Tech Materials Stabilization of polymer-silica dispersions for chemical mechanical polishing slurry applications
US8383003B2 (en) * 2008-06-20 2013-02-26 Nexplanar Corporation Polishing systems
JP5429169B2 (ja) 2008-08-06 2014-02-26 日立化成株式会社 Ｃｍｐ研磨液及びこのｃｍｐ研磨液を用いた基板の研磨方法
US10796921B2 (en) * 2009-07-16 2020-10-06 Hitachi Chemical Company, Ltd. CMP fluid and method for polishing palladium
US9799532B2 (en) * 2010-02-15 2017-10-24 Hitachi Chemical Company, Ltd. CMP polishing solution and polishing method

Also Published As

Publication number Publication date
US8900473B2 (en) 2014-12-02
KR101273705B1 (ko) 2013-06-12
JP5429169B2 (ja) 2014-02-26
TW201006917A (en) 2010-02-16
WO2010016390A1 (ja) 2010-02-11
JP2014007415A (ja) 2014-01-16
CN102113096A (zh) 2011-06-29
JPWO2010016390A1 (ja) 2012-01-19
TWI399428B (zh) 2013-06-21
US20110177690A1 (en) 2011-07-21

Similar Documents

Publication Publication Date Title
KR101330956B1 (ko) Ｃｍｐ 연마액 및 연마 방법
JP5533889B2 (ja) Ｃｍｐ研磨液及び研磨方法
KR100720985B1 (ko) 연마액 및 연마방법
JP5760317B2 (ja) Ｃｍｐ研磨液及びこのｃｍｐ研磨液を用いた研磨方法
KR101380098B1 (ko) 팔라듐 연마용 ｃｍｐ 연마액 및 연마 방법
KR101273705B1 (ko) Ｃｍｐ 연마액 및 이 ｃｍｐ 연마액을 사용한 기판의 연마 방법
JP5493528B2 (ja) Ｃｍｐ研磨液及びこのｃｍｐ研磨液を用いた研磨方法
JP6327326B2 (ja) 金属用研磨液及び研磨方法
JP5585220B2 (ja) Ｃｍｐ研磨液及びこのｃｍｐ研磨液を用いた研磨方法
JP2019537244A (ja) タングステンのためのケミカルメカニカルポリッシング法
JP2010103409A (ja) 金属用研磨液及びこの金属用研磨液を用いた研磨方法
JP2010092968A (ja) 金属用研磨液及びこの金属用研磨液を用いた被研磨膜の研磨方法
JP5573234B2 (ja) Ｃｍｐ研磨液及びこのｃｍｐ研磨液を用いた基板の研磨方法
WO2018058397A1 (en) Chemical mechanical polishing method for tungsten
WO2011077887A1 (ja) パラジウム研磨用ｃｍｐ研磨液及び研磨方法
JP5649940B2 (ja) 半導体装置の製造方法
JP2011114073A (ja) Ｃｍｐ研磨方法
JP2008118112A (ja) Ｃｍｐ用研磨液及び基板の研磨方法
JP2001138213A (ja) 金属用研磨布及びそれを用いた研磨方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 6