KR20110049397A - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20110049397A KR20110049397A KR1020090106398A KR20090106398A KR20110049397A KR 20110049397 A KR20110049397 A KR 20110049397A KR 1020090106398 A KR1020090106398 A KR 1020090106398A KR 20090106398 A KR20090106398 A KR 20090106398A KR 20110049397 A KR20110049397 A KR 20110049397A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- silicon nitride
- nitride film
- silicon
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 61
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000010438 heat treatment Methods 0.000 claims abstract description 25
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 24
- 239000001257 hydrogen Substances 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000007789 gas Substances 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 229910052805 deuterium Inorganic materials 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 10
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 230000000903 blocking effect Effects 0.000 description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 5
- -1 silicon oxide nitride Chemical class 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 4
- 230000015654 memory Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Abstract
반도체 소자의 제조 방법이 제공된다. 반도체 소자의 제조 방법은 반도체 기판 상에 제1 산화막을 형성하는 단계, 상기 제1 산화막 상에 실리콘 질화막을 형성하는 단계, 상기 실리콘 질화막 형성 후 고압 수소 열처리 공정을 수행하여 상기 실리콘 질화막을 실리콘이 풍부한 실리콘 질화막으로 변환시키는 단계, 상기 실리콘이 풍부한 실리콘 질화막 상에 제2 산화막 및 폴리 실리콘을 순차적으로 형성하는 단계, 및 상기 폴리 실리콘, 제2 산화막, 실리콘이 풍부한 실리콘 산화막, 및 제1 산화막을 패터닝하여 SONOS형 게이트를 형성하는 단계를 포함한다.
SONOS(Silicon Oxide Nitride Oxide Silicon), 수소 열처리.
Description
본 발명은 반도체 소자에 관한 것으로, 보다 상세하게는 SONOS형 메모리 소자의 제조 방법에 관한 것이다.
최근 전자 기기의 다기능화 및 소형화가 촉진됨에 따라 반도체 집적 회로의 미세화가 요구되고 있다. EEPROM(Electrically Erasable Programmable Read Only Memory)이나 플래시 메모리(flash memory) 등의 비휘발성 반도체 메모리는 일반적으로 얇은 절연막을 사이에 두고 플로팅 게이트 및 컨트롤 게이트 2개의 게이트 전극이 형성된 이중 게이트 구조를 갖는다.
그러나 최근 이중 게이트 구조의 복잡한 제조 프로세스 때문에 게이트 전극이 하나인 단일 게이트형 불휘발성 반도체 메모리가 주목받고 있다. 이러한 단일 게이트형 비휘발성 메모리 소자의 하나로 SONOS(Silicon Oxide Nitride Oxide Silicon)형 메모리 소자가 있다. SONOS(Silicon Oxide Nitride Oxide Silicon)형 메모리 소자의 게이트는 폴리 실리콘, 산화막, 질화막, 및 터널 산화막이 적층된 구조이다.
SONOS(Silicon Oxide Nitride Oxide Silicon)형 메모리 소자의 내구 성(Endurance) 특성을 개선하기 위해서는 질화막의 물성을 변경시켜 개선하는 방법이 대표적이다.
본 발명이 이루고자 하는 기술적 과제는 터널 산화막, Si-rich 실리콘 질화막, 블로킹 산화막, 및 게이트 폴리가 적층된 SONOS형 게이트를 갖는 반도체 소자를 제공하는데 있다.
상기와 같은 과제를 달성하기 위한 본 발명의 실시 예에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 제1 산화막을 형성하는 단계, 상기 제1 산화막 상에 실리콘 질화막을 형성하는 단계, 상기 실리콘 질화막 형성 후 고압 수소 열처리 공정을 수행하여 상기 실리콘 질화막을 실리콘이 풍부한 실리콘 질화막으로 변환시키는 단계, 상기 실리콘이 풍부한 실리콘 질화막 상에 제2 산화막 및 폴리 실리콘을 순차적으로 형성하는 단계, 및 상기 폴리 실리콘, 제2 산화막, 실리콘이 풍부한 실리콘 산화막, 및 제1 산화막을 패터닝하여 SONOS형 게이트를 형성하는 단계를 포함한다.
상기와 같은 과제를 달성하기 위한 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 제1 산화막을 형성하는 단계, 상기 제1 산화막 상에 실리콘 질화막을 형성하는 단계, 상기 실리콘 질화막 상에 제2 산화막을 형성하는 단계, 상기 제2 산화막 형성 후 고압 수소 열처리 공정을 수행하여 상기 실리콘 질화막을 실리콘이 풍부한 실리콘 질화막으로 변환시키는 단계, 상기 제2 산화막 상에 폴리 실리콘을 형성하는 단계, 및 상기 폴리 실리콘, 제2 산화막, 실리콘이 풍부한 실리콘 산화막, 및 제1 산화막을 패터닝하여 SONOS형 게이트를 형성하는 단계를 포함한다.
상기와 같은 과제를 달성하기 위한 본 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 제1 산화막, 실리콘 질화막, 제2 산화막 및 폴리 실리콘을 순차적으로 형성하는 단계, 상기 폴리 실리콘 형성 후 고압 수소 열처리 공정을 수행하여 상기 실리콘 질화막을 실리콘이 풍부한 실리콘 질화막으로 변환시키는 단계, 및 상기 폴리 실리콘, 제2 산화막, 실리콘이 풍부한 실리콘 산화막, 및 제1 산화막을 패터닝하여 SONOS형 게이트를 형성하는 단계를 포함한다.
본 발명의 실시 예에 따른 반도체 소자의 제조 방법은 LPCVD 반응로와는 별도의 반응 챔버에서 고압 수소 열처리 공정을 수행하여 Si-rich 실리콘 질화막을 형성하기 때문에 가스 분압 변경 방식에 따른 LPCVD 반응로 및 웨이퍼의 오염을 발생을 방지할 수 있다.
이하, 본 발명의 기술적 과제 및 특징들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 본 발명을 구체적으로 살펴보면 다음과 같다.
도 1 내지 도 6은 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 나 타낸다. 먼저 도 1에 도시된 바와 같이, 반도체 기판(110) 상에 터널 산화막(tunnel oxide film, 115)을 성장시킨다. 터널 산화막(115)은 열산화 방식을 사용하여 반도체 기판(110) 상에 일정 두께를 갖도록 성장시킬 수 있다.
다음으로 도 2에 도시된 바와 같이, 터널 산화막(115) 상에 실리콘 질화막(120)을 형성한다. 예컨대, 실리콘 질화막(120)은 SiN일 수 있으며, LPCVD(Low Pressure Chemical Vapor Deposition)을 사용하여 터널 산화막(115) 상에 증착할 수 있다. 증착 공정은 LPCVD 반응기 내에서 수행된다.
실리콘 질화막을 형성하기 위한 소스 가스는 DCS(dichlorosilane, H2SiCl2) 및 암모니아(NH3) 가스가 사용될 수 있으며, 그 비율은 DCS:NH3 = 2:1 ~ 1:20일 수 있다. 즉 DCS 가스와 암모니아 가스가 반응하여 실리콘 질화막이 형성되고, HCL 가스 및 H2 가스가 발생한다(화학 반응식: 3SiCl2H2(g) + 4NH3(g) → Si3N4(s) + 6HCL(g) + 6H2(g)).
다음으로 도 3에 도시된 바와 같이, 실리콘 질화막(120)이 형성되는 반도체 기판(110)에 고압 수소 열처리 공정을 수행하여 실리콘 질화막(120)을 실리콘이 ㅍ풍부한(Si-rich) 실리콘 질화막(125)으로 변환시킨다. 이때 Si-rich 실리콘 질화막(125)은 질소 이온 (N) 대비 실리콘 이온(Si)이 상대적으로 많은 실리콘 질화막을 의미한다.
5기압 ~ 20기압의 고압, 및 700~800 ℃의 온도 조건 하에서 H2 또는 중수소(D2) 가스를 사용하여 고압 수소 열처리 공정을 수행할 수 있다.
화학 반응식에 나타난 바와 같이, 실리콘 질화막(120)은 Si3N4의 구조를 갖는다. 이러한 구조를 갖는 실리콘 질화막(120)에 대하여 고압 분위기에서 H2(또는 D2) 열처리 공정을 수행하면 H2 가스(또는 D2 가스)가 쉽게 Si3N4의 결합을 깨어 Si와 N을 분리시킨다. 그리고 분리된 N은 가스 형태로 날라가고, 분리된 Si은 실리콘 질화막(120) 내에 잔류함으로써 Si-rich 실리콘 질화막(125)을 형성한다.
다음으로 도 4에 도시된 바와 같이, Si-rich 실리콘 질화막(125) 상에 블로킹 산화막(blocking oxide fim, 130)을 형성한다.
다음으로 도 5에 도시된 바와 같이, 블로킹 산화막(130) 상에 폴리 실리콘(140)을 증착한다.
다음으로 도 6에 도시된 바와 같이, 반도체 기판(110) 상에 순차적으로 적층된 터널 산화막(115), Si-rich 실리콘 질화막(125), 블로킹 산화막(130), 및 폴리 실리콘(140)을 패터닝하여 SONOS형 게이트(210)를 형성한다.
예컨대, 포토리쏘그라피(photolithography) 공정을 수행하여 폴리 실리콘(140) 상에 SONOS형 게이트 형성을 위한 포토레지스트 패턴(photoresist pattern, 미도시)을 형성한다. 이어서 포토레지스트 패턴을 식각 마스크로 사용하여 폴리 실리콘(140), 블로킹 산화막(130), Si-rich 실리콘 질화막(125), 및 터널 산화막(115)을 순차적으로 식각하여 SONOS형 게이트(210)를 형성할 수 있다. SONOS형 게이트(210)는 패터닝된 터널 산화막(115-1), Si-rich 실리콘 질화막(125-1), 블로킹 산화막(130-1), 및 게이트 폴리(140-1)가 적층된 구조를 갖는다.
도 1 내지 도 6에 도시된 실시 예에서는 실리콘 질화막(120) 형성 후 블로킹 산화막 형성 전에 고압 수소 열처리 공정을 수행하여 실리콘 질화막(120)을 실리콘이 풍부한(Si-rich) 실리콘 질화막(125)으로 변환시킨다.
본원 발명의 다른 실시 예에 따른 반도체 소자의 제조 방법은 다음과 같다. 먼저 도 1 및 도 2에 도시된 바와 같이, 반도체 기판(110) 상에 터널 산화막(115),및 실리콘 질화막(120)을 형성한다. 다음으로 실리콘 질화막(120) 상에 터널 산화막(130)을 형성한 후 도 3에 도시된 고압 수소 열처리 공정을 수행하여 실리콘 질화막(120)을 실리콘이 풍부한(Si-rich) 실리콘 질화막(125)으로 변환시킨다. 이때 고압 수소 열처리 공정에 의하여 분리된 질소 이온은 가스 형태로 날라가거나 터널 산화막 및 블로킹 산화막으로 침투할 수 있다. 이후 폴리 실리콘 증착 공정 및 SONOS형 게이트(210) 형성 공정은 도 4 및 도 6에서 설명한 바와 동일하다.
또한 본원 발명의 또 다른 실시 예에 따른 반도체 소자의 제조 방법은 다음과 같다. 먼저 반도체 기판(100) 상에 터널 산화막, 실리콘 질화막, 블로킹 산화막, 및 폴리 실리콘을 순차적으로 형성한다. 이후 도 3에서 설명한 고압 수소 열처리 공정을 수행하여 실리콘 질화막을 실리콘이 풍부한(Si-rich) 실리콘 질화막으로 변환시킨다. 이후 SONOS형 게이트 형성 공정은 상술한 바와 같다.
도 7은 도 6에 도시된 SONOS형 게이트의 밴드 갭(Band gap)을 나타낸다. 도 7을 참조하면, 고압 수소 열처리 공정의 의하여 분리된 Si가 실리콘 질화막(120) 내에 축적되어 Si-rich SiN 구조가 형성된다. 여기서 CG는 게이트 폴리(140-1)를 나타내고, BO는 블로킹 산화막(130-1)을 나타내고, TO는 터널 산화막(115-1)을 나 타내고, P-Si는 반도체 기판을 나타내고, VG는 SONOS형 게이트에 인가되는 전압을 나타낸다.
이러한 밴드 갭 구조를 갖는 SONOS형 메모리 소자는 트랩 레벨(trap level)이 낮고 트랩 밀도(trap density)가 높아져 프로그램 및 소거 속도가 빠른 특성을 나타낼 수 있으며, 내구성(Endurance) 특성을 향상시킬 수 있다.
일반적으로 Si-rich 실리콘 질화막(125)을 형성하기 위해서는 LPCVD 반응로 내에서 NH3 가스 대비 DCS 가스의 비율을 높이거나, 반대로 NH3 가스의 비율을 낮춘 조건에서 증착 공정을 수행한다. 그러나 이와 같은 가스의 분압을 변경하여 수행되는 증착 공정 진행시 NH3와 반응하고 남은 잉여 DCS가 LPCVD 반응로 내부에 흡착되어 폴리머(polymer)를 형성하여 LPCVD 반응로 및 웨이퍼에 심각한 오염을 발생시킬 수 있다.
그러나 본원 발명의 실시 예에 따른 SONOS형 메모리 소자의 제조 방법에서는 별도의 반응 챔버에서 고압 수소 열처리 공정에 의하여 Si-rich 실리콘 질화막(125)을 형성하기 때문에 상술한 가스 분압 변경 방식에 따른 LPCVD 반응로 및 웨이퍼의 오염을 발생을 방지할 수 있다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설 명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1 내지 도 6은 본 발명의 실시 예에 따른 반도체 소자의 제조 방법을 나타낸다.
도 7은 도 6에 도시된 SONOS형 게이트의 밴드 갭(Band gap)을 나타낸다.
Claims (10)
- 반도체 기판 상에 제1 산화막을 형성하는 단계;상기 제1 산화막 상에 실리콘 질화막을 형성하는 단계;상기 실리콘 질화막 형성 후 고압 수소 열처리 공정을 수행하여 상기 실리콘 질화막을 실리콘이 풍부한 실리콘 질화막으로 변환시키는 단계;상기 실리콘이 풍부한 실리콘 질화막 상에 제2 산화막 및 폴리 실리콘을 순차적으로 형성하는 단계; 및상기 폴리 실리콘, 제2 산화막, 실리콘이 풍부한 실리콘 산화막, 및 제1 산화막을 패터닝하여 SONOS형 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에 있어서,H2 가스 또는 중수소(D2) 가스를 사용하여 상기 수소 열처리 공정을 수행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에 있어서,700~800 ℃의 온도 조건 하에서 상기 수소 열처리 공정을 수행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항에 있어서,상기 고압 수소 열처리 공정은 5 기압 ~ 20기압의 압력을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 반도체 기판 상에 제1 산화막을 형성하는 단계;상기 제1 산화막 상에 실리콘 질화막을 형성하는 단계;상기 실리콘 질화막 상에 제2 산화막을 형성하는 단계;상기 제2 산화막 형성 후 고압 수소 열처리 공정을 수행하여 상기 실리콘 질화막을 실리콘이 풍부한 실리콘 질화막으로 변환시키는 단계;상기 제2 산화막 상에 폴리 실리콘을 형성하는 단계; 및상기 폴리 실리콘, 제2 산화막, 실리콘이 풍부한 실리콘 산화막, 및 제1 산화막을 패터닝하여 SONOS형 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제4항에 있어서,700~800 ℃의 온도 조건 하에서 H2 가스 또는 중수소(D2) 가스를 사용하여 상기 수소 열처리 공정을 수행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제4항에 있어서,상기 고압 수소 열처리 공정은 5 기압 ~ 20 기압의 압력을 사용하는 것을 특 징으로 하는 반도체 소자의 제조 방법.
- 반도체 기판 상에 제1 산화막, 실리콘 질화막, 제2 산화막 및 폴리 실리콘을 순차적으로 형성하는 단계;상기 폴리 실리콘 형성 후 고압 수소 열처리 공정을 수행하여 상기 실리콘 질화막을 실리콘이 풍부한 실리콘 질화막으로 변환시키는 단계; 및상기 폴리 실리콘, 제2 산화막, 실리콘이 풍부한 실리콘 산화막, 및 제1 산화막을 패터닝하여 SONOS형 게이트를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제8항에 있어서,700~800 ℃의 온도 조건 하에서 H2 가스 또는 중수소(D2) 가스를 사용하여 상기 수소 열처리 공정을 수행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제8항에 있어서,상기 고압 수소 열처리 공정은 5 기압~ 20 기압 이상의 압력을 사용하는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090106398A KR20110049397A (ko) | 2009-11-05 | 2009-11-05 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090106398A KR20110049397A (ko) | 2009-11-05 | 2009-11-05 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20110049397A true KR20110049397A (ko) | 2011-05-12 |
Family
ID=44360544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090106398A KR20110049397A (ko) | 2009-11-05 | 2009-11-05 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20110049397A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017176027A1 (ko) * | 2016-04-05 | 2017-10-12 | 주식회사 테스 | 실리콘산화막의 선택적 식각 방법 |
-
2009
- 2009-11-05 KR KR1020090106398A patent/KR20110049397A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017176027A1 (ko) * | 2016-04-05 | 2017-10-12 | 주식회사 테스 | 실리콘산화막의 선택적 식각 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5032056B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| KR101164688B1 (ko) | 게이트 스택 측벽 스페이서들을 제조하기 위한 방법 | |
| US7371649B2 (en) | Method of forming carbon-containing silicon nitride layer | |
| US9023707B1 (en) | Simultaneously forming a dielectric layer in MOS and ONO device regions | |
| JP4477422B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US10741383B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN106340456B (zh) | 半导体装置及其制造方法 | |
| CN110120343B (zh) | 氮化硅膜和半导体器件的制造方法 | |
| JP2002217317A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2007329343A (ja) | 半導体記憶装置及びその製造方法 | |
| JP3998403B2 (ja) | 半導体装置及びその製造方法 | |
| KR20110049397A (ko) | 반도체 소자의 제조 방법 | |
| CN106024699A (zh) | 一种自对准sti的制备方法 | |
| US7651910B2 (en) | Methods of forming programmable memory devices | |
| KR100685742B1 (ko) | 불휘발성 메모리 장치 및 이의 제조 방법 | |
| US20190296029A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| KR20110048195A (ko) | 반도체 소자의 제조 방법 | |
| US8283224B2 (en) | Ammonia pre-treatment in the fabrication of a memory cell | |
| KR0135223B1 (ko) | 반도체소자의 게이트 전극 형성방법 | |
| KR20080010514A (ko) | 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 | |
| KR101006512B1 (ko) | 엠이이엘 소자의 제조방법 | |
| JPH10335500A (ja) | 半導体装置の製造方法 | |
| KR20090020982A (ko) | 반도체 소자의 형성 방법 | |
| KR20070014410A (ko) | 불휘발성 메모리 장치의 제조방법 | |
| KR100673241B1 (ko) | 플래쉬 메모리 소자의 게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |