KR20110041252A - 박막 트랜지스터 기판 - Google Patents

박막 트랜지스터 기판 Download PDF

Info

Publication number
KR20110041252A
KR20110041252A KR1020090098339A KR20090098339A KR20110041252A KR 20110041252 A KR20110041252 A KR 20110041252A KR 1020090098339 A KR1020090098339 A KR 1020090098339A KR 20090098339 A KR20090098339 A KR 20090098339A KR 20110041252 A KR20110041252 A KR 20110041252A
Authority
KR
South Korea
Prior art keywords
gate
data
pad
line
contact
Prior art date
Application number
KR1020090098339A
Other languages
English (en)
Other versions
KR101542205B1 (ko
Inventor
권호균
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090098339A priority Critical patent/KR101542205B1/ko
Priority to US12/829,272 priority patent/US8354672B2/en
Publication of KR20110041252A publication Critical patent/KR20110041252A/ko
Application granted granted Critical
Publication of KR101542205B1 publication Critical patent/KR101542205B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 한 실시예에 따른 박막 트랜지스터 기판은 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선의 끝부분에 형성되어 있는 게이트 패드, 상기 게이트 패드에 인접하여 형성되어 있으며, 상기 게이트 패드와 동일한 층에 형성되어 있는 게이트 식별 부재, 상기 게이트선 및 게이트 식별 부재를 덮는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트선과 교차하는 데이터선, 상기 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 상기 게이트 절연막 및 데이터선 위에 형성되어 있는 보호막, 상기 보호막 위에 형성되어 있는 게이트 접촉 보조 부재, 상기 게이트 접촉 보조 부재와 접촉하는 게이트 구동칩을 포함하고, 상기 게이트 식별 부재는 상기 게이트 접촉 보조 부재와 중첩하고 있는 것이 바람직하다. 따라서, 본 발명의 한 실시예에 따른 박막 트랜지스터 기판은 게이트 패드와 동일한 층에 동일한 물질로 게이트 식별 부재를 게이트 접촉 보조 부재와 중첩하여 형성함으로써 게이트 식별 부재에 단차가 없어 게이트 패드와 게이트 구동칩을 서로 부착하는 압착 공정에서 불량이 발생하지 않는다.
COG, 게이트패드, 데이터패드, 식별부재

Description

박막 트랜지스터 기판{THIN FILM TRANSISTOR SUBSTRATE}
본 발명은 박막 트랜지스터 기판에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전계 생성 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 액정층을 통과하는 빛의 투과율을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 전계 생성 전극이 두 기판에 각각 구비되어 있는 것이다. 이중에서도 한 기판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 기판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 이 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 전압을 전달하는 데이터선을 기판에 설치한다.
이러한 박막 트랜지스터가 형성되어 있는 박막 트랜지스터 기판은 게이트선 및 데이터선에 연결되어 있는 구동 회로에 의해 제어된다.
구동 회로는 TCP(tape carrier package) 방법과 COG(chip on glass) 방법으로 부착할 수 있다. TCP 방법은 구동칩이 부착된 테이프를 박막 트랜지스터 기판에 별도로 부착하는 방법이고, COG 방법은 박막 트랜지스터 기판의 절연 기판 위에 직접 구동칩을 부착하는 방법이다. 종래에는 TCP 방법을 주로 이용하였으나 현재는 칩이 차지하는 면적의 축소와 비용 감면에 따른 이유 등으로 COG 방법을 주로 이용한다. 그리고 구동 회로에 인가되는 신호는 별도의 인쇄 회로 기판(printed circuit board, PCB)에 회로를 형성한 후, FPC 필름(Flexible printed circuit film)을 이용하여 연결한다.
COG(chip on glass) 방법으로 제조하는 박막 트랜지스터 기판은 액정 패널 완성 후 또는 제조 중 시행하는 불량 검사 시 불량을 일으킨 배선을 손쉽게 확인할 수 있도록 하기 위해 게이트 구동칩 및 데이터 구동칩과 연결되는 게이트 패드 및 데이터 패드에는 각각의 식별 번호를 부여하여 기입하고 있다.
그러나, 고집적화 될수록 복수개의 게이트 패드 사이 또는 복수개의 데이터 패드 사이의 간격이 협소하여 게이트 패드 사이 또는 데이터 패드 사이에 식별 번호를 형성하기 어렵다.
게이트 패드 사이 또는 데이터 패드 사이에 식별 번호를 형성하지 않은 경우에는 불량 검사 시 수선할 배선을 찾기 어렵다. 또한, 게이트 패드와 다른 물질로 게이트 패드의 일부와 중첩하여 식별 번호를 형성하는 경우 중첩하는 부분에 단차가 발생한다. 따라서, 이후 게이트 패드와 게이트 구동칩을 서로 부착하는 압착 공정에서 불량이 발생할 가능성이 높다. 또한, 게이트 패드 사이 또는 데이터 패드 사이의 협소한 공간에 식별 번호를 작게 형성하는 경우 이후 공정에서 소멸되거나 게이트 패드들 또는 데이터 패드들이 서로 식별 번호를 통해 단락되는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 불량 검사가 용이하고, 패드와 구동칩간의 압착 공정에서 불량이 발생하지 않는 박막 트랜지스터 기판을 제공하는 데 있다.
본 발명의 한 실시예에 따른 박막 트랜지스터 기판은 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선의 끝부분에 형성되어 있는 게이트 패드, 상기 게이트 패드에 인접하여 형성되어 있으며, 상기 게이트 패드와 동일한 층에 형성되어 있는 게이트 식별 부재, 상기 게이트선 및 게이트 식별 부재를 덮는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트선과 교차하는 데이터선, 상기 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 상기 게이트 절연막 및 데이터선 위에 형성되어 있는 보호막, 상기 보호막 위에 형성되어 있는 게이트 접촉 보조 부재, 상기 게이트 접촉 보조 부재와 접촉하는 게이트 구동칩을 포함하고, 상기 게이트 식별 부재는 상기 게이트 접촉 보조 부재와 중첩하고 있는 것이 바람직하다.
상기 게이트 절연막 및 보호막은 상기 게이트 절연막 및 보호막을 관통하는 게이트 접촉 구멍을 가지며, 상기 게이트 패드는 상기 게이트 접촉 구멍을 통해 상기 게이트 접촉 보조 부재와 연결되어 있는 것이 바람직하다.
상기 게이트 식별 부재는 상기 게이트 패드와 동일한 물질로 형성되어 있는 것이 바람직하다.
상기 게이트 식별 부재는 식별 번호를 포함하는 것이 바람직하다.
상기 게이트 식별 부재는 상기 게이트 패드의 연장 방향을 따라 형성되어 있는 것이 바람직하다.
상기 보호막 위에 형성되어 있는 데이터 접촉 보조 부재, 상기 데이터 패드에 인접하여 형성되어 있으며, 상기 데이터 패드와 동일한 층에 형성되어 있는 데이터 식별 부재를 더 포함하고, 상기 데이터 식별 부재는 상기 데이터 접촉 보조 부재와 중첩하고 있는 것이 바람직하다.
상기 데이터 접촉 보조 부재와 접촉하는 데이터 구동칩을 더 포함하고, 상기 보호막은 상기 보호막을 관통하는 데이터 접촉 구멍을 가지는 것이 바람직하다.
상기 데이터 패드는 상기 데이터 접촉 구멍을 통해 상기 데이터 접촉 보조 부재와 연결되어 있는 것이 바람직하다.
상기 데이터 식별 부재는 상기 데이터 패드와 동일한 물질로 형성되어 있는 것이 바람직하다.
상기 데이터 식별 부재는 식별 번호를 포함하는 것이 바람직하다.
상기 데이터 식별 부재는 상기 데이터 패드의 연장 방향을 따라 형성되어 있 는 것이 바람직하다.
본 발명의 다른 실시예에 따른 박막 트랜지스터 기판은 기판, 상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선을 덮는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있으며 상기 게이트선과 교차하는 데이터선, 상기 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터, 상기 게이트 절연막 및 데이터선 위에 형성되어 있는 보호막, 상기 보호막 위에 형성되어 있는 데이터 접촉 보조 부재, 상기 데이터 패드에 인접하여 형성되어 있으며, 상기 데이터 패드와 동일한 층에 형성되어 있는 데이터 식별 부재를 포함하고, 상기 데이터 식별 부재는 상기 데이터 접촉 보조 부재와 중첩하고 있는 것이 바람직하다.
본 발명에 따르면 게이트 패드와 동일한 층에 동일한 물질로 게이트 식별 부재를 게이트 접촉 보조 부재와 중첩하여 형성함으로써 게이트 식별 부재에 단차가 없어 게이트 패드와 게이트 구동칩을 서로 부착하는 압착 공정에서 불량이 발생하지 않는다.
또한, 데이터 패드와 동일한 층에 동일한 물질로 데이터 식별 부재를 데이터접촉 보조 부재와 중첩하여 형성함으로써 데이터 식별 부재에 단차가 없어 데이터 패드와 데이터 구동칩을 서로 부착하는 압착 공정에서 불량이 발생하지 않는다.
또한, 게이트 패드 사이 또는 데이터 패드 사이에 식별 번호를 형성하지 않으므로 인접하는 게이트 패드 또는 데이터 패드가 서로 단락되지 않는다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 박막 트랜지스터 기판에 대하여 상세히 설명하고자 한다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 개략적인 구조를 도시한 평면도이다.
도 1에 도시한 바와 같이, 박막 트랜지스터 기판은 위에 화상이 표시되는 점선 안쪽의 표시 영역(10)과 점선 바깥쪽의 비표시 영역(20)으로 나누어진다.
표시 영역(12) 내에는 복수의 게이트선(121)과 데이터선(171)이 형성되어 있으며, 게이트선(121)과 데이터선(171)은 교차하여 화소 영역(P)을 정의한다. 도시하지 않았지만, 게이트선(121)과 데이터선(171)이 교차하는 부분에는 박막 트랜지스터가 위치하며, 박막 트랜지스터는 표시 영역의 화소 전극에 신호를 스위칭함으 로써 화상을 표시한다.
비표시 영역(20)에는 게이트선(121) 및 데이터선(171)과 각각 연결되는 게이트 패드(129) 및 데이터 패드(179)가 그 끝부분에 형성되어 있다. 게이트 패드(129) 및 데이터 패드(179)는 비표시 영역(20) 위에 실장된 게이트 구동칩(400) 및 데이터 구동칩(500)과 각각 연결되어 있다. 게이트 구동칩(400) 및 데이터 구동칩(500)은 FPC 필름(600, 700)을 통해 외부의 인쇄 회로 기판(도시하지 않음)과 각각 연결되어 있다. 이러한 인쇄 회로 기판은 그 위에 집적 회로와 같은 다수의 소자가 형성되어 있어, 액정 표시 장치를 구동시키기 위한 여러 가지 제어 신호 및 데이터 신호 등을 생성한다. 이때, 인쇄 회로 기판은 게이트부와 데이터부로 각각 형성될 수 있는데, 이들은 각각 FPC 필름(600, 700)에 의해 서로 연결되어 게이트 신호와 데이터 신호가 유기적으로 연결되도록 함으로써 신호를 공급하도록 한다.
도 2는 도 1의 게이트 패드를 확대하여 도시한 배치도이고, 도 3은 도 2에서 III-III선을 따라 잘라 도시한 단면도이다.
도 2 및 도 3에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(100) 위의 비표시 영역(20)에는 복수개의 게이트선(121), 게이트 패드(129) 및 게이트 식별 부재(125)가 형성되어 있다.
표시 영역(10)에 형성된 복수개의 게이트선(121)의 연장부가 비표시 영역(20)에 일부 형성되어 있다. 복수개의 게이트선(121)의 끝부분에 복수개의 게이트 패드(129)가 소정 간격(d)을 유지하며 형성되어 있다. 이러한 게이트 패드(129)는 게이트 구동칩(400)과 원활하게 접촉하기 위해 게이트선(121)의 폭보다 크게 형성되어 있다. 게이트 패드(129)는 게이트 구동칩(400)의 단자와 접촉하는 접촉 구멍(181) 외에 불량 검사를 위한 프로브(probe)의 니들(needle)과 접촉하는 니들 접촉부(127)를 가지고 있다.
게이트 식별 부재(125)는 게이트 패드(129)의 연장방향을 따라 게이트 패드(125)에 인접하여 형성되어 있다. 이러한 게이트 식별 부재(125)는 게이트 패드(129)와 동일한 물질로 형성할 수 있으며, 게이트선(121), 게이트 패드(129) 및 게이트 식별 부재(125)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다.
게이트 식별 부재(125)는 번호, 기호 등으로 형성할 수 있으며, 이는 각 게이트선(121)에 대한 고유 번호를 의미하며, 불량 분석 시 정보를 쉽고 빠르게 얻기 위함이다.
예컨대, 불량이 발생한 화소의 위치를 파악하는데 만약 각 게이트선(121)에 대한 게이트 식별 부재(125)가 없다면 처음부터 게이트선(121)의 번호를 모두 세어야 하는 번거로움이 있으며, 불량분석에 있어 엄청난 시간을 소비해야 한다. 따라서 전술한 문제를 해결하기 위해서 게이트 패드(129) 외부에 게이트 식별 부재(125)를 형성하는 것이다.
게이트선(121), 게이트 패드(129) 및 게이트 식별 부재(125) 위에는 실리콘 질화막(SiNx)나 실리콘 산화막(SiO2)로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 무기 절연막 또는 유기 절연막으로 이루어진 보호막(180)이 형성되어 있다. 게이트 절연막(140) 및 보호막(180)은 게이트선(121)의 끝부분(129)의 일부를 드러내는 접촉 구멍(181)을 가진다.
보호막(180) 위에는 접촉 구멍(181)을 통해 게이트선의 끝부분(129)과 연결되어 있는 게이트 접촉 보조 부재(195)가 형성되어 있다. 이러한 게이트 접촉 보조 부재(195)는 게이트 패드(129) 및 게이트 식별 부재(125)와 중첩하고 있다. 게이트 접촉 보조 부재(195)는 게이트 구동칩(400)과 접촉하여 게이트선(121)에 게이트 구동 신호가 인가되도록 한다.
이와 같이, 게이트 패드(129)와 동일한 층에 동일한 물질로 게이트 식별 부재(125)를 게이트 접촉 보조 부재(195)와 중첩하여 형성함으로써 게이트 식별 부재(125)를 크게 형성할 수 있다. 따라서, 불량 분석 시 외부에서 게이트 식별 부재(125)를 쉽게 확인할 수 있다. 또한, 인접하는 게이트 패드(129) 사이에 별도의 식별 번호를 형성하지 않아도 되므로 인접하는 게이트 패드(129)가 서로 단락되는 불량을 방지할 수 있다.
상기 게이트 패드(129)에 적용되는 본 발명의 한 실시예에 따른 게이트 식별 부재(125)는 데이터 패드(179)에도 동일하게 적용할 수 있다.
도 4는 도 1의 데이터 패드를 확대하여 도시한 배치도이며, 도 5는 도 4에서 V-V 선을 따라 잘라 도시한 단면도이다.
도 4 및 도 5에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(100) 위의 비표시 영역(20)에는 실리콘 질화막(SiNx)나 실리콘 산화막(SiO2)로 이루어진 게이트 절연막(140)이 형성되어 있다.
게이트 절연막(140) 위에는 복수개의 데이터선(171), 데이터 패드(179) 및 데이터 식별 부재(175)가 형성되어 있다.
표시 영역(10)에 형성된 복수개의 데이터선(171)의 연장부가 데이터 패드(179)와 데이터선(171)의 연결을 위해 비표시 영역(20)에 일부 형성되어 있다. 복수개의 데이터선(171)의 끝부분에 복수개의 데이터 패드(179)가 소정 간격(d)을 유지하며 형성되어 있다. 이러한 데이터 패드(179)는 데이터 구동칩(400)과 원활하게 접촉하기 위해 데이터선(171)의 폭보다 크게 형성되어 있다. 그리고, 데이터 식별 부재(175)는 데이터 패드(179)의 연장방향을 따라 데이터 패드(179)에 인접하여 형성되어 있다. 이러한 데이터 식별 부재(175)는 데이터 패드(179)와 동일한 물질로 형성할 수 있으며, 데이터선(179)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다.
데이터 식별 부재(175)는 번호, 기호 등으로 형성할 수 있으며, 이는 각 데이터선에 대한 중복되지 않는 고유 번호를 의미하며, 불량 분석 시 정보를 쉽고 빠 르게 얻기 위함이다.
데이터선(171), 데이터 패드(179) 및 데이터 식별 부재(175) 위에는 무기 절연막 또는 유기 절연막으로 이루어진 보호막(180)이 형성되어 있다. 보호막(180)은 데이터선의 끝부분(179)의 일부를 드러내는 접촉 구멍(182)을 가진다.
보호막(180) 위에는 접촉 구멍(182)을 통해 데이터선의 끝부분(179)과 연결되어 있는 데이터 접촉 보조 부재(196)가 형성되어 있다. 이러한 데이터 접촉 보조 부재(196)는 데이터 패드(175) 및 데이터 식별 부재(175)와 중첩하고 있다. 데이터 접촉 보조 부재(196)는 데이터 구동칩(500)과 접촉하여 데이터선(171)에 데이터 구동 신호가 인가되도록 한다.
이와 같이, 데이터 패드(179)와 동일한 층에 동일한 물질로 데이터 식별 부재(175)를 데이터 접촉 보조 부재(196)와 중첩하여 형성함으로써 데이터 식별 부재(175)를 크게 형성할 수 있다. 따라서, 불량 분석 시 외부에서 데이터 식별 부재(175)를 쉽게 확인할 수 있다. 또한, 인접하는 데이터 패드(179) 사이에 별도의 식별 번호를 형성하지 않으므로 인접하는 데이터 패드(179)가 서로 단락되는 불량을 방지할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 개략적인 구조를 도시한 평면도이다.
도 2는 도 1에서 게이트 패드를 확대하여 도시한 배치도이다.
도 3은 도 2에서 III-III선을 따라 잘라 도시한 단면도이다.
도 4는 도 1에서 데이터 패드를 확대하여 도시한 배치도이다.
도 5는 도 4에서 V-V 선을 따라 잘라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
121: 게이트선 125: 게이트 식별 부재
129: 게이트 패드 140: 게이트 절연막
171: 데이터선 175: 데이터 식별 부재
179: 데이터 패드 195: 게이트 접촉 보조 부재
196: 데이터 접촉 보조 부재

Claims (12)

  1. 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선의 끝부분에 형성되어 있는 게이트 패드,
    상기 게이트 패드에 인접하여 형성되어 있으며, 상기 게이트 패드와 동일한 층에 형성되어 있는 게이트 식별 부재,
    상기 게이트선 및 게이트 식별 부재를 덮는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 상기 게이트선과 교차하는 데이터선,
    상기 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터,
    상기 게이트 절연막 및 데이터선 위에 형성되어 있는 보호막,
    상기 보호막 위에 형성되어 있는 게이트 접촉 보조 부재,
    상기 게이트 접촉 보조 부재와 접촉하는 게이트 구동칩
    을 포함하고,
    상기 게이트 식별 부재는 상기 게이트 접촉 보조 부재와 중첩하고 있는 박막 트랜지스터 기판.
  2. 제1항에서,
    상기 게이트 절연막 및 보호막은 상기 게이트 절연막 및 보호막을 관통하는 게이트 접촉 구멍을 가지며,
    상기 게이트 패드는 상기 게이트 접촉 구멍을 통해 상기 게이트 접촉 보조 부재와 연결되어 있는 박막 트랜지스터 기판.
  3. 제2항에서,
    상기 게이트 식별 부재는 상기 게이트 패드와 동일한 물질로 형성되어 있는 박막 트랜지스터 기판.
  4. 제3항에서,
    상기 게이트 식별 부재는 식별 번호를 포함하는 박막 트랜지스터 기판.
  5. 제3항에서,
    상기 게이트 식별 부재는 상기 게이트 패드의 연장 방향을 따라 형성되어 있는 박막 트랜지스터 기판.
  6. 제1항에서,
    상기 보호막 위에 형성되어 있는 데이터 접촉 보조 부재,
    상기 데이터 패드에 인접하여 형성되어 있으며, 상기 데이터 패드와 동일한 층에 형성되어 있는 데이터 식별 부재를 더 포함하고,
    상기 데이터 식별 부재는 상기 데이터 접촉 보조 부재와 중첩하고 있는 박막 트랜지스터 기판.
  7. 제6항에서,
    상기 데이터 접촉 보조 부재와 접촉하는 데이터 구동칩을 더 포함하고,
    상기 보호막은 상기 보호막을 관통하는 데이터 접촉 구멍을 가지는 박막 트랜지스터 기판.
  8. 제7항에서,
    상기 데이터 패드는 상기 데이터 접촉 구멍을 통해 상기 데이터 접촉 보조 부재와 연결되어 있는 박막 트랜지스터 기판.
  9. 제8항에서,
    상기 데이터 식별 부재는 상기 데이터 패드와 동일한 물질로 형성되어 있는 박막 트랜지스터 기판.
  10. 제9항에서,
    상기 데이터 식별 부재는 식별 번호를 포함하는 박막 트랜지스터 기판.
  11. 제9항에서,
    상기 데이터 식별 부재는 상기 데이터 패드의 연장 방향을 따라 형성되어 있 는 박막 트랜지스터 기판.
  12. 기판,
    상기 기판 위에 형성되어 있는 게이트선,
    상기 게이트선을 덮는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있으며 상기 게이트선과 교차하는 데이터선,
    상기 게이트선 및 데이터선과 연결되어 있는 박막 트랜지스터,
    상기 게이트 절연막 및 데이터선 위에 형성되어 있는 보호막,
    상기 보호막 위에 형성되어 있는 데이터 접촉 보조 부재,
    상기 데이터 패드에 인접하여 형성되어 있으며, 상기 데이터 패드와 동일한 층에 형성되어 있는 데이터 식별 부재
    를 포함하고,
    상기 데이터 식별 부재는 상기 데이터 접촉 보조 부재와 중첩하고 있는 박막 트랜지스터 기판.
KR1020090098339A 2009-10-15 2009-10-15 박막 트랜지스터 기판 KR101542205B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090098339A KR101542205B1 (ko) 2009-10-15 2009-10-15 박막 트랜지스터 기판
US12/829,272 US8354672B2 (en) 2009-10-15 2010-07-01 Thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090098339A KR101542205B1 (ko) 2009-10-15 2009-10-15 박막 트랜지스터 기판

Publications (2)

Publication Number Publication Date
KR20110041252A true KR20110041252A (ko) 2011-04-21
KR101542205B1 KR101542205B1 (ko) 2015-08-05

Family

ID=43878617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090098339A KR101542205B1 (ko) 2009-10-15 2009-10-15 박막 트랜지스터 기판

Country Status (2)

Country Link
US (1) US8354672B2 (ko)
KR (1) KR101542205B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180043443A (ko) * 2016-10-19 2018-04-30 삼성디스플레이 주식회사 표시 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130031559A (ko) 2011-09-21 2013-03-29 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN103926716B (zh) * 2013-12-24 2018-01-09 上海天马微电子有限公司 一种基板及其信号线的标注方法
CN103760728B (zh) * 2014-01-29 2016-08-17 北京京东方显示技术有限公司 一种阵列基板及其显示装置
KR20150105568A (ko) * 2014-03-07 2015-09-17 삼성디스플레이 주식회사 표시 장치
US9263477B1 (en) * 2014-10-20 2016-02-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Tri-gate display panel
CN110071119B (zh) * 2019-04-09 2021-07-06 深圳市华星光电半导体显示技术有限公司 阵列基板及显示面板
CN110989228A (zh) * 2019-12-06 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及液晶显示面板
CN111091773A (zh) * 2020-01-10 2020-05-01 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3270233B2 (ja) 1994-02-23 2002-04-02 株式会社東芝 半導体装置
JPH07294955A (ja) 1994-04-22 1995-11-10 Oki Electric Ind Co Ltd 多層液晶表示パネル
JP2002344097A (ja) 2001-05-14 2002-11-29 Matsushita Electric Ind Co Ltd 実装用基板及びこの基板を有する表示装置
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
KR100855484B1 (ko) 2001-12-22 2008-09-01 엘지디스플레이 주식회사 액정표시장치의 검사시스템
KR100487433B1 (ko) 2002-08-23 2005-05-03 엘지.필립스 엘시디 주식회사 액정 표시 장치의 어레이 기판
KR20050002565A (ko) 2003-06-30 2005-01-07 엘지.필립스 엘시디 주식회사 칩 온 글래스 실장구조 액정표시장치용 어레이 기판 및 배선번호 형성 방법
JP2005283830A (ja) 2004-03-29 2005-10-13 Seiko Epson Corp 実装構造体、電気光学装置、電子機器、実装構造体の検査方法、電気光学装置の検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180043443A (ko) * 2016-10-19 2018-04-30 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR101542205B1 (ko) 2015-08-05
US20110089423A1 (en) 2011-04-21
US8354672B2 (en) 2013-01-15

Similar Documents

Publication Publication Date Title
KR101542205B1 (ko) 박막 트랜지스터 기판
JP5149967B2 (ja) 表示装置
US7110057B2 (en) Liquid crystal display device
JP2008026905A (ja) 表示基板とその製造方法及びこれを有する表示装置
US7821588B2 (en) TFT substrate having first and second pad sections formed in peripheral area each with overlapping metal patterns receiving driving signals to repair electrically opened lines
JP2007328346A (ja) 薄膜トランジスタ基板及びこれを含む液晶表示板
KR20090126052A (ko) 박막 트랜지스터 기판 및 이를 표함하는 표시 장치
KR20080054180A (ko) 표시 장치
JP2013205839A (ja) ラインオンガラス型液晶表示装置及びその製造方法
US7701526B2 (en) Liquid crystal display device and method of fabricating the same
JP2007199492A (ja) 平面表示装置及びその製造方法
US7990486B2 (en) Liquid crystal display panel with line defect repairing mechanism and repairing method thereof
KR100943284B1 (ko) 칩온글라스 실장 액정표시장치에서의 패드 구조
WO2022124157A1 (ja) 表示装置
JP2005241988A (ja) 表示装置
JP2011008051A (ja) 液晶表示装置および液晶表示装置の検査方法
JP4121310B2 (ja) アクティブマトリクス型液晶表示パネル
KR101298341B1 (ko) 액정표시장치의 어레이 기판 및 그 제조 방법, 그리고액정표시장치의 배선 검사 방법
KR100816343B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20090105543A (ko) 표시 기판 및 이의 제조 방법
CN218995843U (zh) 阵列基板、显示面板及显示装置
KR20060001702A (ko) 부식방지를 위한 액정표시소자 및 그 제조방법
KR101010470B1 (ko) 액정 표시 장치용 어레이 기판
JP2001005035A (ja) 液晶表示装置とその製造方法
KR101127838B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190701

Year of fee payment: 5