KR20110040222A - Fringe field switching liquid crystal display device and method of fabricating the same - Google Patents

Fringe field switching liquid crystal display device and method of fabricating the same Download PDF

Info

Publication number
KR20110040222A
KR20110040222A KR1020090097402A KR20090097402A KR20110040222A KR 20110040222 A KR20110040222 A KR 20110040222A KR 1020090097402 A KR1020090097402 A KR 1020090097402A KR 20090097402 A KR20090097402 A KR 20090097402A KR 20110040222 A KR20110040222 A KR 20110040222A
Authority
KR
South Korea
Prior art keywords
substrate
electrode
forming
pixel
gate
Prior art date
Application number
KR1020090097402A
Other languages
Korean (ko)
Other versions
KR101631620B1 (en
Inventor
노소영
박승렬
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090097402A priority Critical patent/KR101631620B1/en
Publication of KR20110040222A publication Critical patent/KR20110040222A/en
Application granted granted Critical
Publication of KR101631620B1 publication Critical patent/KR101631620B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making

Abstract

PURPOSE: A fringe field switching liquid crystal display device and a method for fabricating the same are provided to improve an aperture ratio by reducing a bonding margin through the application of a color filter on thin film transistor. CONSTITUTION: A method for fabricating a fringe field switching liquid crystal display device comprises the steps of: providing a first substrate which is classified into a pixel unit and a pad unit; forming a gate electrode(121) and a gate line, wherein the gate electrode comprises a first conductive film in a pixel unit on a first substrate; forming a first insulating film on the first substrate on which the gate electrode and gate line are formed; forming a data line which defines the pixel region; forming a second insulating film on the first substrate; forming a black matrix in the pixel unit on the first substrate; forming a third insulating film on the first substrate; forming a first contact hole by selectively removing the second and third insulating films; forming a third conductive film which is electrically connected to the drain electrode; forming a color filter in each pixel region; forming first and second pixel electrodes; forming a fourth insulating film on the first substrate; forming a common electrode to allow the pixel region to have plural slits; and bonding the first substrate with the second substrate.

Description

프린지 필드형 액정표시장치 및 그 제조방법{FRINGE FIELD SWITCHING LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}Fringe field type liquid crystal display device and manufacturing method therefor {FRINGE FIELD SWITCHING LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}

본 발명은 프린지 필드형 액정표시장치 및 그 제조방법에 관한 것으로, 보다 상세하게는 컬러필터 온 박막 트랜지스터 구조를 적용한 프린지 필드형 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fringe field type liquid crystal display device and a manufacturing method thereof, and more particularly, to a fringe field type liquid crystal display device using a color filter on thin film transistor structure and a method of manufacturing the same.

최근 정보 디스플레이에 관한 관심이 고조되고 휴대가 가능한 정보매체를 이용하려는 요구가 높아지면서 기존의 표시장치인 브라운관(Cathode Ray Tube; CRT)을 대체하는 경량 박막형 평판표시장치(Flat Panel Display; FPD)에 대한 연구 및 상업화가 중점적으로 이루어지고 있다. 특히, 이러한 평판표시장치 중 액정표시장치(Liquid Crystal Display; LCD)는 액정의 광학적 이방성을 이용하여 이미지를 표현하는 장치로서, 해상도와 컬러표시 및 화질 등에서 우수하여 노트북이나 데스크탑 모니터 등에 활발하게 적용되고 있다.Recently, with increasing interest in information display and increasing demand for using a portable information carrier, a lightweight flat panel display (FPD), which replaces a conventional display device, a cathode ray tube (CRT), is used. The research and commercialization of Korea is focused on. In particular, the liquid crystal display (LCD) of the flat panel display device is an image representing the image using the optical anisotropy of the liquid crystal, is excellent in resolution, color display and image quality, and is actively applied to notebooks or desktop monitors have.

상기 액정표시장치는 크게 컬러필터(color filter) 기판과 어레이(array) 기판 및 상기 컬러필터 기판과 어레이 기판 사이에 형성된 액정층(liquid crystal layer)으로 구성된다.The liquid crystal display is largely composed of a color filter substrate and an array substrate, and a liquid crystal layer formed between the color filter substrate and the array substrate.

이하, 도 1을 참조하여 일반적인 액정표시장치의 구조에 대해서 상세히 설명한다.Hereinafter, a structure of a general liquid crystal display device will be described in detail with reference to FIG. 1.

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도이다.1 is an exploded perspective view schematically illustrating a general liquid crystal display.

도면에 도시된 바와 같이, 상기 액정표시장치는 크게 컬러필터 기판(5)과 어레이 기판(10) 및 상기 컬러필터 기판(5)과 어레이 기판(10) 사이에 형성된 액정층(liquid crystal layer)(30)으로 구성된다.As shown in the figure, the liquid crystal display device is largely a liquid crystal layer (liquid crystal layer) formed between the color filter substrate 5 and the array substrate 10 and the color filter substrate 5 and the array substrate 10 ( 30).

상기 컬러필터 기판(5)은 적(Red; R), 녹(Green; G) 및 청(Blue; B)의 색상을 구현하는 다수의 서브-컬러필터로 구성된 컬러필터(7)와 상기 서브-컬러필터 사이를 구분하고 액정층(30)을 투과하는 광을 차단하는 블랙매트릭스(black matrix)(6), 그리고 상기 액정층(30)에 전압을 인가하는 투명한 공통전극(8)으로 이루어져 있다.The color filter substrate 5 has a color filter 7 composed of a plurality of sub-color filters for implementing colors of red (R), green (G), and blue (B) and the sub- It is composed of a black matrix (6) for separating the color filter and blocking the light passing through the liquid crystal layer 30, and a transparent common electrode (8) for applying a voltage to the liquid crystal layer (30).

또한, 상기 어레이 기판(10)은 종횡으로 배열되어 복수개의 화소영역(P)을 정의하는 복수개의 게이트라인(16)과 데이터라인(17), 상기 게이트라인(16)과 데이터라인(17)의 교차영역에 형성된 스위칭소자인 박막 트랜지스터(T) 및 상기 화소영역(P) 위에 형성된 화소전극(18)으로 이루어져 있다.In addition, the array substrate 10 may be arranged vertically and horizontally to define a plurality of gate lines 16 and data lines 17 defining a plurality of pixel regions P. The thin film transistor T, which is a switching element formed in the cross region, and the pixel electrode 18 formed on the pixel region P, are formed.

이와 같이 구성된 상기 컬러필터 기판(5)과 어레이 기판(10)은 화상표시 영역의 외곽에 형성된 실런트(sealant)(미도시)에 의해 대향하도록 합착되어 액정표시패널을 구성하며, 상기 컬러필터 기판(5)과 어레이 기판(10)의 합착은 상기 컬러필터 기판(5) 또는 어레이 기판(10)에 형성된 합착키(미도시)를 통해 이루어진다.The color filter substrate 5 and the array substrate 10 configured as described above are joined to face each other by sealants (not shown) formed on the outer side of the image display area to form a liquid crystal display panel. 5) and the array substrate 10 are bonded through a bonding key (not shown) formed in the color filter substrate 5 or the array substrate 10.

이때, 상기 액정표시장치에 일반적으로 사용되는 구동방식으로 네마틱상의 액정분자를 기판에 대해 수직 방향으로 구동시키는 트위스티드 네마틱(Twisted Nematic; TN)방식이 있으나, 상기 트위스티드 네마틱방식의 액정표시장치는 시야각이 90도 정도로 좁다는 단점을 가지고 있다. 이것은 액정분자의 굴절률 이방성(refractive anisotropy)에 기인하는 것으로 기판과 수평하게 배향된 액정분자가 액정표시패널에 전압이 인가될 때 기판과 거의 수직방향으로 배향되기 때문이다.At this time, the driving method generally used in the liquid crystal display device is a twisted nematic (TN) method for driving the nematic liquid crystal molecules in a vertical direction with respect to the substrate, but the liquid crystal display device of the twisted nematic method Has the disadvantage that the viewing angle is as narrow as 90 degrees. This is due to the refractive anisotropy of the liquid crystal molecules because the liquid crystal molecules oriented horizontally with the substrate are oriented almost perpendicular to the substrate when a voltage is applied to the liquid crystal display panel.

이에 액정분자를 기판에 대해 수평한 방향으로 구동시켜 시야각을 170도 이상으로 향상시킨 횡전계(In Plane Switching; IPS)방식 액정표시장치가 있으며, 이를 자세히 설명하면 다음과 같다.Accordingly, there is an in-plane switching (IPS) type liquid crystal display device in which the liquid crystal molecules are driven in a horizontal direction with respect to the substrate to improve the viewing angle to 170 degrees or more.

도 2는 횡전계방식 액정표시장치의 어레이 기판 일부를 나타내는 평면도로써, 화소전극 및 공통전극 사이에 형성되는 프린지 필드가 슬릿을 관통하여 화소영역 및 공통전극 상에 위치하는 액정 분자를 구동시킴으로써 화상을 구현하는 일반적인 프린지 필드형(Fringe Field Switching; FFS) 액정표시장치의 어레이 기판 일부를 나타내고 있다.FIG. 2 is a plan view showing a portion of an array substrate of a transverse electric field type liquid crystal display device, wherein a fringe field formed between the pixel electrode and the common electrode penetrates the slit to drive liquid crystal molecules positioned on the pixel region and the common electrode. A portion of an array substrate of a typical fringe field switching (FFS) liquid crystal display is shown.

도면에 도시된 바와 같이, 일반적인 프린지 필드형 액정표시장치의 어레이 기판(10)에는 상기 어레이 기판(10) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(16)과 데이터라인(17)이 형성되어 있으며, 상기 게이트라인(16)과 데이터라인(17)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있다.As shown in the drawing, a gate line 16 and a data line 17 are formed on an array substrate 10 of a typical fringe field type liquid crystal display device, which is arranged vertically and horizontally on the array substrate 10 to define a pixel area. The thin film transistor, which is a switching element, is formed at the intersection of the gate line 16 and the data line 17.

상기 박막 트랜지스터는 상기 게이트라인(16)에 연결된 게이트전극(21), 상기 데이터라인(17)에 연결된 소오스전극(22) 및 화소전극(18)에 연결된 드레인전극(23)으로 구성된다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(21)과 소오 스/드레인전극(22, 23) 사이의 절연을 위한 제 1 절연막(미도시) 및 상기 게이트전극(21)에 공급되는 게이트전압에 의해 상기 소오스전극(22)과 드레인전극(23) 사이에 전도채널(conductive channel)을 형성하는 액티브패턴(미도시)을 포함한다.The thin film transistor includes a gate electrode 21 connected to the gate line 16, a source electrode 22 connected to the data line 17, and a drain electrode 23 connected to the pixel electrode 18. In addition, the thin film transistor is formed by a first insulating film (not shown) for insulation between the gate electrode 21 and the source / drain electrodes 22 and 23 and a gate voltage supplied to the gate electrode 21. An active pattern (not shown) for forming a conductive channel between the source electrode 22 and the drain electrode 23 is included.

상기 화소영역 내에는 프린지 필드를 형성하기 위한 화소전극(18)과 공통전극(8)이 형성되어 있으며, 이때 상기 공통전극(8)은 상기 화소전극(18)과 함께 프린지 필드를 발생시키기 위해 상기 공통전극(8) 내에 다수개의 슬릿(8s)을 포함하고 있다.A pixel electrode 18 and a common electrode 8 for forming a fringe field are formed in the pixel region, wherein the common electrode 8 is used together with the pixel electrode 18 to generate a fringe field. The common electrode 8 includes a plurality of slits 8s.

이때, 박스 형태의 상기 화소전극(18)은 상기 드레인전극(23)과 전기적으로 접속하며, 상기 공통전극(8)은 화소부 전체에 걸쳐 단일패턴으로 형성되는 동시에 각각의 화소영역 내에서 다수개의 슬릿(8s)을 가지도록 형성되어 있는 것을 특징으로 한다.In this case, the box-shaped pixel electrode 18 is electrically connected to the drain electrode 23, and the common electrode 8 is formed in a single pattern over the entire pixel portion, and a plurality of pixel electrodes are formed in each pixel region. It is characterized by being formed to have a slit 8s.

도 3a 내지 도 3e는 상기 도 2에 도시된 어레이 기판의 II-II'선에 따른 제조공정을 순차적으로 나타내는 단면도이며, 도 4는 상기 도 3에 도시된 어레이 기판과 컬러필터 기판이 합착하여 구성된 일반적인 프린지 필드형 액정표시장치를 개략적으로 나타내는 단면도이다.3A to 3E are cross-sectional views sequentially illustrating a manufacturing process along the line II-II 'of the array substrate shown in FIG. 2, and FIG. 4 is formed by combining the array substrate and the color filter substrate illustrated in FIG. It is sectional drawing which shows schematically a general fringe field type liquid crystal display device.

도 3a에 도시된 바와 같이, 어레이 기판(10)의 전면에 제 1 도전막을 증착한 후, 포토리소그래피공정(제 1 마스크공정)을 통해 상기 제 1 도전막을 선택적으로 패터닝함으로써 상기 어레이 기판(10)의 화소부에 게이트전극(21)을 형성한다.As shown in FIG. 3A, the array substrate 10 is formed by depositing a first conductive film on the entire surface of the array substrate 10 and then selectively patterning the first conductive film through a photolithography process (first mask process). The gate electrode 21 is formed in the pixel portion of the.

다음으로, 도 3b에 도시된 바와 같이, 상기 게이트전극(21)이 형성된 어레이 기판(10) 전면에 제 1 절연막(15a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 형성한다.Next, as shown in FIG. 3B, a first insulating film 15a, an amorphous silicon thin film, an n + amorphous silicon thin film, and a second conductive film are formed over the array substrate 10 on which the gate electrode 21 is formed.

이후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거함으로써 상기 게이트전극(21) 상부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(24)을 형성하며, 상기 액티브패턴(24) 상부에 상기 제 2 도전막으로 이루어진 소오스전극(22)과 드레인전극(23)을 형성한다.Thereafter, the amorphous silicon thin film, the n + amorphous silicon thin film, and the second conductive film are selectively removed through a photolithography process (second mask process) to form an active pattern 24 including the amorphous silicon thin film on the gate electrode 21. The source electrode 22 and the drain electrode 23 formed of the second conductive layer are formed on the active pattern 24.

이때, 상기 제 2 마스크공정을 통해 상기 어레이 기판(10)의 데이터라인 영역에 상기 제 2 도전막으로 이루어진 데이터라인(17)을 형성하게 된다.In this case, a data line 17 made of the second conductive layer is formed in the data line region of the array substrate 10 through the second mask process.

이때, 상기 액티브패턴(24) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(24)의 소오스/드레인영역과 상기 소오스/드레인전극(22, 23) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(25n)이 형성되게 된다.In this case, the n + amorphous silicon thin film is formed on the active pattern 24 to ohmic contact between the source / drain regions of the active pattern 24 and the source / drain electrodes 22 and 23. The ohmic contact layer 25n is formed.

또한, 상기 데이터라인(17) 하부에는 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 데이터라인(17)과 동일한 형태로 패터닝된 비정질 실리콘 박막패턴(20')과 n+ 비정질 실리콘 박막패턴(25')이 각각 형성되게 된다.The amorphous silicon thin film pattern 20 'and the n + amorphous silicon thin film pattern 25' formed of the amorphous silicon thin film and the n + amorphous silicon thin film and patterned in the same form as the data line 17 under the data line 17. ') Will be formed respectively.

다음으로, 도 3c에 도시된 바와 같이, 상기 액티브패턴(24)과 소오스/드레인전극(22, 23) 및 데이터라인(17)이 형성된 어레이 기판(10) 전면에 제 3 도전막을 증착한 후, 포토리소그래피공정(제 3 마스크공정)을 이용하여 상기 제 3 도전막을 선택적으로 패터닝함으로써 상기 어레이 기판(10)의 화소부에 상기 드레인전극(23)과 전기적으로 접속하는 화소전극(18)을 형성한다.Next, as illustrated in FIG. 3C, after depositing a third conductive film on the entire surface of the array substrate 10 on which the active patterns 24, the source / drain electrodes 22 and 23, and the data lines 17 are formed, By selectively patterning the third conductive film using a photolithography process (third mask process), a pixel electrode 18 electrically connected to the drain electrode 23 is formed in the pixel portion of the array substrate 10. .

다음으로, 도 3d에 도시된 바와 같이, 상기 화소전극(18)이 형성된 어레이 기판(10) 전면에 제 2 절연막(15b)을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(10)의 패드부(미도시)에 소정의 콘택홀(미도시)을 형성한다.Next, as shown in FIG. 3D, a second insulating film 15b is formed on the entire surface of the array substrate 10 on which the pixel electrode 18 is formed, and then selectively through a photolithography process (fourth mask process). By removing, a predetermined contact hole (not shown) is formed in a pad portion (not shown) of the array substrate 10.

그리고, 도 3e에 도시된 바와 같이, 상기 제 2 절연막(15b) 전면에 투명한 도전물질로 이루어진 제 4 도전막을 형성한 후, 포토리소그래피공정(제 5 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 화소영역 내에 다수개의 슬릿(8s)을 가진 공통전극(8)을 형성한다.As shown in FIG. 3E, after forming a fourth conductive film made of a transparent conductive material on the entire surface of the second insulating film 15b, the pixel is selectively patterned using a photolithography process (a fifth mask process). A common electrode 8 having a plurality of slits 8s is formed in the region.

이때, 상기 공통전극(8)은 화소부 전체에 걸쳐 단일패턴으로 이루어지며, 상기 화소전극(18)이 형성된 화소영역 내에는 상기 공통전극(8)에 다수개의 슬릿(8s)이 형성되게 된다.In this case, the common electrode 8 is formed in a single pattern over the entire pixel portion, and a plurality of slits 8s are formed in the common electrode 8 in the pixel region in which the pixel electrode 18 is formed.

이와 같이 형성된 어레이 기판(10)은 도 4에 도시된 바와 같이, 컬럼 스페이서(50)에 의해 일정한 셀갭이 유지된 상태에서 화상표시 영역의 외곽에 형성된 실런트(미도시)에 의해 컬러필터 기판(5)과 대향하여 합착되게 되는데, 이때 상기 컬러필터 기판(5)에는 상기 박막 트랜지스터와 게이트라인(미도시) 및 데이터라인(17)으로 빛이 새는 것을 방지하는 블랙매트릭스(6)와 적, 녹 및 청색의 컬러를 구현하기 위한 컬러필터(7)가 형성되어 있다.As illustrated in FIG. 4, the array substrate 10 formed as described above may be formed of the color filter substrate 5 by a sealant (not shown) formed outside the image display area in a state where a constant cell gap is maintained by the column spacer 50. In this case, the color filter substrate 5 has a black matrix 6, red, green, and green, which prevent light from leaking to the thin film transistor, the gate line (not shown), and the data line 17. A color filter 7 is formed to implement a blue color.

참고로, 미설명 도면부호 8' 및 9는 각각 배면 ITO(Indium Tin Oxide) 및 오버코트층을 나타낸다.For reference, reference numerals 8 'and 9 denote rear indium tin oxide (ITO) and overcoat layers, respectively.

이때, 상기 일반적인 프린지 필드형 액정표시장치는 데이터라인 위에 공통전 극이 존재함에 따라 상기 데이터라인과 공통전극 사이에 기생 커패시턴스(parasitic capacitance)가 발생하게 된다. 상기 기생 커패시턴스는 데이터라인의 신호 지연(delay)을 초래하며, 이를 방지하기 위해 상기 제 2 절연막의 두께를 약 6000Å정도로 두껍게 해야하는 문제점이 있다.In this case, as the common fringe field type liquid crystal display has a common electrode on the data line, parasitic capacitance is generated between the data line and the common electrode. The parasitic capacitance causes a signal delay of the data line, and in order to prevent this, the thickness of the second insulating layer needs to be thickened to about 6000 mW.

또한, 패널을 제작하기 위한 모기판의 사이즈가 대형화됨에 따라 생산성과 수익성은 향상되지만 패널 제작에 있어서 합착 마진(margin), 즉 블랙매트릭스의 폭의 증가로 인해 개구율이 감소하게 되고, 이에 따라 휘도저하 및 해상도의 제한을 가져와 경쟁력을 저하시키는 요인이 되고 있다.In addition, as the size of the mother substrate for manufacturing the panel increases, productivity and profitability are improved, but the aperture ratio decreases due to an increase in the margin of bonding, that is, the width of the black matrix, in the panel manufacturing, thereby decreasing the luminance. In addition, the resolution has been limited, which is a factor that lowers the competitiveness.

본 발명은 상기한 문제를 해결하기 위한 것으로, 컬러필터 온 박막 트랜지스터 구조를 적용함으로써 합착 마진을 감소시켜 개구율을 향상시키도록 한 프린지 필드형 액정표시장치 및 그 제조방법을 제공하는데 목적이 있다.An object of the present invention is to provide a fringe field type liquid crystal display device and a method for manufacturing the same, which reduce the adhesion margin and improve the aperture ratio by applying a color filter on thin film transistor structure.

본 발명의 다른 목적은 데이터라인과 공통전극 사이의 기생 커패시턴스를 감소시키도록 한 프린지 필드형 액정표시장치 및 그 제조방법을 제공하는데 있다.Another object of the present invention is to provide a fringe field type liquid crystal display device and a method of manufacturing the same to reduce parasitic capacitance between a data line and a common electrode.

본 발명의 또 다른 목적은 상기 컬러필터 온 박막 트랜지스터 구조를 적용함에 있어 화소전극과 드레인전극 사이의 콘택을 위한 컬러 홀 공정을 제거하도록 한 프린지 필드형 액정표시장치 및 그 제조방법을 제공하는데 있다.It is still another object of the present invention to provide a fringe field type liquid crystal display device and a method of manufacturing the same to remove the color hole process for contact between the pixel electrode and the drain electrode in applying the color filter on thin film transistor structure.

본 발명의 또 다른 목적 및 특징들은 후술되는 발명의 구성 및 특허청구범위에서 설명될 것이다.Further objects and features of the present invention will be described in the configuration and claims of the invention which will be described later.

상기한 목적을 달성하기 위하여, 본 발명의 프린지 필드형 액정표시장치는 제 1 기판; 상기 제 1 기판 위에 형성되며, 제 1 도전막으로 이루어진 게이트전극과 게이트라인; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 형성된 제 1 절연막; 상기 제 1 절연막이 형성된 제 1 기판에 형성되며, 실리콘 박막으로 이루어진 액티브패턴과 제 2 도전막으로 이루어진 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인; 상기 액티브패턴과 소오스/드레인전극 및 데이터라인이 형성된 제 1 기판 위에 형성된 제 2 절연막; 상기 제 2 절 연막이 형성된 제 1 기판 위에 형성되며, 수지막으로 이루어진 블랙매트릭스; 상기 블랙매트릭스가 형성된 제 1 기판 위에 형성된 제 3 절연막; 상기 제 3 절연막이 형성된 제 1 기판 위에 형성되며, 상기 제 2 절연막과 제 3 절연막에 형성된 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 박스형태의 제 1 화소전극; 상기 제 1 화소전극이 형성된 제 1 기판의 각 화소영역에 형성되며, 감광 특성의 컬러 레지스트로 이루어진 컬러필터; 상기 컬러필터가 형성된 제 1 기판 위에 형성되되, 제 4 도전막으로 이루어지며 상기 제 1 화소전극과 연결되는 박스형태의 제 2 화소전극; 상기 제 2 화소전극이 형성된 제 1 기판 위에 형성된 제 4 절연막; 상기 제 4 절연막이 형성된 제 1 기판의 화소부 전체에 형성되되, 제 5 도전막으로 이루어지며 상기 화소영역에 다수개의 슬릿을 가지도록 형성된 공통전극; 및 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함한다.In order to achieve the above object, the fringe field type liquid crystal display device of the present invention comprises a first substrate; A gate electrode and a gate line formed on the first substrate and formed of a first conductive film; A first insulating film formed on the first substrate on which the gate electrode and the gate line are formed; A data line formed on the first substrate on which the first insulating film is formed, and defining a pixel region intersecting with the source / drain electrode made of a silicon thin film, a second conductive film, and the gate line; A second insulating layer formed on the first substrate on which the active pattern, the source / drain electrode, and the data line are formed; A black matrix formed on the first substrate on which the second insulating film is formed and formed of a resin film; A third insulating film formed on the first substrate on which the black matrix is formed; A box-shaped first pixel electrode formed on the first substrate on which the third insulating film is formed and electrically connected to the drain electrode through a first contact hole formed in the second insulating film and the third insulating film; A color filter formed in each pixel region of the first substrate on which the first pixel electrode is formed, the color filter having a photoresist color resist; A second pixel electrode formed on a first substrate on which the color filter is formed and formed of a fourth conductive layer and connected to the first pixel electrode; A fourth insulating film formed on the first substrate on which the second pixel electrode is formed; A common electrode formed on the entire pixel portion of the first substrate on which the fourth insulating film is formed, the common electrode formed of a fifth conductive film and having a plurality of slits in the pixel region; And a second substrate bonded to and opposed to the first substrate.

본 발명의 프린지 필드형 액정표시장치의 제조방법은 화소부와 패드부로 구분되는 제 1 기판을 제공하는 단계; 상기 제 1 기판의 화소부에 제 1 도전막으로 이루어진 게이트전극과 게이트라인을 형성하는 단계; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 제 1 절연막을 형성하는 단계; 상기 제 1 절연막이 형성된 제 1 기판의 화소부에 액티브패턴과 제 2 도전막으로 이루어진 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계; 상기 액티브패턴과 소오스/드레인전극 및 데이터라인이 형성된 제 1 기판에 제 2 절연막을 형성하는 단계; 상기 제 2 절연막이 형성된 제 1 기판의 화소부에 수지막으로 이루어진 블랙매트릭스를 형성하는 단계; 상기 블랙매트릭스 가 형성된 제 1 기판 위에 제 3 절연막을 형성하는 단계; 상기 제 2 절연막과 제 3 절연막을 선택적으로 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계; 상기 제 3 절연막이 형성된 제 1 기판 위에 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 제 3 도전막을 형성하는 단계; 상기 제 3 도전막이 형성된 제 1 기판의 각 화소영역에 감광 특성의 컬러 레지스트로 이루어진 컬러필터를 형성하는 단계; 상기 컬러필터가 형성된 제 1 기판의 전면에 제 4 도전막을 형성한 후, 상기 제 3 도전막과 제 4 도전막을 선택적으로 패터닝함으로써 상기 제 1 기판의 화소부에 각각 상기 제 3 도전막과 제 4 도전막으로 이루어진 박스형태의 제 1 화소전극과 제 2 화소전극을 형성하는 단계; 상기 제 2 화소전극이 형성된 제 1 기판 위에 제 4 절연막을 형성하는 단계; 상기 제 4 절연막이 형성된 제 1 기판의 화소부 전체에 제 5 도전막으로 이루어진 공통전극을 형성하되, 상기 화소영역에 다수개의 슬릿을 가지도록 공통전극을 형성하는 단계; 및 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함한다.A method of manufacturing a fringe field type liquid crystal display device according to the present invention comprises the steps of: providing a first substrate divided into a pixel portion and a pad portion; Forming a gate electrode and a gate line formed of a first conductive layer on the pixel portion of the first substrate; Forming a first insulating film on the first substrate on which the gate electrode and the gate line are formed; Forming a source / drain electrode including an active pattern and a second conductive layer on a pixel portion of the first substrate on which the first insulating layer is formed, and forming a data line crossing the gate line to define a pixel region; Forming a second insulating film on the first substrate on which the active pattern, the source / drain electrode, and the data line are formed; Forming a black matrix made of a resin film on the pixel portion of the first substrate on which the second insulating film is formed; Forming a third insulating film on the first substrate on which the black matrix is formed; Selectively removing the second insulating film and the third insulating film to form a first contact hole exposing a portion of the drain electrode; Forming a third conductive film electrically connected to the drain electrode through the first contact hole on the first substrate on which the third insulating film is formed; Forming a color filter made of color resist having photosensitive characteristics in each pixel region of the first substrate on which the third conductive film is formed; After forming a fourth conductive film on the entire surface of the first substrate on which the color filter is formed, the third conductive film and the fourth conductive film are selectively patterned to selectively pattern the third conductive film and the fourth conductive film. Forming a box-shaped first pixel electrode and a second pixel electrode made of a conductive film; Forming a fourth insulating film on the first substrate on which the second pixel electrode is formed; Forming a common electrode formed of a fifth conductive layer on the entire pixel portion of the first substrate on which the fourth insulating film is formed, and forming the common electrode to have a plurality of slits in the pixel region; And bonding the first substrate and the second substrate to each other.

상술한 바와 같이, 본 발명에 따른 프린지 필드형 액정표시장치 및 그 제조방법은 합착 마진을 감소시켜 개구율을 향상시킴으로써 휘도 및 화질이 향상되는 효과를 제공한다.As described above, the fringe field type liquid crystal display device and the method of manufacturing the same according to the present invention provide an effect of improving brightness and image quality by reducing the adhesion margin to improve the aperture ratio.

또한, 본 발명에 따른 프린지 필드형 액정표시장치 및 그 제조방법은 컬러필터 온 박막 트랜지스터 구조를 적용하여 데이터라인 상부에 블랙매트릭스를 형성하도록 함으로써 데이터라인과 공통전극 사이의 기생 커패시턴스를 감소시킬 수 있게 된다. 그 결과 데이터라인의 신호 지연을 방지하는 효과를 얻을 수 있다.In addition, the fringe field type liquid crystal display device and the method of manufacturing the same according to the present invention can reduce the parasitic capacitance between the data line and the common electrode by applying a color filter on thin film transistor structure to form a black matrix on the data line. do. As a result, an effect of preventing signal delay of the data line can be obtained.

또한, 본 발명에 따른 프린지 필드형 액정표시장치 및 그 제조방법은 어레이 기판에 컬러필터를 형성하기 전후에 각각 제 1, 제 2 화소전극을 형성하여 서로 연결되도록 함으로써 개구율 감소와 콘택특성 저하를 초래하는 컬러 홀 형성공정을 제거할 수 있게 된다. 그 결과 공정 안정성이 확보되는 효과를 제공한다.In addition, the fringe field type liquid crystal display device and the method of manufacturing the same according to the present invention form first and second pixel electrodes before and after the color filter is formed on the array substrate so as to be connected to each other, thereby reducing the aperture ratio and deteriorating contact characteristics. The color hole forming process can be eliminated. As a result, process stability is provided.

또한, 본 발명에 따른 프린지 필드형 액정표시장치 및 그 제조방법은 컬러필터가 상기 제1, 제2화소전극에 의해 둘러싸이고 그 위에 절연막이 형성됨에 따라 컬러필터와 액정분자의 접촉이 차단되어 컬러필터의 퓸(fume)에 의한 얼룩 등의 불량을을 방지할 수 있게 된다.In addition, the fringe field type liquid crystal display device and the method of manufacturing the same according to the present invention have a color filter surrounded by the first and second pixel electrodes and an insulating film is formed thereon, whereby the contact between the color filter and the liquid crystal molecules is blocked and the color is removed. It is possible to prevent defects such as stains caused by the fume of the filter.

이하, 첨부한 도면을 참조하여 본 발명에 따른 프린지 필드형 액정표시장치 및 그 제조방법의 바람직한 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the fringe field type liquid crystal display device and a method of manufacturing the same.

도 5는 본 발명의 실시예에 따른 프린지 필드형 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도로써, 화소전극 및 공통전극 사이에 형성되는 프린지 필드가 슬릿을 관통하여 화소영역 및 화소전극 상에 위치하는 액정 분자를 구동시킴으로써 화상을 구현하는 프린지 필드형 액정표시장치의 어레이 기판 일부를 나타내고 있다.FIG. 5 is a plan view schematically illustrating a portion of an array substrate of a fringe field type liquid crystal display device according to an exemplary embodiment of the present invention, in which a fringe field formed between the pixel electrode and the common electrode penetrates a slit and is disposed on the pixel region and the pixel electrode. A portion of an array substrate of a fringe field type liquid crystal display device which realizes an image by driving liquid crystal molecules positioned is shown.

참고로, 도면에는 설명의 편의를 위해 적색(R)의 서브-컬러필터로 구성되는 하나의 화소를 예를 들어 나타내고 있으며, 또한 실제의 액정표시장치에서는 M개의 게이트라인과 N개의 데이터라인이 교차하여 NxM개의 화소가 존재하지만 설명을 간 단하게 하기 위해 도면에는 하나의 화소를 나타내고 있다.For reference, for convenience of description, one pixel constituted by a red (R) sub-color filter is shown as an example, and in the actual liquid crystal display, M gate lines and N data lines cross each other. Although NxM pixels exist, one pixel is shown in the figure for simplicity of explanation.

도면에 도시된 바와 같이, 본 발명의 실시예에 따른 어레이 기판(110)에는 상기 어레이 기판(110) 위에 종횡으로 배열되어 화소영역을 정의하는 게이트라인(116)과 데이터라인(117)이 형성되어 있다. 또한, 상기 게이트라인(116)과 데이터라인(117)의 교차영역에는 스위칭소자인 박막 트랜지스터가 형성되어 있으며, 상기 화소영역 내에는 프린지 필드를 발생시켜 액정(미도시)을 구동시키는 다수개의 슬릿(108s)을 가진 공통전극(108)과 박스형태의 화소전극(118', 118")이 형성되어 있다.As shown in the figure, a gate line 116 and a data line 117 are formed on the array substrate 110 according to an embodiment of the present invention, which are arranged vertically and horizontally on the array substrate 110 to define a pixel region. have. In addition, a thin film transistor, which is a switching element, is formed in an intersection area between the gate line 116 and the data line 117, and a plurality of slits for driving a liquid crystal (not shown) by generating a fringe field in the pixel area. A common electrode 108 having 108s and pixel electrodes 118 'and 118 "in the form of a box are formed.

상기 박막 트랜지스터는 상기 게이트라인(116)에 연결된 게이트전극(121), 상기 데이터라인(117)에 연결된 소오스전극(122) 및 제 1 콘택홀(140a)을 통해 상기 화소전극(118', 118")에 전기적으로 접속된 드레인전극(123)으로 구성되어 있다. 또한, 상기 박막 트랜지스터는 상기 게이트전극(121)과 소오스/드레인전극(122, 123) 사이의 절연을 위한 제 1 절연막(미도시) 및 상기 게이트전극(121)에 공급되는 게이트 전압에 의해 상기 소오스전극(122)과 드레인전극(123) 간에 전도채널을 형성하는 액티브패턴(미도시)을 포함한다.The thin film transistor includes the pixel electrode 118 ′ and 118 ″ through a gate electrode 121 connected to the gate line 116, a source electrode 122 connected to the data line 117, and a first contact hole 140a. The thin film transistor includes a first insulating film (not shown) for insulation between the gate electrode 121 and the source / drain electrodes 122 and 123. And an active pattern (not shown) for forming a conductive channel between the source electrode 122 and the drain electrode 123 by the gate voltage supplied to the gate electrode 121.

여기서, 상기 본 발명의 실시예에 따른 프린지 필드형 액정표시장치는 액정층 내에 포물선 형태의 횡전계인 프린지 필드(Fringe Field)를 유발시켜 액정분자를 구동시키는 프린지 필드형 액정표시장치를 예를 들어 나타내고 있다.Here, the fringe field type liquid crystal display device according to the embodiment of the present invention may be a fringe field type liquid crystal display device which drives a liquid crystal molecule by inducing a fringe field, which is a parabolic transverse electric field, in the liquid crystal layer. It is shown.

전술한 바와 같이 상기 화소영역 내에는 프린지 필드를 형성하기 위한 공통전극(108)과 화소전극(118', 118")이 형성되어 있는데, 이때 상기 화소전극(118', 118")은 컬러필터가 형성된 상기 화소영역 내에 박스형태로 형성되어 있으며, 상기 공통전극(108)은 화소부 전체에 걸쳐 단일패턴으로 형성되는 동시에 각각의 화소영역 내에서 다수개의 슬릿(108s)을 가지도록 형성되어 있는 것을 특징으로 한다. 여기서, 상기 화소전극(118', 118")은 상기 컬러필터의 상, 하부에 각각 형성된 제 2 화소전극(118")과 제 1 화소전극(118')으로 구분될 수 있으며, 이때 상기 컬러필터는 상기 제 1 화소전극(118')과 제 2 화소전극(118")에 의해 둘러싸이고 그 위에 제 4 절연막(미도시)이 형성됨에 따라 컬러필터와 액정분자의 접촉이 차단되어 컬러필터의 퓸(fume)에 의한 얼룩 등의 불량을 방지할 수 있게 된다.As described above, the common electrode 108 and the pixel electrodes 118 'and 118 "for forming a fringe field are formed in the pixel region, wherein the pixel electrodes 118' and 118" have a color filter. The common electrode 108 is formed in a box shape in the formed pixel region, and the common electrode 108 is formed to have a plurality of slits 108s in each pixel region while being formed in a single pattern over the entire pixel portion. It is done. Here, the pixel electrodes 118 ′ and 118 ″ may be divided into a second pixel electrode 118 ″ and a first pixel electrode 118 ′ formed on and under the color filter, respectively. Is surrounded by the first pixel electrode 118 ′ and the second pixel electrode 118 ″, and a fourth insulating film (not shown) is formed thereon, whereby contact between the color filter and the liquid crystal molecules is blocked and thus the fume of the color filter It is possible to prevent defects such as stains caused by fume.

이때, 전술한 바와 같이 상기 도 5는 적색(R)의 서브-컬러필터로 구성되는 하나의 화소를 예를 들어 나타내고 있으나, 본 발명이 이에 한정되는 것은 아니다.In this case, as described above, FIG. 5 illustrates one pixel configured as a red (R) sub-color filter, but the present invention is not limited thereto.

이와 같이 상기 공통전극(108)을 화소부 전체에 걸쳐 단일패턴으로 형성하게 되면 각각의 화소영역에 공통전극(108)을 형성하는 경우에 비해 상기 공통전극(108)들 사이를 전기적으로 접속시키기 위한 공통라인을 형성할 필요가 없게 된다. 그 결과 어레이 기판(110)을 제작하는데 필요한 마스크수를 줄일 수 있게 된다.As such, when the common electrode 108 is formed in a single pattern over the entire pixel portion, the common electrode 108 may be electrically connected between the common electrodes 108 as compared with the case in which the common electrode 108 is formed in each pixel region. There is no need to form a common line. As a result, the number of masks required to fabricate the array substrate 110 can be reduced.

또한, 상기와 같이 불투명한 공통라인이 제거되는 동시에 공통전극(108)이 데이터라인(117) 상부에도 형성되는 한편, 상기 데이터라인(117)과 공통전극(108) 사이에 블랙매트릭스(106)가 개재됨에 따라 개구율이 향상되게 된다. 즉, 상기 본 발명의 실시예에 따른 프린지 필드형 액정표시장치는 어레이 기판(110)에 컬러필터와 블랙매트릭스(106)를 함께 형성시킨 컬러필터 온 박막 트랜지스터 구조를 적용 함으로써 합착 마진을 감소시키는 동시에 프린지 필드를 적용하기 위해 데이터라인(117) 상부에도 공통전극(108)을 형성함에 따라 개구율을 향상시킬 수 있게 된다. 또한, 상기 데이터라인(117) 상부에 블랙매트릭스(106)를 형성하도록 함으로써 프린지 필드형 액정표시장치에 있어서 데이터라인(117)과 공통전극(108) 사이의 기생 커패시턴스를 감소시킬 수 있게 된다. 그 결과 데이터라인(117)의 신호 지연을 방지하는 효과를 얻을 수 있다.In addition, the opaque common line is removed as described above, and the common electrode 108 is formed on the data line 117, while the black matrix 106 is formed between the data line 117 and the common electrode 108. As interposed, the opening ratio is improved. In other words, the fringe field type liquid crystal display according to the embodiment of the present invention reduces the adhesion margin by applying a color filter on thin film transistor structure in which the color filter and the black matrix 106 are formed together on the array substrate 110. As the common electrode 108 is also formed on the data line 117 to apply the fringe field, the aperture ratio may be improved. In addition, by forming the black matrix 106 on the data line 117, parasitic capacitance between the data line 117 and the common electrode 108 may be reduced in the fringe field type liquid crystal display. As a result, an effect of preventing signal delay of the data line 117 may be obtained.

또한, 전술한 바와 같이 상기 본 발명의 실시예에 따른 프린지 필드형 액정표시장치는 어레이 기판(110)에 컬러필터를 형성하기 전후에 각각 제 1, 제 2 화소전극(118', 118")을 형성하여 서로 연결되도록 함으로써 개구율 감소와 콘택특성 저하를 초래하는 컬러 홀(color hole) 형성공정을 제거할 수 있게 된다. 그 결과 공정 안정성이 확보되는 효과를 제공한다.In addition, as described above, the fringe field type liquid crystal display device according to the exemplary embodiment of the present invention may have the first and second pixel electrodes 118 ′ and 118 ″ before and after forming the color filter on the array substrate 110. By forming and connecting to each other, it is possible to eliminate the process of forming a color hole, which leads to a decrease in aperture ratio and a decrease in contact characteristics, thereby providing an effect of securing process stability.

한편, 이와 같이 구성된 상기 어레이 기판(110)의 가장자리 영역에는 상기 게이트라인(116)과 데이터라인(117)에 각각 전기적으로 접속하는 게이트패드전극(126p)과 데이터패드전극(127p)이 형성되어 있으며, 외부의 구동회로부(driving circuit portion)(미도시)로부터 인가 받은 주사신호와 데이터신호를 각각 상기 게이트라인(116)과 데이터라인(117)에 전달하게 된다.On the other hand, the gate pad electrode 126p and the data pad electrode 127p electrically connected to the gate line 116 and the data line 117 are formed in the edge region of the array substrate 110 configured as described above. The scan signal and the data signal applied from an external driving circuit portion (not shown) are transferred to the gate line 116 and the data line 117, respectively.

즉, 상기 게이트라인(116)과 데이터라인(117)은 구동회로부 쪽으로 연장되어 각각 해당하는 게이트패드라인(116p)과 데이터패드라인(117p)에 연결되며, 상기 게이트패드라인(116p)과 데이터패드라인(117p)은 상기 게이트패드라인(116p)과 데이터패드라인(117p)에 각각 전기적으로 접속된 게이트패드전극(126p)과 데이터패드전 극(127p)을 통해 구동회로부로부터 각각 주사신호와 데이터신호를 인가 받게 된다.That is, the gate line 116 and the data line 117 extend toward the driving circuit part and are connected to the corresponding gate pad line 116p and the data pad line 117p, respectively, and the gate pad line 116p and the data pad A line 117p is a scan signal and a data signal from a driving circuit unit through a gate pad electrode 126p and a data pad electrode 127p electrically connected to the gate pad line 116p and the data pad line 117p, respectively. You will be authorized.

참고로, 도면부호 140b 및 140c는 상기 제 4 절연막에 형성된 제 2 콘택홀 및 제 3 콘택홀을 나타내며, 이때 상기 데이터패드전극(127p)은 상기 제 2 콘택홀(140b)을 통해 상기 데이터패드라인(117p)과 전기적으로 접속하게 된다. 또한, 상기 게이트패드전극(126p)은 상기 제 3 콘택홀(140c)을 통해 상기 게이트패드라인(116p)과 전기적으로 접속하게 된다.For reference, reference numerals 140b and 140c indicate a second contact hole and a third contact hole formed in the fourth insulating layer, wherein the data pad electrode 127p is connected to the data pad line through the second contact hole 140b. It is electrically connected to 117p. In addition, the gate pad electrode 126p is electrically connected to the gate pad line 116p through the third contact hole 140c.

이하, 상기와 같이 구성되는 프린지 필드형 액정표시장치의 제조방법을 도면을 참조하여 상세히 설명한다.Hereinafter, a method of manufacturing a fringe field type liquid crystal display device configured as described above will be described in detail with reference to the accompanying drawings.

도 6a 내지 도 6h는 상기 도 5에 도시된 어레이 기판의 Va-Va'선과 Vb-Vb선 및 Vc-Vc선에 따른 제조공정을 순차적으로 나타내는 단면도로써, 좌측에는 화소부의 어레이 기판을 제조하는 공정을 나타내며 우측에는 차례대로 데이터 패드부와 게이트 패드부의 어레이 기판을 제조하는 공정을 예를 들어 나타내고 있다.6A through 6H are cross-sectional views sequentially illustrating a manufacturing process along lines Va-Va ′, Vb-Vb, and Vc-Vc of the array substrate illustrated in FIG. 5, and a process of manufacturing an array substrate of a pixel portion on the left side. The right side shows the process of manufacturing an array substrate of a data pad part and a gate pad part in order, for example.

또한, 도 7a 내지 도 7h는 상기 도 5에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도이다.7A to 7H are plan views sequentially illustrating a manufacturing process of the array substrate illustrated in FIG. 5.

도 6a 및 도 7a에 도시된 바와 같이, 유리와 같은 투명한 절연물질로 이루어진 어레이 기판(110)의 화소부에 게이트전극(121)과 게이트라인(116)을 형성하며, 상기 어레이 기판(110)의 게이트패드부에 게이트패드라인(116p)을 형성한다.6A and 7A, a gate electrode 121 and a gate line 116 are formed in a pixel portion of the array substrate 110 made of a transparent insulating material such as glass, and the array substrate 110 may be formed. A gate pad line 116p is formed in the gate pad portion.

이때, 상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)은 제 1 도전막을 상기 어레이 기판(110) 전면에 증착한 후 포토리소그래피공정(제 1 마스크공정)을 통해 선택적으로 패터닝하여 형성하게 된다.In this case, the gate electrode 121, the gate line 116, and the gate pad line 116p are selectively deposited through a photolithography process (first mask process) after depositing a first conductive layer on the entire surface of the array substrate 110. It is formed by patterning.

여기서, 상기 제 1 도전막으로 알루미늄(aluminium; Al), 알루미늄 합금(Al alloy), 텅스텐(tungsten; W), 구리(copper; Cu), 크롬(chromium; Cr), 몰리브덴(molybdenum; Mo) 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질을 사용할 수 있다. 또한, 상기 제 1 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.Here, the first conductive layer may include aluminum (Al), aluminum alloy (Al alloy), tungsten (W), copper (Cu), chromium (Cr), molybdenum (Mo), and Low resistance opaque conductive materials such as molybdenum alloys can be used. In addition, the first conductive layer may have a multilayer structure in which two or more low resistance conductive materials are stacked.

다음으로, 도 6b 및 도 7b에 도시된 바와 같이, 상기 게이트전극(121)과 게이트라인(116) 및 게이트패드라인(116p)이 형성된 어레이 기판(110) 전면에 제 1 절연막(115a), 비정질 실리콘 박막, n+ 비정질 실리콘 박막 및 제 2 도전막을 형성한다.Next, as illustrated in FIGS. 6B and 7B, the first insulating layer 115a and the amorphous layer are formed on the entire surface of the array substrate 110 on which the gate electrode 121, the gate line 116, and the gate pad line 116p are formed. A silicon thin film, an n + amorphous silicon thin film and a second conductive film are formed.

이때, 상기 제 2 도전막은 소오스전극과 드레인전극 및 데이터라인을 구성하기 위해 알루미늄, 알루미늄 합금, 텅스텐, 구리, 크롬, 몰리브덴 및 몰리브덴 합금 등과 같은 저저항 불투명 도전물질로 이루어질 수 있다. 또한, 상기 제 2 도전막은 상기 저저항 도전물질이 두 가지 이상 적층된 다층구조로 형성할 수 있다.In this case, the second conductive layer may be made of a low resistance opaque conductive material such as aluminum, aluminum alloy, tungsten, copper, chromium, molybdenum and molybdenum alloy to form a source electrode, a drain electrode, and a data line. In addition, the second conductive layer may have a multilayer structure in which two or more low resistance conductive materials are stacked.

이후, 포토리소그래피공정(제 2 마스크공정)을 통해 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막 및 제 2 도전막을 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 비정질 실리콘 박막으로 이루어진 액티브패턴(124)을 형성하며, 상기 액티브패턴(124) 상부에 상기 제 2 도전막으로 이루어진 소오스전극(122)과 드레인전극(123)을 형성한다.Thereafter, the amorphous silicon thin film, the n + amorphous silicon thin film, and the second conductive film are selectively removed through a photolithography process (second mask process) to form an active pattern including the amorphous silicon thin film in the pixel portion of the array substrate 110 ( 124 is formed, and a source electrode 122 and a drain electrode 123 formed of the second conductive layer are formed on the active pattern 124.

이때, 상기 제 2 마스크공정을 통해 상기 어레이 기판(110)의 데이터라인 영역에 상기 제 2 도전막으로 이루어진 데이터라인(117)을 형성하는 동시에 상기 어 레이 기판(110)의 데이터패드부에 상기 제 2 도전막으로 이루어진 데이터패드라인(117p)을 형성하게 된다.In this case, the data line 117 formed of the second conductive layer is formed in the data line region of the array substrate 110 through the second mask process, and the data pad portion of the array substrate 110 is formed. A data pad line 117p made of two conductive films is formed.

이때, 상기 액티브패턴(124) 상부에는 상기 n+ 비정질 실리콘 박막으로 이루어지며 상기 액티브패턴(124)의 소오스/드레인영역과 상기 소오스/드레인전극(122, 123) 사이를 오믹-콘택(ohmic contact)시키는 오믹-콘택층(125n)이 형성되게 된다.In this case, the n + amorphous silicon thin film is formed on the active pattern 124, and ohmic contact between the source / drain region of the active pattern 124 and the source / drain electrodes 122 and 123. The ohmic contact layer 125n is formed.

또한, 상기 데이터라인(117) 하부에는 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 데이터라인(117)과 실질적으로 동일한 형태로 패터닝된 제 1 비정질 실리콘 박막패턴(120')과 제 1 n+ 비정질 실리콘 박막패턴(125')이 각각 형성되게 된다. 또한, 상기 데이터패드라인(117p) 하부에는 상기 비정질 실리콘 박막과 n+ 비정질 실리콘 박막으로 이루어지며 상기 데이터패드라인(117p)과 실질적으로 동일한 형태로 패터닝된 제 2 비정질 실리콘 박막패턴(120")과 제 2 n+ 비정질 실리콘 박막패턴(125")이 각각 형성되게 된다.In addition, the first amorphous silicon thin film pattern 120 ′ and the first n + formed of the amorphous silicon thin film and the n + amorphous silicon thin film under the data line 117 and patterned in substantially the same shape as the data line 117. Amorphous silicon thin film patterns 125 ′ are formed, respectively. In addition, the second amorphous silicon thin film pattern 120 ″ formed of the amorphous silicon thin film and the n + amorphous silicon thin film and patterned in substantially the same shape as the data pad line 117p is formed below the data pad line 117p. 2 n + amorphous silicon thin film patterns 125 ″ are formed, respectively.

여기서, 본 발명의 실시예에 따른 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 및 데이터라인(117)은 하프-톤 마스크를 이용함으로써 한번의 마스크공정(제 2 마스크공정)을 통해 동시에 형성할 수 있게 된다. 다만, 본 발명이 이에 한정되는 것은 아니며 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 및 데이터라인(117)은 2번의 마스크공정을 통해 형성할 수도 있다.Here, the active pattern 124, the source / drain electrodes 122 and 123, and the data line 117 according to an exemplary embodiment of the present invention use a half-tone mask to perform one mask process (second mask process). Through this can be formed at the same time. However, the present invention is not limited thereto, and the active pattern 124, the source / drain electrodes 122 and 123, and the data line 117 may be formed through two mask processes.

다음으로, 도 6c 및 도 7c에 도시된 바와 같이, 상기 액티브패턴(124)과 소오스/드레인전극(122, 123) 및 데이터라인(117)이 형성된 어레이 기판(110) 전면에 제 2 절연막(115b)을 형성한다.Next, as illustrated in FIGS. 6C and 7C, the second insulating layer 115b is formed on the entire surface of the array substrate 110 on which the active patterns 124, the source / drain electrodes 122 and 123, and the data lines 117 are formed. ).

그리고, 상기 제 2 절연막(115b)을 포함하는 어레이 기판(110) 전면에 빛을 차단할 수 있는 소정의 수지막을 증착하거나 또는 도포한 후 포토리소그래피공정(제 3 마스크공정)을 통해 상기 수지막을 선택적으로 제거함으로써 상기 게이트라인(116)과 데이터라인(117) 상부 및 상기 드레인전극(123)의 일부를 제외한 박막 트랜지스터 영역에 소정의 블랙매트릭스(106)를 형성한다.After the deposition or coating of a predetermined resin film capable of blocking light on the entire surface of the array substrate 110 including the second insulating film 115b, the resin film may be selectively selected through a photolithography process (third mask process). As a result, a predetermined black matrix 106 is formed in the thin film transistor region except for the upper portion of the gate line 116 and the data line 117 and a part of the drain electrode 123.

다음으로, 도 6d 및 도 7d에 도시된 바와 같이, 상기 블랙매트릭스(106)가 형성된 어레이 기판(110) 전면에 제 3 절연막(115c)을 형성한 후, 포토리소그래피공정(제 4 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)의 화소부에 상기 드레인전극(123)의 일부를 노출시키는 제 1 콘택홀(140a)을 형성한다.6D and 7D, after forming the third insulating film 115c on the entire surface of the array substrate 110 on which the black matrix 106 is formed, the photolithography process (fourth mask process) is performed. The first contact hole 140a exposing a part of the drain electrode 123 is formed in the pixel portion of the array substrate 110 by selectively removing the same through the semiconductor substrate.

이때, 상기 제 4 마스크공정을 통해 상기 제 2 절연막(115b)과 제 3 절연막(115c)을 선택적으로 제거함으로써 상기 어레이 기판(110)의 데이터패드부에 상기 데이터패드라인(117p)의 일부를 노출시키는 제 1 홀(H1)을 형성하는 한편, 상기 제 1 절연막(115a)과 제 2 절연막(115b) 및 제 3 절연막(115c)을 선택적으로 제거함으로써 상기 어레이 기판(110)의 게이트패드부에 상기 게이트패드라인(116p)의 일부를 노출시키는 제 2 홀(H2)을 형성하게 된다.In this case, a portion of the data pad line 117p is exposed to the data pad portion of the array substrate 110 by selectively removing the second insulating film 115b and the third insulating film 115c through the fourth mask process. And forming a first hole H1 to selectively remove the first insulating film 115a, the second insulating film 115b, and the third insulating film 115c, so that the gate pad portion of the array substrate 110 A second hole H2 exposing a portion of the gate pad line 116p is formed.

그리고, 도 6e 및 도 7e에 도시된 바와 같이, 상기 제 3 절연막(115c)이 형성된 어레이 기판(110) 전면에 제 3 도전막(130)을 형성한다.6E and 7E, the third conductive layer 130 is formed on the entire surface of the array substrate 110 on which the third insulating layer 115c is formed.

이때, 상기 화소부의 제 3 도전막(130)은 상기 제 1 콘택홀을 통해 그 하부의 드레인전극(123)과 전기적으로 접속하게 되며, 상기 패드부의 제 3 도전막(130) 은 상기 제 1 홀 및 제 2 홀을 통해 그 하부의 데이터패드라인(117p) 및 게이트패드라인(116p)에 각각 전기적으로 접속하게 된다.In this case, the third conductive layer 130 of the pixel portion is electrically connected to the drain electrode 123 thereunder through the first contact hole, and the third conductive layer 130 of the pad portion is the first hole. And electrically connect to the data pad line 117p and the gate pad line 116p under the second hole, respectively.

이때, 상기 제 3 도전막(130)은 제 1 화소전극을 형성하기 위해 인듐-틴-옥사이드(Indium Tin Oxide; ITO) 또는 인듐-징크-옥사이드(Indium Zinc Oxide; IZO)와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.In this case, the third conductive layer 130 is a transparent material having excellent transmittance such as indium tin oxide (ITO) or indium zinc oxide (IZO) to form the first pixel electrode. Contains conductive material.

다음으로, 상기 제 3 도전막(130)이 형성된 어레이 기판(110) 전면에 감광 특성의 컬러 레지스트를 도포하고 마스크(제 5 내지 제 7 마스크공정)를 이용하여 광을 조사한 후, 현상액을 작용시켜 원하는 패턴을 형성함으로써 각 화소영역에 적색(R), 녹색(G) 및 청색(B)의 컬러필터(107)를 형성한다.Next, a color resist having a photosensitive characteristic is coated on the entire surface of the array substrate 110 on which the third conductive layer 130 is formed and irradiated with light using a mask (a fifth to seventh mask process), and then a developer is applied. By forming a desired pattern, color filters 107 of red (R), green (G) and blue (B) are formed in each pixel region.

이와 같이 상기 본 발명의 실시예에 따른 프린지 필드형 액정표시장치는 어레이 기판(110)에 블랙매트릭스(106)와 컬러필터(107)를 함께 형성시킨 컬러필터 온 박막 트랜지스터 구조를 적용함으로써 상기 어레이 기판(110)과 컬러필터 기판(미도시)의 합착시 합착 마진을 고려할 필요가 없어 상기 블랙매트릭스(106)의 폭을 최소화할 수 있게되어 실질적으로 개구율이 향상되게 된다.As such, the fringe field type liquid crystal display according to the exemplary embodiment of the present invention applies the color filter on thin film transistor structure in which the black matrix 106 and the color filter 107 are formed together on the array substrate 110. Since the bonding margin does not need to be considered when the 110 and the color filter substrate (not shown) are bonded, the width of the black matrix 106 may be minimized, thereby substantially improving the aperture ratio.

다음으로, 도 6f 및 도 7f에 도시된 바와 같이, 상기 컬러필터(107)가 형성된 어레이 기판(110) 전면에 제 4 도전막을 형성한 후, 포토리소그래피공정(제 8 마스크공정)을 이용하여 상기 제 3 도전막과 제 4 도전막을 선택적으로 패터닝함으로써 상기 어레이 기판(110)의 화소부에 각각 상기 제 3 도전막과 제 4 도전막으로 이루어진 제 1 화소전극(118')과 제 2 화소전극(118")을 형성한다.6F and 7F, after forming a fourth conductive film on the entire surface of the array substrate 110 on which the color filter 107 is formed, the photolithography process (the eighth mask process) is used. By selectively patterning a third conductive film and a fourth conductive film, the first pixel electrode 118 ′ and the second pixel electrode formed of the third conductive film and the fourth conductive film, respectively, in the pixel portion of the array substrate 110. 118 ").

이때, 상기 제 8 마스크공정을 통해 상기 제 3 도전막과 제 4 도전막을 선택 적으로 패터닝함으로써 상기 어레이 기판(110)의 데이터패드부에 각각 상기 제 3 도전막과 제 4 도전막으로 이루어진 제 1 데이터패드 연결전극(127p')과 제 2 데이터패드 연결전극(127p")이 형성되는 한편, 상기 어레이 기판(110)의 게이트패드부에 각각 상기 제 3 도전막과 제 4 도전막으로 이루어진 제 1 게이트패드 연결전극(126p')과 제 2 게이트패드 연결전극(126p")이 형성되게 된다.In this case, by selectively patterning the third conductive layer and the fourth conductive layer through the eighth mask process, the first conductive layer is formed of the third conductive layer and the fourth conductive layer, respectively, in the data pad portion of the array substrate 110. A data pad connecting electrode 127p 'and a second data pad connecting electrode 127p "are formed, and a first pad made of the third conductive film and the fourth conductive film, respectively, in the gate pad portion of the array substrate 110. The gate pad connecting electrode 126p 'and the second gate pad connecting electrode 126p "are formed.

여기서, 상기 제 4 도전막은 상기 제 2 화소전극을 형성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.The fourth conductive layer may include a transparent conductive material having excellent transmittance such as indium tin oxide or indium zinc oxide to form the second pixel electrode.

이때, 상기 제 2 화소전극(118")과 제 1 화소전극(118')은 상기 컬러필터(107)의 상, 하부에 각각 형성되어 상기 컬러필터(107)를 둘러싸게 되며, 그 하부의 상기 게이트라인(116)과 데이터라인(117)의 일부와 중첩되도록 상기 화소영역 내에 박스형태로 형성되게 된다.In this case, the second pixel electrode 118 ″ and the first pixel electrode 118 ′ are formed on and under the color filter 107, respectively, to surround the color filter 107. A box shape is formed in the pixel area so as to overlap a portion of the gate line 116 and the data line 117.

그리고, 상기 제 1 데이터패드 연결전극(127p')과 제 2 데이터패드 연결전극(127p")은 상기 제 1 홀을 통해 그 하부의 데이터패드라인(117p)과 전기적으로 접속하며, 상기 제 1 게이트패드 연결전극(126p')과 제 2 게이트패드 연결전극(126p")은 상기 제 2 홀을 통해 그 하부의 게이트패드라인(116p)과 전기적으로 접속하게 된다.The first data pad connecting electrode 127p 'and the second data pad connecting electrode 127p "are electrically connected to the data pad line 117p at the lower portion thereof through the first hole. The pad connecting electrode 126p 'and the second gate pad connecting electrode 126p "are electrically connected to the gate pad line 116p below through the second hole.

다음으로, 도 6g 및 도 7g에 도시된 바와 같이, 상기 제 1, 제 2 화소전극(118', 118"), 제 1, 제 2 데이터패드 연결전극(127p', 127p") 및 제 1, 제 2 게이트패드 연결전극(126p', 126p")이 형성된 어레이 기판(110) 전면에 제 4 절연 막(115d)을 형성한 후, 포토리소그래피공정(제 9 마스크공정)을 통해 선택적으로 제거함으로써 상기 어레이 기판(110)의 데이터패드부 및 게이트패드부에 각각 상기 제 2 데이터패드 연결전극(127p") 및 제 2 게이트패드 연결전극(126p")의 일부를 노출시키는 제 2 콘택홀(140b)과 제 3 콘택홀(140c)을 형성한다.Next, as shown in FIGS. 6G and 7G, the first and second pixel electrodes 118 ′ and 118 ″, the first and second data pad connection electrodes 127p ′ and 127p ″, and The fourth insulating layer 115d is formed on the entire surface of the array substrate 110 on which the second gate pad connection electrodes 126p 'and 126p "are formed, and then selectively removed by a photolithography process (a ninth mask process). A second contact hole 140b exposing portions of the second data pad connection electrode 127p ″ and the second gate pad connection electrode 126p ″ respectively of the data pad part and the gate pad part of the array substrate 110; The third contact hole 140c is formed.

그리고, 도 6h 및 도 7h에 도시된 바와 같이, 상기 제 2 콘택홀과 제 3 콘택홀이 형성된 상기 4 절연막(115d) 전면에 투명한 도전물질로 이루어진 제 5 도전막을 형성한 후, 포토리소그래피공정(제 10 마스크공정)을 이용하여 선택적으로 패터닝함으로써 상기 화소영역 내에 다수개의 슬릿(108s)을 가진 공통전극(108)을 형성한다.6H and 7H, after forming a fifth conductive film made of a transparent conductive material on the entire surface of the fourth insulating film 115d where the second contact hole and the third contact hole are formed, a photolithography process ( The common electrode 108 having a plurality of slits 108s is formed in the pixel area by selectively patterning the semiconductor layer 10 by using a tenth mask process.

이때, 상기 제 10 마스크공정을 이용하여 상기 제 5 도전막을 선택적으로 패터닝함으로써 상기 데이터패드부 및 게이트패드부에 각각 상기 제 2 콘택홀 및 제 3 콘택홀을 통해 상기 제 2 데이터패드 연결전극(127p") 및 제 2 게이트패드 연결전극(126p"), 즉 실질적으로 그 하부의 데이터패드라인(117p) 및 게이트패드라인(116p)에 전기적으로 접속하는 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하게 된다.In this case, by selectively patterning the fifth conductive layer using the tenth mask process, the second data pad connection electrode 127p through the second contact hole and the third contact hole, respectively, in the data pad part and the gate pad part. And the second gate pad connecting electrode 126p, that is, the data pad electrode 127p and the gate pad electrode 126p which are electrically connected to the data pad line 117p and the gate pad line 116p substantially below. ).

이때, 상기 제 5 도전막은 상기 공통전극(108)과 데이터패드전극(127p) 및 게이트패드전극(126p)을 형성하기 위해 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투과율이 뛰어난 투명한 도전물질을 포함한다.In this case, the fifth conductive layer is a transparent conductive material having excellent transmittance such as indium tin oxide or indium zinc oxide to form the common electrode 108, the data pad electrode 127p, and the gate pad electrode 126p. It includes.

또한, 상기 본 발명의 실시예에 따른 공통전극(108)은 화소부 전체에 걸쳐 단일패턴으로 이루어지며, 상기 화소전극(118', 118")이 형성된 화소영역 내에는 상기 공통전극(108)에 다수개의 슬릿(108s)이 형성되게 된다.In addition, the common electrode 108 according to the embodiment of the present invention is formed in a single pattern over the entire pixel portion, and the common electrode 108 is formed in the pixel region in which the pixel electrodes 118 'and 118 "are formed. A plurality of slits 108s are formed.

이때, 상기 공통전극(108)은 화소부 전체에 걸쳐 단일패턴으로 이루어짐에 따라 상기 다수개의 슬릿(108s)이 형성되지 않은 영역인 게이트라인(116)과 데이터라인(117) 및 박막 트랜지스터 상부에도 형성되어 있는 것을 특징으로 한다. 참고로, 상기 화소부는 모든 화소영역이 모여 화상을 표시하는 어레이 기판(110)의 화상표시 영역을 의미한다.In this case, since the common electrode 108 is formed in a single pattern over the entire pixel portion, the common electrode 108 is also formed on the gate line 116, the data line 117, and the thin film transistor, in which the plurality of slits 108s are not formed. It is characterized by that. For reference, the pixel unit refers to an image display area of the array substrate 110 in which all pixel areas are collected to display an image.

도 8은 상기 도 6h에 도시된 어레이 기판과 컬러필터 기판이 합착하여 구성된 본 발명의 실시예에 따른 프린지 필드형 액정표시장치를 개략적으로 나타내는 단면도이다.FIG. 8 is a schematic cross-sectional view of a fringe field type liquid crystal display device according to an exemplary embodiment of the present invention in which the array substrate and the color filter substrate illustrated in FIG. 6H are bonded to each other.

도면에 도시된 바와 같이, 본 발명의 실시예에 따른 어레이 기판(110)은 컬럼 스페이서(150)에 의해 일정한 셀갭이 유지된 상태에서 화상표시 영역의 외곽에 형성된 실런트(미도시)에 의해 컬러필터 기판(105)과 대향하여 합착되게 된다.As shown in the figure, the array substrate 110 according to the embodiment of the present invention is a color filter by a sealant (not shown) formed on the outside of the image display area in a state where a constant cell gap is maintained by the column spacer 150. The substrate 105 is bonded to the substrate 105.

참고로, 미설명 도면부호 108'은 배면 ITO를 나타낸다.For reference, reference numeral 108 ′ indicates the back ITO.

여기서, 상기 본 발명의 실시예의 프린지 필드형 액정표시장치는 액티브패턴으로 비정질 실리콘 박막을 이용한 비정질 실리콘 박막 트랜지스터를 예를 들어 설명하고 있으나, 본 발명이 이에 한정되는 것은 아니며 본 발명은 상기 액티브패턴으로 다결정 실리콘 박막을 이용한 다결정 실리콘 박막 트랜지스터에도 적용된다.Here, the fringe field type liquid crystal display device according to the embodiment of the present invention has been described using an amorphous silicon thin film transistor using an amorphous silicon thin film as an active pattern, for example, but the present invention is not limited thereto. The present invention also applies to polycrystalline silicon thin film transistors using polycrystalline silicon thin films.

또한, 본 발명은 액정표시장치뿐만 아니라 박막 트랜지스터를 이용하여 제작하는 다른 표시장치, 예를 들면 구동 트랜지스터에 유기전계발광소자(Organic Light Emitting Diodes; OLED)가 연결된 유기전계발광 디스플레이장치에도 이용될 수 있다.In addition, the present invention can be used not only in liquid crystal display devices but also in other display devices fabricated using thin film transistors, for example, organic light emitting display devices in which organic light emitting diodes (OLEDs) are connected to driving transistors. have.

상기한 설명에 많은 사항이 구체적으로 기재되어 있으나 이것은 발명의 범위를 한정하는 것이라기보다 바람직한 실시예의 예시로서 해석되어야 한다. 따라서 발명은 설명된 실시예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위에 균등한 것에 의하여 정하여져야 한다.Many details are set forth in the foregoing description but should be construed as illustrative of preferred embodiments rather than to limit the scope of the invention. Therefore, the invention should not be defined by the described embodiments, but should be defined by the claims and their equivalents.

도 1은 일반적인 액정표시장치를 개략적으로 나타내는 분해사시도.1 is an exploded perspective view schematically showing a general liquid crystal display device.

도 2는 일반적인 프린지 필드형 액정표시장치의 어레이 기판 일부를 나타내는 평면도.2 is a plan view showing a part of an array substrate of a typical fringe field type liquid crystal display device.

도 3a 내지 도 3e는 상기 도 2에 도시된 어레이 기판의 II-II'선에 따른 제조공정을 순차적으로 나타내는 단면도.3A to 3E are cross-sectional views sequentially illustrating a manufacturing process along the line II-II ′ of the array substrate shown in FIG. 2.

도 4는 상기 도 3e에 도시된 어레이 기판과 컬러필터 기판이 합착하여 구성된 일반적인 프린지 필드형 액정표시장치를 개략적으로 나타내는 단면도.4 is a cross-sectional view schematically illustrating a typical fringe field type liquid crystal display device in which the array substrate and the color filter substrate illustrated in FIG. 3E are bonded to each other.

도 5는 본 발명의 실시예에 따른 프린지 필드형 액정표시장치의 어레이 기판 일부를 개략적으로 나타내는 평면도.5 is a plan view schematically illustrating a portion of an array substrate of a fringe field type liquid crystal display device according to an exemplary embodiment of the present invention.

도 6a 내지 도 6h는 상기 도 5에 도시된 어레이 기판의 Va-Va'선과 Vb-Vb선 및 Vc-Vc선에 따른 제조공정을 순차적으로 나타내는 단면도.6A to 6H are cross-sectional views sequentially illustrating a manufacturing process along lines Va-Va ', Vb-Vb, and Vc-Vc of the array substrate shown in FIG.

도 7a 내지 도 7h는 상기 도 5에 도시된 어레이 기판의 제조공정을 순차적으로 나타내는 평면도.7A to 7H are plan views sequentially illustrating a manufacturing process of the array substrate illustrated in FIG. 5.

도 8은 상기 도 6h에 도시된 어레이 기판과 컬러필터 기판이 합착하여 구성된 본 발명의 실시예에 따른 프린지 필드형 액정표시장치를 개략적으로 나타내는 단면도.8 is a schematic cross-sectional view of a fringe field type liquid crystal display device according to an exemplary embodiment of the present invention in which the array substrate and the color filter substrate illustrated in FIG. 6H are bonded to each other.

** 도면의 주요부분에 대한 부호의 설명 **DESCRIPTION OF REFERENCE NUMERALS

105 : 컬러필터 기판 106: 블랙매트릭스105: color filter substrate 106: black matrix

107 : 컬러필터 108 : 공통전극107: color filter 108: common electrode

108s : 슬릿 110 : 어레이 기판108s: slit 110: array substrate

116 : 게이트라인 117 : 데이터라인116: gate line 117: data line

118',118" : 화소전극 121 : 게이트전극118 ', 118 ": pixel electrode 121: gate electrode

122 : 소오스전극 123 : 드레인전극122 source electrode 123 drain electrode

Claims (15)

화소부와 패드부로 구분되는 제 1 기판을 제공하는 단계;Providing a first substrate divided into a pixel portion and a pad portion; 상기 제 1 기판의 화소부에 제 1 도전막으로 이루어진 게이트전극과 게이트라인을 형성하는 단계;Forming a gate electrode and a gate line formed of a first conductive layer on the pixel portion of the first substrate; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 제 1 절연막을 형성하는 단계;Forming a first insulating film on the first substrate on which the gate electrode and the gate line are formed; 상기 제 1 절연막이 형성된 제 1 기판의 화소부에 액티브패턴과 제 2 도전막으로 이루어진 소오스/드레인전극을 형성하며, 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인을 형성하는 단계;Forming a source / drain electrode including an active pattern and a second conductive layer on a pixel portion of the first substrate on which the first insulating layer is formed, and forming a data line crossing the gate line to define a pixel region; 상기 액티브패턴과 소오스/드레인전극 및 데이터라인이 형성된 제 1 기판에 제 2 절연막을 형성하는 단계;Forming a second insulating film on the first substrate on which the active pattern, the source / drain electrode, and the data line are formed; 상기 제 2 절연막이 형성된 제 1 기판의 화소부에 수지막으로 이루어진 블랙매트릭스를 형성하는 단계;Forming a black matrix made of a resin film on the pixel portion of the first substrate on which the second insulating film is formed; 상기 블랙매트릭스가 형성된 제 1 기판 위에 제 3 절연막을 형성하는 단계;Forming a third insulating film on the first substrate on which the black matrix is formed; 상기 제 2 절연막과 제 3 절연막을 선택적으로 제거하여 상기 드레인전극의 일부를 노출시키는 제 1 콘택홀을 형성하는 단계;Selectively removing the second insulating film and the third insulating film to form a first contact hole exposing a portion of the drain electrode; 상기 제 3 절연막이 형성된 제 1 기판 위에 상기 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 제 3 도전막을 형성하는 단계;Forming a third conductive film electrically connected to the drain electrode through the first contact hole on the first substrate on which the third insulating film is formed; 상기 제 3 도전막이 형성된 제 1 기판의 각 화소영역에 감광 특성의 컬러 레 지스트로 이루어진 컬러필터를 형성하는 단계;Forming a color filter formed of a color register having a photosensitive characteristic in each pixel region of the first substrate on which the third conductive film is formed; 상기 컬러필터가 형성된 제 1 기판의 전면에 제 4 도전막을 형성한 후, 상기 제 3 도전막과 제 4 도전막을 선택적으로 패터닝함으로써 상기 제 1 기판의 화소부에 각각 상기 제 3 도전막과 제 4 도전막으로 이루어진 박스형태의 제 1 화소전극과 제 2 화소전극을 형성하는 단계;After forming a fourth conductive film on the entire surface of the first substrate on which the color filter is formed, the third conductive film and the fourth conductive film are selectively patterned to selectively pattern the third conductive film and the fourth conductive film. Forming a box-shaped first pixel electrode and a second pixel electrode made of a conductive film; 상기 제 2 화소전극이 형성된 제 1 기판 위에 제 4 절연막을 형성하는 단계;Forming a fourth insulating film on the first substrate on which the second pixel electrode is formed; 상기 제 4 절연막이 형성된 제 1 기판의 화소부 전체에 제 5 도전막으로 이루어진 공통전극을 형성하되, 상기 화소영역에 다수개의 슬릿을 가지도록 공통전극을 형성하는 단계; 및Forming a common electrode formed of a fifth conductive layer on the entire pixel portion of the first substrate on which the fourth insulating film is formed, and forming the common electrode to have a plurality of slits in the pixel region; And 상기 제 1 기판과 제 2 기판을 합착하는 단계를 포함하는 프린지 필드형 액정표시장치의 제조방법.A method of manufacturing a fringe field type liquid crystal display device comprising the step of bonding the first substrate and the second substrate. 제 1 항에 있어서, 상기 게이트전극과 게이트라인을 형성할 때 상기 제 1 도전막을 이용하여 상기 패드부에 게이트패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.The fringe field type liquid crystal display of claim 1, further comprising forming a gate pad line on the pad portion by using the first conductive layer when forming the gate electrode and the gate line. Manufacturing method. 제 2 항에 있어서, 상기 액티브패턴과 소오스/드레인전극 및 데이터라인을 형성할 때 상기 제 2 도전막을 이용하여 상기 패드부에 데이트패드라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.The fringe field of claim 2, further comprising forming a data pad line on the pad part by using the second conductive layer when forming the active pattern, the source / drain electrode, and the data line. Method of manufacturing a type liquid crystal display device. 제 1 항에 있어서, 상기 블랙매트릭스는 상기 게이트라인과 데이터라인 상부 및 상기 드레인전극의 일부를 제외한 박막 트랜지스터 영역에 형성하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.2. The method of claim 1, wherein the black matrix is formed in a thin film transistor region except for a portion of the gate line, the data line, and a portion of the drain electrode. 제 3 항에 있어서, 상기 제 1 콘택홀을 형성할 때 상기 제 2 절연막과 제 3 절연막을 선택적으로 제거하여 상기 데이터패드라인의 일부를 노출시키는 제 1 홀을 형성하며, 상기 제 1 절연막과 제 2 절연막 및 제 3 절연막을 선택적으로 제거하여 상기 게이트패드라인의 일부를 노출시키는 제 2 홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.4. The method of claim 3, wherein the second insulating layer and the third insulating layer are selectively removed when the first contact hole is formed to form a first hole exposing a portion of the data pad line. And selectively removing the insulating film and the third insulating film to form a second hole exposing a portion of the gate pad line. 제 5 항에 있어서, 상기 제 3 도전막은 상기 제 1 홀을 통해 상기 데이터패드라인과 전기적으로 접속하는 동시에 상기 제 2 홀을 통해 상기 게이트패드라인과 전기적으로 접속하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.6. The fringe field type liquid crystal of claim 5, wherein the third conductive layer is electrically connected to the data pad line through the first hole and electrically connected to the gate pad line through the second hole. Method for manufacturing a display device. 제 1 항에 있어서, 상기 제 3 도전막이 형성된 제 1 기판 전면에 감광 특성의 컬러 레지스트를 도포하고 마스크를 이용하여 광을 조사한 후, 현상액을 작용시켜 각 화소영역에 적, 녹 및 청색의 컬러필터를 형성하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.The color filter of claim 1, wherein a color resist having a photosensitive characteristic is coated on the entire surface of the first substrate on which the third conductive film is formed, and light is irradiated using a mask. Method of manufacturing a fringe field type liquid crystal display device, characterized in that to form a. 제 5 항에 있어서, 상기 제 1 화소전극과 제 2 화소전극을 형성할 때 상기 제 3 도전막과 제 4 도전막을 선택적으로 패터닝함으로써 상기 제 1 기판의 패드부에 각각 상기 제 3 도전막과 제 4 도전막으로 이루어진 제 1 데이터패드 연결전극과 제 2 데이터패드 연결전극을 형성하는 한편, 각각 상기 제 3 도전막과 제 4 도전막으로 이루어진 제 1 게이트패드 연결전극과 제 2 게이트패드 연결전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.The method of claim 5, wherein the third conductive film and the fourth conductive film are selectively patterned when the first pixel electrode and the second pixel electrode are formed to respectively form the third conductive film and the third conductive film. Forming a first data pad connecting electrode and a second data pad connecting electrode formed of a fourth conductive film, and forming a first gate pad connecting electrode and a second gate pad connecting electrode formed of the third conductive film and the fourth conductive film, respectively. A method of manufacturing a fringe field type liquid crystal display further comprising the step of forming. 제 1 항에 있어서, 상기 제 2 화소전극과 제 1 화소전극은 상기 컬러필터의 상, 하부에 각각 형성되어 상기 컬러필터를 둘러싸게 되며, 그 하부의 상기 게이트라인과 데이터라인의 일부와 중첩되도록 상기 화소영역 내에 박스형태로 형성되는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.The display device of claim 1, wherein the second pixel electrode and the first pixel electrode are formed above and below the color filter to surround the color filter, and overlap the portion of the gate line and the data line below the color filter. A fringe field type liquid crystal display device, characterized in that formed in the box area in the pixel area. 제 8 항에 있어서, 상기 제 1 데이터패드 연결전극과 제 2 데이터패드 연결전극은 상기 제 1 홀을 통해 그 하부의 데이터패드라인과 전기적으로 접속하며, 상기 제 1 게이트패드 연결전극과 제 2 게이트패드 연결전극은 상기 제 2 홀을 통해 그 하부의 게이트패드라인과 전기적으로 접속하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.10. The display device of claim 8, wherein the first data pad connection electrode and the second data pad connection electrode are electrically connected to a lower data pad line through the first hole, and the first gate pad connection electrode and the second gate. And a pad connection electrode is electrically connected to a gate pad line under the second hole through the second hole. 제 8 항에 있어서, 상기 제 4 절연막을 선택적으로 제거하여 상기 제 1 기판 의 패드부에 각각 상기 제 2 데이터패드 연결전극 및 제 2 게이트패드 연결전극의 일부를 노출시키는 제 2 콘택홀과 제 3 콘택홀을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.The second contact hole and the third contact hole of claim 8, wherein the fourth insulating layer is selectively removed to expose portions of the second data pad connection electrode and the second gate pad connection electrode, respectively, in the pad portion of the first substrate. A method of manufacturing a fringe field type liquid crystal display further comprising the step of forming a contact hole. 제 11 항에 있어서, 상기 공통전극을 형성할 때 상기 제 5 도전막을 선택적으로 패터닝함으로써 상기 패드부에 각각 상기 제 2 콘택홀 및 제 3 콘택홀을 통해 상기 제 2 데이터패드 연결전극 및 제 2 게이트패드 연결전극에 전기적으로 접속하는 데이터패드전극 및 게이트패드전극을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 프린지 필드형 액정표시장치의 제조방법.The second data pad connecting electrode and the second gate through the second contact hole and the third contact hole, respectively, by selectively patterning the fifth conductive layer when forming the common electrode. A method of manufacturing a fringe field type liquid crystal display device further comprising the step of forming a data pad electrode and a gate pad electrode electrically connected to the pad connection electrode. 제 1 기판;A first substrate; 상기 제 1 기판 위에 형성되며, 제 1 도전막으로 이루어진 게이트전극과 게이트라인;A gate electrode and a gate line formed on the first substrate and formed of a first conductive film; 상기 게이트전극과 게이트라인이 형성된 제 1 기판 위에 형성된 제 1 절연막;A first insulating film formed on the first substrate on which the gate electrode and the gate line are formed; 상기 제 1 절연막이 형성된 제 1 기판에 형성되며, 실리콘 박막으로 이루어진 액티브패턴과 제 2 도전막으로 이루어진 소오스/드레인전극 및 상기 게이트라인과 교차하여 화소영역을 정의하는 데이터라인;A data line formed on the first substrate on which the first insulating film is formed, and defining a pixel region intersecting with the source / drain electrode made of a silicon thin film, a second conductive film, and the gate line; 상기 액티브패턴과 소오스/드레인전극 및 데이터라인이 형성된 제 1 기판 위에 형성된 제 2 절연막;A second insulating layer formed on the first substrate on which the active pattern, the source / drain electrode, and the data line are formed; 상기 제 2 절연막이 형성된 제 1 기판 위에 형성되며, 수지막으로 이루어진 블랙매트릭스;A black matrix formed on the first substrate on which the second insulating film is formed and formed of a resin film; 상기 블랙매트릭스가 형성된 제 1 기판 위에 형성된 제 3 절연막;A third insulating film formed on the first substrate on which the black matrix is formed; 상기 제 3 절연막이 형성된 제 1 기판 위에 형성되며, 상기 제 2 절연막과 제 3 절연막에 형성된 제 1 콘택홀을 통해 상기 드레인전극과 전기적으로 접속하는 박스형태의 제 1 화소전극;A box-shaped first pixel electrode formed on the first substrate on which the third insulating film is formed and electrically connected to the drain electrode through a first contact hole formed in the second insulating film and the third insulating film; 상기 제 1 화소전극이 형성된 제 1 기판의 각 화소영역에 형성되며, 감광 특성의 컬러 레지스트로 이루어진 컬러필터;A color filter formed in each pixel region of the first substrate on which the first pixel electrode is formed, the color filter having a photoresist color resist; 상기 컬러필터가 형성된 제 1 기판 위에 형성되되, 제 4 도전막으로 이루어지며 상기 제 1 화소전극과 연결되는 박스형태의 제 2 화소전극;A second pixel electrode formed on a first substrate on which the color filter is formed and formed of a fourth conductive layer and connected to the first pixel electrode; 상기 제 2 화소전극이 형성된 제 1 기판 위에 형성된 제 4 절연막;A fourth insulating film formed on the first substrate on which the second pixel electrode is formed; 상기 제 4 절연막이 형성된 제 1 기판의 화소부 전체에 형성되되, 제 5 도전막으로 이루어지며 상기 화소영역에 다수개의 슬릿을 가지도록 형성된 공통전극; 및A common electrode formed on the entire pixel portion of the first substrate on which the fourth insulating film is formed, the common electrode formed of a fifth conductive film and having a plurality of slits in the pixel region; And 상기 제 1 기판과 대향하여 합착하는 제 2 기판을 포함하는 프린지 필드형 액정표시장치.A fringe field type liquid crystal display device comprising a second substrate bonded to and opposed to the first substrate. 제 13 항에 있어서, 상기 블랙매트릭스는 상기 게이트라인과 데이터라인 상부 및 상기 드레인전극의 일부를 제외한 박막 트랜지스터 영역에 형성되는 것을 특징으로 하는 프린지 필드형 액정표시장치.The fringe field type liquid crystal display of claim 13, wherein the black matrix is formed in a thin film transistor region except for a portion of the gate line, the data line, and the drain electrode. 제 13 항에 있어서, 상기 제 2 화소전극과 제 1 화소전극은 상기 컬러필터의 상, 하부에 각각 형성되어 상기 컬러필터를 둘러싸게 되며, 그 하부의 상기 게이트라인과 데이터라인의 일부와 중첩되도록 상기 화소영역 내에 박스형태를 가지는 것을 특징으로 하는 프린지 필드형 액정표시장치.The method of claim 13, wherein the second pixel electrode and the first pixel electrode are formed on and under the color filter, respectively, to surround the color filter, and overlap the portion of the gate line and the data line below the color filter. A fringe field type liquid crystal display device having a box shape in the pixel area.
KR1020090097402A 2009-10-13 2009-10-13 Fringe field switching liquid crystal display device and method of fabricating the same KR101631620B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090097402A KR101631620B1 (en) 2009-10-13 2009-10-13 Fringe field switching liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090097402A KR101631620B1 (en) 2009-10-13 2009-10-13 Fringe field switching liquid crystal display device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20110040222A true KR20110040222A (en) 2011-04-20
KR101631620B1 KR101631620B1 (en) 2016-06-17

Family

ID=44046624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090097402A KR101631620B1 (en) 2009-10-13 2009-10-13 Fringe field switching liquid crystal display device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR101631620B1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130028642A (en) * 2011-09-09 2013-03-19 엘지디스플레이 주식회사 Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR20130054772A (en) * 2011-11-17 2013-05-27 엘지디스플레이 주식회사 Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR20140081409A (en) * 2012-12-21 2014-07-01 엘지디스플레이 주식회사 Thin film transistor array substrate and method for manufacturing the same
KR20140086395A (en) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 Liquid crystal display device and Method for manufacturing the same
CN104115058A (en) * 2012-02-15 2014-10-22 夏普株式会社 Liquid crystal display
US9472577B2 (en) 2013-11-07 2016-10-18 Samsung Display Co., Ltd. Thin film transistor substrate, display apparatus having the same, and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020063498A (en) * 2001-01-29 2002-08-03 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device
KR20050002140A (en) * 2003-06-30 2005-01-07 엘지.필립스 엘시디 주식회사 In-Plane Switching mode Liquid Crystal Display Device and A method for manufacturing the same
KR20050003898A (en) * 2003-07-04 2005-01-12 엘지.필립스 엘시디 주식회사 Array Substrate of Liquid Crystal Display Device Having Color Filter on Thin Film Transistor (COT) Structure and Method for Fabricating the Same
KR20090083077A (en) * 2008-01-29 2009-08-03 전북대학교산학협력단 Fringe-field switching(ffs) liquid crystal device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3750055B2 (en) * 2001-02-28 2006-03-01 株式会社日立製作所 Liquid crystal display
TWI298110B (en) * 2001-07-31 2008-06-21 Hitachi Ltd Liquid crystal display device
KR101102425B1 (en) * 2005-04-01 2012-01-05 엘지디스플레이 주식회사 An array substrate for fringe field switching mode LCD and method of fabricating of the same
KR101409696B1 (en) * 2005-12-28 2014-06-19 엘지디스플레이 주식회사 Liquid crystal display device and method fabricating for the same
JP2007226175A (en) * 2006-01-26 2007-09-06 Epson Imaging Devices Corp Liquid crystal device and electronic equipment
KR100744406B1 (en) * 2006-04-10 2007-07-30 비오이 하이디스 테크놀로지 주식회사 Ffs mode lcd device and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020063498A (en) * 2001-01-29 2002-08-03 가부시키가이샤 히타치세이사쿠쇼 Liquid crystal display device
KR20050002140A (en) * 2003-06-30 2005-01-07 엘지.필립스 엘시디 주식회사 In-Plane Switching mode Liquid Crystal Display Device and A method for manufacturing the same
KR20050003898A (en) * 2003-07-04 2005-01-12 엘지.필립스 엘시디 주식회사 Array Substrate of Liquid Crystal Display Device Having Color Filter on Thin Film Transistor (COT) Structure and Method for Fabricating the Same
KR20090083077A (en) * 2008-01-29 2009-08-03 전북대학교산학협력단 Fringe-field switching(ffs) liquid crystal device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130028642A (en) * 2011-09-09 2013-03-19 엘지디스플레이 주식회사 Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR20130054772A (en) * 2011-11-17 2013-05-27 엘지디스플레이 주식회사 Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
CN104115058A (en) * 2012-02-15 2014-10-22 夏普株式会社 Liquid crystal display
CN104115058B (en) * 2012-02-15 2016-11-02 夏普株式会社 Liquid crystal display
KR20140081409A (en) * 2012-12-21 2014-07-01 엘지디스플레이 주식회사 Thin film transistor array substrate and method for manufacturing the same
KR20140086395A (en) * 2012-12-28 2014-07-08 엘지디스플레이 주식회사 Liquid crystal display device and Method for manufacturing the same
US9472577B2 (en) 2013-11-07 2016-10-18 Samsung Display Co., Ltd. Thin film transistor substrate, display apparatus having the same, and manufacturing method thereof

Also Published As

Publication number Publication date
KR101631620B1 (en) 2016-06-17

Similar Documents

Publication Publication Date Title
KR102122402B1 (en) COT Structure Liquid Crystal Display Device and method of fabricating the same
KR100978263B1 (en) Liquid crystal display device and method of fabricating the same
KR101320494B1 (en) In plane switching mode liquid crystal display device and method of fabricating the same
KR101980773B1 (en) Thin film transistor substrate having color filter and method of fabricating the same
KR20100069430A (en) Liquid crystal display device controllable viewing angle and method of fabricating the same
WO2015188394A1 (en) Thin film transistor array substrate and manufacturing method thereof
KR101631620B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
US20090109363A1 (en) Liquid crystal display panel and method for fabricating the same
KR101820533B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR101553940B1 (en) Liquid crystal display device and method of fabricating the same
KR101599318B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR101887691B1 (en) Method of fabricating fringe field switching liquid crystal display device
KR101898624B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR101356171B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR20100069432A (en) Liquid crystal display device and method of fabricating the same
KR20090044467A (en) Liquid crystal display device and method of fabricating the same
KR20120133130A (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR20110070564A (en) In plane switching mode liquid crystal display device and method of fabricating the same
KR20090022472A (en) Liquid crystal display device and method of fabricating the same
KR101369258B1 (en) Method of fabricating in plane switching mode liquid crystal display device
KR102061680B1 (en) Fringe field switching liquid crystal display device and method of fabricating the same
KR101697587B1 (en) In plane switching mode liquid crystal display device and method of fabricating the same
KR20110012111A (en) Method of fabricating in plane switching mode liquid crystal display device
KR20090053609A (en) In plane switching mode liquid crystal display device and method of fabricating the same
KR20080003090A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190515

Year of fee payment: 4