KR20110035782A - 금속 배선이 형성된 상변화 메모리 소자 - Google Patents

금속 배선이 형성된 상변화 메모리 소자 Download PDF

Info

Publication number
KR20110035782A
KR20110035782A KR1020090093617A KR20090093617A KR20110035782A KR 20110035782 A KR20110035782 A KR 20110035782A KR 1020090093617 A KR1020090093617 A KR 1020090093617A KR 20090093617 A KR20090093617 A KR 20090093617A KR 20110035782 A KR20110035782 A KR 20110035782A
Authority
KR
South Korea
Prior art keywords
barrier layer
layer
metal
metal wiring
metal material
Prior art date
Application number
KR1020090093617A
Other languages
English (en)
Inventor
조병직
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090093617A priority Critical patent/KR20110035782A/ko
Publication of KR20110035782A publication Critical patent/KR20110035782A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

상변화 메모리 소자를 개시한다. 개시된 상변화 메모리 소자는, 도전 영역을 갖는 반도체 기판, 상기 반도체 기판의 도전 영역을 오픈시키는 비아 홀을 갖는 층간 절연막, 상기 비아 홀을 따라 컨포말하게 형성되며 금속 이온 제공층을 포함하는 배리어막 및 상기 비아 홀을 매립하는 금속 배선 패턴을 포함한다.
구리, 배선, 힐락

Description

금속 배선이 형성된 상변화 메모리 소자{Phase Change Random Access Memory With Metal Interconnection Line}
본 발명은 상변화 메모리 소자에 관한 것으로, 보다 구체적으로는 금속 배선이 형성된 상변화 메모리 소자에 관한 것이다.
최근 디램(DRAM)을 대체할 차세대 메모리 장치로 다양한 비휘발성 메모리 장치가 연구되고 있다. 이러한 차세대 비휘발성 메모리로는 자기 랜덤 억세스 메모리(MRAM), 강유전체 랜덤 억세스 메모리(FRAM), 상변화 랜덤 억세스 메모리(Phase-Change Random Access Memory; PCRAM) 등이 있다.
그 중, PCRAM은 비정질 상태에서는 높은 저항을, 결정질 상태에서는 낮은 저항을 갖는 상변화 물질의 상변화에 의해 정보를 기록하고 독출하는 메모리 소자로서, 빠른 동작 속도 및 높은 집적도를 갖는 장점이 있다. 이러한 PCRAM은 인가된 전류 즉, 주울열(Joule Heat)에 의해 저항이 낮은 결정질(crystalline) 상태인 셋(SET) 상태와 저항이 높은 비정질(amorphous) 상태인 리셋(RESET) 상태 사이에서 상변화가 일어나도록 제어한다.
PCRAM에서의 금속 배선으로는 알루미늄(Al)등이 이용되기도 하나, 최근들어 구리(Cu)의 이용이 증가되고 있는 추세이다. 이러한 구리 배선은 알루미늄에 비해 저항이 작아 전기 전도도가 우수하다. 그리하여, PCRAM에 구리 배선을 채용할 경우 동작 속도를 향상시킬 수 있다.
하지만, 구리 배선은 반도체 제조 공정 동안 발생되는 열에 의해 전자 이동(electromigration) 및 외부 확산이 발생되어 소자의 전기적 특성을 열화시킨다. 특히, 구리 배선의 경우, 전자 이동이 심해지면 배선 내의 이온들이 빠져나가 보이드(void)를 형성할 수 있다. 또는, 전자 이동이 외부로 확산되면서 힐락(hillock)과 같은 현상이 발생됨으로써 다른 배선들과 단락(short) 현상이 발생될 수 있다.
금속 배선의 선폭 및 두께가 감소됨에 따라 전류 밀도(current density)가 증가되어 더 높은 주울 열 발생이 일어나게 되면서 이러한 구리 배선내의 전자 이동 현상으로 인한 상기의 힐락 현상 발생 정도는 더욱 심화될 것으로 예상된다.
본 발명의 기술적 과제는 힐락 현상 및 보이드 현상이 개선된 상변화 메모리 소자를 제공하는 것이다.
본 발명의 기술적 과제는 힐락 현상 및 보이드 현상이 개선된 상변화 메모리 소자의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 일 실시예에 따른 상변화 메모리 소자는, 도전 영역을 갖는 반도체 기판, 상기 반도체 기판의 도전 영역을 오픈시키는 비아 홀을 갖는 층간 절연막, 상기 비아 홀을 따라 컨포말하게 형성되며 금속 이온 제공층을 포함하는 배리어막 및 상기 비아 홀을 매립하는 금속 배선 패턴을 포함한다.
본 발명의 일 실시예에 따르면, 금속 배선 형성시 힐락 현상과 보이드 현상을 개선할 수 있다. 즉, 배리어막을 형성하여 금속 배선의 금속 이온들의 이동을 방해하고 확산을 억제하도록 함으로써, 소자의 신뢰성을 향상시킬 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발 명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
이하, 도 1내지 도 5를 참조하여 본 발명의 일 실시예에 따른 상변화 메모리 소자에 대하여 설명한다. 도 1 내지 도 5는 본 발명의 일 실시예에 따른 반도체 메모리 소자의 제조 방법을 순서대로 나타낸 도면이다.
도 1을 참조하면, 반도체 기판(100)상에 비아 홀(102)가 구비된 층간 절연막(101)을 형성한다.
우선, PN 다이오드 패턴(미도시), 하부 전극(미도시) 및 상부 전극(미도시)과 같은 도전 영역의 하부 구조물이 형성된 반도체 기판(100) 상부에 층간 절연막(101)을 형성한다. 층간 절연막(101)은 치밀한 막질 특성을 가지면서, 층간 평탄화 특성을 포함하는 HDP(High density plasma)막일 수 있다. 이러한 층간 절연막(101) 내에 후속의 다마신(damascene) 금속 배선을 위한 비아 홀(102)을 형성한다. 도시하지 않았으나, 층간 절연막(101) 상부에 감광막 패턴(미도시)을 형성한 후, 식각 마스크로서 이용하여 층간 절연막(101)을 식각함으로써 비아 홀(102)을 형성한다. 이러한 비아 홀(102)을 형성함으로써 하부 구조물의 도전 영역들이 노출될 수 있다.
도 2를 참조하면, 도 1의 결과물을 따라 컨포말하게 3중의 복합막으로 형성 된 배리어막(103)을 형성한다.
구체적으로, 층간 절연막(101) 및 비아 홀(102)을 따라 컨포말하게 제 1 배리어막(103a)을 형성한다. 제 1 배리어막(103a)은 탄탈륨(Ta) 물질막일 수 있으며, 그 두께는 약 20 내지 50 Å의 두께일 수 있다. 이러한 제 1 배리어막(103a)은 이후 형성될 금속 배선층(미도시)과 하부 층, 즉 층간 절연막(101)과의 접착성(adhesion)을 향상시키도록 형성된다.
제 1 배리어막(103a)을 따라 컨포말하게 제 2 배리어막(103b)을 형성한다. 제 2 배리어막(103b)은 탄탈나이트라이드(TaN) 물질막일 수 있으며, 그 두께는 약 75 내지 100 Å의 두께일 수 있다. 이러한 제 2 배리어막(103b)은 이후 형성될 금속 배선층(미도시)의 금속 물질들이 층간 절연막(101)으로 확산하는 것을 방지하도록 형성된다.
제 2 배리어막(103b)을 따라 컨포말하게 제 3 배리어막(103c)을 형성한다. 본 발명의 일 실시예에 따른 제 3 배리어막(103c)은 탄탈륨(Ta) 물질막일 수 있으며, 그 두께는 약 20 내지 50 Å의 두께로 형성하는 것으로 예시한다. 여기서는 제 3 배리어막(103c)의 물질에 대해서 탄탈륨으로 설명하였으나, 이에 제한되지 아니하고, TaN, TaAlN, TaSiN, TaSi2, Ti, TiN, WN 및 TiSiN으로 이루어진 군에서 선택된 하나의 물질층일 수 있다.
종래에는 금속 배선층(미도시) 형성 과정 중, 어닐링(annealing)시 금속 이온들이 그레인 바운더리(grain boundary)를 통해 확산 및 이동하면서 배선 내에 보이드(void)를 형성하거나 외부에 힐락(hillock)과 같은 현상을 발생시켰다. 그리하 여, 소자의 특성이 열화될 뿐 아니라, 배선이 단절되거나 다른 물질층과 접촉되어 단락될 수 있어, 소자의 신뢰성 또한 저하되었다.
그러나, 본 발명의 일 실시예에 따른 제 3 배리어막(103c)을 형성함으로써, 어닐링시 제 3 배리어막(103c)의 탄탈 이온들이 금속 배선층(미도시)으로 침투하여, 오히려 금속 배선층(미도시)의 금속 이온들의 이동도를 낮출 수 있다. 이에 따라, 제 3 배리어막(103c)의 탄탈 이온들이 금속 배선층(미도시)의 금속 이온들과 결합하거나 이동을 방해함으로써, 보이드 및 힐락 현상의 발생을 억제하거나 방지할 수 있다.
계속해서, 도 3을 참조하면, 도 2의 결과물 상부에 금속 배선용 물질막(104a)을 형성한다.
여기서의 금속 배선용 물질막(104a)은 구리 배선층으로 예시한다. 당업자에게 잘 알려진 바와 같이, 금속 배선용 물질막(104a)을 형성하기 위해 우선, 전류를 흐르게 할 수 있는 도전층인 구리 시드층(seed layer; 미도시)을 형성한다. 이어서, 매립 특성이 우수한 전기 도금법(electro plating)을 이용하여 약 7000 내지 10000Å의 두께로 구리로 된 금속 배선층(104)을 형성한다. 이 때, 후속 공정으로 어닐링을 실시한다. 예컨대, 어닐링은 약 100 내지 200℃의 온도에서 약 60 초 내지 5분 정도 공정을 진행한다.
전술한 바와 같이, 본 발명의 일 실시예에 따르면, 어닐링 시 제 3 배리어막(103c)의 금속 불순물 이온, 예컨대 탄탈 이온들이 금속 배선용 물질막(104a)의 그레인 바운더리로 침투하게 되고, 이에 따라 금속 배선용 물질막(104a)내의 구리 이온들은 이동 경로가 방해되어 확산이 억제될 수 있다.
도 4를 참조하면, 금속 배선용 물질막(104a)을 다마신 배선으로 평탄화하여 금속 배선 패턴(104)을 형성한다.
보다 자세히 설명하면, 층간 절연막(101)의 상부 표면을 폴리싱 스톱으로 하고, 금속 배선용 물질막(104a) 전면에 CMP(Chemical Mechanical Polishing) 방식을 이용하여 평탄화 공정을 실시한다. 이로써, 금속 배선용 물질막(104a) 및 배리어막(103)이 선택적으로 연마되어 비아 홀(도 1의 102 참조)를 매립하는 금속 배선 패턴(104)이 형성될 수 있다.
도 5를 참조하면, 도 4의 결과물 상부에 후속 배선 형성을 위한 상부 절연막(105)을 형성한다. 여기서, 상부 절연막(105)은 내열 특성이 우수한 질화막일 수 있으나 이에 제한되는 것은 아니다.
이와 같이, 금속 배선 패턴(104)의 접착력 증대뿐 아니라 금속 배선 패턴(104)과 다른 막과의 반응을 억제하도록 3중의 복합막으로 이루어진 배리어막(103)을 구비함으로써, 구리 이온의 이동 및 확산에 따른 문제들을 감소시키거나 억제할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부 터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1 내지 도 5는 본 발명의 일 실시예에 따른 상변화 메모리 소자의 제조 방법을 순차적으로 도시한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 101 : 층간 절연막
103 : 배리어막 104 : 금속 배선 패턴
105 : 상부 절연막

Claims (8)

  1. 도전 영역을 갖는 반도체 기판;
    상기 반도체 기판의 도전 영역을 오픈시키는 비아 홀을 갖는 층간 절연막;
    상기 비아 홀을 따라 컨포말하게 형성되며 금속 이온 제공층을 포함하는 배리어막; 및
    상기 비아 홀을 매립하는 구리 금속 배선 패턴을 포함하는 상변화 메모리 소자.
  2. 제 1항에 있어서,
    상기 배리어막은,
    제 1 내화성 금속 물질로 형성되는 제 1 배리어막;
    상기 제 1 배리어막상에 적층되어 형성되며 제 2 내화성 금속 물질로 형성된 제 2 배리어막; 및
    상기 제 2 배리어막 상에 적층되어 형성되는 상기 금속 이온 제공층인 제 3 배리어막을 포함하는 상변화 메모리 소자.
  3. 제 2항에 있어서,
    상기 제 1 금속 물질은 탄탈륨 물질을 포함하는 상변화 메모리 소자.
  4. 제 2항에 있어서,
    상기 제 2 금속 물질은 탄탈륨 나이트라이드 물질을 포함하는 상변화 메모리 소자.
  5. 제 2항에 있어서,
    상기 제 3 배리어막은 상기 제 1 금속 물질로 형성되는 것을 포함하는 상변화 메모리 소자.
  6. 제 2항에 있어서,
    상기 제 3 배리어막은 상기 제 1 및 제 2금속 물질과는 다른 제 3 금속 물질로 형성되는 것을 더 포함하는 상변화 메모리 소자.
  7. 제 6항에 있어서,
    상기 제 3 금속 물질은 티타늄 물질을 포함하는 상변화 메모리 소자.
  8. 제 1항에 있어서,
    상기 금속 배선 패턴은 구리 물질로 형성된 상변화 메모리 소자.
KR1020090093617A 2009-09-30 2009-09-30 금속 배선이 형성된 상변화 메모리 소자 KR20110035782A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090093617A KR20110035782A (ko) 2009-09-30 2009-09-30 금속 배선이 형성된 상변화 메모리 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090093617A KR20110035782A (ko) 2009-09-30 2009-09-30 금속 배선이 형성된 상변화 메모리 소자

Publications (1)

Publication Number Publication Date
KR20110035782A true KR20110035782A (ko) 2011-04-06

Family

ID=44044068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090093617A KR20110035782A (ko) 2009-09-30 2009-09-30 금속 배선이 형성된 상변화 메모리 소자

Country Status (1)

Country Link
KR (1) KR20110035782A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200115378A (ko) * 2019-03-29 2020-10-07 한양대학교 에리카산학협력단 이차전지용 물질막 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200115378A (ko) * 2019-03-29 2020-10-07 한양대학교 에리카산학협력단 이차전지용 물질막 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP5382001B2 (ja) 半導体装置及びその製造方法
KR100618855B1 (ko) 금속 콘택 구조체 형성방법 및 이를 이용한 상변화 메모리제조방법
US7790617B2 (en) Formation of metal silicide layer over copper interconnect for reliability enhancement
US20140113428A1 (en) Method for Integrating MnOz Based Resistive Memory with Copper Interconnection Back-End Process
US10373909B2 (en) Selective surface modification of interconnect structures
TW201709293A (zh) 用於內連線的釕金屬特徵部填補
CN102543734B (zh) 带有存储功能的mos器件及其形成方法
JP2002289690A (ja) 集積回路および集積回路を製造する方法
US20140091272A1 (en) Resistance variable memory structure and method of forming the same
KR100712358B1 (ko) 반도체 소자의 다마신 배선 형성 방법 및 그에 의해 형성된다마신 배선 구조체
JP5527321B2 (ja) 抵抗変化素子及びその製造方法
JP5999768B2 (ja) 半導体装置及びその製造方法
KR100939773B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
US7538024B2 (en) Method of fabricating a dual-damascene copper structure
KR20110035782A (ko) 금속 배선이 형성된 상변화 메모리 소자
JP5310721B2 (ja) 半導体装置とその製造方法
KR20110045167A (ko) 상변화 메모리 소자의 제조 방법
KR20070070561A (ko) 구리 금속 배선의 힐락 방지 방법
JPH11283979A (ja) 半導体装置の製造方法
KR20090024854A (ko) 반도체 소자의 금속배선 및 그 형성방법
KR20060007172A (ko) 반도체 소자의 구리 금속배선 형성방법
KR20070071020A (ko) 캐핑 금속층에 의해 보호된 구리 금속 배선 및 그 제조방법
KR20080001905A (ko) 반도체 소자의 금속 배선 형성방법
KR100699684B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2010003906A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid