KR20110033096A - 반도체 기판의 텍스쳐링 - Google Patents

반도체 기판의 텍스쳐링 Download PDF

Info

Publication number
KR20110033096A
KR20110033096A KR1020100092931A KR20100092931A KR20110033096A KR 20110033096 A KR20110033096 A KR 20110033096A KR 1020100092931 A KR1020100092931 A KR 1020100092931A KR 20100092931 A KR20100092931 A KR 20100092931A KR 20110033096 A KR20110033096 A KR 20110033096A
Authority
KR
South Korea
Prior art keywords
texturing
mono
methyl ether
semiconductor substrate
solution
Prior art date
Application number
KR1020100092931A
Other languages
English (en)
Other versions
KR101723427B1 (ko
Inventor
로버트 케이. 바
코레이 오코너
Original Assignee
롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨. filed Critical 롬 앤드 하스 일렉트로닉 머트어리얼즈, 엘.엘.씨.
Publication of KR20110033096A publication Critical patent/KR20110033096A/ko
Application granted granted Critical
Publication of KR101723427B1 publication Critical patent/KR101723427B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • H01L31/02363Special surface textures of the semiconductor body itself, e.g. textured active layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0236Special surface textures
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)
  • Weting (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)

Abstract

170 g/mole 이상의 분자량 및 75 ℃ 이상의 인화점을 갖는 비휘발성 알콕실화 글리콜, 그 에테르 및 에테르 아세테이트 유도체를 함유하는 수성 용액으로 반도체가 텍스쳐링된다. 텍스쳐링된 반도체는 광전지 장치의 제조에 사용될 수 있다.

Description

반도체 기판의 텍스쳐링{TEXTURING SEMICONDUCTOR SUBSTRATES}
본 출원은 35 U.S.C.§119(e)에 의한 미국 임시출원 제61/277,409호(2009년 9월 24일 출원)를 우선권으로 주장하며, 상기 출원의 모든 내용은 본원에 참조로 인용된다.
본 발명은 비휘발성, 고분자량의 알콕실화 글리콜 및 그의 에테르 및 에테르 아세테이트 유도체를 포함하는 수성 용액으로 반도체 기판을 텍스쳐링하는 방법에 관한 것이다. 보다 상세하게, 본 발명은 비휘발성, 고분자량의 알콕실화 글리콜 및 그의 에테르 및 에테르 아세테이트 유도체를 포함하는 수성 용액으로, 반도체 기판으로부터의 빛 반사율을 감소시키기 위해, 반도체 기판을 텍스쳐링하는 방법에 관한 것이다.
텍스쳐링된 반도체 표면은 광대역에 걸친 입사광의 반사를 감소시켜 흡수되는 빛의 세기를 증가시킨다. 이러한 반도체는 태양 전지의 제조에 사용될 수 있다. 태양 전지는 태양광과 같이 그 표면에 입사되는 빛 에너지를 전기 에너지로 전환시키는 디바이스이다. 표면의 입사광의 반사율을 감소시키는 것은 전기 에너지로의 전환 효율을 개선시킨다. 그러나, 텍스쳐링은 태양 전지의 제조에서 반도체에만 국한되는 것이 아니라, 일반적으로 광전지(photovoltaic) 디바이스, 광학 및 전기화학적 디텍터/센서, 바이오디텍터/바이오센서, 촉매, 전극 및 입사광의 반사율을 감소시켜 디바이스의 효율을 개선시키는 기타 장치의 제조에도 사용될 수 있다.
(100)-배향 실리콘 표면의 습윤 화학적 피라미드(정방정계) 구조 텍스쳐링에 대하여 공지된 기술들은 알칼리 히드록시드, 알칼리 카보네이트, 암모니아 또는 콜린과 같은 알칼리 매질을 사용한다. 알칼리 히드록시드 하나만으로 높은 반사율을 나타내는 울퉁불퉁한 텍스쳐링 표면을 생성한다. 텍스쳐링율(texturing rate)을 제어하고, 반복적인 피라미드 구조를 생성시키기 위해 첨가제를 필요로 한다. 히드라진 또는 에틸렌 디아민 또는 피로카테콜 용액도 사용될 수 있으나, 이것들은 작업자들에 대한 독성 때문에 단점이 있다. 가장 일반적인 제제에는 물, 소듐 또는 포타슘 히드록시드 및 알코올이 포함된다. 사용되는 알코올 성분은 에틸렌 글리콜 또는 이소프로판올이다.
에틸렌 글리콜을 포함하는 텍스쳐링 용액을 기반으로 하는 방법은 EP 0477424 A1에 기술되어 있다. 사용되는 텍스쳐링 용액은 물, 포타슘 히드록시드, 에틸렌 글리콜 및 실리콘이다. 또한, 추가 성분으로서 산소가 첨가된다. 실리콘 표면이 습윤 화학적 텍스쳐링을 거친 후, 산소를 텍스쳐링 용액에 통과시켜, 재생적으로 균일한 피라미드를 얻는다. 피라미드의 높이는 텍스쳐링 용액의 에어레이팅(aerating) 지속시간에 따라 변할 수 있다. 보다 긴 시간에 걸쳐 산소를 도입하는 경우, 즉, 글리콜을 더 많이 산화시키면, 보다 작은 피라미드가 생성된다. 2㎛ 이하의 피라미드 크기가 생성될 수 있다. 이러한 제제의 단점은, 텍스쳐링 용액을 적용하기에 앞서, 실리콘을 용해시키는 것이 필요하기 때문에 텍스쳐링 용액을 특정 분야에 알맞게(ad hoc) 사용할 수 없다는 것이다. 연구결과들은 스무스(111) 페이스(smooth(111)face)의 제제에 대하여, 몇 시간의 후속적인 휴지기(rest phase)가 필요하다는 것을 보여준다. 단순히 실리케이트를 용액에 첨가하는 것만으로는 바람직한 결과를 가져오지 못한다.
US 3,998,659에는 이소프로판올(IPA)을 기반으로 하는 습윤 텍스쳐링 방법이 개시되어 있다. 에틸렌 글리콜을 기반으로 하는 용액으로 텍스쳐링 하는 것과 비교하면, IPA 기반 용액은 즉시 텍스쳐링에 사용할 수 있다. 이러한 텍스쳐링 용액은 실리케이트 없이 그리고 함께 사용할 수 있다. 일반적으로 이러한 텍스쳐링은 약 80℃의 온도에서 10분 내지 30분간 수행된다. 이는 IPA의 끓는점이 82℃이기 때문에, 높은 비율의 IPA의 증발을 일으킨다. 또한 IPA는 인화점이 12℃로 매우 휘발성이다. 이는 IPA의 막대한 소비뿐만 아니라, 균일한 텍스쳐링 및 피라미드 구조의 재생성(reproducibility)에 있어서 문제를 일으킨다. 반도체 기판의 불균일한 텍스쳐링은 입사광의 반사율을 증가시키게 된다. 재생성은 결함 있는 제품을 감소시키고, 믿을 수 있고 효율적인 제조를 제공하여, 소비자들과 제조자들에게 비용을 감소시킨다는 점에서 중요하다. 또한, IPA의 많은 소비는 높은 제조 비용 및 사용한 화학물질들에 대한 쓰레기 처리 비용을 높이게 된다. 또한, 일반적으로, 이러한 IPA 시스템은 360㎚ 내지 750㎚ 범위의 입사광 파장에서 14% 내지 27%의 반사율을 나타낸다. 이러한 파장 범위에서 이상적인 반사율은 13% 내지 14%이다.
US 6,451,218에는 알칼리 시약, IPA 및 알칼리 에틸렌 글리콜을 포함하는 대안적인 텍스쳐링 용액이 개시되어 있다. 이 특허문헌은 상기 용액이 우수한 텍스쳐링 재생성을 제공하고, 피라미드 크기가 조절 가능하다고 주장한다. 또한, 상기 제제는 통상적인 IPA 용액에 비해 IPA의 증발율이 크지 않아서, 텍스쳐링 중 용액을 교체하기 위한 빈도를 감소시킨다고 주장한다. 그러나, 텍스쳐링 용액이 텍스쳐링 재생성을 제공하고 용액 성분들의 증발을 감소시킬 수는 있을지라도, 개선된 텍스쳐링의 균일성, 재성성, 성분들의 감소된 증발성 및 반사율의 개선된 성능을 지닌 텍스쳐링 용액이 여전히 요구되고 있다.
일면에 있어서, 본 발명의 방법은 반도체 기판을 제공하는 단계; 및 170 g/mol 이상의 중량 평균 분자량 및 75 ℃ 이상의 인화점을 갖는 알콕실화 글리콜, 그 모노-메틸 에테르 및 모노-메틸 에테르 아세테이트 유도체로부터 선택되는 하나 이상의 화합물, 및 하나 이상의 알칼리 화합물을 포함하는 수성 용액을 반도체 기판에 적용하여 반도체 기판을 텍스쳐링하는 단계를 포함한다.
다른 면에 있어서, 본 발명의 방법은 반도체 기판을 제공하는 단계; 170 g/mole 이상의 중량 평균 분자량 및 75 ℃ 이상의 인화점을 갖는 알콕실화 글리콜, 그 모노-메틸 에테르 및 모노-메틸 에테르 아세테이트 유도체로부터 선택되는 하나 이상의 화합물, 및 하나 이상의 알칼리 화합물을 포함하는 수성 용액으로 반도체 기판의 표면을 텍스쳐링하는 단계; 반도체 기판을 도핑하여 p/n 접합을 형성하는 단계; 텍스쳐링된 표면상에 반사방지층을 침착시키는 단계; 반사방지층을 선별 에칭하여 텍스쳐링된 표면의 일부를 노출시키고 패턴을 형성하는 단계; 및 텍스쳐링된 표면의 노출된 부분 상에 하나 이상의 금속층을 침착시켜 전류 트랙(current track)을 형성시키는 단계를 포함한다.
본 발명의 방법은 반도체상에 균일한 텍스쳐링뿐만 아니라 피라미드 구조 형성의 재생성을 제공한다. 이는 입사광의 반사율을 감소시키고, 입사광을 전기 에너지로 전환시키는 효율을 개선시킨다. 또한, 반도체 기판을 텍스쳐링 하는데 사용되는 수성 용액은, 통상적인 텍스쳐링 용액에 사용되는 성분들에 비해 높은 인화점을 갖는 성분들을 포함하여, 용액의 성분들이 상당히 증발하는 것을 방지한다. 따라서, 상기 텍스쳐링 용액들은 많은 통상적인 텍스쳐링 용액들보다 더 긴 기간에 걸쳐 사용될 수 있다. 이는 제조 공정의 휴지시간(downtime)을 감소시키고, 용액 교체의 빈도를 감소시켜, 텍스쳐링법의 총 효율을 개선시킨다. 이와 같이 상기 방법의 효율을 개선시키면, 소비자뿐만 아니라 제조자들에 있어서도 비용을 감소시킨다.
본 발명의 방법은 일반적으로, 태양 전지의 제조에서 반도체를 포함하는 광전지 디바이스용 반도체를 텍스쳐링하는데 사용될 수 있다. 또한, 본 발명의 방법은 광학 및 전기화학적 디텍터/센서, 바이오디텍터/바이오센서, 촉매, 전극, 게이트 전극, 저항 컨택트(ohmic contact), 인터커넥션 라인(interconnection line), 쇼트키 배리어 다이오드 컨택트(Schottky barrier diode contact), 광전자 부품 및 입사광의 반사율을 감소시켜 디바이스의 효율을 개선시키는 기타 제품의 제조에도 사용될 수 있다.
본 명세서에서 사용되는 용어 "침착(depositing)" 및 "도금(plating)"은 상호 교환하여 사용될 수 있다. 용어 "전류 트랙" 및 "전류 라인"은 상호 교환하여 사용될 수 있다. 용어 "조성물" 및 "배스"는 상호 교환하여 사용될 수 있다. 본 명세서에서 사용되는 용어들은 단수 및 복수를 모두 포함한다. 용어 "선택적 침착"은 기판상에서 원하는 특정 영역에서 침착이 일어나는 것을 의미한다. 용어 "인화점"은 가연성 액체의 증기가 공기 중에서 점화될 수 있는 최저 온도를 의미한다. 용어"룩스(lux)=lx"는 1 루멘/㎡과 같은 조도의 단위이고; 1 룩스는 주파수 540 테트라헤르츠에서 1.46 밀리와트의 복사 전자력(radiant electromagnetic(EM) power)이다. 단위 "다인"은 힘의 센티미터-그램-초 단위이다. 다음 약어들은 문맥에서 명확히 달리 언급하지 않는 한, 다음의 의미를 갖는다: ℃ = 섭씨 온도; g = 그램; mL = 밀리리터; L = 리터; A = 암페어; m = 미터; dm = 데시미터; cm = 센티미터; ㎛ = 마이크론; nm = 나노미터; min. = 분; SEM = 주사 전자 현미경; UV = 자외선; 및 IR = 적외선. 모든 퍼센트 및 비는 달리 언급하지 않는 한 중량에 의한 것이다. 모든 수치 범위는 이러한 수치 범위가 더해서 100% 이하가 되어야 하는 것이 명백한 경우를 제외하고는 포괄적이고, 임의의 순서로 조합될 수 있다.
반도체 기판의 텍스쳐링용 수성 용액은, 170 g/mol 이상의 중량 평균 분자량 및 75℃ 이상의 인화점을 갖는 알콕실화 글리콜, 그들의 모노-메틸 에테르 및 모노-메틸 에테르 아세테이트 유도체, 및 하나 이상의 알칼리 화합물로부터 선택되는 하나 이상의 화합물을 포함한다. 전형적으로, 알콕실화 글리콜, 그들의 모노-메틸 에테르 및 모노-메틸 에테르 아세테이트 유도체의 중량 평균 분자량의 범위는 170 g/mol 내지 4000 g/mol, 보다 일반적으로 190 g/mol 내지 500 g/mol이다. 인화점의 범위는 전형적으로 75℃ 내지 300℃, 또는 이를 테면 100℃ 내지 300℃의 범위이다. 보다 일반적으로, 인화점의 범위는 140℃ 내지 200℃이다. 수성 텍스쳐링 용액에 사용되는 알콕실화 글리콜, 그들의 모노-메틸 에테르 및 모노-메틸 에테르 아세테이트 유도체는 수용성이거나 적어도 수혼화성(water-miscible)이다. 수성 용액은 반도체상에 균일한 텍스쳐링뿐만 아니라 피라미드 구조 형성의 재생성을 제공한다. 이는 입사광의 반사율을 감소시키고, 입사광의 전기 에너지로의 전환 효율을 개선시킨다. 75℃ 이상의 인화점은 용액 성분들이 상당히 증발하는 것을 방지하는 비휘발성 텍스쳐링 용액을 제공한다. 또한, 190℃ 이상의 끓는점을 갖는 알콕실화 글리콜, 그들의 모노-메틸 에테르 및 모노-메틸 에테르 아세테이트 유도체는 작업 온도에서 손실되는 성분들의 양을 더욱 줄이게 된다. 따라서, 텍스쳐링 용액은 많은 통상적인 텍스쳐링 용액들보다 더 긴 기간에 걸쳐 사용될 수 있다. 이는 제조 공정의 휴지시간을 감소시키고, 용액 교체의 빈도를 감소시켜, 텍스쳐링법의 총 효율을 개선시킨다. 이와 같이 상기 방법의 효율을 개선시키면, 소비자뿐만 아니라 제조자들에 있어서도 비용을 감소시킨다.
알콕실화 글리콜, 그들의 모노-메틸 에테르 및 모노-메틸 에테르 아세테이트 유도체는 수성 용액의 0.001 wt% 내지 2 wt%의 양으로 수성 용액에 포함된다. 일반적으로, 알콕실화 글리콜, 그들의 모노-메틸 에테르 및 모노-메틸 에테르 아세테이트 유도체는 수성 용액의 0.1 wt% 내지 1 wt%의 양으로 수성 용액에 포함된다. 알콕실화 글리콜, 그들의 모노-메틸 에테르 및 모노-메틸 에테르 아세테이트 유도체는 비환형이나, 직쇄 또는 분기쇄 화합물이다. 알콕실화 글리콜, 그들의 모노-메틸 에테르 및 모노-메틸 에테르 아세테이트 유도체는 하기 일반식(I)의 화합물을 포함하나, 이에 한하지 않는다.
RO(CxH2xO)mY (I)
여기에서, R은 -CH3 또는 -H, Y은 -H 또는 -C(O)CH3이고, m은 3 이상의 정수, 또는 이를 테면, 8 내지 66이다. 일반적으로, m은 3 내지 6의 정수, 보다 일반적으로 3 내지 5의 정수이고, x는 3 내지 6, 또는 이를 테면, 3 내지 4이다. 일반적으로, R은 -H이고, Y는 -H이다. 이러한 알콕실화 글리콜의 예는 트리프로필렌 글리콜, 테트라프로필렌 글리콜, 폴리프로필렌 글리콜, 트리부틸렌 글리콜, 테트라부틸렌 글리콜, 폴리부틸렌 글리콜, 트리펜틸렌 글리콜, 테트라펜틸렌 글리콜 및 폴리펜틸렌 글리콜이다.
알콕실화 글리콜은 또한, 하기 일반식(II)의 화합물을 포함하나, 이에 한하지 않는다.
HO(CH2CH2O)nH (II)
여기에서, n은 3 이상의 정수, 또는 이를 테면 5 내지 200이다. 일반적으로, n은 3 내지 5의 정수, 보다 일반적으로 3 내지 4의 정수이다. 이러한 알콕실화 글리콜의 예는 트리에틸렌 글리콜, 테트라에틸렌 글리콜 및 폴리에틸렌 글리콜이다.
수성 텍스쳐링 용액은 또한 하나 이상의 알칼리 화합물을 포함한다. 이러한 알칼리 화합물에는, 알칼리 금속 히드록시드, 예컨대, 포타슘, 소듐 히드록시드 및 리튬 히드록시드, 및 4급 암모늄 히드록시드, 예컨대, 테트라메틸 암모늄 히드록시드, 테트라프로필 암모늄 히드록시드, 테트라부틸 암모늄 히드록시드, 테트라메틸-2-히드록실에틸 암모늄 히드록시드 (콜린), 트리메틸-3-히드록시프로필 암모늄 히드록시드, 트리메틸-3-히드록시부틸 암모늄 히드록시드, 트리메틸-4-히드록시부틸 암모늄 히드록시드, 트리트리에틸-2-히드록실에틸 암모늄 히드록시드, 트리프로필-2-히드록시에틸 암모늄 히드록시드, 트리부틸-2-히드록실에틸 암모늄 히드록시드, 디메틸에틸-2-히드록시에틸 암모늄 히드록시드, 디메틸디(2-히드록시에틸 암모늄 히드록시드, 모노메틸트리(2-히드록시에틸) 암모늄 히드록시드, 모노메틸트리에틸 암모늄 히드록시드, 모노메틸트리프로필 암모늄 히드록시드, 모노메틸트리부틸 암모늄 히드록시드, 모노에틸트리메틸 암모늄 히드록시드, 모노에틸트리부틸 암모늄 히드록시드, 디메틸디에틸 암모늄 히드록시드 및 디메틸디부틸 암모늄 히드록시드등이 포함되나, 이에 한하지 않는다.
기타 알칼리 성분에는, 암모늄 히드록시드, 알칸올아민류, 예컨대, 2-아미노에탄올 (모노에탄올아민), 1-아미노-2-프로판올, 1-아미노-3-프로판올, 2-(2-아미노-에톡시)에탄올, 2-(2-아미노에틸아미노)에탄올 등이 포함된다. 기타 적절한 알칼리 화합물에는 3-메톡시프로필아민, 모르폴린, 알칸 디아민류, 예컨대, 1,3-펜탄디아민 및 2-메틸-1,5-펜탄디아민, 및 구아니딘 등이 포함된다.
일반적으로, 수성 텍스쳐링 용액에 포함되는 알칼리 화합물은 하나 이상의 히드록시드로부터 선택된다. 보다 일반적으로, 알칼리 화합물은 하나 이상의 알칼리 금속 히드록시드 및 알킬 암모늄 히드록시드로부터 선택된다. 수성 텍스쳐링 용액에 포함되는 알칼리 화합물의 양은 수성 용액의 0.5 wt% 내지 15 wt%이다. 일반적으로, 수성 텍스쳐링 용액에 포함되는 알칼리 화합물의 양은 1 wt% 내지 10 wt%이다.
임의적으로, 수성 텍스쳐링 용액은 하나 이상의 알칼리 금속 클로라이드, 예컨대, 소듐 및 포타슘 클로라이드 및 하나 이상의 실리케이트, 예컨대, 알칼리 금속 실리케이트, 예컨대, 소듐 및 포타슘 실리케이트를 포함할 수 있다. 금속 클로라이드 및 금속 실리케이트의 혼합물이 사용될 수 있다. 이러한 금속 클로라이드 및 금속 실리케이트는 수성 용액의 0.01 wt% 내지 2 wt%, 또는 이를 테면, 0.5 wt% 내지 1 wt%의 양으로 수성 용액에 포함될 수 있다.
일 구체예에 있어서, 수성 텍스쳐링 용액은 본질적으로 170 g/mol 이상의 중량 평균 분자량 및 75℃ 이상의 인화점을 갖는 알콕실화 글리콜, 그들의 모노-메틸 에테르 및 모노-메틸 에테르 아세테이트 유도체, 하나 이상의 알칼리 화합물 및 물로부터 선택되는 하나 이상의 화합물로 구성된다. 다른 구체예에 있어서, 수성 텍스쳐링 용액은 본질적으로 170 g/mol 이상의 중량 평균 분자량 및 75℃ 이상의 인화점을 갖는 알콕실화 글리콜, 그들의 모노-메틸 에테르 및 모노-메틸 에테르 아세테이트 유도체, 하나 이상의 알칼리 화합물, 알칼리 금속 클로라이드 및 알칼리 금속 실리케이트로부터 선택되는 하나 이상의 화합물 및 물로부터 선택되는 하나 이상의 화합물로 구성된다.
수성 텍스쳐링 용액은 당 분야에 공지된 임의의 적절한 방법으로 반도체 기판의 표면에 도포될 수 있다. 수성 텍스쳐링 용액은 70℃ 이상, 일반적으로 80℃ 내지 200℃, 또는 예컨대, 90℃ 내지 150℃의 온도에서 반도체 기판의 표면에 도포될 수 있다. 일반적으로, 수성 텍스쳐링 용액은 수평(horizontal) 공정 또는 버티칼(vertical) 공정으로 반도체 기판의 표면에 도포될 수 있다. 이러한 방법은 당 분야에 공지되어 있다. 간략하게, 수평 방법은 컨베이어 시스템에 반도체 기판을 패싱(passing)하고, 기판의 표면에 수성 용액을 분사하는 것을 포함한다. 버티칼 공정에서, 기판을 수성 텍스쳐링 용액에 침지시킨다. 이러한 공정에 사용되는 다양한 통상적인 장치가 당 분야에 공지되어 있다.
반도체 기판은 단결정(monocrystalline) 또는 다결정(polycrystalline) 또는 무정형의 실리콘으로 이루어질 수 있다. 일반적으로, 반도체 기판은 단결정 또는 다결정이다. 수성 텍스쳐링 용액을 5분 내지 40분, 일반적으로 10분 내지 30분의 체류시간(dwell time) 동안 반도체 기판의 표면에 도포한다. 그 후, 반도체 기판을 물로 씻어낸다. 텍스쳐링 방법은 비등방성(anisotropic)이고, 전체의 처리된 반도체 기판의 표면에 균일하고 반복되는 피라미드(정방정계) 구조를 형성한다. 피라미드 구조는 전체의 처리된 표면에 무작위적으로 분산된다. 피라미드 구조의 높이는 1㎛ 내지 10㎛ 범위일 수 있다.
수성 용액으로 텍스쳐링된 반도체는 그의 텍스쳐링된 표면으로 적용되는 입사광의 반사율을 감소시킨다. 360㎚ 내지 1000㎚ 파장 범위의 입사광의 반사율은 7% 내지 20%이다. 일반적으로, 입사광의 반사율은 12% 내지 15%이다. 반사율은 당 분야에 공지된 통상적인 반사율계(reflectometer)를 사용하여 측정할 수 있다. 따라서, 수성 용액을 사용하여 상기 방법으로 텍스쳐링된 반도체는 입사광, 이를 테면, 태양광, 레이저, 형광으로부터의 빛뿐만 아니라 기타 광원을 전기 에너지로 전환시키는 디바이스에 사용하기에 적합하다. 이러한 디바이스에는, 광전지 디바이스, 이를 테면, 태양 전지, 광학 및 전기화학적 디텍터/센서, 바이오디텍터/바이오센서, 촉매, 전극, 게이트 전극 저항 컨택트, 인터커넥션 라인, 쇼트키 배리어 다이오드 컨택트, 광전자 부품 등이 포함되나, 이에 한하지 않는다.
텍스쳐링 방법이 다양한 디바이스용 반도체 기판을 텍스쳐링하는데 사용될 수 있지만, 텍스쳐링 방법은 일반적으로 광전지 디바이스, 예컨대, 태양 전지의 제조에 사용된다. 광전지 디바이스 및 태양 전지는 반도체 웨이퍼를 포함하는 단결정 또는 다결정 또는 무정형의 실리콘으로 이루어질 수 있다. 이러한 웨이퍼는 일반적으로 p-형 기반 도핑(doping)을 갖는다. 그러나, 광전지 디바이스의 제조에 있어서, 임의의 도핑 또는 기타 공정 단계에 앞서, 반도체 웨이퍼상에 텍스쳐링을 수행할 수 있다. 일반적으로, 광전지 디바이스의 제조 중, 임의의 편리한 시간에 텍스쳐링을 수행할 수 있다. 전형적으로, 도핑 공정이 완료되기 전에 반도체 기판을 텍스쳐링한다.
반도체 기판은 전형적으로 원형, 정방형 또는 장방형이거나 임의의 다른 적절한 모양일 수 있는 웨이퍼이다. 적절한 웨이퍼는 광범위한 치수 및 표면 저항을 가질 수 있다. 예를 들면, 원형 웨이퍼는 150㎚, 200㎚, 300㎚, 400㎚, 또는 그 이상의 지름을 가질 수 있다.
그리드(grid)를 형성하는 것과 같이, 웨이퍼의 이면(back side) 전체가 코팅된 금속이거나, 이면의 일부가 코팅된 금속일 수 있다. 이러한 이면 금속화는 다양한 기술로 제공될 수 있고, 웨이퍼의 전면의 금속화에 앞서서 수행될 수 있다. 일 구체예에 있어서, 은-함유 페이스트, 알루미늄-함유 페이스트 또는 은 및 알루미늄-함유 페이스트와 같은 전기적 전도성 페이스트의 형태로, 금속 코팅을 이면에 도포할 수 있으나, 당 분야에 공지된 다른 적절한 페이스트를 사용하여 도포할 수도 있다. 이러한 전도성 페이스트는 전형적으로 글라스 매트릭스(glass matrix) 및 유기 바인더에 내장된 전도성 입자를 포함한다. 전도성 페이스트는 스크린 인쇄(screen printing)과 같은 다양한 기술로 웨이퍼에 도포될 수 있다. 페이스트를 도포한 후, 소성(fire)하여 유기 바인더를 제거한다. 알루미늄을 함유하는 전도성 페이스트를 사용하는 경우, 알루미늄이 웨이퍼의 이면에 부분적으로 확산되고, 또는 은을 함유하는 페이스트를 사용한다면, 은으로 합금할 수 있다. 이와 같은 알루미늄-함유 페이스트를 사용하면, 저항성 컨택트을 개선시키고, "p+"-도핑 영역(doped region)을 제공할 수 있다. 후속하는 상호확산(interdiffusion)과 함께, 이전에 적용된 알루미늄 또는 보론에 의해 두껍게 도핑된 "p+"-형 영역이 생성될 수도 있다. 임의로, 시드층(seed layer)을 웨이퍼의 이면에 침착시킬 수 있고, 금속 코팅을 비전착성 또는 전착성 도금에 의해 시드층에 침착시킬 수 있다.
반도체 접합을 생성하기 위해, 인 확산(phosphorus diffusion) 또는 이온 주입(ion implantation)을 웨이퍼의 전면에 수행하여, n-도핑(n+ 또는 n++) 영역을 생성시키고, PN 접합의 웨이퍼를 제공한다. n-도핑 영역은 발산층(emitter layer)이라고 할 수 있다.
웨이퍼의 전면 또는 발산층은 텍스쳐링되어, 반사율을 감소시키는 개선된 광입사 기하구조(light incidence geometry)를 전해준다. 170 g/mol 이상의 중량 평균 분자량 및 75℃ 이상의 인화점을 갖는 알콕실화 글리콜, 그들의 모노-메틸 에테르 및 모노-메틸 에테르 아세테이트 유도체 및 하나 이상의 알칼리 화합물로부터 선택되는 하나 이상의 화합물을 포함하는 수성 용액은 10분 내지 30분, 일반적으로 10분 내지 15분간 발산층에 도포하여, 발산층상에 균일하고 무작위적으로 분산된 피라미드 구조를 형성한다. 수성 텍스쳐링 용액은 64 다인/㎝ 이하의 표면 장력을 갖고, 분사 장치와 같은 통상적인 액체 적용 장치를 사용하거나, 단지 텍스쳐링 용액에 웨이퍼를 담그는 것만으로, 웨이퍼에 쉽게 도포할 수 있다. 수성 용액의 온도 범위는 80℃ 내지 110℃이다. 10분 내지 30분의 체류시간 후, 웨이퍼를 물로 씻어내어 텍스쳐링 용액을 제거한다.
웨이퍼의 전면 또는 발산층에 반사방지층(anti-reflective layer)을 추가한다. 또한, 반사방지층은 패시베이션 층(passivation layer)으로 제공될 수 있다. 적절한 반사방지층에는, 실리콘 옥사이드층, 예컨대, SiOx, 실리콘 니트리드층, 예컨대, Si3N4, 실리콘 옥사이드 및 실리콘 니트리드층의 배합물, 실리콘 옥사이드, TiOx와 같은 티타늄 옥사이드층을 갖는 실리콘 니트리드층의 배합물 등이 포함되나, 이에 한하지 않는다. 상기 식에서 x는 산소 원자의 수를 나타내는 정수이다. 이러한 반사방지층은 다양한 기술들, 이를 테면, 다양한 증착법, 예를 들면, 화학적 증착 및 물리적 증착에 의해서 침착시킬 수 있다.
웨이퍼의 전면을 금속화 패턴을 포함한다. 예를 들면, 웨이퍼의 전면은 전류 수집선(current collecting line) 및 전류 부스바(current busbar)로 이루어질 수 있다. 전류 수집선은 전형적으로 부스바를 가로지르고, 전형적으로 전류 부스바에 비해 상대적으로 미세구조(즉, 치수)를 갖는다.
패턴이 반사방지층에 이르러 웨이퍼의 반도체 바디의 표면을 노광한다. 대안적으로, 트렌치(trench)가 개구(opening)에 형성되어, 선택적인 발산체(emitter)를 생성할 수 있다. 이러한 트렌치는 높은 도핑의 영역일 수 있다. 다양한 공정들, 이를 테면, 이에 한정되는 것은 아니나, 레이저 어블레이션(laser ablation), 기계적 수단, 및 리소그래피 공정, 당 분야에 공지된 모든 방법들을 사용하여 패턴을 형성할 수 있다. 이러한 기계적 수단에는 소잉(sawing) 및 스크래칭(scratching)이 포함된다. 전형적인 포토리소그래피 공정은 웨이퍼의 표면상에 이미지화할 수 있는 물질(imageable material)을 배치하는 단계, 이미지화할 수 있는 물질을 패터닝하여 반사방지층에 개구를 형성하는 단계, 패턴을 웨이퍼로 이동시키는 단계, 개구에 니켈층을 침착시키는 단계 및 이미지화할 수 있는 물질을 제거하는 단계를 포함한다. 일 구체예에 있어서, 개구에 금속층을 침착시키는 단계 전에 이미지화할 수 있는 물질을 제거한다. 다른 구체예에 있어서, 개구에 금속층을 침착시키는 단계 후에 이미지화할 수 있는 물질을 제거한다. 금속 침착 단계 중에 이미지화할 수 있는 물질이 존재하는 경우, 이러한 이미지화할 수 있는 물질은 전형적으로 니켈 침착 단계동안 사용된 복사 파장에서 흡수하는 임의의 염료(dye), 예컨대, 콘트라스트 염료(contrast dye)를 방지한다. 도금 단계 중에 존재하는 이미지화할 수 있는 물질은 전형적으로 40-60%의 최소 광투과율을 갖는 염료를 포함한다.
이미지화할 수 있는 물질은 임의의 적절한 폴리머 제거제를 사용하여 제거할 수 있다. 이러한 제거제는 알칼리, 산 또는 본질적으로 중성일 수 있고, 당 분야에 공지되어 있다.
일 구체예에 있어서, 웨이퍼의 전면은 전도성 페이스트를 사용하여 금속화될 수 있으며, 이러한 페이스트는 웨이퍼의 후면에 사용되는 임의의 전도성 페이스트와 동일하거나 상이할 수 있다. 웨이퍼의 전면을 금속화하는데 사용되는 임의의 전도성 페이스트는 전형적으로 알루미늄을 포함하지 않는다. 페이스트를 소성하는데(firing) 사용되는 온도는 사용되는 특정 페이트스, 사용되는 임의의 반사방지층의 두께, 다른 요소들에 의존한다. 이러한 온도의 선택은 당업자가 적절히 선택할 수 있다. 또한, 소성 공정은 산소-함유 분위기, 불활성 분위기, 환원 분위기, 또는 이들의 임의의 조합에서 수행될 수 있다는 것을 당업자들이 인식하고 있을 것이다. 예를 들면, 거의 무산소인 분위기에서 제 1 온도로 소성를 수행한 후, 불활성 분위기 또는 환원 분위기하에서, 제 1 온도보다 높은 제 2 온도로 소성를 수행할 수 있다.
소성 공정에 이어서, 웨이퍼가 소성 공정 중에 생산된 임의의 옥사이드를 제거하기 위하여 완충 하이드로플루오르산(hydrofluoric acid) 용액 같은 완충 산 용액과 선택적으로 접촉될 수 있다. 이러한 접촉은 웨이퍼 상에 용액의 스프레이, 또는 웨이퍼를 이러한 용액에 담그는 것(dipping), 또는 임의의 다른 적절한 수단에 의해 수행될 수 있다.
웨이퍼의 전면 패턴 및 후면에 전도성 페이스트를 사용하여 금속화한 후에, 금속층을 전면 전도성 패턴 상에 침착시킨다. 이러한 금속 층은 금, 은 또는 구리 같은 임의의 적절한 전도성 금속이 될 수 있고, 전형적으로는 은이다. 이러한 금속은 당 분야에 공지된 방법에 의해 침착시킬 수 있다. 일 구체예에서, 침착되는 금속 층은 전도성 페이스트에 사용되는 금속과 동일하게 구성된다. 예를 들면, 은 층이 은-함유 전도성 페이스트 상에 침착된다.
은(silver)은 광 유도 도금(light induced plating, LIP) 또는 당 분야에 주지된 관용적인 은 전기도금법에 의하여 침착될 수 있다. LIP가 사용된 경우, 반도체 웨이퍼의 후면은 외부 전류 공급원(정류기)에 연결된다. 은 도금 조성물 내에 위치한 은 양극(anode)은 부품 간에 완전한 회로가 형성될 수 있도록 정류기에 연결된다. 전형적인 전류 밀도는 0.1 A/dm2 내지 5 A/dm2이다. 총 전류 요구량은 사용되는 웨이퍼의 입자 크기에 달려있다. 또한, 은 양극은 은 도금 조성물에 은 이온을 외부 공급원 사용의 필요없이 보충해 줄 수 있는 은 이온의 즉시 이용 가능한 공급원(ready source)을 제공할 수 있다. 광원이 반도체 웨이퍼에 광 에너지로 비출 수 있도록 위치된다. 광원은 예를 들면, 반도체 웨이퍼가 광전적으로 민감해지는 파장 이내의 에너지를 제공할 수 있는 형광 또는 LED 램프가 될 수 있다. 다양한 다른 광원, 예컨대 75 와트 및 250 와트의 램프와 같은 백열등, 수은 램프, 할로겐 램프 및 150 와트 IR 램프가 사용될 수 있으나, 이에 제한되는 것은 아니다. 상업적으로 유용한 은 도금 조성물의 예는 Rohm and Haas Electronic Materials, LLC (Marlborough, Massachusetts)로부터 구매가능한 ENLIGHT Silver Plate 600 및 620이다.
도금 셀은 은 도금 조성물에 대하여 화학적으로 불활성인 물질이고, 40-60%의 최소 광 투과율을 갖는다. 다르게는, 웨이퍼가 도금 셀 내에 수평적으로 위치될 수 있고, 상기 은 도금 조성물로부터 광을 받으며, 이 경우에는 도금 셀이 상기 최소 광 투과율을 가질 필요가 없다.
다른 구체예에서, 금속 시드(seed) 층이 금속 페이스트 대신에 전면 전도성 패턴 상에 침착될 수 있다. 전형적인 금속 씨드 층은 니켈이다. 니켈 씨드 층은 당 분야에 공지된 임의의 관용적인 니켈 침착 방법에 의하여 침착될 수 있다. 전형적으로, 니켈 씨드 층은 광-보조(light assisted) 니켈 침착에 의해 침착된다. 만약 니켈 공급원이 무전해 니켈 조성물이라면, 도금은 외부 전류 애플리케이션 없이 수행된다. 만약 니켈 공급원이 전해 니켈 조성물로부터 온다면 후면 포텐셜(정류기)이 반도체 웨이퍼 기판에 적용된다. 광은 연속적 또는 간헐적(pulsed)일 수 있다. 니켈 침착에 앞서, 표면 옥사이드가 전형적으로 1% 하이드로플루오르산 용액을 사용하여 전도성 패턴으로부터 제거된다.
도금 공정에 사용될 수 있는 광은 가시광선, IR, UV 및 X-ray를 포함하나 이에 제한되는 것은 아니다. 광원은 백열등, LED(light emitting diode) 광, 적외선 램프, 형광등, 할로겐 램프 및 레이저를 포함하나 이에 제한되는 것은 아니다. 반도체에 적용되는 광의 양은 일반적으로 8,000 lx 내지 20,000 lx일 수 있다.
전형적으로, 니켈은 무전해 니켈 도금 조성물을 사용하여, 반사방지막 내의 개구부(opening)을 통해 반도체 웨이퍼의 노출된 텍스쳐화된(textured) 표면 상에 침착된다. 상업적으로 구매할 수 있는 무전해 니켈 조성물의 예는 DURAPOSIT SMT 88 Electroless Nickel 및 NIPOSIT PM 980과 PM 988 Electroless Nickel을 포함한다. 모두 Rohm and Haas Electronic Materials, LLC (Marlborough, MA, U.S.A.)로 부터 구매가능하다.
다르게는, 전해 니켈 조성물이 사용될 수 있다. 전해 조성물이 사용될 경우, 니켈을 침착하기 위한 광 이외에 인가 후면 포텐셜(정류기)이 사용된다. 전형적인 전류 밀도는 0.1 A/dm2 내지 2 A/dm2이다. 특정 전류 요구량은 사용되는 웨이퍼의 특정 크기에 달려있다. 사용되는 전기도금 공정은 관용적이다. 적절한 전해 니켈 도금 배스는 많은 것들이 문헌상에 개시되어 있거나, 상업적으로 구매가능하다. 상업적으로 구매가능한 전해 니켈조의 예는 Rohm and Haas Electronic Materials, LLC로부터 구입할 수 있는 NICKEL GLEAM Electrolytic Nickel 제품들이다.
반도체 웨이퍼의 전면을 광 에너지로 비춤으로써 도금이 전면에서 일어난다. 충돌하는 광 에너지가 반도체 내에 전류를 발생시킨다. 전면 상의 도금 속도는 광 세기, 배스 온도, 환원제 활성, 출발 웨이퍼 조건, 도핑 레벨뿐만 아니라 당업자에게 공지된 다른 매개변수를 조정함으로써 조절 가능하다. 만약 도금 배스가 전해 배스라면 도금 속도는 정류기에 의하여서도 조절될 수 있다. 20 ㎚ 내지 300 ㎚ 두께의 니켈 층이 전형적으로 바람직하나, 정확한 두께는 애플리케이션, 크기, 패턴 및 형상(geometry) 같은 다양한 인자에 달려있다.
니켈이 개구부를 통하는 곳 및 반도체 웨이퍼 기판의 노출된 표면에 인접한 곳에 침착된 다음, 은이 니켈에 인접한 곳에 침착된다. 관용적인 전기도금 은 조성물이 사용될 수 있다. 은 조성물은 시안화물(cyanide) 함유 은 조성물 또는 시안화물이 없는 은 조성물이 사용될 수 있다.
은(silver)은 광 유도 도금(LIP) 또는 당 분야에 주지된 관용적인 은 전기도금 방법에 의하여 니켈 상에 침착될 수 있다. LIP 도금 공정은 상기한 은 페이스트 도금의 것과 유사하다. 은 층은 1 ㎛ 내지 30 ㎛ 두께가 전형적으로 바람직하나, 정확한 두께는 애플리케이션, 크기, 패턴 및 형상 같은 다양한 인자에 달려있다.
은 금속이 니켈 상 및 인접한 곳에 침착된 다음, 반도체가 니켈 실리사이드(silicide)를 형성하기 위하여 소결된다. 소결(sintering)이 니켈 표면 상에 침착된 은에 수행되어 은과 니켈 사이의 접착력을 향상시킨다. 니켈과 실리콘 간의 향상된 결합은 니켈 실리사이드와 은 간의 접착 불량(adhesion failure) 확률을 감소시킨다. 게다가, 은(silver)은 소결 온도에서 실리사이드 내로 통합되지 않기 때문에 은이 니켈을 소결 동안 산화로부터 보호하는 니켈 실리사이드가 형성된다. 380℃ 내지 550℃의 웨이퍼 피크 온도를 제공하는 노(furnace)가 사용될 수 있다. 전형적으로, 피크 온도 시간은 2초 내지 20초의 범위이다. 적절한 노의 예는 램프계 노(lamp based furnace)(IR)이다.
은 층이 니켈을 소결 동안 산화로부터 보호하기 때문에 소결이 불활성 가스 분위기 또는 진공 뿐만 아니라 산소를 함유하는 환경에서도 수행될 수 있다. 일반적으로 소결은 3분 내지 10분 동안 수행된다. 반도체가 노를 통과하는 라인 속도는 사용되는 노에 따라 달라질 수 있다. 적절한 라인 속도를 결정하기 위하여 사소한 실험이 수행될 수 있다. 전형적으로, 라인 속도는 330 ㎝/분 내지 430 ㎝/분이다.
상기 수용액으로 텍스쳐링된 반도체의 표면은 피라미드 구조를 형성하는 많은 종래의 방법과는 달리 입사광의 반사율이 감소된 반도체를 제공한다. 이것은 반도체에 흡수되는 입사광의 양을 증가시키고, 광을 전기 에너지로 전환하는 효율을 향상시킨다.
본 발명의 방법에 따르면, 170 g/mole 이상의 분자량 및 75 ℃ 이상의 인화점을 갖는 비휘발성 알콕실화 글리콜, 그 에테르 및 에테르 아세테이트 유도체를 함유하는 수성 용액으로 반도체가 텍스쳐링된다. 텍스쳐링된 반도체는 광전지 장치의 제조에 사용될 수 있다.
도 1은 본 발명의 용액으로 형성된 피라미드 구조를 나타내는 폴리실리콘 웨이퍼의 텍스쳐링된 표면의 5000X SEM이다.
도 2는 낮은 인화점의 글리콜의 알칼리 용액으로 형성된 피라미드 구조를 나타내는 폴리실리콘 웨이퍼의 텍스쳐링된 표면의 5000X SEM이다.
이하의 실시예는 본 발명을 예시하기 위해서 포함되나, 본 발명의 범위를 제한하기 위한 것은 아니다.
실시예 1
n+ 도핑된 영역을 전면부 또는 발산층 상에 갖고 발산층 아래에 pn-접합을 갖는, 도핑된 단결정성 실리콘 웨이퍼에 하기 표 1에 나타낸 조성의 수성 텍스쳐링 용액을 분사하였다.
성분 함량
트리프로필렌 글리콜1 0.5 wt%
수산화칼륨 6 wt%
염화나트륨 0.5 wt%
93 wt%
1 중량평균분자량 = 192 g/mole
인화점(flash point) = 140.5 ℃
끓는점 = 268 ℃
수성 텍스쳐링 용액은 웨이퍼에 90 ℃에서 도포되었고, 체류 시간은 15분이었다. 15분 후, 수성 텍스쳐링 용액을 물로 씻어내고, 실온에서 건조되도록 하였다.
그 후, 처리된 발산층 표면에 대해 텍스쳐링의 품질을 검사하였다. 표면은 주사전자현미경(AMRAY 1510 Filed Emission scanning electron microscope)을 사용하여 검사하였다. 그 결과는 발산층 전체 표면에 걸쳐 랜덤 및 균일한 사면체형 피라미드 구조 모두를 보여주었다. 이를 도 1에 나타내었는데, 이것은 텍스쳐링된 표면의 200배 SEM 사진이다. 피크 높이 분포 또한 우수하였으며, 피크들 중 다수가 6.5μm 내지 8μm 범위였으며, 소량이 1μm 내지 3μm 범위 내였다.
다음으로 텍스쳐링된 표면의 반사율을 MacBeth Coloreye Reflectometer 7000을 사용하여 360nm 내지 750nm의 파장 범위에서 측정하였다. 입사광의 광원은 펄스화된 제논 전구(pulsed xenon bulb)였다. 표면을 가로질러 6개의 반사율 기록값의 평균을 구하였다. 반사율은 13% 내지 15%의 범위였으며, 그 평균은 14%였다. 평균 반사율은 이상적인 범위인 13% 내지 14% 내였다.
실시예 2
트리프로필렌 글리콜이 디프로필렌 글리콜로 대체되었다는 점을 제외하고는 실시예 1에 기재된 방법을 반복하였다. 수성 텍스쳐링 용액은 하기 표 2에 나타낸 조성을 가졌다.
성분 함량
디프로필렌 글리콜2 0.5 wt%
수산화칼륨 6 wt%
염화나트륨 0.5 wt%
93 wt%
2 중량평균분자량 = 134.18 g/mole
인화점(flash point) = 138 ℃
끓는점 = 232 ℃
수성 텍스쳐링 용액은 웨이퍼에 90 ℃에서 도포되었고, 체류시간은 15분이었다. 15분 후, 수성 텍스쳐링 용액을 물로 씻어내고, 실온에서 건조되도록 하였다.
그 후, 처리된 발산층 표면에 대해 텍스쳐링의 품질을 검사하였다. 표면은 주사전자현미경을 사용하여 검사하였다. 피라미드 구조의 랜덤 분포가 있었고, 발산층 전체 표면에 걸쳐 피라미드 구조들은 균일하지 않았다. 도 2는 텍스쳐링된 표면의 SEM 사진이다. 또한, 다수의 편평한 영역이 존재하였다. 피라미드 구조의 균일성 부족 및 편평한 영역으로 인해 입사광의 반사율이 실시예 1의 텍스쳐링된 표면에 비해 증가하였다. 피크 높이 분포는 실시예 1과는 대조적으로 나빴다. 피크 분포의 다수가 2μm 내지 8μm 범위였으며, 일부는 10μm 내지 12μm 범위 내였다. 이러한 넓은 피크 높이 분포가 또한 반사율을 증가시켰다. MacBeth Coloreye Reflectometer 7000을 사용하여 360nm 내지 750nm의 파장 범위에서 측정된 평균 반사율은 27%였다.

Claims (9)

  1. a) 반도체 기판을 제공하는 단계; 및
    b) 170 g/mole 이상의 분자량 및 75 ℃ 이상의 인화점을 갖는 알콕실화 글리콜, 그 모노-메틸 에테르 및 모노-메틸 에테르 아세테이트 유도체로부터 선택되는 하나 이상의 화합물, 및 하나 이상의 알칼리 화합물을 포함하는 수성 용액을 반도체 기판에 적용하여 반도체 기판을 텍스쳐링하는 단계;를 포함하는 방법.
  2. 제1항에 있어서, 알콕실화 글리콜, 그 모노-메틸 에테르 및 모노-메틸 에테르 아세테이트 유도체로부터 선택되는 하나 이상의 화합물이 하기 화학식 (I)을 갖는 것인 방법:
    RO(CxH2xO)mY (I)
    여기에서, R은 -CH3 또는 -H이고, Y는 -H 또는 -C(O)CH3이며, m은 3 이상의 정수이고, x는 3 내지 6의 정수이다.
  3. 제1항에 있어서, 알콕실화 글리콜이 하기 화학식 (II)를 갖는 것인 방법:
    HO(CH2CH2O)nH (II)
    여기에서, n은 3 이상의 정수이다.
  4. 제1항에 있어서, 하나 이상의 알칼리 화합물이 수산화물 및 알칸올아민으로부터 선택되는 것인 방법.
  5. 제1항에 있어서, 하나 이상의 알칼리 금속 클로라이드 또는 하나 이상의 실리케이트, 또는 이들의 혼합물을 추가로 포함하는 방법.
  6. a) 반도체 기판을 제공하는 단계;
    b) 170 g/mole 이상의 분자량 및 75 ℃ 이상의 인화점을 갖는 알콕실화 글리콜, 그 모노-메틸 에테르 및 모노-메틸 에테르 아세테이트 유도체로부터 선택되는 하나 이상의 화합물, 및 하나 이상의 염기를 포함하는 수성 용액으로 반도체 기판의 표면을 텍스쳐링하는 단계;
    c) 반도체 기판을 도핑하여 p/n 접합을 제공하는 단계;
    d) 텍스쳐링된 표면상에 반사방지층을 침착시키는 단계;
    e) 반사방지층을 선별 에칭하여 텍스쳐링된 표면의 부분을 노출시키고 패턴을 형성하는 단계; 및
    f) 텍스쳐링된 표면의 노출된 부분 상에 하나 이상의 금속층을 침착시키는 단계;를 포함하는 방법.
  7. 제6항에 있어서, 하나 이상의 금속층이 금, 은, 구리 또는 니켈인 방법.
  8. 제6항에 있어서, 실리콘 함유 기판이 광전지(photovoltaic) 디바이스; 전극; 저항 접합(ohmic contact); 인터커넥션 라인; 쇼트키 배리어 다이오드 컨택트(Schottky barrier diode contact); 광전자(optoelectronic) 부품; 광학 및 전기화학적 검출기/센서, 촉매, 저항 컨택트 및 인터커넥션 라인용 부품인 방법.
  9. 170 g/mole 이상의 분자량 및 75 ℃ 이상의 인화점을 갖는 알콕실화 글리콜, 그 모노-메틸 에테르 및 모노-메틸 에테르 아세테이트 유도체로부터 선택되는 하나 이상의 화합물, 하나 이상의 알칼리 화합물 및 물을 필수적으로 포함하는 수성 텍스쳐링 용액.
KR1020100092931A 2009-09-24 2010-09-24 반도체 기판의 텍스쳐링 방법 및 수성 텍스쳐링 용액 KR101723427B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US27740909P 2009-09-24 2009-09-24
US61/277,409 2009-09-24

Publications (2)

Publication Number Publication Date
KR20110033096A true KR20110033096A (ko) 2011-03-30
KR101723427B1 KR101723427B1 (ko) 2017-04-05

Family

ID=43466594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100092931A KR101723427B1 (ko) 2009-09-24 2010-09-24 반도체 기판의 텍스쳐링 방법 및 수성 텍스쳐링 용액

Country Status (7)

Country Link
US (1) US7955989B2 (ko)
EP (1) EP2302701A3 (ko)
JP (1) JP5872760B2 (ko)
KR (1) KR101723427B1 (ko)
CN (1) CN102162139B (ko)
SG (1) SG169962A1 (ko)
TW (1) TWI408211B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9232167B2 (en) * 2009-08-04 2016-01-05 Echostar Technologies L.L.C. Video system and remote control with touch interface for supplemental content display
EP2312618B1 (en) 2009-10-14 2016-02-10 Rohm and Haas Electronic Materials LLC Method of cleaning and micro-etching semiconductor wafers
TWI539493B (zh) 2010-03-08 2016-06-21 黛納羅伊有限責任公司 用於摻雜具有分子單層之矽基材之方法及組合物
DE102011050136A1 (de) 2010-09-03 2012-03-08 Schott Solar Ag Verfahren zum nasschemischen Ätzen einer Siliziumschicht
JP2012238849A (ja) * 2011-04-21 2012-12-06 Rohm & Haas Electronic Materials Llc 改良された多結晶テクスチャ化組成物および方法
KR20120135870A (ko) * 2011-06-07 2012-12-17 동우 화인켐 주식회사 단결정 실리콘 웨이퍼 및 그 제조방법
WO2012169788A2 (ko) * 2011-06-07 2012-12-13 동우화인켐 주식회사 단결정 실리콘 웨이퍼 및 그 제조방법
JP2015008167A (ja) * 2011-10-28 2015-01-15 三菱電機株式会社 シリコン基板のエッチング方法およびシリコン基板のエッチング液
US20140004701A1 (en) * 2012-06-27 2014-01-02 Rohm And Haas Electronic Materials Llc Texturing of monocrystalline semiconductor substrates to reduce incident light reflectance
US8765001B2 (en) 2012-08-28 2014-07-01 Rohm And Haas Electronic Materials Llc Texturing of monocrystalline semiconductor substrates to reduce incident light reflectance
US8853438B2 (en) 2012-11-05 2014-10-07 Dynaloy, Llc Formulations of solutions and processes for forming a substrate including an arsenic dopant
JP6157895B2 (ja) * 2013-04-01 2017-07-05 株式会社トクヤマ テクスチャー形成用組成物、シリコン基板の製造方法、及びテクスチャー形成用組成物調製キット
TWI635160B (zh) * 2014-03-07 2018-09-11 東友精細化工有限公司 紋理蝕刻溶液組成物及晶體矽晶圓紋理蝕刻方法
KR101863536B1 (ko) * 2014-03-07 2018-06-01 동우 화인켐 주식회사 결정성 실리콘 웨이퍼의 텍스쳐 에칭액 조성물 및 텍스쳐 에칭방법
KR101892624B1 (ko) 2014-03-17 2018-08-28 동우 화인켐 주식회사 결정성 실리콘 웨이퍼의 텍스쳐 에칭액 조성물 및 텍스쳐 에칭방법
KR101956352B1 (ko) * 2014-03-20 2019-03-08 동우 화인켐 주식회사 결정성 실리콘 웨이퍼의 텍스쳐 에칭액 조성물 및 텍스쳐 에칭방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214772A (ja) * 1998-01-28 1999-08-06 Mitsubishi Electric Corp レーザ発振器の冷却装置
KR20050043928A (ko) * 2002-09-04 2005-05-11 메르크 파텐트 게엠베하 규소 표면 및 층을 위한 에칭 페이스트
KR20080100057A (ko) * 2007-05-11 2008-11-14 주성엔지니어링(주) 결정질 실리콘 태양전지의 제조방법과 그 제조장치 및시스템
KR20090091733A (ko) * 2006-11-01 2009-08-28 메르크 파텐트 게엠베하 규소 표면 및 층을 위한 입자 함유 에칭 페이스트

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3998659A (en) * 1974-01-28 1976-12-21 Texas Instruments Incorporated Solar cell with semiconductor particles and method of fabrication
US4137123A (en) * 1975-12-31 1979-01-30 Motorola, Inc. Texture etching of silicon: method
DE59008544D1 (de) 1990-09-28 1995-03-30 Siemens Solar Gmbh Nasschemische Strukturätzung von Silizium.
JPH0690014A (ja) * 1992-07-22 1994-03-29 Mitsubishi Electric Corp 薄型太陽電池及びその製造方法,エッチング方法及び自動エッチング装置,並びに半導体装置の製造方法
US5431777A (en) * 1992-09-17 1995-07-11 International Business Machines Corporation Methods and compositions for the selective etching of silicon
US6544599B1 (en) * 1996-07-31 2003-04-08 Univ Arkansas Process and apparatus for applying charged particles to a substrate, process for forming a layer on a substrate, products made therefrom
JPH11214722A (ja) * 1998-01-28 1999-08-06 Mitsubishi Electric Corp 太陽電池、およびその製造方法並びに製造装置
DE19811878C2 (de) * 1998-03-18 2002-09-19 Siemens Solar Gmbh Verfahren und Ätzlösung zum naßchemischen pyramidalen Texturätzen von Siliziumoberflächen
JP3719632B2 (ja) * 1998-12-17 2005-11-24 三菱電機株式会社 シリコン太陽電池の製造方法
CZ20012572A3 (cs) * 1999-01-20 2002-07-17 The Procter & Gamble Company Prostředky na mytí nádobí obsahující upravené alkylbenzensulfonáty
JP4741315B2 (ja) * 2005-08-11 2011-08-03 ローム・アンド・ハース・エレクトロニック・マテリアルズ,エル.エル.シー. ポリマー除去組成物
KR100964153B1 (ko) 2006-11-22 2010-06-17 엘지전자 주식회사 태양전지의 제조방법 및 그에 의해 제조되는 태양전지
DE102007058829A1 (de) 2007-12-06 2009-06-10 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Textur- und Reinigungsmedium zur Oberflächenbehandlung von Wafern und dessen Verwendung
US9376648B2 (en) * 2008-04-07 2016-06-28 The Procter & Gamble Company Foam manipulation compositions containing fine particles
JP5339880B2 (ja) * 2008-12-11 2013-11-13 株式会社新菱 シリコン基板のエッチング液およびシリコン基板の表面加工方法
JP2010226089A (ja) * 2009-01-14 2010-10-07 Rohm & Haas Electronic Materials Llc 半導体ウェハをクリーニングする方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214772A (ja) * 1998-01-28 1999-08-06 Mitsubishi Electric Corp レーザ発振器の冷却装置
KR20050043928A (ko) * 2002-09-04 2005-05-11 메르크 파텐트 게엠베하 규소 표면 및 층을 위한 에칭 페이스트
KR20090091733A (ko) * 2006-11-01 2009-08-28 메르크 파텐트 게엠베하 규소 표면 및 층을 위한 입자 함유 에칭 페이스트
KR20080100057A (ko) * 2007-05-11 2008-11-14 주성엔지니어링(주) 결정질 실리콘 태양전지의 제조방법과 그 제조장치 및시스템

Also Published As

Publication number Publication date
US7955989B2 (en) 2011-06-07
EP2302701A3 (en) 2014-08-20
KR101723427B1 (ko) 2017-04-05
TW201132742A (en) 2011-10-01
JP2011139023A (ja) 2011-07-14
JP5872760B2 (ja) 2016-03-01
US20110081742A1 (en) 2011-04-07
TWI408211B (zh) 2013-09-11
CN102162139A (zh) 2011-08-24
SG169962A1 (en) 2011-04-29
CN102162139B (zh) 2014-02-26
EP2302701A2 (en) 2011-03-30

Similar Documents

Publication Publication Date Title
US7955989B2 (en) Texturing semiconductor substrates
US9663715B2 (en) Polycrystalline texturing composition and method
US7955977B2 (en) Method of light induced plating on semiconductors
EP2735033B1 (en) Light induced plating of metals on silicon photovoltaic cells
US20070238216A1 (en) Solar cell and its method of manufacture
US9303207B2 (en) Texturing of monocrystalline semiconductor substrates to reduce incident light reflectance
US8722544B2 (en) Method of cleaning and micro-etching semiconductor wafers
TWI488944B (zh) 用以降低入射光反射率之單晶半導體基板之紋理化
US20160225606A1 (en) Method of cleaning and micro-etching semiconductor wafers
KR20120120073A (ko) 개선된 다결정 텍스쳐링 조성물 및 방법
KR20120060582A (ko) 고효율 태양전지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right