KR20110031095A - 처리 개시 가부 판정 방법 및 기억 매체 - Google Patents

처리 개시 가부 판정 방법 및 기억 매체 Download PDF

Info

Publication number
KR20110031095A
KR20110031095A KR1020100086414A KR20100086414A KR20110031095A KR 20110031095 A KR20110031095 A KR 20110031095A KR 1020100086414 A KR1020100086414 A KR 1020100086414A KR 20100086414 A KR20100086414 A KR 20100086414A KR 20110031095 A KR20110031095 A KR 20110031095A
Authority
KR
South Korea
Prior art keywords
particles
chamber
variation
particle number
degree
Prior art date
Application number
KR1020100086414A
Other languages
English (en)
Other versions
KR101163913B1 (ko
Inventor
츠요시 모리야
히데후미 마츠이
마사히로 시오야
Original Assignee
도쿄엘렉트론가부시키가이샤
르네사스 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤, 르네사스 일렉트로닉스 가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20110031095A publication Critical patent/KR20110031095A/ko
Application granted granted Critical
Publication of KR101163913B1 publication Critical patent/KR101163913B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

기판으로부터 제조되는 반도체 디바이스의 양품률이 높은 상태에서 소정의 처리를 개시할 수 있는 처리 개시 가부 판정 방법을 제공한다. 웨이퍼 W를 수용하는 챔버(11)와, 상기 챔버(11)를 배기하는 배기계(14)를 구비하는 기판 처리 장치(10)에서, 챔버(11)의 구성 부품의 클리닝 후, 반도체 디바이스의 제조를 위한 플라즈마 에칭 처리보다 고온의 분위기 및/또는 저압의 분위기의 시즈닝 처리를 소정의 회수만큼 반복하여 실행하고, 배기계(14)의 애벌 배기 라인(15)내를 흐르는 파티클의 수를 계측하고, 상기 계측된 파티클 수의 시간 경과에 따르는 변동 정도를 감시하고, 상기 감시되어 있는 파티클 수의 감소 정도가 변화했을 때에, 플라즈마 에칭 처리를 개시 가능하다고 판정한다.

Description

처리 개시 가부 판정 방법 및 기억 매체{METHOD FOR DETERMINING WHETHER PROCESSING CAN BE INITIATED, AND STORAGE MEDIUM}
본 발명은 처리 개시 가부 판정 방법 및 기억 매체에 관한 것으로, 특히, 기판을 수용하여 처리를 실시하는 감압실과, 상기 감압실 내를 배기하는 배기계를 구비하는 기판 처리 장치에서의 처리 개시 가부 판정 방법에 관한 것이다.
기판으로서의 웨이퍼에 플라즈마 처리를 실시하는 기판 처리 장치는, 상기 웨이퍼를 수용하는 감압실로서의 챔버와, 상기 챔버 내에 처리 가스를 도입하는 샤워 헤드와, 챔버 내에 배치되고, 웨이퍼를 탑재하고, 또한 챔버 내에 고주파 전력을 인가하는 서셉터와, 챔버 내를 배기하는 펌프나 배관 등으로 이루어지는 배기계를 구비한다. 감압된 챔버 내에 도입된 처리 가스는 고주파 전력에 의해서 여기되어 플라즈마로 되고, 상기 플라즈마중의 양이온이나 래디컬이 웨이퍼의 플라즈마 처리에 사용된다.
챔버의 구성 부품은 정기적으로 클리닝되기 때문에, 챔버 내의 청정도는 매우 높지만, 약간의 파티클이 존재하는 경우가 있다. 이들 파티클은 배기계에 의해서 챔버밖으로 배출되지만, 모든 파티클을 배출하기 위해서는 어느 정도의 시간이 필요하다. 여기서, 챔버 내에 어느 정도의 수의 파티클이 잔류하고 있으면, 상기 파티클이 웨이퍼 상에 형성된 다수의 반도체 디바이스에 부착하여 결함을 야기하기 때문에, 웨이퍼로부터 제조되는 반도체 디바이스의 양품률이 저하된다. 그 때문에, 챔버 내에 잔류하는 파티클의 수를 추정하고, 상기 파티클의 수가 소정치를 하회했을 때에 반도체 디바이스 제조를 위한 플라즈마 처리를 시작하는 것이 행해지고 있다.
종래, 웨이퍼에 부착한 파티클의 수는 챔버 내에 잔류하는 파티클의 수를 정확히 반영한다고 생각되고 있었기 때문에, 웨이퍼에 부착한 파티클 수의 시간 경과에 따르는 변화를 해석함으로써 파티클의 부착 원인을 추정하는 것이 가능한 것이 제창되어 있고(예컨대, 특허문헌 1 참조), 또한, 챔버 내에 잔류하는 파티클 수의 추정에 웨이퍼에 부착한 파티클의 수가 사용되고 있었다.
예컨대, 챔버 내에 잔류하는 파티클 수의 추정에서는, 반도체 디바이스 제조를 위한 제품 웨이퍼와는 별도의 모니터용 웨이퍼(이하, 「모니터 웨이퍼」라고 한다.)를 챔버에 수용하여 상기 모니터 웨이퍼에 파티클을 부착시키고, 그 후, 모니터 웨이퍼를 챔버로부터 취출하고, 상기 모니터 웨이퍼에 부착한 파티클의 수를 계측하고, 상기 계측된 파티클의 수에 근거하여 챔버 내에 잔류하는 파티클의 수를 추정하고 있었다.
이 때, 반도체 디바이스 제조를 위한 플라즈마 처리의 개시 가부는, 복수매가 아니라 1매의 모니터 웨이퍼에 부착한 파티클의 수에 근거하여 판정되고 있었다.
[선행기술문헌]
[특허문헌]
[특허문헌 1] 일본 특허 공개 제2009-111165호 공보
그러나 최근, 챔버 내에 잔류하는 파티클이 비교적 적은 상황에서는, 동일한 로트(lot)에서 동일한 플라즈마 처리가 실시되는 복수매의 웨이퍼에 있어서, 각 웨이퍼에 부착하는 파티클의 수가 매우 불규칙한 것을 알았다. 예컨대, 남은 파티클이 생기지 않는 플라즈마 처리에서는, 각 웨이퍼에 부착하는 파티클의 수가 10개~100개 정도 편차가 있지만, 파티클이 생기기 쉬운 플라즈마 처리에서는, 각 웨이퍼에 부착하는 파티클의 수가 70개~700개 정도 편차가 있는 것을 알았다(Shinjiro Umehara 외, "Particle Generation Control Technology Using Control of Chamber Temperature in the Etching Process", FUJITSU LIMITED 외, Conference Proceedings of International Symposium on Semiconductor Manufacturing (2002), p.429).
즉, 1장의 모니터 웨이퍼에 부착한 파티클의 수는, 챔버 내에 잔류하는 파티클의 수를 정확히 반영하지 않고 있기 때문에, 플라즈마 처리의 개시 가부를 1장의 모니터 웨이퍼에 부착한 파티클의 수에 근거하여 판정하면, 반도체 디바이스의 양품률이 낮은 상태에서 플라즈마 처리가 개시될 우려가 있다.
본 발명의 목적은, 기판으로부터 제조되는 반도체 디바이스의 양품률이 높은 상태에서 소정의 처리를 개시할 수 있는 처리 개시 가부 판정 방법 및 기억 매체를 제공하는 것이다.
상기 목적을 달성하기 위해, 제 1 국면에 따른 처리 개시 가부 판정 방법은, 기판을 수용하는 감압실과, 상기 감압실을 배기하는 배기계를 구비하는 기판 처리 장치에 있어서 상기 기판에 실시하는 소정의 처리의 개시 가부를 판정하는 처리 개시 가부 판정 방법으로서, 상기 기판 처리 장치내에 잔류하는 미립자의 수를 계측하는 미립자수 계측 단계와, 상기 미립자수 계측 단계에서 계측된 미립자 수의 시간 경과에 따르는 변동 정도를 감시하는 미립자수 변동 감시 단계와, 상기 미립자수 변동 감시 단계에서 감시되어 있는 상기 미립자 수의 변동 정도가 변화했을 때에, 상기 소정의 처리를 개시 가능하다고 판정하는 처리 개시 판정 단계를 갖는 것을 특징으로 한다.
제 2 국면에 따른 처리 개시 가부 판정 방법은, 제 1 국면에 따른 처리 개시 가부 판정 방법에 있어서, 상기 미립자수 변동 감시 단계에서, 상기 변동 정도를 지수 함수로 근사하는 것을 특징으로 한다.
제 3 국면에 따른 처리 개시 가부 판정 방법은, 제 1 국면 또는 제 2 국면에 따른 처리 개시 가부 판정 방법에 있어서, 상기 미립자 수의 변동 정도가 변화될 때까지는, 상기 소정의 처리보다 고온 및/또는 저압의 분위기에서 실행되는 다른 처리를 상기 기판에 실시하는 것을 특징으로 한다.
제 4 국면에 따른 처리 개시 가부 판정 방법은, 제 1 국면 내지 제 3 국면 중 어느 하나에 따른 처리 개시 가부 판정 방법에 있어서, 상기 미립자수 변동 감시 단계에서는, 상기 배기계 내를 흐르는 상기 미립자의 수를 계측하는 것을 특징으로 한다.
제 5 국면에 따른 처리 개시 가부 판정 방법은, 제 1 국면 내지 제 3 국면 중 어느 하나에 따른 처리 개시 가부 판정 방법에 있어서, 상기 미립자수 변동 감시 단계에서는, 상기 감압실 내에 잔류하는 상기 미립자의 수를 계측하는 것을 특징으로 한다.
상기 목적을 달성하기 위해, 제 6 국면에 따른 기억 매체는, 기판을 수용하는 감압실과, 상기 감압실을 배기하는 배기계를 구비하는 기판 처리 장치에 있어서 상기 기판에 실시하는 소정의 처리의 개시 가부를 판정하는 처리 개시 가부 판정 방법을 컴퓨터에 실행하게 하는 프로그램을 저장하는 컴퓨터로 판독 가능한 기억 매체로서, 상기 처리 개시 가부 판정 방법은, 상기 기판 처리 장치내에 잔류하는 미립자의 수를 계측하는 미립자수 계측 단계와, 상기 미립자수 계측 단계에서 계측된 미립자 수의 시간 경과에 따르는 변동 정도를 감시하는 미립자수 변동 감시 단계와, 상기 미립자수 변동 감시 단계에서 감시되고 있는 상기 미립자 수의 변동 정도가 변화했을 때에, 상기 소정의 처리를 개시 가능하다고 판정하는 처리 개시 판정 단계를 갖는 것을 특징으로 한다.
제 1 국면에 따른 처리 개시 가부 판정 방법 및 제 6 국면에 따른 기억 매체에 의하면, 기판 처리 장치내에 잔류하는 미립자 수의 시간 경과에 따르는 변동 정도가 감시되고, 상기 감시되어 있는 미립자 수의 변동 정도가 변화했을 때에, 소정의 처리가 개시 가능하다고 판정된다. 기판 처리 장치내에 잔류하는 미립자 수의 변동 정도가 변화되어 작아지는 것은, 외부로부터 감압실로 반입된 인자에 기인하는 미립자가 생기지 않게 되기 때문이라고 생각된다. 한편, 외부로부터 감압실에 반입된 인자에 기인하는 미립자의 수는 비교적 많고, 또한 그 발생 시기도 불규칙하기 때문에, 외부로부터 감압실에 반입된 인자에 기인하는 미립자가 생기고 있는 동안에는 반도체 디바이스의 양품률이 저하된다. 따라서, 상기 미립자 수의 변동 정도가 변화했을 때에 소정의 처리를 개시 가능하다고 판정하는 것에 의해, 외부로부터 감압실에 반입된 인자에 기인하는 미립자가 생기지 않은 상태에서 소정의 처리를 개시할 수 있다. 즉, 반도체 디바이스의 양품률이 높은 상태에서 소정의 처리를 개시할 수 있다.
제 2 국면에 따른 처리 개시 가부 판정 방법에 의하면, 기판 처리 장치내에 잔류하는 미립자 수의 변동 정도가 지수 함수로 근사되기 때문에, 상기 변동 정도로부터 이상치의 영향, 예컨대, 매우 짧은 시간에 있어서의 큰 변동의 영향을 제거할 수 있고, 상기 변동 정도의 변화를 적확하게 검지할 수 있다.
제 3 국면에 따른 처리 개시 가부 판정 방법에 의하면, 기판 처리 장치내에 잔류하는 미립자 수의 변동 정도가 변화할 때까지는, 소정의 처리보다 고온 및/또는 저압의 분위기에서 실행되는 다른 처리가 기판에 실시되기 때문에, 감압실의 구성 부품으로부터의 아웃 가스의 방출을 촉진할 수 있고, 따라서, 조기에 아웃 가스에 기인하는 미립자의 발생을 억제할 수 있다. 그 결과, 조기에 미립자 수의 변동 정도를 변화시킬 수 있다.
제 4 국면에 따른 처리 개시 가부 판정 방법에 의하면, 배기계 내를 흐르는 미립자의 수가 계측된다. 감압실 내의 미립자는 배기계를 통해서 배출되기 때문에, 배기계 내를 흐르는 미립자의 밀도는 높다. 따라서, 미립자의 수를 확실하고 용이하게 계측할 수 있다.
제 5 국면에 따른 처리 개시 가부 판정 방법에 의하면, 감압실 내에 잔류하는 미립자의 수가 계측된다. 감압실 내에 잔류하는 미립자는 반도체 디바이스의 양품률에 직접적인 영향을 미친다. 따라서, 감압실 내에 잔류하는 미립자의 수에 근거하여 소정의 처리의 개시 가부를 판정함으로써 반도체 디바이스의 양품률을 정확히 제어할 수 있다.
도 1은 본 발명의 실시예에 따른 처리 개시 가부 판정 방법이 적용되는 기판 처리 장치의 구성을 개략적으로 나타내는 단면도,
도 2는 도 1의 기판 처리 장치에서의 챔버의 구성 부품의 클리닝 후로부터 플라즈마 에칭 처리 2일째까지의 애벌 배기(rough pumping) 라인내를 흐르는 파티클 수의 시간 경과에 따르는 변동 정도를 나타내는 그래프,
도 3은 도 1의 기판 처리 장치에서의 플라즈마 에칭 처리 3일째부터 14일째까지의 애벌 배기 라인내를 흐르는 파티클 수의 시간 경과에 따르는 변동 정도를 나타내는 그래프,
도 4는 플라즈마 에칭 처리 2일째의 기판 처리 장치에서 동일 웨이퍼에 대하여 플라즈마 에칭 처리를 복수회 반복했을 때의 상기 웨이퍼로부터 제조된 반도체 디바이스의 양품률의 변동 정도를 나타내는 그래프,
도 5는 플라즈마 에칭 처리 3일째의 기판 처리 장치에서 동일 웨이퍼에 대하여 플라즈마 에칭 처리를 복수회 반복했을 때의 상기 웨이퍼로부터 제조된 반도체 디바이스의 양품률의 변동 정도를 나타내는 그래프,
도 6은 본 발명의 실시예에 따른 처리 개시 가부 판정 방법을 나타내는 흐름도이다.
이하, 본 발명의 실시예에 대하여 도면을 참조하면서 구체적으로 설명한다.
우선, 본 발명의 실시예에 따른 처리 개시 가부 판정 방법이 적용되는 기판 처리 장치에 대하여 설명한다.
도 1은 본 실시예에 따른 처리 개시 가부 판정 방법이 적용되는 기판 처리 장치의 구성을 개략적으로 나타내는 단면도이다. 본 기판 처리 장치는 기판으로서의 반도체 디바이스용의 웨이퍼(이하, 간단히 「웨이퍼」라고 한다.)에 플라즈마 에칭 처리를 실시한다.
도 1에서, 기판 처리 장치(10)는, 웨이퍼 W를 수용하는 챔버(11)를 갖고, 상기 챔버(11)내에는 원주 형상의 서셉터(12)가 배치되고, 챔버(11)내의 상부에는 서셉터(12)에 대향하도록 원판 형상의 샤워 헤드(13)가 배치되어 있다. 또한, 기판 처리 장치(10)에는 챔버(11)를 배기하는 배기계(14)가 접속되어 있다.
서셉터(12)는 정전척을 내장하고, 상기 정전척은 쿨롱력 등에 의해서 탑재된 웨이퍼 W를 서셉터(12)의 상면에 정전 흡착한다. 또한, 서셉터(12)에는 고주파 전원(도시하지 않음)이 접속되어 상기 서셉터(12) 및 샤워 헤드(13) 사이의 처리 공간 S에 고주파 전력을 인가하는 하부 전극으로서 기능한다.
샤워 헤드(13)는 처리 가스 공급 장치(도시하지 않음)에 접속되고, 상기 처리 가스 공급 장치로부터 공급된 처리 가스를 처리 공간 S를 향해 확산하여 도입한다.
배기계(14)는 애벌 배기 라인(15)과, 본 배기 라인(16)과, APC 밸브(도시하지 않음)를 갖는다. 애벌 배기 라인(15)은 드라이 펌프(도시하지 않음)에 접속되어 챔버(11)를 애벌 배기한다. 본 배기 라인(16)은 터보 분자 펌프(TMP)(17)를 갖고, 상기 TMP(17)에 의해서 챔버(11)를 고진공 흡인한다. 구체적으로는, 드라이 펌프는 챔버(11) 내를 대기압으로부터 중진공 상태(예컨대, 1.3×10Pa(0.1Torr) 이하)까지 감압하고, TMP(17)는 드라이 펌프와 협동하여 챔버(11)내를 중진공 상태보다 낮은 압력인 고진공 상태(예컨대, 1.3×10-3Pa(1.0×10-5Torr) 이하)까지 감압한다.
본 배기 라인(16)은 TMP(17) 및 드라이 펌프의 사이에서 애벌 배기 라인(15)과 접속되고, 애벌 배기 라인(15) 및 본 배기 라인(16)에는 각 라인을 차단 가능한 밸브 V1, V2가 배기되어 있다. APC 밸브는 버터플라이 밸브나 슬라이드 밸브로 이루어지고, 챔버(11) 및 TMP(17) 사이에 개재하여 챔버(11)내의 압력을 원하는 값으로 제어한다.
기판 처리 장치(10)에서는, 배기계(14)에 의해서 챔버(11)가 배기되어 챔버(11)내가 고진공 상태까지 감압된 후, 샤워 헤드(13)에 의해서 처리 공간 S로 처리 가스가 도입되고, 서셉터(12)에 의해서 처리 공간 S로 고주파 전력이 인가된다. 이 때, 처리 가스가 여기되어 플라즈마가 발생하고, 상기 발생한 플라즈마에 포함되는 양이온이나 래디컬에 의해서 웨이퍼 W에 플라즈마 에칭 처리가 실시된다.
플라즈마 에칭 처리중이나 플라즈마 에칭 처리 후에, 배기계(14)의 드라이 펌프는 챔버(11)를 계속 배기한다. 이 때, 배기계(14)는 챔버(11)내의 가스, 예컨대, 미반응의 처리 가스나 반응 생성물이 휘발한 가스와 함께, 챔버(11)내에 잔류하는 파티클을 배기하기 때문에, 배기계(14)의 애벌 배기 라인(15)내를 흐르는 파티클의 수는 챔버(11)내에 잔류하는 파티클의 수와 밀접하게 관련된다. 그래서, 본 실시예에서는, 챔버(11)내에 잔류하는 파티클 수의 대신에 애벌 배기 라인(15)내를 흐르는 파티클의 수를 계측한다.
기판 처리 장치(10)는 애벌 배기 라인(15)에 배치된 ISPM(In Situ Particle Monitor)(18)를 구비한다. ISPM(18)은 애벌 배기 라인(15) 내를 향해 레이저광을 조사하는 레이저 발진기와, 파티클이 레이저광을 통과할 때에 발생하는 산란광을 관측하는 광전자 배증관(Photomultiplier Tube)을 적어도 갖고, 애벌 배기 라인(15) 내를 흐르는 파티클의 수를 광학적으로 계측한다.
그런데, 상술한 바와 같이, 1장의 모니터 웨이퍼에 부착한 파티클의 수에 근거하여 플라즈마 에칭 처리의 개시 가부를 판정하면 반도체 디바이스의 양품률이 낮은 상태에서 플라즈마 에칭 처리가 개시될 우려가 있다. 본 발명자는, 반도체 디바이스의 양품률이 높은 상태에서 플라즈마 에칭 처리를 시작하기 위한 적절한 지표를 발견하도록, 기판 처리 장치(10)에서 챔버(11)의 구성 부품을 클리닝한 후, 복수매의 웨이퍼 W에 플라즈마 에칭 처리를 실시하여, 이들 웨이퍼 W에서 제조된 반도체 디바이스의 양품률을 계측하는 한편, 복수매의 웨이퍼 W에 실시된 플라즈마 에칭 처리중, 구체적으로는, 14일간에 걸쳐 ISPM(18)에 의해서 애벌 배기 라인(15)내를 흐르는 파티클의 수를 계속적으로 계측한 바, 도 2~도 5에 나타내는 결과를 얻었다.
도 2 및 도 3은, 애벌 배기 라인(15)내를 흐르는 파티클 수의 시간 경과에 따르는 변동 정도를 나타내는 그래프이며, 가로축은 기판 처리 장치(10)에 의한 플라즈마 에칭 처리의 실행일수이며, 세로축은 애벌 배기 라인(15)내를 흐르는 파티클의 수이다. 도면 중의 꺾인 선은 계측된 파티클의 수이며, 도면 중의 실선은 파티클 수의 변동 정도를 지수 함수로 근사한 선이다.
또한, 도 2의 그래프는, 챔버(11)의 구성 부품의 클리닝 후부터 플라즈마 에칭 처리 2일째까지의 계측된 파티클 수의 변동 정도를 나타내고, 도 3의 그래프는, 플라즈마 에칭 처리 3일째에서 14일째까지의 계측된 파티클 수의 변동 정도를 나타낸다.
도 4 및 도 5는, 동일 웨이퍼 W에 대하여 기판 처리 장치(10)에 의해서 플라즈마 에칭 처리를 복수회 반복했을 때의 상기 웨이퍼 W로부터 제조된 반도체 디바이스의 양품률의 변동 정도를 나타내는 그래프이며, 가로축은 플라즈마 에칭 처리의 반복 수이며, 세로축은 반도체 디바이스의 양품률이다. 도면 중에서의 「○」는 각 웨이퍼 W에서의 양품률이며, 도면 중의 실선은 플라즈마 에칭 처리의 반복 수에 대한 반도체 디바이스의 양품률의 변동 정도의 근사직선을 나타낸다.
또한, 도 4의 그래프는, 플라즈마 에칭 처리 2일째의 기판 처리 장치(10)에서 플라즈마 에칭 처리가 복수회 반복했을 때의 반도체 디바이스의 양품률의 변동 정도를 나타내고, 도 5의 그래프는, 플라즈마 에칭 처리 3일째의 기판 처리 장치(10)에서 플라즈마 에칭 처리가 복수회 반복했을 때의 반도체 디바이스의 양품률의 변동 정도를 나타낸다.
도 2의 그래프 및 도 3의 그래프를 비교하면, 도 2의 그래프에서는 처리일수가 경과함에 따라 애벌 배기 라인(15)내를 흐르는 파티클의 수는 감소하도록 변동 하는 데 비하여, 도 3의 그래프에서는 처리일수가 경과하더라도 애벌 배기 라인(15)내를 흐르는 파티클의 수는 거의 변화하지 않는다. 구체적으로는, 플라즈마 에칭 처리의 실행일수를 X, 애벌 배기 라인(15)내를 흐르는 파티클의 수를 Y로 했을 때에, 도 2의 그래프에서의 파티클 수의 변동 정도의 근사지수 함수는 Y=142e-1.98X로 표현되고, 도 3의 그래프에서의 파티클 수의 변동 정도의 근사지수 함수는, Y=4.89e-0.015X로 표현된다. 따라서, 플라즈마 에칭 처리 2일째를 경과하면, 애벌 배기 라인(15)내를 흐르는 파티클 수의 변동 정도가 변화하는 것을 알았다.
한편, 도 4의 그래프 및 도 5의 그래프를 비교하면, 도 4의 그래프에서는 플라즈마 에칭 처리가 반복됨에 따라 반도체 디바이스의 양품률이 저하되는 데 비하여, 도 5의 그래프에서는 플라즈마 에칭 처리가 반복되더라도 반도체 디바이스의 양품률이 저하하지 않는다. 플라즈마 에칭 처리가 반복되면 반도체 디바이스의 양품률이 저하되는 것은, 기판 처리 장치(10)가 반도체 디바이스의 양품률을 저하시키는 상태에 있기 때문이며, 플라즈마 에칭 처리가 반복되더라도 반도체 디바이스의 양품률이 저하하지 않는 것은, 기판 처리 장치(10)가 반도체 디바이스의 양품률을 저하시키지 않는 상태, 환언하면, 반도체 디바이스의 양품률이 높은 상태에 있기 때문이라고 생각된다. 따라서, 도 4의 그래프 및 도 5의 그래프의 비교 결과로부터, 플라즈마 에칭 처리 2일째를 경과하면, 기판 처리 장치(10)는 반도체 디바이스의 양품률이 높은 상태로 된다고 생각된다.
이상으로부터, 플라즈마 에칭 처리 2일째를 경과하면, 애벌 배기 라인(15)내를 흐르는 파티클 수의 변동 정도가 변화하고, 또한 기판 처리 장치(10)는 반도체 디바이스의 양품률이 높은 상태로 되는 것을 알았다. 즉, 본 발명자는, 애벌 배기 라인(15)내를 흐르는 파티클 수의 변동 정도가 변화하면, 기판 처리 장치(10)는 반도체 디바이스의 양품률이 높은 상태로 되는 것을 발견했다.
파티클 수의 변동 정도의 변화와 반도체 디바이스의 양품률의 상태의 관련성에 관해서는, 명료하게 설명하는 것이 곤란하지만, 공지된 사실을 고려한 결과, 본 발명자는 이하에 설명하는 가설을 유추하기에 이르렀다.
챔버의 구성 부품을 약액 등으로 습식 클리닝한 후, 챔버 내를 감압하여 플라즈마 처리를 반복하여 행하면, 클리닝 중에 각 구성 부품으로 침투한 약액 중의 수분이나 대기 중의 수분(클리닝 특히 외부로부터 감압실에 반입된 인자)이, 초기의 플라즈마 처리에서 아웃 가스로서 챔버 내에 방출되고, 상기 아웃 가스는 미반응의 처리 가스나 반응 생성물이 휘발한 가스와 반응하여 비교적 많은 파티클을 발생시키는 것이 알려져 있다. 이 파티클은 웨이퍼에 부착하여 반도체 디바이스의 양품률을 악화시킨다.
또한, 아웃 가스의 방출량은 플라즈마 처리 시간이 경과함에 따라서 적어지고, 각 구성 부품으로 침투한 수분이 거의 없어지면 아웃 가스의 방출이 멈춘다. 따라서, 아웃 가스에 기인하는 파티클은, 습식 클리닝 직후의 플라즈마 처리에서는 상당한 수가 생기지만, 플라즈마 처리가 반복되는 동안에 수가 줄고, 이윽고 생기지 않게 된다. 아웃 가스의 방출이 멈추면, 그 후는 플라즈마 처리에 기인하는 미량의 파티클밖에 생기지 않는다. 플라즈마 처리에 기인하는 파티클은 동일한 플라즈마 처리가 반복되는 한, 거의 동일한 수가 계속하여 생긴다.
즉, 파티클의 수가 감소하고 있는 동안에는, 아웃 가스에 기인하는 파티클이 계속 생기고, 파티클의 수가 거의 변화하지 않게 되면, 아웃 가스에 기인하는 파티클이 생기지 않고, 플라즈마 처리에 기인하는 파티클만이 생긴다고 생각된다. 아웃 가스에 기인하는 파티클의 수는 비교적 많고, 또한 그 발생 시기도 불규칙하기 때문에, 아웃 가스에 기인하는 파티클이 생기고 있는 동안에는 반도체 디바이스의 양품률이 저하되지만, 플라즈마 처리에 기인하는 파티클의 수는 비교적 적기 때문에, 플라즈마 처리에 기인하는 파티클만이 생기고 있는 동안에는 반도체 디바이스의 양품률이 향상된다. 이상으로부터, 파티클의 수가 감소하고 있는 동안에는 반도체 디바이스의 양품률이 저하되고, 파티클의 수가 거의 변화하지 않게 되면 반도체 디바이스의 양품률이 향상된다고 생각된다.
본 발명은 상기 지견에 근거하는 것이다. 한편, 본 발명자는 마찬가지의 계측을 다른 기판 처리 장치나 다른 플라즈마 에칭 처리에서 실행하고, 상기 지견이 다른 기판 처리 장치나 다른 플라즈마 에칭 처리에도 적용될 수 있는 것을 확인했다.
다음으로 본 발명의 실시예에 따른 처리 개시 가부 판정 방법에 대하여 설명한다.
도 6은 본 발명의 실시예에 따른 처리 개시 가부 판정 방법을 나타내는 흐름도이다.
도 6에서는, 우선, 챔버(11)의 구성 부품이 클리닝된 기판 처리 장치(10)에서, 반도체 디바이스용의 웨이퍼와는 별도의 더미 웨이퍼를 챔버(11)에 수용하고, 배기계(14)에 의해서 챔버(11)내를 고진공 상태까지 감압하고, 샤워 헤드(13)에 의해서 처리 공간 S로 처리 가스를 도입하고, 서셉터(12)에 의해서 처리 공간 S에 고주파 전력을 인가하여, 반도체 디바이스의 제조를 위한 플라즈마 에칭 처리(이하, 「제조용 에칭 처리」라고 한다.)와는 다른 플라즈마 처리(이하, 「시즈닝 처리」라고 한다.)를 소정의 회수만큼 반복하여 실행한다(단계 S61). 시즈닝 처리에서는, 제조용 에칭 처리보다 고온의 분위기 및/또는 저압의 분위기에서 더미 웨이퍼에 플라즈마 처리를 실시하는 것에 의해, 클리닝중에 각 구성 부품에 침투한 약액 중의 수분이나 대기 중의 수분의 아웃 가스로서의 방출을 촉진한다.
이어서, 배기계(14)에 의해서 챔버(11)를 배기하면서, 챔버(11)내에 질소 가스를 도입하는 등 하여 챔버(11)내에 잔류하는 파티클을 배기계(14)에 의해서 챔버(11) 밖으로 배출하고, 또한, ISPM(18)에 의해서 애벌 배기 라인(15)내를 흐르는 파티클 수의 광학적인 계측을 시작한다(단계 S62)(미립자수 계측 단계). 그 후, 애벌 배기 라인(15)내를 흐르는 파티클 수의 시간 경과에 따르는 변동 정도를 지수 함수로 근사한 후에, 상기 변동 정도를 감시한다(단계 S63).
이어서, 단계 S64에서, 감시되어 있는 파티클 수의 변동 정도가 변화했는지 여부, 구체적으로는, 파티클 수의 감소 정도가 변화했는지 여부를 판별하고, 파티클 수의 감소 정도가 변화하지 않고 있는 경우에는, ISPM(18)에 의한 파티클 수의 계측을 중지하여(단계 S65) 단계 S61로 되돌아간다.
단계 S64의 판별 결과, 파티클 수의 감소 정도가 변화한 경우는, 기판 처리 장치(10)는 반도체 디바이스의 양품률이 높은 상태로 되고, 제조용 에칭 처리가 개시 가능하게 되었다고 판정하고(처리 개시 판정 단계), ISPM(18)에 의한 파티클 수의 계측을 중지하고(단계 S66), 시즈닝 처리를 소정의 회수만큼 반복하여 실행한다(단계 S67).
그 후, 챔버(11)로부터 더미 웨이퍼를 취출하고, 또한 모니터 웨이퍼를 챔버(11)에 수용하고, 다시, 시즈닝 처리를, 예컨대, 1회 실행하여 모니터 웨이퍼에 파티클을 부착시키고, 상기 모니터 웨이퍼를 챔버(11)로부터 취출하고, 상기 모니터 웨이퍼에 부착한 파티클의 수를 계측한다(단계 S68).
이어서, 단계 S69에서, 모니터 웨이퍼에 부착한 파티클의 수가 이상치인지 여부를 판별하고, 모니터 웨이퍼에 부착한 파티클의 수가 이상치인 경우, 단계 S61로 되돌아가고, 모니터 웨이퍼에 부착한 파티클의 수가 이상치가 아닌 경우, 제조용 에칭 처리를 시작하고(단계 S70), 본 처리를 종료한다.
한편, 본 방법에서는, 단계 S61 내지 S63를 반복하는 것에 의해, 시즈닝 처리를 반복하는 동안에, 애벌 배기 라인(15)내를 흐르는 파티클 수의 시간 경과에 따르는 변동 정도를 감시한다(미립자수 변동 감시 단계).
본 실시예에 따른 처리 개시 가부 판정 방법에 의하면, 애벌 배기 라인(15)내를 흐르는 파티클 수의 시간 경과에 따르는 변동 정도(감소 정도)가 감시되고, 상기 감시되어 있는 파티클 수의 감소 정도가 변화했을 때에, 제조용 에칭 처리가 개시 가능하다고 판정된다. 애벌 배기 라인(15)내를 흐르는 파티클 수의 변동 정도가 변화되어 작아지는 것은, 챔버(11)의 구성 부품으로부터의 아웃 가스로서의 수분의 방출이 멈추고, 아웃 가스에 기인하는 파티클이 생기지 않게 되기 때문이라고 생각된다. 한편, 아웃 가스에 기인하는 파티클의 수는 비교적 많고, 또한 그 발생 시기도 불규칙하기 때문에, 아웃 가스에 기인하는 파티클이 생기고 있는 동안에는 반도체 디바이스의 양품률이 저하된다. 따라서, 파티클 수의 감소 정도가 변화했을 때에 제조용 에칭 처리가 개시 가능하다고 판정하는 것에 의해, 아웃 가스에 기인하는 파티클이 생기지 않은 상태에서 제조용 에칭 처리를 개시할 수 있고, 따라서, 반도체 디바이스의 양품률이 높은 상태에서 제조용 에칭 처리를 개시할 수 있다.
본 실시예에 따른 처리 개시 가부 판정 방법에서는, 애벌 배기 라인(15)내를 흐르는 파티클 수의 변동 정도가 지수 함수로 근사되기 때문에, 파티클 수의 변동 정도로부터 이상치의 영향, 예컨대, 매우 짧은 시간에 있어서의 큰 변동의 영향을 제거할 수 있고, 파티클 수의 변동 정도의 변화를 적확하게 검지할 수 있다.
또한, 본 실시예에 따른 처리 개시 가부 판정 방법에서는, 애벌 배기 라인(15)내를 흐르는 파티클 수의 감소 정도가 변화될 때까지는, 제조용 에칭 처리보다 고온의 분위기 및/또는 저압의 분위기에서 더미 웨이퍼에 플라즈마 처리를 실시하는 시즈닝 처리가 웨이퍼 W에 실시되기 때문에, 챔버(11)의 구성 부품으로부터의 아웃 가스의 방출을 촉진할 수 있고, 따라서, 조기에 아웃 가스에 기인하는 파티클의 발생을 억제할 수 있다. 그 결과, 조기에 파티클 수의 변동 정도를 변화시킬 수 있다.
본 실시예에 따른 처리 개시 가부 판정 방법에서는, 애벌 배기 라인(15)내를 흐르는 파티클의 수가 계측된다. 챔버(11)내의 파티클은 배기계(14)를 통해서 배출되기 때문에, 배기계(14)의 애벌 배기 라인(15)내를 흐르는 파티클의 밀도는 높다. 따라서, 파티클의 수를 확실하고 용이하게 계측할 수 있다.
상술한 실시예에 따른 처리 개시 가부 판정 방법에서는, 파티클 수의 감소 정도의 변화가 확인되어 제조용 에칭 처리가 개시 가능하게 되었다고 판정된 후에, 다시 시즈닝 처리가 실행된다(단계 S67). 이것에 의해, 챔버(11)의 구성 부품으로부터 아웃 가스를 완전히 방출시킬 수 있고, 따라서, 확실히 반도체 디바이스의 양품률이 높은 상태에서 제조용 에칭 처리를 개시할 수 있다.
또한, 상술한 실시예에 따른 처리 개시 가부 판정 방법에서는, 제조용 에칭 처리가 개시 가능하게 되었다고 판정된 후에, 모니터 웨이퍼를 이용하여 파티클의 수가 계측되고(단계 S68), 모니터 웨이퍼에 부착한 파티클의 수에 의해서 제조용 에칭 처리의 개시가 결정된다(단계 S69, S70). 이것에 의해, ISPM(18)가 고장나 정확한 파티클의 수가 계측되고 있지 않더라도, 디바이스의 양품률이 낮은 상태에서 제조용 에칭 처리가 시작되는 위험성을 저감할 수 있다.
통상, 모니터 웨이퍼를 이용하여 파티클의 수를 계측하는 경우, 재현성을 높이기 위해, 1로트분(25장)의 제조용 에칭 처리를 행하기 때문에, 다수의 모니터 웨이퍼가 낭비되고, 또한 시간이 필요하지만, 본 실시예에 따른 처리 개시 가부 판정 방법에서는, 애벌 배기 라인(15)에 배치된 ISPM(18)를 이용하여 파티클의 수를 계측하기 때문에, 모니터 웨이퍼를 이용할 필요가 없다. 따라서, 모니터 웨이퍼의 낭비를 방지할 수 있고, 또한, 계측 시간을 단축할 수 있다.
또한, 모니터 웨이퍼는 반도체 디바이스용 웨이퍼와 표면 형상이 다르기 때문에, 모니터 웨이퍼로의 파티클의 부착 형태와, 반도체 디바이스용 웨이퍼로의 파티클의 부착 형태는 다르다. 따라서, 모니터 웨이퍼에 부착한 파티클의 수를 계측하더라도 챔버(11)내에 잔류하는 파티클의 수를 정확하게는 추정할 수 없다. 한편, 본 실시예에 따른 처리 개시 가부 판정 방법에서는, 상술한 바와 같이, 모니터 웨이퍼를 이용할 필요가 없기 때문에, 웨이퍼의 종류의 상이함에 기인하는, 계측된 파티클 수의 신뢰성의 저하를 애당초 고려할 필요가 없다.
금후, 플라즈마 에칭 처리로서는, 어스펙트비가 매우 큰 DT(Deep Trench)를 형성하는 처리가 많이 이용될 것으로 생각된다. DT를 형성하는 처리는, 종래의 플라즈마 에칭 처리보다 저온의 분위기에서 실행되기 때문에, 아웃 가스가 방출되기 어렵고, 아웃 가스에 기인하는 파티클이 장기간에 걸쳐 생길 가능성이 있다. 이것에 대응하여, DT를 형성하는 처리에서는, 상술한 바와 같은 시즈닝 처리를 반복하여 실행해야 한다. 이 경우, 시즈닝 처리를 종료시키고, DT를 형성하는 처리를 시작하는 시기의 판정이 중요해진다. 따라서, 본 발명은 금후의 플라즈마 에칭 처리에 있어서 점점 더 많이 이용될 것으로 생각된다.
상술한 실시예에 따른 처리 개시 가부 판정 방법에서는, 애벌 배기 라인(15)내를 흐르는 파티클의 수가 계측되었지만, ISPM을 챔버(11)에 마련하고, 상기 ISPM에 의해서 챔버(11)내에 잔류하는 파티클의 수를 계측할 수도 있다. 챔버(11)내에 잔류하는 파티클은 반도체 디바이스의 양품률에 직접적인 영향을 미친다. 따라서, 챔버(11)내에 잔류하는 파티클의 수에 근거하여 제조용 에칭 처리의 개시 가부를 판정함으로써 반도체 디바이스의 양품률을 정확히 제어할 수 있다.
상술한 실시예에서는, 본 발명이 플라즈마 에칭 처리를 행하는 기판 처리 장치에 적용되는 경우에 대하여 설명했지만, 본 발명은, 외부로부터 반입된 인자에 기인하는 미립자가 생길 가능성이 있는 기판 처리 장치, 예컨대, CVD 처리 장치나 어닐링 장치에도 적용할 수 있다.
한편, 상술한 실시예에서 플라즈마 에칭 처리가 실시되는 기판은 반도체 디바이스용 웨이퍼에 한정되지 않고, LCD(Liquid Crystal Display) 등을 포함하는 FPD(Flat Panel Display) 등에 이용하는 각종 기판이나, 포토 마스크, CD 기판, 프린트 기판 등이더라도 좋다.
본 발명의 목적은, 상술한 실시예의 기능을 실현하는 소프트웨어의 프로그램을 기록한 기억 매체를 컴퓨터 등에 공급하여, 컴퓨터의 CPU가 기억 매체에 저장된 프로그램을 판독하여 실행하는 것에 의해서도 달성된다.
이 경우, 기억 매체로부터 판독된 프로그램 자체가 상술한 실시예의 기능을 실현하게 되어, 프로그램 및 그 프로그램을 기억한 기억 매체는 본 발명을 구성하게 된다.
또한, 프로그램을 공급하기 위한 기억 매체로서는, 예컨대, RAM, NV-RAM, 플로피(등록상표) 디스크, 하드디스크, 광자기 디스크, CD-ROM, CD-R, CD-RW, DVD(DVD-ROM, DVD-RAM, DVD-RW, DVD+RW) 등의 광 디스크, 자기 테이프, 불휘발성의 메모리 카드, 다른 ROM 등의 상기 프로그램을 기억할 수 있는 것이면 좋다. 혹은, 상기 프로그램은 인터넷, 상용 네트워크, 또는 로컬 에리어 네트워크 등에 접속되는 도시하지 않는 다른 컴퓨터나 데이터베이스 등으로부터 다운로드하는 것에 의해 컴퓨터에 공급되어도 좋다.
또한, 컴퓨터의 CPU가 판독한 프로그램을 실행함으로써 상기 실시예의 기능이 실현되는 것뿐만 아니라, 그 프로그램의 지시에 근거하여, CPU 상에서 가동되고 있는 OS(operating system) 등이 실제 처리의 일부 또는 전부를 행하고, 그 처리에 의해서 상술한 실시예의 기능이 실현되는 경우도 포함된다.
또한, 기억 매체로부터 판독된 프로그램이, 컴퓨터에 삽입된 기능 확장 보드나 컴퓨터에 접속된 기능 확장 유닛에 구비되는 메모리에 기입된 후, 그 프로그램의 지시에 근거하여, 그 기능 확장 보드나 기능 확장 유닛에 구비되는 CPU 등이 실제 처리의 일부 또는 전부를 행하고, 그 처리에 의해 상술한 실시예의 기능이 실현되는 경우도 포함된다.
상기 프로그램의 형태는, 오브젝트 코드, 인터프리터에 의해 실행되는 프로그램, OS에 공급되는 스크립 데이터 등의 형태로 이루어지더라도 좋다.
W : 웨이퍼 10 : 기판 처리 장치
11 : 챔버 14 : 배기계
15 : 애벌 배기 라인 18 : ISPM

Claims (6)

  1. 기판을 수용하는 감압실과, 상기 감압실을 배기하는 배기계를 구비하는 기판 처리 장치에 있어서 상기 기판에 실시하는 소정의 처리의 개시 가부를 판정하는 처리 개시 가부 판정 방법으로서,
    상기 기판 처리 장치내에 잔류하는 미립자의 수를 계측하는 미립자수 계측 단계와,
    상기 미립자수 계측 단계에서 계측된 미립자 수의 시간 경과에 따르는 변동 정도를 감시하는 미립자수 변동 감시 단계와,
    상기 미립자수 변동 감시 단계에서 감시되고 있는 상기 미립자 수의 변동 정도가 변화했을 때에, 상기 소정의 처리를 개시 가능하다고 판정하는 처리 개시 판정 단계를 갖는
    것을 특징으로 하는 처리 개시 가부 판정 방법.
  2. 제 1 항에 있어서,
    상기 미립자수 변동 감시 단계에서, 상기 변동 정도를 지수 함수로 근사하는 것을 특징으로 하는 처리 개시 가부 판정 방법.

  3. 제 1 항 또는 제 2 항에 있어서,
    상기 미립자 수의 변동 정도가 변화될 때까지는, 상기 소정의 처리보다 고온 및/또는 저압의 분위기에서 실행되는 다른 처리를 상기 기판에 실시하는 것을 특징으로 하는 처리 개시 가부 판정 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 미립자수 변동 감시 단계에서는, 상기 배기계 내를 흐르는 상기 미립자의 수를 계측하는 것을 특징으로 하는 처리 개시 가부 판정 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 미립자수 변동 감시 단계에서는, 상기 감압실 내에 잔류하는 상기 미립자의 수를 계측하는 것을 특징으로 하는 처리 개시 가부 판정 방법.
  6. 기판을 수용하는 감압실과, 상기 감압실을 배기하는 배기계를 구비하는 기판 처리 장치에 있어서 상기 기판에 실시하는 소정의 처리의 개시 가부를 판정하는 처리 개시 가부 판정 방법을 컴퓨터에 실행하게 하는 프로그램을 저장하는 컴퓨터로 판독 가능한 기억 매체로서,
    상기 처리 개시 가부 판정 방법은,
    상기 기판 처리 장치내에 잔류하는 미립자의 수를 계측하는 미립자수 계측 단계와,
    상기 미립자수 계측 단계에서 계측된 미립자 수의 시간 경과에 따르는 변동 정도를 감시하는 미립자수 변동 감시 단계와,
    상기 미립자수 변동 감시 단계에서 감시되어 있는 상기 미립자 수의 변동 정도가 변화했을 때에, 상기 소정의 처리를 개시 가능하다고 판정하는 처리 개시 판정 단계를 갖는
    것을 특징으로 하는 기억 매체.
KR1020100086414A 2009-09-18 2010-09-03 처리 개시 가부 판정 방법 및 기억 매체 KR101163913B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-217010 2009-09-18
JP2009217010A JP5275188B2 (ja) 2009-09-18 2009-09-18 処理開始可否判定方法及び記憶媒体

Publications (2)

Publication Number Publication Date
KR20110031095A true KR20110031095A (ko) 2011-03-24
KR101163913B1 KR101163913B1 (ko) 2012-07-09

Family

ID=43865841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100086414A KR101163913B1 (ko) 2009-09-18 2010-09-03 처리 개시 가부 판정 방법 및 기억 매체

Country Status (4)

Country Link
JP (1) JP5275188B2 (ko)
KR (1) KR101163913B1 (ko)
CN (1) CN102024683B (ko)
TW (1) TWI460789B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931143B (zh) * 2011-08-10 2015-04-29 无锡华润上华科技有限公司 NOR Flash器件制作方法
JP6184713B2 (ja) * 2012-05-23 2017-08-23 株式会社Ｓｃｒｅｅｎホールディングス パーティクル測定方法および熱処理装置
JP6269091B2 (ja) * 2014-01-17 2018-01-31 住友電気工業株式会社 半導体光素子の製造方法
CN107078052B (zh) * 2014-09-30 2021-04-23 株式会社国际电气 衬底处理装置、半导体器件的制造方法及记录介质

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274434A (en) * 1990-04-02 1993-12-28 Hitachi, Ltd. Method and apparatus for inspecting foreign particles on real time basis in semiconductor mass production line
DE10041354A1 (de) * 1999-08-24 2001-04-12 Hitachi Electr Eng Verfahren zur Überprüfung auf Fremdpartikel oder Fehler und entsprechende Vorrichtung
CN100477107C (zh) * 2004-01-28 2009-04-08 东京毅力科创株式会社 基板处理装置的处理室净化方法、基板处理装置和基板处理方法
JP4547237B2 (ja) * 2004-03-29 2010-09-22 東京エレクトロン株式会社 真空装置、そのパーティクルモニタ方法及びプログラム
JP4476232B2 (ja) * 2006-03-10 2010-06-09 三菱重工業株式会社 成膜装置のシーズニング方法
JP5117818B2 (ja) * 2007-10-30 2013-01-16 ルネサスエレクトロニクス株式会社 表面加工処理装置又は成膜処理装置の異物検査・解析のための管理装置及び方法

Also Published As

Publication number Publication date
CN102024683B (zh) 2012-12-12
TWI460789B (zh) 2014-11-11
JP2011066288A (ja) 2011-03-31
TW201131640A (en) 2011-09-16
CN102024683A (zh) 2011-04-20
JP5275188B2 (ja) 2013-08-28
KR101163913B1 (ko) 2012-07-09

Similar Documents

Publication Publication Date Title
KR101697285B1 (ko) 챔버 내 클리닝 방법
JP4801045B2 (ja) ドライクリーニングプロセスのプラズマ処理システムからチャンバ残渣を除去する方法
US20100154821A1 (en) Component cleaning method and storage medium
WO2010008021A1 (ja) プラズマ処理方法及びプラズマ処理装置
KR101720670B1 (ko) 기판 처리 장치 및 그 클리닝 방법 및 프로그램을 기록한 기록매체
US7231321B2 (en) Method of resetting substrate processing apparatus, storage medium storing program for implementing the method, and substrate processing apparatus
KR101163913B1 (ko) 처리 개시 가부 판정 방법 및 기억 매체
US8231732B2 (en) Cleaning method and substrate processing apparatus
JP6671464B2 (ja) 処理装置のメンテナンス制御方法及び制御装置
JP5486970B2 (ja) 基板脱着方法及び基板処理装置
US9399584B2 (en) Silicon focus ring
JP5461759B2 (ja) プラズマ処理装置、プラズマ処理方法及び記憶媒体
JP2011180015A (ja) パーティクル数計測方法
JP2011233713A (ja) プラズマ処理方法及びプラズマ処理装置
JP2005317900A (ja) 真空装置、そのパーティクルモニタ方法、及びプログラム、並びにパーティクルモニタ用窓部材
JP4972277B2 (ja) 基板処理装置の復帰方法、該装置の復帰プログラム、及び基板処理装置
US8364422B2 (en) Method of presuming interior situation of process chamber and storage medium
TWI756326B (zh) 消耗判斷方法及電漿處理裝置
JP2010147052A (ja) プラズマ処理方法，プラズマ処理装置，プラズマ処理装置の水分量検出方法
JP4095246B2 (ja) 半導体装置の製造方法
JP2006153745A (ja) パーティクル検出方法及びパーティクル検出プログラム
JP2004253516A (ja) 試料のドライエッチング方法及びドライエッチング装置
JP5638682B2 (ja) プラズマ処理装置、プラズマ処理方法及び記憶媒体
JP2006210461A (ja) プロセス装置の洗浄方法、該方法を実行するためのプログラム、及び記憶媒体
JP2003077898A (ja) プラズマエッチングシステム及びエッチング工程管理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee