KR20110030363A - 측정 기기용의 혼합 신호 수집 시스템 - Google Patents

측정 기기용의 혼합 신호 수집 시스템 Download PDF

Info

Publication number
KR20110030363A
KR20110030363A KR1020100090078A KR20100090078A KR20110030363A KR 20110030363 A KR20110030363 A KR 20110030363A KR 1020100090078 A KR1020100090078 A KR 1020100090078A KR 20100090078 A KR20100090078 A KR 20100090078A KR 20110030363 A KR20110030363 A KR 20110030363A
Authority
KR
South Korea
Prior art keywords
signal
logic
analog
input interface
multiplexer
Prior art date
Application number
KR1020100090078A
Other languages
English (en)
Other versions
KR101727083B1 (ko
Inventor
케네스 피. 도빈스
Original Assignee
텍트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텍트로닉스 인코포레이티드 filed Critical 텍트로닉스 인코포레이티드
Publication of KR20110030363A publication Critical patent/KR20110030363A/ko
Application granted granted Critical
Publication of KR101727083B1 publication Critical patent/KR101727083B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/3167—Testing of combined analog and digital circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00—Arrangements for displaying electric variables or waveforms
    • G01R13/02—Arrangements for displaying electric variables or waveforms for displaying measured electric variables in digital form
    • G01R13/0218—Circuits therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R13/00—Arrangements for displaying electric variables or waveforms
    • G01R13/20—Cathode-ray oscilloscopes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

검사 및 측정 기기를 위한 혼합 신호 수집 시스템에 의하면, 사용 중인 아날로그 및 디지털 채널의 수를 설정할 수 있다. 측정 기기는 아날로그 입력 인터페이스와 아날로그 신호 및 N-채널 로직 신호를 수신하기 위한 N-채널 로직 입력 인터페이스를 포함한다. A/D 컨버터는 아날로그 입력 신호를 N-비트 디지털 신호로 변환하고, N개의 래치 회로는 N-비트 로직 신호를 래칭한다. 멀티플렉서는 A/D 컨버터로부터의 N-비트 디지털 신호, 또는 N개의 래치 회로로부터의 N-비트 로직 신호 중의 하나를 선택하고, 멀티플렉서의 출력에서의 선택된 신호는 수집 메모리에 저장된다. 멀티플렉서의 선택을 제어함으로써, 아날로그 채널 및 디지털 채널의 수를 제어할 수 있다.

Description

측정 기기용의 혼합 신호 수집 시스템{MIXED SIGNAL ACQUISITION SYSTEM FOR A MEASUREMENT INSTRUMENT}
본 발명은 검사 및 측정 기기에 관한 것으로서, 더 구체적으로는 아날로그 신호 및 로직 신호를 포함하는 혼합 신호를 수집하기 위한 시스템에 관한 것이다.
아날로그 신호 및 로직 또는 디지털 신호를 수집하고 수집한 신호를 표시하기 위한 측정 기기는 혼합 신호 오실로스코프(mixed signal oscilloscope)로서 알려져 있다. 혼합 신호 오실로스코프는 일반적인 것이 되고 있다. 이들 기기는 디지털 신호 캡처에 더해서 통상적인 오실로스코프의 성능도 향상시킨다. 따라서, 이러한 기기는 오실로스코프와 "미니 로직 분석기"(mini logic analyzer)의 조합으로서 간주하며, 아날로그 신호의 수집 타이밍은 로직 신호의 수집 타이밍과 정렬된다. "미니 로직 분석기" 채널은 수집을 로직 신호에 대해 사용하기 적합한 많은 채널로 확장한다. 이들 여분의 채널은 구현된 시스템을 디버깅할 때에 유용할 수 있다.
도 1을 참조하면, 종래의 혼합형 오실로스코프(10)의 사시도를 나타낸다. 이 혼합형 오실로스코프(10)는 미니 로직 분석기 회로와 오실로스코프 회로를 하우징(12) 내에 포함하고, 하우징(12)의 전면 상에 8-채널의 입력 단자를 갖는 하나의 로직 입력 인터페이스(16)와 4개의 아날로그 입력 인터페이스(14)를 포함한다. 전면 패널은 디스플레이 스크린(18)과, 다수의 제어 노브(control knob) 및 푸시 버튼을 포함한다. 도 2는 아날로그 입력 인터페이스(14)를 확대한 도면으로서, 이 아날로그 입력 인터페이스는 프로브(probe) 타입을 인식하고, 파워를 프로브에 공급하며, 프로브와 오실로스코프(10) 사이의 통신을 가능하게 하기 위한 6개의 보조 콘택(22)과 BNC 타입의 입력 커넥터(20)를 포함한다. 이러한 아날로그 인터페이스의 기본 원리에 대해서는 "Electronic Interconnect Device for High Speed Signal and Data Transmission"이란 명칭으로 2002년 6월 11일 허여되었으며, 본 발명의 양수인에게 양수된 미국특허 6,402,565호(William R. Pooley 등)에 개시되어 있다.
도 3은 종래의 혼합 신호 오실로스코프(10)의 블록도이다.
아날로그 입력 인터페이스(14)의 4개의 커넥터(200-203)에서의 각각의 채널 아날로그 입력 신호는 입력 신호의 진폭 등을 조절하기 위한 조절 회로(conditioning circuit)(240-243)에 인가된다. 조절된 아날로그 신호는 아날로그-디지털(A/D) 컨버터(260-263)에 의해, 예를 들어 8-비트 디지털 신호로 디지털화된다. 이들 디지털 신호는 데시메이터(decimator)(280-283)를 통해 수집 메모리(acquisition memory)(30)에 기억된다. 디지털 인터페이스(16)의 8개의 커넥터(160-167)에서의 각각의 채널 로직 입력 신호는 8개의 비교기(320-327)를 통해 8개의 래치 회로(340-347)에 인가된다. 비교기(322-325)와 래치 회로(342-345)는 도 3에는 도시하고 있지 않다. 비교기(320-327)는 입력 로직 신호를 미리 정해진 임계 레벨과 비교해서, 입력 로직 신호가 임계 레벨보다 높은 경우에는 "하이" 로직 신호를 생성하고, 입력 로직 신호가 임계 레벨보다 낮은 경우에는 "로우" 로직 신호를 생성한다. 비교기(320-327)로부터의 이들 로직 신호는 래치 회로(340-347)에 의해 래치된다. 래치 회로(340-347)에서 래치된 로직 신호는 8-비트 데시메이터(36)를 통해 수집 메모리(30)에 기억된다. 클록 발생기(40)로부터의 클록 신호는 A/D 컨버터(260-263)와 래치 회로(340-347)에 인가됨으로써, 로직 수집 타이밍이 아날로그 수집 타이밍과 정렬된다.
로직 입력 신호와 아날로그 입력 신호에 대응하는 기억된 디지털 신호는 디스플레이 컨트롤러/메모리 블록(42)으로 전송되는데, 이 블록(42)에서 디스플레이 컨트롤러는 디지털 신호를 래스터화(rasterize)하고, 이들 신호를 디스플레이 메모리에 기억시키며, 아날로그 및 로직 입력 신호의 파형을 디스플레이 스크린(18) 상에 표시한다. 컨트롤러(44)는 마이크로프로세서(46), 메모리(48), 및 입력 장치(18)를 포함한다. 입력 장치로는 도 1에 나타낸 제어 노브 및 푸시 버튼이 있다. 마이크로프로세서(46)는 메모리(48)에 기억된 프로그램과 입력 장치(50)로부터의 명령에 따라, 블록(240-243, 280-283, 36, 40, 30)의 동작을 제어한다. 도 3에 도시되어 있지는 않지만, 트리거 회로는 조절 회로(240-243)로부터의 신호 또는 A/D 컨버터(260-263)로부터의 출력 및/또는 래치 회로(340-347)로부터의 신호를 컨트롤러(44)에 의해 설정된 트리거 조건과 비교함으로써 트리거 신호를 생성한다. 트리거 신호는 입력 신호의 어느 부분이 수집 메모리(30)에 기억되는지를 제어한다.
혼합 신호 오실로스코프가 갖는 문제점들 중 하나는 얼마나 많은 로직 채널을 제공하여야 하는 것인 가이다. 단순함과 비용 절감의 측면에서, 대부분의 기기는 16개의 추가의 로직 채널로 표준화되어 있다. 도 3에는 8개의 로직 채널만 도시하고 있다. 이것은 대부분의 고객의 요구에는 부합하지만, 추가의 채널을 필요로 하는 경우가 있다. 또한, 사용자는 특히 4-채널 혼합 신호 오실로스코프에서와 같이 아날로그 수집 능력 모두를 필요로 하지 않을 수 있다.
이들의 수집 능력을 확장하기 위해 오실로스코프에 많은 "특정의" 능력이 추가되고 있다. 이러한 것들에는, (1) 높은 수직 해상도(10-비트 또는 12-비트) 및 (2) 고속의 직렬 데이터 신호를 트리거 및 수집이 포함되지만, 이에 한정되는 것은 아니다. 이들 능력은 통상적으로 특별한 기기에서 발견된다. 높은 해상도를 갖는 제품이 몇 가지 있지만, 이들은 고가이며 틈새 시장을 노리는 기업에 의해 만들어진다. 고속의 직렬 데이터 수집은 높은 대역폭의 오실로스코프에 한정되고 있다. 통상적으로 데이터 수집은 아날로그이며, 부차적인 처리과정으로서 디지털로 변환한다.
사용되는 아날로그 및 디지털 채널의 수에 대하여, 사용자가 기기를 설정할 수 있도록 하는 시스템 및 방법이 필요하다. 또한, 주류의 혼합 영역 오실로스코프를 위한 보조 구성의 형태로 특정의 수집 능력을 제공하기 위한 방법이 필요하다.
따라서, 본 발명은 사용중인 아날로그 및 디지털 채널의 수에 대하여, 사용자가 기기를 설정할 수 있는 측정 기기용의 혼합 신호 수집 시스템을 제공한다. N개의 단자를 갖는 아날로그 입력 인터페이스와 로직 입력 인터페이스는 측정 기기의 패널 상에 설치되어 아날로그 신호 및 로직 신호를 수신한다. N은 양수, 예를 들어 8이 될 수 있다. 아날로그-디지털(A/D) 컨버터는 아날로그 입력 인터페이스로부터의 아날로그 입력 신호를 N-비트 디지털 신호로 변환하고, N개의 래치 회로는 로직 입력 인터페이스의 N개의 단자로부터의 로직 신호를 래칭한다. 멀티플렉서는 A/D 컨버터로부터의 N-비트 디지털 신호와 N개의 래치 회로로부터의 N개의 로직 신호 중에서 하나를 선택한다. 멀티플렉서로부터의 출력은 메모리에 기억된다.
또한, 본 발명은 혼합 신호를 측정하기 위한 측정 기기를 제공한다. 이 측정 기기는 혼합 신호를 수집하기 위한 다수의 수집 시스템과, 수집 시스템이 수집한 혼합 신호를 표시하기 위한 디스플레이 시스템을 포함한다. 수집 시스템은 아날로그 입력 인터페이스, A/D 컨버터, N개의 단자를 갖는 로직 입력 인터페이스, N개의 래치 회로, 멀티플렉서, 및 메모리를 포함한다.
또한, 본 발명은 혼합 신호를 수집하는 방법을 제공한다. 아날로그 입력 신호는, 아날로그 입력 인터페이스에 인가될 때에, 제1 A/D 컨버터에 의해 N-비트 디지털 신호로 변환된다. N개의 로직 신호는 N개의 로직 입력 단자를 갖는 로직 입력 인터페이스에 인가될 때에 N개의 래치 회로에 의해 래칭된다. A/D 컨버터로부터의 N-비트 디지털 신호와 N개의 래치 회로로부터의 N개의 로직 신호 중의 하나가 멀티플렉서에 의해 선택된다. 멀티플렉서의 출력은 메모리에 저장된다. 본 발명의 실시예에서, 아날로그 입력 신호는 제1 A/D 컨버터 대신에, 제2 A/D 컨버터에 의해 M-비트 디지털 신호로 변환된다. M은 N보다 큰 양의 정수이다. M-비트 디지털 신호는 로직 입력 인터페이스, N개의 래치 회로, 및 멀티플렉서를 통해 메모리에 인터리브(interleave) 방식으로 전송된다. 본 발명의 제2 실시예에서, 클록 신호는 직렬 로직 신호로부터 복원되고, 직결 로직 신호는 복호화되며, 트리거 이벤트가 직렬 로직 신호로부터 인식된다. 복호화된 신호는 로직 입력 인터페이스를 통해 측정 기기로 전송되고, 트리거 이벤트는 아날로그 입력 인터페이스를 통해 측정 기기로 전송된다.
본 발명의 목적, 장점 및 기타 다른 신규한 특징에 대해서는, 청구범위와 도면을 참조해서 이하의 상세한 설명으로부터 명백해질 것이다.
도 1은 혼합 신호를 측정하기 위한 종래의 기기를 나타내는 사시도이다.
도 2는 도 1에 나타낸 종래의 측정 기기에 설치한 아날로그 입력 인터페이스를 확대해서 나타낸 도면이다.
도 3은 도 1에 나타낸 종래의 측정 기기를 단순화한 블록도이다.
도 4는 본 발명에 의해 사용되는 수집 시스템의 블록도이다.
도 5는 본 발명에 따른 실시예를 단순화한 블록도이다.
도 6은 본 발명의 측정 기기에 설치한 입력 인터페이스를 확대한 도면이다.
도 7은 본 발명의 다른 실시예로서 외부의 고해상도 A/D 컨버터를 사용한 구성의 단순 블록도이다.
도 8은 본 발명의 또 다른 실시예에서, 직렬 데이터 프로브를 사용한 구성의 단순 블록도이다.
도 4는 본 발명에 사용되는 수집 시스템 또는 칩셋(chipset)의 블록도로서, 유사한 참조 부호는 이전 도면에서의 유사한 요소를 나타낸다. 이 칩셋은 아날로그 채널과 디지털 채널을 포함한다. 아날로그 채널에서, A/D 컨버터(26)는 아날로그 단자(54)에서의 아날로그 입력 신호를 N-비트 디지털 신호로 변환한다. 샘플 타이밍은 클록 신호에 따라 정해진다. N은 양의 정수이고, 본 예에서는 8이다. 디지털 채널은 단자(560-567)에서 로직 신호를 수신하기 위한 D개의 입력을 갖는 D 플립플롭이 될 수 있는 N개 또는 8개의 래치 회로(340-347)를 포함한다. 이들 래치 회로(340-347)의 래칭 타이밍은 클록 신호에 의해 정해진다. A/D 컨버터(26)에 대한 동일 클록 신호가 래치 회로(340-347)에 대한 래치 타이밍으로서 사용되기 때문에, A/D 컨버터(26)의 수집 타이밍은 래치 회로(340-347)의 타이밍과 정렬된다.
멀티플렉서(MUX)(52)는 A/D 컨버터(26)로부터의 8-비트 디지털 신호를 수신하고, 8개의 래치 회로(340-347)의 Q개의 단자로부터의 래치된 디지털 신호를 8-비트 래치된 디지털 신호로서 수신하며, 멀티플렉서 제어 신호를 수신한다. 멀티플렉서(52)는 A/D 컨버터(26)로부터의 8-비트 디지털 신호와 래치 회로(340-347)로부터의 8-비트 디지털 신호 중의 하나를, 멀티플렉서 제어 신호에 따라 선택한다. 멀티플렉서(52)로서는 전기 스위치가 바람직하지만, 필요에 따라 기계식 스위치도 사용할 수 있다. 멀티플렉서(52)로부터의 8-비트 디지털 출력 신호는 데시메이터(28)를 통해 수집 메모리(30)에 인가됨으로써, 8-비트 디지털 신호가 수집 메모리(30)에 저장된다. 도 4에 나타낸 칩셋은 주문형 반도체(ASIC)로 구성될 수 있다.
도 4에 나타낸 이러한 구조에 의하면, 하나의 칩셋으로 아날로그 채널 또는 디지털 채널을 수집하는 데에 사용할 수 있다. 앞서 설명한 바와 같이, 아날로그 채널 중의 임의의 것과 동일 시간으로 클록화된 8개의 디지털 채널은 동일 데시메이션 회로 또는 데시메이터(28), 데이터 기억 회로 또는 수집 메모리(30)를 통과한다. 이에 의하면, 디지털 채널 수집의 설계가 아날로그 채널 수집의 설계를 비교적 단순하게 확장한 것이 된다.
도 4의 이러한 구조는 혼합 신호 오실로스코프와 같은 측정 기기에 사용될 수 있다. 멀티플렉서(52)가 래치 회로(340-347)만을 선택하기 위해 고정되어 있다면, 도 4에 나타낸 칩셋은 디지털 채널에 대해서만 사용될 수 있으며, A/D 컨버터(26)는 사용되지 않을 것이다. 한편, 멀티플렉서(52)가 A/D 컨버터(26)만을 선택하도록 고정되어 있다면, 칩셋은 아날로그 패널만을 사용할 수 있으며, 래치 회로(340-347)는 사용되지 않을 것이다. 그러나 이러한 혼합 신호 오실로스코프는 도 3의 장치가 4개의 아날로그 채널과 8개의 디지털 채널로서 정렬되는 것과 같이 아날로그 채널과 디지털 채널 사이의 고정된 분할(fixed split)을 가질 것이다.
본 발명은 멀티플렉서(52)를 많이 사용함으로써 도 4에 나타낸 수집 시스템 또는 칩셋을 사용한다. 도 5는 본 발명에 따른 실시예를 단순화한 블록도로서, 도 3과 유사한 참조 부호는 유사한 구성 요소를 나타낸다. 도 5에서, 칩셋(580, 581, 582, 583)은 도 4에 나타낸 것과 동일하다. 칩셋(580)(도 4를 참조)의 로직 단자(560-567)는 8개의 로직 입력 단자(530)에서의 입력 로직 신호를 미리 정해진 임계 레벨(TH)과 비교하는 8개의 비교기(540)로부터의 출력을 수신한다. 칩셋(580)(도 4 참조)의 아날로그 단자(54)는 아날로그 입력 단자(200)에서의 아날로그 입력 신호를 수신하는 조절 회로(240)로부터 출력을 수신한다. 칩셋(580)과 마찬가지로, 칩셋(581)은 로직 단자(560-567)에서 8개의 비교기(541)를 통해 8개의 로직 입력 단자(531)로부터 로직 입력 신호를 수신하고, 아날로그 단자(54)에서는 조절 회로(241)를 통해 아날로그 입력 단자(201)로부터 아날로그 입력 신호를 수신한다. 칩셋(582)은 로직 단자(560-567)에서 8개의 비교기(542)를 통해 8개의 로직 입력 단자(532)로부터 로직 입력 신호를 수신하고, 아날로그 단자(54)에서는 조절 회로(242)를 통해 아날로그 입력 단자(202)로부터 아날로그 입력 신호를 수신한다. 또한, 칩셋(583)은 로직 단말(560-567)에서 8개의 비교기(543)를 통해 8개의 로직 입력 단자(533)로부터 로직 입력 신호를 수신하고, 아날로그 단자(54)에서 조절 회로(243)를 통해 아날로그 입력 단자(203)로부터 아날로그 입력 신호를 수신한다.
도 3과 유사하게, 칩셋(580-583)의 수집 메모리(30)는 디스플레이 컨트롤러/메모리 블록(42) 및 디스플레이 장치(18)를 포함하는 디스플레이 시스템에 결합된다. 디스플레이 컨트롤러/메모리 블록(42)은 아날로그 파형 및 로직 파형으로서 저장된 신호를 디스플레이 스크린(18)상에 표시한다. 컨트롤러(44)는 마이크로프로세서(46), 메모리(48), 및 측정 기기의 패널 상에 설치되는 제어 노드 및 푸시 버튼과 같은 입력 장치(50)를 포함한다. 클록 발생기(40)는 컨트롤러(44)의 제어 하에서 클록 신호를 생성하고, 생성한 클록 신호를 칩셋(580-583)에 공급한다. 컨트롤러(44)는 칩셋(580-583)에 공급할 멀티플렉서 제어 신호를 생성한다. 트리거 회로는 도 5에는 도시되어 있지 않지만, 그 기능은 도 3을 참조해서 앞서 설명한 것과 동일하다.
도 6은 본 발명에 사용되는 입력 인터페이스(60)를 확대한 도면이다. 입력 인터페이스(60)는 BNC 타입의 아날로그 입력 커넥터(20)와 6개의 보조 콘택(22)을 갖는 아날로그 인터페이스와 디지털 입력 인터페이스(62)를 포함한다. 로직 입력 인터페이스는 아날로그 입력 인터페이스의 부근에 설치되는 것이 중요하다. 아날로그 입력 커넥터(20)는 아날로그 입력 단자(200-203)의 각각에 대응하며, 6개의 보조 콘택(22)은 컨트롤러(44)에 연결된다. 아날로그 입력 인터페이스는 도 2에 나타낸 종래의 것과 유사하며, 통상적인 아날로그 신호 인터페이스에 추가로, 파워와 통신을 제공한다. 이들 프로브 인터페이스는 사용자에게 많은 장점을 제공하는데, (1) 활성 및 상이한 프로브와 같이 파워를 필요로 하는 프로브의 직접 연결, (2) 스케일 팩터(scale factor)와 같은 기기 파라미터의 자동 설정, (3) 활성 종료와 같은 "액세서리"를 지원하기 위한 능력이 있다. 로직 입력 인터페이스(62)는 로직 입력 단자(530-533)에 대응하는 8개의 채널 입력 단자를 포함한다. 입력 단자는 차동 신호(differential signal) 타입 또는 접지가 있는 싱글 엔디드 타입(single ended type)이 될 수 있다.
도 4, 도 5 및 도 6을 참조해서, 수집 시스템(580)의 동작에 대하여 설명한다. 이러한 동작은 수집 시스템(581, 582, 583)에 적용될 수 있다. 아날로그 프로브가 아날로그 입력 커넥터(200 또는 20)에 접속되면, 컨트롤러(44)는 보조 콘택(22)을 통해 아날로그 프로브 접속을 감지하거나 입력 장치(50)로부터의 명령을 수신함으로써, 멀티플렉서(52)로 하여금 A/D 컨버터를 자동으로 선택하도록 한다. 입력 단자(200)에서의 아날로그 입력 신호는 버퍼링되고, 그 진폭이나 수직 이득(vertical gain)은 조절 회로(240)에 의해 조절된다. 조절 회로(240)로부터의 아날로그 출력은 A/D 컨버터(26)에 의해 8-비트 디지털 신호로 변환된다. 샘플 타이밍은 A/D 컨버터(26)에 대한 최대 주파수로 고정될 수 있는 주파수를 갖는 클록 신호에 의해 제어된다. 멀티플렉서(52)는 A/D 컨버터(26)를 선택하기 때문에, 8-비트 디지털 신호는 멀티플렉서(52)를 통해 데시메이터(28)에 공급되고, 디지털 신호는 컨트롤러(44)에 의해 설정된 타이밍 해상도에 따라 데시메이트된다. 데시메이트된 디지털 신호는 수집 메모리(30)에 저장된다.
8-채널 로직 프로브가 로직 입력 인터페이스(62) 또는 8개의 로직 입력 단자(530)에 연결되면, 컨트롤러(44)는 멀티플렉서(52)로 하여금 센서(도시 안 됨) 또는 보조 콘택(22)을 통해 로직 프로브 접속을 감지하거나 입력 장치(50)로부터의 명령을 수신함으로써 8개의 래치 회로(340-347)를 자동으로 선택하도록 한다. 로직 입력 인터페이스(62) 또는 8개의 입력 단자(530)에서의 8개의 로직 신호와 8개의 비교기(540)에 의해 미리 정해진 임계 레벨(TH)이 비교된다. 임계 레벨은 TTL, ECL 등과 같은 입력 로직 패밀리를 참조해서 컨트롤러(44)에 의해 제어된다. 8개의 비교기(540)로부터의 로직 출력은 클록 발생기(40)로부터의 클록 신호에 따라 래치 회로(340-347)에 의해 래치된다. 아날로그 신호 수집과 마찬가지로, 클록 주파수는 래치 회로(340-347)에 대한 최대 주파수가 될 수 있다. 멀티플렉서(52)는 래치 회로(340-347)를 선택하기 때문에, 래치 회로(340-347)로부터의 로직 출력 또는 8-비트 로직 신호는 멀티플렉서(52)를 통해 데시메이터(28)에 공급되며, 데시메이터는 컨트롤러(44)에 의해 설정된 타이밍 해상도에 따라 8-비트 로직 신호를 데시메이트한다. 데시메이트된 8-비트 로직 신호는 수집 메모리(30)에 저장된다.
수집 시스템(581-583)의 동작은 수집 시스템(580)의 동작과 동일하기 때문에, 중복해서 설명하지는 않는다. 트리거 회로는 도 5에는 도시되어 있지 않지만, 종래의 혼합 신호 오실로스코프와 마찬가지로 신호 중의 어느 부분이 메모리(30) 내에 저장될 지를 제어한다. 로직 입력 신호 및/또는 아날로그 입력 신호에 대응하는 저장된 로직 신호는, 아날로그 파형 및/또는 디지털 파형을 디스플레이 스크린(18) 상에 표시하기 위해 수집 시스템(580-583)으로부터 디스플레이 컨트롤러/메모리(42)로 전달된다.
상기 설명한 동작을 요약하면, 다음과 같이 된다. 아날로그 채널(A/D 컨버터를 통과)과 디지털 채널을 수집 시스템에 연결함으로써, 사용자는 단순히 올바른 프로브를 연결하는 것만으로 사용자의 응용장치에 대한 입력을 설정할 수 있다. 아날로그 수집을 원하는 경우, 통상적인 아날로그 프로브가 연결된다. 디지털 프로빙을 원하는 경우, 디지털 수집 프로브가 연결된다. 4-채널 오실로스코프의 경우, 사용자는 원하면 32개의 디지털 채널까지 얻을 수 있다. 추가의 입력 채널은 본 발명의 다양성을 증가시킨다. 본 발명에 의해 제공되는 것 외에 "전용"의 로직 채널을 추가하는 것을 금지하지 않는다. 메모리에 접속되었어야 했을, 외부 트리거 입력 등을 위한 보조 입력 인터페이스에 로직 채널 능력을 추가하는 것이 바람직할 수 있다.
수집 시스템에 대한 디지털 비트의 수는 도 4, 도 5 및 도 6에서는 8이지만, 다른 수로 해도 된다. 수직 해상도를 A/D 컨버터(26)보다 높이고자 한다면, 본 발명을 도 7에 나타낸 것에 적용할 수 있다. 높은 수직 해상도 프로브(70)는 프로브 팁(71), 프로브 팁(71)으로부터 아날로그 신호를 수신하는 조절 회로(72), 및 조절 회로(72)로부터의 아날로그 신호를 M-비트 디지털 신호로 변환하기 위한 M-비트 A/D 컨버터(74)를 포함한다. M은 로직 입력 인터페이스(56)에서의 채널의 수보다 큰 양의 정수이며, 예를 들어 16이다. 이 경우, 16-비트 디지털 신호는 8-비트 디지털 신호로 이루어진 2개의 그룹으로 분할되는데, 이에 대해서는 나중에 설명한다. 디지털 신호는 로직 입력 인터페이스(56) 또는 8개의 로직 단자(560-567)를 통해 수집 시스템(580)의 8개의 래치 회로(340-347)에 전달된다. 멀티플렉서(52)는 8개의 래치 회로(340-347)를 선택한다. 높은 수직 해상도 프로브(70)는 보조 콘택(22)을 통해 측정 기기(10)로부터 클록 신호와 파워를 수신한다. 높은 해상도의 A/D 컨버터(74)로부터의 출력은 로직 신호 경로로 설정될 수 있기 때문에(인터리브 되어 8-비트 인터페이스에 맞춰진다), 신호 멀티플렉서(52)는 인터리브된 데이터를 처리하도록 수정될 수 있다. 인터리브된 데이터를 내부적으로 생성된 데이터인 것처럼 데시메이터(28)에 제공된다. 본 실시예에서, 외부의 높은 해상도의 A/D 컨버터(74)의 샘플 레이트(sample rate)는 측정 기기(10)에서의 클록 발생기(40)로부터의 클록 신호의 샘플 레이트의 1/2보다 크지 않을 것이다. 이러한 데이터는 MSB0, LSB0, MSB1, LSB1,... 의 형식으로 8-비트 데이터 경로로 전송될 수 있다. 데시메이터(28)는 정상적인 A/D 샘플과 마찬가지로 데시메이트될 16-비트 샘플을 재생성하기 위해 이러한 데이터 스트림을 별도로 골라내도록 설계될 수 있다. 외부 A/D 컨버터(74)의 수직 해상도는 10, 12, 14, 또는 16 비트가 될 수 있다.
도 8을 참조하면, 고속의 직렬 데이터 프로브가 클록 복원 기능부(84), 데이터 복호화 기능부(86), 및 트리거 이벤트 인식 기능부(88)를 갖는 외부 회로(80)를 제공함으로써 구현될 수 있다. 복원된 클록은 기능부(86, 88)에 의해 사용된다. 임의의 트리거 이벤트는 이벤트를 등록 및 처리하기 위해 종래의 오실로스코프 처리가 사용될 수 있는 수집 시스템(581)에 대한 아날로그 입력 인터페이스(54)를 통해 아날로그 신호 경로로 향하는 경로 설정이 가능하다. 복호화 기능부(86)로부터의 복호화된 데이터는 수집 시스템(580)에 대한 로직 입력 인터페이스(56)를 통해 로직 신호 경로로 향하는 경로 설정이 가능하고, 메모리(30)에 저장된다. 직렬 데이터 프로브의 능력을 지원하기 위해 필요한 수집 시스템에 대한 변화를 약간만 행하여도, 트리거 이벤트는 트리거로서 사용될 수 있다.
따라서, 본 발명은 사용하는 아날로그 및 디지털 채널의 수에 대하여 사용자로 하여금 기기를 설정할 수 있는 시스템 및 방법을 제공한다. 또한, 본 발명의 방법은 주류의 혼합 영역 오실로스코프에 대한 보조 구성의 형태로 특정화된 수집 능력을 제공한다.
본 발명에 따른 다양한 실시예에 대하여 설명하였지만, 당업자라면 본 발명에 대한 설명으로부터 다른 많은 실시예를 실시할 수 있다는 것을 알 수 있을 것이다. 예를 들어, 아날로그 및 로직 인터페이스는 아날로그 프로브 전용으로 또는 로직 프로브 전용으로 구성될 수 있으며, 임의의 소정 시간에 인터페이스에 연결될 수 있다. 이와 달리, 아날로그 프로브와 로직 프로브는 소정 채널의 아날로그 및 로직 인터페이스에 동시에 연결될 수 있으며, 해당 채널에 대한 멀티플렉서는 아날로그 프로브 또는 로직 프로브 중의 하나를 선택하도록 제어될 수 있다.

Claims (14)

  1. 측정 기기용의 혼합 신호 수집 시스템으로서,
    상기 측정 기기의 패널 상에 설치되어 아날로그 신호를 수신하는 아날로그 입력 인터페이스(analog input interface);
    상기 아날로그 입력 인터페이스로부터의 아날로그 입력 신호를 양의 정수인 N-비트 디지털 신호로 변환하는 아날로그-디지털(A/D) 컨버터;
    상기 측정 기기의 패널 상에 설치되어, 로직 신호를 수신하기 위한 N개의 단자를 갖는 로직 입력 인터페이스(logic input interface);
    상기 N개의 로직 입력 단자로부터의 로직 신호를 래칭하기 위한 N개의 래치 회로(latch circuit);
    상기 아날로그-디지털 컨버터로부터의 N-비트 디지털 신호와 상기 N개의 래치 회로부터의 N개의 로직 신호 중의 하나를 선택하는 멀티플렉서(multiplexer); 및
    상기 멀티플렉서로부터의 출력을 저장하기 위한 메모리
    를 포함하는 것을 특징으로 하는 혼합 신호 수집 시스템.
  2. 제1항에 있어서,
    상기 아날로그-디지털 컨버터와 상기 N개의 래치 회로에 공급될 클록 신호(clock signal)를 생성하는 클록 생성기를 더 포함하는 혼합 신호 수집 시스템.
  3. 제1항에 있어서,
    상기 N개의 로직 입력 단자는 상기 아날로그 입력 인터페이스에 인접해서 설치되는, 혼합 신호 수집 시스템.
  4. 제1항에 있어서,
    상기 멀티플렉서는 상기 아날로그 입력 신호가 상기 아날로그 입력 인터페이스에 제공될 때에는 상기 아날로그 입력 신호를 선택하고, 상기 로직 입력 신호가 상기 로직 입력 인터페이스에 제공될 때에는 상기 로직 입력 신호를 선택하는, 혼합 신호 수집 시스템.
  5. 제1항에 있어서,
    상기 멀티플렉서와 상기 메모리의 사이에 연결된 데시메이터(decimator)를 더 포함하는 혼합 신호 수집 시스템.
  6. 혼합 신호를 측정하기 위한 측정 기기로서,
    혼합 신호를 수집하기 위한 다수의 수집 시스템(acquisition system); 및
    상기 수집 시스템이 수집한 혼합 신호를 표시하기 위한 디스플레이 시스템
    을 포함하며,
    상기 수집 시스템은,
    상기 측정 기기의 패널 상에 설치되어 아날로그 신호를 수신하는 아날로그 입력 인터페이스;
    상기 아날로그 입력 인터페이스로부터의 아날로그 입력 신호를 양의 정수인 N-비트 디지털 신호로 변환하는 아날로그-디지털(A/D) 컨버터;
    상기 측정 기기의 패널 상에 설치되어, 로직 신호를 수신하기 위한 N개의 단자를 갖는 로직 입력 인터페이스;
    상기 N개의 로직 입력 단자로부터의 로직 신호를 래칭하기 위한 N개의 래치 회로;
    상기 아날로그-디지털 컨버터로부터의 N-비트 디지털 신호와 상기 N개의 래치 회로부터의 N개의 로직 신호 중의 하나를 선택하는 멀티플렉서; 및
    상기 멀티플렉서로부터의 출력을 저장하기 위한 메모리
    를 포함하는 것을 특징으로 하는 측정 기기.
  7. 제6항에 있어서,
    상기 수집 시스템의 상기 아날로그-디지털 컨버터와 상기 N개의 래치 회로에 공급될 클록 신호를 생성하는 클록 생성기를 더 포함하는 측정 기기.
  8. 제6항에 있어서,
    상기 N개의 로직 입력 단자는 상기 수집 시스템 내의 아날로그 입력 인터페이스에 인접해서 설치되는, 측정 기기.
  9. 제6항에 있어서,
    상기 멀티플렉서는 상기 아날로그 입력 신호가 상기 아날로그 입력 인터페이스에 제공될 때에는 상기 아날로그 입력 신호를 선택하고, 상기 로직 입력 신호가 상기 로직 입력 인터페이스에 제공될 때에는 상기 로직 입력 신호를 선택하는, 측정 기기.
  10. 제6항에 있어서,
    상기 멀티플렉서와 상기 메모리의 사이에 연결된 데시메이터(decimator)를 더 포함하는 측정 기기.
  11. 혼합 신호를 수집하기 위한 방법으로서,
    아날로그 입력 신호가 아날로그 입력 인터페이스에 제공될 때에 제1 아날로그-디지털 컨버터에 의해 아날로그 입력 신호를 양의 정수인 N-비트 디지털 신호로 변환하는 단계;
    N개의 로직 신호가 N개의 로직 입력 단자에 제공될 때에 N개의 래치 회로에 의해 N개의 로직 신호를 래칭하는 단계;
    상기 아날로그-디지털 컨버터로부터의 N-비트 디지털 신호와 상기 N개의 래치 회로로부터의 N개의 로직 신호 중에서 멀티플렉서에 의해 하나를 선택하는 단계; 및
    상기 멀티플렉서로부터의 출력 신호를 메모리에 저장하는 단계
    를 포함하는 것을 특징으로 하는 혼합 신호 수집 방법.
  12. 제11항에 있어서,
    상기 제1 아날로그-디지털 컨버터 대신에, 제2 아날로그-디지털 컨버터에 의해 아날로그 입력 신호를, 상기 N보다 큰 양의 정수인 M-비트 디지털 신호로 변환하는 단계; 및
    상기 M-비트 디지털 신호를 상기 N개의 로직 입력 인터페이스와 상기 N개의 래치 회로를 통해 상기 멀티플렉서에 인터리브(interleave) 방식으로 전송하는 단계를 더 포함하는 혼합 신호 수집 방법.
  13. 제12항에 있어서,
    상기 N은 8이며, 상기 M은 16인 것인, 혼합 신호 수집 방법.
  14. 제11항에 있어서,
    직렬 로직 신호로부터 클록 신호를 복원(recover)하는 단계;
    상기 직렬 로직 신호를 복호화(decode)하는 단계;
    상기 직렬 로직 신호로부터 트리거 이벤트를 인식(recognize)하는 단계;
    상기 복호화한 신호를 상기 로직 입력 인터페이스를 통해 측정 기기에 전송하는 단계; 및
    상기 트리거 이벤트를 상기 아날로그 입력 인터페이스를 통해 상기 측정 기기에 전송하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1020100090078A 2009-09-17 2010-09-14 측정 기기용의 혼합 신호 수집 시스템 KR101727083B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/561,908 2009-09-17
US12/561,908 US8324885B2 (en) 2009-09-17 2009-09-17 Mixed signal acquisition system for a measurement instrument

Publications (2)

Publication Number Publication Date
KR20110030363A true KR20110030363A (ko) 2011-03-23
KR101727083B1 KR101727083B1 (ko) 2017-04-14

Family

ID=43425845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100090078A KR101727083B1 (ko) 2009-09-17 2010-09-14 측정 기기용의 혼합 신호 수집 시스템

Country Status (5)

Country Link
US (1) US8324885B2 (ko)
EP (2) EP2302400B1 (ko)
JP (1) JP5603171B2 (ko)
KR (1) KR101727083B1 (ko)
CN (1) CN102033149B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9109423B2 (en) 2009-08-18 2015-08-18 Halliburton Energy Services, Inc. Apparatus for autonomous downhole fluid selection with pathway dependent resistance system
CN103034585B (zh) 2011-09-28 2017-09-05 泰克科技（中国）有限公司 数字存储示波器的采集内存分配
CN103176014B (zh) * 2011-12-22 2016-08-10 北京普源精电科技有限公司 一种波形数据解码装置及示波器
CN103207367B (zh) * 2012-01-13 2015-05-20 迈普通信技术股份有限公司 印制板多路信号测试方法、系统及装置
CN102650854A (zh) * 2012-04-23 2012-08-29 广州市新锘威智能科技有限公司 输入输出通道复用智能控制器
US9304148B2 (en) * 2012-10-23 2016-04-05 Tektronix, Inc. Internal chirp generator with time aligned acquisition in a mixed-domain oscilloscope
CN103902745B (zh) * 2012-12-26 2017-02-08 中国电信股份有限公司 数据采集方法、装置和系统
US9331776B2 (en) * 2013-12-18 2016-05-03 Tektronix, Inc. Extended range electro-optic voltage accessory
USD743343S1 (en) 2014-11-21 2015-11-17 Tektronix, Inc. Receptacle for accessory-host interface
EP3404427A1 (en) * 2017-05-18 2018-11-21 Rohde & Schwarz GmbH & Co. KG Electrical test and measurement device, measurement extension device as well as test and measurement system
US10962575B2 (en) 2017-08-25 2021-03-30 Rohde & Schwarz Gmbh & Co. Kg Multi-domain measurement system as well as use of a multi-domain measurement system
EP3470854A1 (en) 2017-10-12 2019-04-17 Rohde & Schwarz GmbH & Co. KG Multi probe measurement device, measuring system and method
CN107831359B (zh) * 2017-11-20 2024-06-04 浙江钰烯腐蚀控制股份有限公司 测试桩
CN108089082B (zh) * 2018-01-16 2023-11-24 中国南方电网有限责任公司超高压输电公司曲靖局 高压直流中性母线避雷器性能在线监测系统及方法
US11511546B2 (en) * 2018-12-03 2022-11-29 Hewlett-Packard Development Company, L.P. Logic circuitry package
US11789039B2 (en) * 2018-12-17 2023-10-17 Tektronix, Inc. Abstracting of digital acquisition memory
USD947693S1 (en) 2019-09-20 2022-04-05 Tektronix, Inc. Measurement probe head assembly
CN110865221B (zh) * 2019-11-26 2021-05-14 威创集团股份有限公司 测量通道选择方法及装置
TWI756763B (zh) * 2020-07-30 2022-03-01 皇晶科技股份有限公司 可同時檢測多組混合訊號的分析方法及其系統
CN111999639A (zh) * 2020-08-27 2020-11-27 皇晶科技股份有限公司 一种可同时检测多组混合信号的分析方法及其系统
CN112579372B (zh) * 2020-12-10 2023-04-07 上海新时达机器人有限公司 提高电机控制器的位置锁存精度的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01242969A (ja) * 1988-03-24 1989-09-27 Toshiba Corp 信号観測装置
JPH04204385A (ja) * 1990-11-30 1992-07-24 Matsushita Electric Ind Co Ltd ロジックアナライザ
US20030141879A1 (en) * 2002-01-30 2003-07-31 Wilsher Kenneth R. PICA system timing measurement & calibration
KR20040055125A (ko) * 2002-12-20 2004-06-26 삼성전자주식회사 반도체 테스트 장치 및 그 구동방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4365302A (en) * 1981-01-14 1982-12-21 Westinghouse Electric Corp. High accuracy AC electric energy metering system
JPS6199239U (ko) * 1984-12-03 1986-06-25
JPH0283455A (ja) * 1988-09-20 1990-03-23 Fujitsu General Ltd ディジタル・オシロスコープ
US5710517A (en) 1995-08-01 1998-01-20 Schlumberger Technologies, Inc. Accurate alignment of clocks in mixed-signal tester
US5646521A (en) 1995-08-01 1997-07-08 Schlumberger Technologies, Inc. Analog channel for mixed-signal-VLSI tester
US7173443B1 (en) * 1998-11-24 2007-02-06 Advantest Corp. Semiconductor test system
US6383031B1 (en) 2000-03-31 2002-05-07 Tektronix, Inc. Keyed electronic interconnect device for high speed signal and data transmission
US6825785B1 (en) * 2002-02-28 2004-11-30 Silicon Laboratories, Inc. Digital expander apparatus and method for generating multiple analog control signals particularly useful for controlling a sub-varactor array of a voltage controlled oscillator
JP3851870B2 (ja) 2002-12-27 2006-11-29 株式会社東芝 可変分解能ａ／ｄ変換器
US7146283B2 (en) * 2004-08-16 2006-12-05 National Instruments Corporation Calibrating analog-to-digital systems using a precision reference and a pulse-width modulation circuit to reduce local and large signal nonlinearities
JP5480498B2 (ja) * 2005-05-19 2014-04-23 ネクステスト システムズ コーポレイション スマートカードを試験するためのシステム及びその方法
US7352167B2 (en) * 2006-03-24 2008-04-01 Tektronix, Inc. Digital trigger
US7529641B2 (en) 2006-04-21 2009-05-05 Tektronix, Inc. Mixed signal display for a measurement instrument
CN101149599A (zh) * 2006-09-22 2008-03-26 中国科学院沈阳科学仪器研制中心有限公司 一种数据采集及液晶显示装置
CN201247466Y (zh) * 2008-08-26 2009-05-27 天津理工大学 高速实时数据采集系统
CN101350036B (zh) * 2008-08-26 2010-09-15 天津理工大学 一种高速实时数据采集系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01242969A (ja) * 1988-03-24 1989-09-27 Toshiba Corp 信号観測装置
JPH04204385A (ja) * 1990-11-30 1992-07-24 Matsushita Electric Ind Co Ltd ロジックアナライザ
US20030141879A1 (en) * 2002-01-30 2003-07-31 Wilsher Kenneth R. PICA system timing measurement & calibration
KR20040055125A (ko) * 2002-12-20 2004-06-26 삼성전자주식회사 반도체 테스트 장치 및 그 구동방법

Also Published As

Publication number Publication date
CN102033149A (zh) 2011-04-27
US20110066402A1 (en) 2011-03-17
US8324885B2 (en) 2012-12-04
JP5603171B2 (ja) 2014-10-08
EP2302400B1 (en) 2015-02-25
EP2876452A1 (en) 2015-05-27
EP2876452B1 (en) 2019-12-25
CN102033149B (zh) 2015-01-28
EP2302400A1 (en) 2011-03-30
JP2011064680A (ja) 2011-03-31
KR101727083B1 (ko) 2017-04-14

Similar Documents

Publication Publication Date Title
KR101727083B1 (ko) 측정 기기용의 혼합 신호 수집 시스템
US6615148B2 (en) Streaming distributed test and measurement instrument
US7652602B2 (en) Signal interface circuit
KR101050478B1 (ko) 다채널 신호의 데이터 획득 시스템
US9410989B2 (en) Oscilloscope with integrated generator and internal trigger
KR20000077002A (ko) 시험 장치 및 시험 방법
CA2347236A1 (en) Integrated multi-channel analog test instrument architecture
CN103901243B (zh) 一种具有高触发精度的示波器
CN112816784B (zh) 电阻测试电路及系统
US20040124848A1 (en) Method and apparatus providing single cable bi-directional triggering between instruments
Rylov et al. High resolution ADC using phase modulation-demodulation architecture
CN114660979B (zh) 一种多通道共享带宽的任意信号发生与采集装置
US11946951B2 (en) Measurement device and method
EP1335208B1 (en) Method and apparatus for the digital and analog triggering
CN220105530U (zh) 一种时间测量和电压信号采集装置
GB2337882A (en) Testing analog to digital converters
CN212785392U (zh) 一种中频信号同步处理装置及网络分析仪
CN117978136B (zh) 一种迟滞比较器和数据采集系统
Min et al. The method of 300MHz isolated handheld oscilloscope design
CN116449180A (zh) 一种适用于开发板的电路信号测量系统及方法
JP2003202353A (ja) 波形チェック装置
KR20060099813A (ko) 선택신호 발생, 비동기 직렬신호 복원 그리고 전송 장치 및 이와 관련된 방법
JPH0777540A (ja) 多段レベルサンプリング型波形測定器
HU196867B (en) Method and circuit arrangement for simulating distortions identifiable as groups of different level during of transfer of digital signal groups, mainly teletext signals
JP2004289286A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant