CN212785392U - 一种中频信号同步处理装置及网络分析仪 - Google Patents

Abstract

本实用新型提供了一种中频信号同步处理装置及网络分析仪，所述的中频信号同步处理装置包括：时钟产生电路、时钟缓冲电路、多个模数转换电路、多个采集电路和数字下变频电路。由于时钟缓冲电路将时钟产生电路产生的时钟信号分为同步的多通道子时钟信号，每个通道的子时钟信号为对应通道模数转换电路提供时钟信号，这样多个通道接收的中频信号可同步进行模数转换，并且时钟产生电路还为每个通道的采集电路和数字下变频电路提供时钟信号，使得每个通道模数转换电路输出的数字中频信号能够同步进行采集处理和数字下变频处理，实现了对多通道的中频信号同步进行处理。

Description

一种中频信号同步处理装置及网络分析仪

技术领域

本实用新型涉及时钟同步技术领域，具体涉及一种中频信号同步处理装置及网络分析仪。

背景技术

网络分析仪是一种能在宽频带内进行扫描测量以确定网络参量的综合性微波测量仪器，其可以接收多个通道的信号数据，并对多个通道的信号数据进行混频后得到多个通道的中频信号，然后对多个通道的中频信号并行进行中频处理后得到基带信号，基带信号最后经过软件处理后得到用户所需的数据并进行显示，其中中频处理包括模数转换处理、数据采集处理和数据下变换处理，由于每个通道均具有单独的模数转换电路和采集电路，并且每个通道的模数转换电路采用独立的时钟信号进行采样，每个通道的采集电路采用其对应通道的模数转换电路输出的随路时钟信号进行数据采集处理，这样导致每个通道的采集电路与数字下变频电路(DDC)进行数据交互时各个通道具有不同步的时钟信号，也就是通道与通道之间的时钟信号不同步，这样造成其对各个通道的中频信号处理是不同步的，使得网络分析仪最终测量得到的数据结果出现偏差。

发明内容

本发明主要解决的技术问题是如何对多通道的中频信号进行同步处理。

根据第一方面，一种实施例中提供一种中频信号同步处理装置，包括：

时钟产生电路，用于产生一时钟信号，并输出所述时钟信号；

时钟缓冲电路，其输入端与时钟产生电路的输出端信号连接，用于接收所述时钟信号，并将所述时钟信号分为同步的多通道子时钟信号；

多个模数转换电路，每个模数转换电路的时钟输入端与时钟缓冲电路的输出端信号连接，所述多个模数转换电路用于分别对每个通道接收的中频信号在对应子时钟信号下进行模数转换，得到多通道数字中频信号；

多个采集电路，每个采集电路的输入端与对应通道的模数转换电路的输出端信号连接，每个采集电路的时钟输入端与时钟产生电路的输出端信号连接，每个采集电路用于在所述时钟信号下采集对应通道的模数转换电路输出的数字中频信号；

数字下变频电路，其输入端与多个采集电路信号连接，其时钟输入端与时钟产生电路的输出端信号连接，用于在所述时钟信号下将对应通道的采集电路所采集的数字中频信号进行处理得到基带信号，并输出基带信号。

进一步地，还包括可编程逻辑控制器，所述多个采集电路和所述数字下变频电路均设于所述可编程逻辑控制器中。

进一步地，所述可编程逻辑控制器包括时钟输入端，其与所述时钟产生电路的输出端信号连接，用于向所述采集电路和所述数字下变频电路提供时钟信号。

根据第二方面，一种实施例中提供一种网络分析仪，包括：

射频信号接口，用于接收外部输入的射频信号；

混频器，用于对射频信号进行混频处理，得到中频信号；

上述实施例所述的中频信号同步处理装置，用于对所述中频信号进行中频处理，得到基带信号；

中央处理器，用于对基带信号进行预设的数据处理；

显示屏，用于显示中央处理器输出的对基带信号的数据处理结果。

依据上述实施例的中频信号同步处理装置及网络分析仪，由于时钟缓冲电路将时钟产生电路产生的时钟信号分为同步的多通道子时钟信号，每个通道的子时钟信号为对应通道模数转换电路提供时钟信号，这样多个通道接收的中频信号可同步进行模数转换，并且时钟产生电路还为每个通道的采集电路和数字下变频电路提供时钟信号，使得每个通道模数转换电路输出的数字中频信号能够同步进行采集处理和数字下变频处理，实现了对多通道的中频信号同步进行处理。

附图说明

图1为一种实施例的网络分析仪的结构框图；

图2为一种现有的4通道中频信号同步处理装置的结构框图；

图3为本发明实施例的中频信号同步处理装置的结构示意图。

具体实施方式

下面通过具体实施方式结合附图对本发明作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中，很多细节描述是为了使得本申请能被更好的理解。然而，本领域技术人员可以毫不费力的认识到，其中部分特征在不同情况下是可以省略的，或者可以由其他元件、材料、方法所替代。在某些情况下，本申请相关的一些操作并没有在说明书中显示或者描述，这是为了避免本申请的核心部分被过多的描述所淹没，而对于本领域技术人员而言，详细描述这些相关操作并不是必要的，他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。

另外，说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式。同时，方法描述中的各步骤或者动作也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此，说明书和附图中的各种顺序只是为了清楚描述某一个实施例，并不意味着是必须的顺序，除非另有说明其中某个顺序是必须遵循的。

请参考图1，图1为一种实施例的网络分析仪的结构框图，所述的网络分析仪包括射频信号接口10、混频器20、中频信号同步处理装置30、中央处理器(CPU)40和显示屏50。其中，射频信号接口10，用于接收外部输入的射频信号；混频器20，用于对射频信号进行混频处理，得到中频信号；中频信号同步处理装置30，用于对所述中频信号进行中频处理，得到基带信号；中央处理器40，用于对基带信号进行预设的数据处理；显示屏50，用于显示中央处理器输出的对基带信号的数据处理结果。在本发明实施例中，网络分析仪具有多个通道，每个通道均可以接收外部输入的射频信号，也就是网络分析仪可并行接收多个通道的射频信号，各个通道的射频信号经混频器进行并行混频处理后，输出多个通道的中频信号，中频处理装置需对多个通道的中频信号同步进行相应的中频处理，以输出基带信号至CPU进行后续软件处理并进行显示。

请参考图2，图2为现有的4通道中频信号同步处理装置的结构框图，所述的中频信号同步处理装置包括时钟产生电路101、4个模数转换电路(ADC1-ADC4)102、4个采集电路(ACQ1-ACQ4)103、4个先进先出缓冲器(FIFO1-FIFO4)104和数字下变频电路(DDC)105，其中IF1-IF4为4个通道接收的中频信号，中频信号IF1-IF4经过每个通道的模数转换电路后得到4路数字中频信号DIF1-DIF4，4个采集电路分别采集对应通道的数字中频信号，所采集到的4路数字中频信号为DIF_r1-DIF_r4，DIF_r1-DIF_r4再经过4个先进先出缓冲器后得到时域的4路数字中频信号DIF_f1-DIF_f4，数字下变频电路对DIF_f1-DIF_f4进行下变频处理。此外，时钟产生电路产生了5个时钟信号，分别为第一模数时钟信号clk_a1、第二模数时钟信号clk_a2、第三模数时钟信号clk_a3、第四模数时钟信号clk_a4和系统时钟信号clk_sys，这5个时钟信号虽然是同源的，但是却不同步，即各个时钟信号的相对相位在每次开机后是不固定的，其中第一模数时钟信号clk_a1、第二模数时钟信号clk_a2、第三模数时钟信号clk_a3、第四模数时钟信号clk_a4分别为4个模数转换电路提供工作时钟，4个模数转换电路可输出4路随路时钟信号分别为4个采集电路提供工作时钟，以及给4个先进先出缓冲器提供工作时钟，由于4个模数转换电路的工作时钟是不同步的，那么数字中频信号DIF1，DIF2，DIF3和DIF4就不能对齐，而且经过4个先进先出缓冲器后，4路数据DIF_f1，DIF_f2，DIF_f3和DIF_f4也可能相差一个读取工作时钟，对于网络分析仪来说，各个通道数字中频信号之间相差一个工作时钟是不允许的，比如中频信号频率为10MHz，数据采样率是80MHz，那么相差一个工作时钟就会相差45度。

请参考图3，图3为本发明实施例的一种中频信号同步处理装置的结构示意图，所述的中频信号同步处理装置包括时钟产生电路201、时钟缓冲电路202、多个模数转换电路(ADC1-ADC4)203、多个采集电路(ACQ1-ACQ4)204和数字下变频电路(DDC)205。

其中，时钟产生电路201用于产生一时钟信号clk_sys，并输出时钟信号clk_sys。在本实施中，时钟产生电路201所产生并输出的时钟信号clk_sys为系统时钟信号，其为整个中频信号同步处理装置提供工作时钟。

时钟缓冲电路202的输入端与时钟产生电路201的输出端信号连接，用于接收时钟信号clk_sys，并将时钟信号分为同步的多通道子时钟信号，如图3，时钟缓冲电路202将输入的时钟信号分为4路子时钟信号clk_a11、clk_a22、clk_a33、clk_a44。其中，时钟缓冲电路202将时钟产生电路201所产生的时钟信号分为多路子时钟信号，每路子时钟信号用于向对应通道的模数转换电路203提供工作时钟，即子时钟信号为相应通道的模数转换电路203的工作时钟信号，此外，子时钟信号的数量与中频信号同步处理装置的通道数量相同。本实施例中，4路子时钟信号clk_a11、clk_a22、clk_a33、clk_a44与时钟信号clk_sys是同步的，而且每次开机后相对相位是固定的。

在本实施例中，时钟缓冲电路可以为现有的任一时钟缓冲器(clockbuffer)，其所输出的各路子时钟信号之间具有相同的频率和一定的skew，其中skew所表示的单位可以小至皮秒，等效于时钟缓冲电路输出的各路子时钟信号之间具有相同的频率和较小的相对相位，且该相对相位为固定不变的。

需要说明的是，在本实施例中，各通道的时钟信号同步是指各通道的时钟信号之间具有相同的频率和固定不变的相对相位。

每个模数转换电路203的时钟输入端与时钟缓冲电路的输出端信号连接，用于分别对每个通道接收的中频信号在对应子时钟信号下进行模数转换，得到多通道数字中频信号。在本实施例中，时钟缓冲电路202所输出的多路子时钟信号具有相同的频率以及固定的相对相位，也就是多路子时钟信号互为同步，换而言之，各个通道的模数转换电路203具有同步的工作时钟，继而其能够同步对中频信号进行模数转换，并输出同步的数字中频信号。因此，本实施例中4个模数转换电路分别工作在同步的4路子时钟信号clk_a11、clk_a22、clk_a33、clk_a44下，即4个模数转换电路具有频率相同、相对相位固定的采样时钟。

每个采集电路204的输入端与对应通道的模数转换电路的输出端信号连接，每个采集电路的时钟输入端与时钟产生电路201的输出端信号连接，用于在时钟信号下采集对应通道的模数转换电路输出的数字中频信号。其中，时钟产生电路201所产生并输出的时钟信号为每个采集电路204提供工作时钟信号，由于各个通道的采集电路204的工作时钟由同一时钟信号进行提供，因此各个通道的采集电路204能够同步对相应通道的模数转换电路输出的数字中频信号进行采集，即实现了数字中频信号的同步采集。

数字下变频电路205的输入端与多个采集电路信号连接，其时钟输入端与时钟产生电路201的输出端信号连接，用于在时钟信号下将对应通道的采集电路所采集的数字中频信号进行处理得到基带信号，并输出基带信号。由于数字下变频电路205由时钟产生电路201所产生并输出的时钟信号提供工作时钟，因此其能够同步对各个通道所采集的数字中频信号进行下变频处理，实现了数字中频信号的同步下变频处理。

在本发明实施例中，各个通道的模数转换电路、采集电路和数字下变频电路能够在同步的时钟信号下进行信号处理，实现了各个通道中频信号的同步处理。

在本实施例中，多个通道的采集电路204和数字下变频电路均设于可编程逻辑控制器(FPGA)上，可编程逻辑控制器包括时钟输入端，其与时钟产生电路201的输出端信号连接，用于向采集电路和所述数字下变频电路提供时钟信号。

在本发明实施例中，由于时钟产生电路所输出的时钟信号与时钟缓冲电路输出的各路子时钟信号是同步的，因此不需要先进先出缓冲器进行时钟域切换，这样多通道的模拟中频信号分别经过模数转换电路、采集电路之后，各个通道的数字中频信号是同步的，且各个通道的信号之间的相对相位是固定不变的。

以上应用了具体个例对本发明进行阐述，只是用于帮助理解本发明，并不用以限制本发明。对于本发明所属技术领域的技术人员，依据本发明的思想，还可以做出若干简单推演、变形或替换。

Claims (4)

1.一种中频信号同步处理装置，其特征在于，包括：

时钟产生电路，用于产生一时钟信号，并输出所述时钟信号；

时钟缓冲电路，其输入端与时钟产生电路的输出端信号连接，用于接收所述时钟信号，并将所述时钟信号分为同步的多通道子时钟信号；

多个模数转换电路，每个模数转换电路的时钟输入端与时钟缓冲电路的输出端信号连接，所述多个模数转换电路用于分别对每个通道接收的中频信号在对应子时钟信号下进行模数转换，得到多通道数字中频信号；

多个采集电路，每个采集电路的输入端与对应通道的模数转换电路的输出端信号连接，每个采集电路的时钟输入端与时钟产生电路的输出端信号连接，每个采集电路用于在所述时钟信号下采集对应通道的模数转换电路输出的数字中频信号；

数字下变频电路，其输入端与多个采集电路信号连接，其时钟输入端与时钟产生电路的输出端信号连接，用于在所述时钟信号下将对应通道的采集电路所采集的数字中频信号进行处理得到基带信号，并输出基带信号。

2.如权利要求1所述的装置，其特征在于，还包括可编程逻辑控制器，所述多个采集电路和所述数字下变频电路均设于所述可编程逻辑控制器中。

3.如权利要求2中所述的装置，其特征在于，所述可编程逻辑控制器包括时钟输入端，其与所述时钟产生电路的输出端信号连接，用于向所述采集电路和所述数字下变频电路提供时钟信号。

4.一种网络分析仪，其特征在于，包括：

射频信号接口，用于接收外部输入的射频信号；

混频器，用于对射频信号进行混频处理，得到中频信号；

如权利要求1至3中任一项所述的中频信号同步处理装置，用于对所述中频信号进行中频处理，得到基带信号；

中央处理器，用于对基带信号进行预设的数据处理；

显示屏，用于显示中央处理器输出的对基带信号的数据处理结果。

Images