CN215493781U - 一种支持扩展模拟前端的数字示波器 - Google Patents
一种支持扩展模拟前端的数字示波器 Download PDFInfo
- Publication number
- CN215493781U CN215493781U CN202121426912.7U CN202121426912U CN215493781U CN 215493781 U CN215493781 U CN 215493781U CN 202121426912 U CN202121426912 U CN 202121426912U CN 215493781 U CN215493781 U CN 215493781U
- Authority
- CN
- China
- Prior art keywords
- module
- data
- signal
- trigger
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
一种支持扩展模拟前端的数字示波器,包括信号采集处理模块、扩展模拟前端模块和控制处理模块,信号采集处理模块包括多个第一模拟前端,其对各个第一模拟前端采集的信号数据进行处理后得到第一信号数据,扩展模拟前端模块包括多个第二模拟前端,其对各个第二模拟前端采集的信号数据进行处理后得到第二信号数据,控制处理模块对第一信号数据和第二信号数据进行显示处理后进行显示,由于扩展模拟前端模块能够在现有数字示波器所具有的多个第一模拟前端的基础上,扩展多个第二模拟前端,继而扩展了数字示波器的模拟前端的数量,以满足数字示波器特殊的测量需求。
Description
技术领域
本申请涉及数字示波器技术领域,具体涉及一种支持扩展模拟前端的数字示波器。
背景技术
数字示波器是把电信号转化为可视化图形的仪器,随着科学技术的进步,电子设备越来越复杂,调试测试过程中,被同时测试的信号的种类越来越多,这就要求数字示波器必须具备足够多数量的模拟前端。目前,数字示波器的模拟前端数量一般是两个或者四个,不足以满足特殊的测量需求。
实用新型内容
本申请提供一种支持扩展模拟前端的数字示波器,能够扩展数字示波器的模拟前端的数量。
根据本申请的一方面,一种实施例中提供一种支持扩展模拟前端的数字示波器,包括:
信号采集处理模块,包括多个第一模拟前端,所述信号采集处理模块用于对各个第一模拟前端采集的信号数据进行处理后得到第一信号数据,输出所述第一信号数据;
扩展模拟前端模块,包括多个第二模拟前端,所述扩展模拟前端模块用于对各个第二模拟前端采集的信号数据进行处理后得到第二信号数据,输出所述第二信号数据;
连接于信号采集处理模块和扩展模拟前端模块的控制处理模块,用于接收所述第一信号数据和第二信号数据,对第一信号数据和第二信号数据进行显示处理后进行显示。
在一实施例中,所述扩展模拟通道模块还包括:
连接于多个所述第二模拟前端的第二模数转换模块,用于对各个第二模拟前端采集的信号数据进行模数转换;
连接于所述第二模数转换模块的第二数据处理模块,用于对模数转换后的信号数据进行数据处理,得到第二信号数据;
连接于所述第二数据处理模块的第二数据缓存模块,用于对第二信号数据进行缓存;
所述第二数据处理模块还用于根据触发信号从第二数据缓存模块中获取第二信号数据,并输出所述第二信号数据。
在一实施例中,所述扩展模拟通道模块还包括:
连接于第二时钟模块的电子开关,用于接收内部参考时钟信号和外部输入的同步时钟信号,并将内部参考时钟信号或者同步时钟信号输出至第二时钟模块;
连接于所述第二模数转换模块和第二数据处理模块的第二时钟模块,用于接收所述电子开关输出的时钟信号,并输出与所述时钟信号对应的第二采样时钟信号至第二模数转换模块,以及对应的第二数据处理时钟信号至第二数据处理模块。
在一实施例中,所述信号采集处理模块包括:
连接于多个所述第一模拟前端的第一模数转换模块,用于对各个第一模拟前端采集的信号数据进行模数转换;
连接于所述第一模数转换模块的第一数据处理模块,用于对模数转换后的信号数据进行数据处理,得到第一信号数据;
连接于所述第一数据处理模块的第一数据缓存模块,用于对第一信号数据进行缓存;
所述第一数据处理模块还用于根据触发信号从第一数据缓存模块中获取第一信号数据,并输出所述第一信号数据;
第一时钟模块,用于生成同步时钟信号、第一采样时钟信号和第一数据处理时钟信号,将所述同步时钟信号输出至所述电子开关,将所述第一采样时钟信号输出至所述第一模数转换模块,将所述第一数据处理时钟信号输出至所述第一数据处理模块。
在一实施例中,所述第一时钟模块包括:第一鉴相器、第一分频器、第一电压控制振荡器、第一环路滤波器和第一分频模块;
所述第一鉴相器包括第一输入端和第二输入端,第一输入端用于接收参考时钟信号,第二输入端与第一分频器的输出端连接,第一鉴相器的输出端与第一环路滤波器的输入端连接,第一环路滤波器的输出端与第一电压控制振荡器的输入端连接,所述第一电压控制振荡器包括第一输出端和第二输出端,所述第一电压控制振荡器的第一输出端与第一分频器的输入端连接,第一电压控制振荡器的第二输出端与第一分频模块连接,所述第一分频模块用于输出第一采样时钟信号、第一数据处理时钟信号和同步时钟信号。
在一实施例中,所述第二时钟模块包括:第二鉴相器、第二分频器、第二电压控制振荡器、第二环路滤波器和第二分频模块;
所述第二鉴相器包括第一输入端和第二输入端,第一输入端用于接收参考时钟信号,第二输入端与第二分频器的输出端连接,第二鉴相器的输出端与第二环路滤波器的输入端连接,第二环路滤波器的输出端与第二电压控制振荡器的输入端连接,所述第二电压控制振荡器包括第一输出端和第二输出端,所述第二电压控制振荡器的第一输出端与第二分频器的输入端连接,第二电压控制振荡器的第二输出端与第二分频模块连接,所述第二分频模块用于输出第二采样时钟信号和第二数据处理时钟信号。
在一实施例中,所述第二数据处理模块包括第二数字触发模块和第二触发源选择模块;所述第一数据处理模块包括第一数字触发模块和第一触发源选择模块;
所述第二数字触发模块用于生成第二触发信号;所述第一数字触发模块用于生成第一触发信号;
所述第二触发源选择模块的输入端分别连接第一数字触发模块和第二数字触发模块,第二触发源选择模块的输出端连接第二数据缓存模块,所述第二触发源选择模块用于输出第一触发信号或者第二触发信号至第二数据缓存模块,以触发第二数据缓存模块输出第二信号数据;
所述第一触发源选择模块的输入端分别连接第一数字触发模块和第二数字触发模块,第一触发源选择模块的输出端连接第一数据缓存模块,所述第一触发源选择模块用于输出第一触发信号或者第二触发信号至第一数据缓存模块,以触发第一数据缓存模块输出第一信号数据;
其中,所述第一触发源选择模块和第二触发源选择模块输出的触发信号相同。
在一实施例中,所述第一数据处理模块还包括第一波形还原单元,所述第二数据处理模块还包括第二波形还原单元;
所述第一波形还原单元的输入端与第一数据缓存模块的输出端连接,用于对第一数据缓存模块输出的第一信号数据进行波形还原处理,并输出波形还原处理后的第一信号数据至控制处理模块;
所述第二波形还原单元的输入端与第二数据缓存模块的输出端连接,用于对第二数据缓存模块输出的第二信号数据进行波形还原处理,并输出波形还原处理后的第二信号数据至控制处理模块。
在一实施例中,所述第一数据缓存模块和第二数据缓存模块均为FIFO存储器。
在一实施例中,所述控制处理模块包括图片合成单元;
所述图片合成单元与信号采集处理模块、扩展模拟前端模块连接,用于将第一信号数据和第二信号数据进行图像合成处理,得到显示图像数据,并输出显示图像数据进行显示。
依据上述实施例的支持扩展模拟前端的数字示波器,包括信号采集处理模块、扩展模拟前端模块和控制处理模块,信号采集处理模块包括多个第一模拟前端,其对各个第一模拟前端采集的信号数据进行处理后得到第一信号数据,扩展模拟前端模块包括多个第二模拟前端,其对各个第二模拟前端采集的信号数据进行处理后得到第二信号数据,控制处理模块对第一信号数据和第二信号数据进行显示处理后进行显示,由于扩展模拟前端模块能够在现有数字示波器所具有的多个第一模拟前端的基础上,扩展多个第二模拟前端,继而扩展了数字示波器的模拟前端的数量,以满足数字示波器特殊的测量需求。
附图说明
图1为现有一种数字示波器的结构示意图;
图2为一种实施例的数字示波器的结构示意图;
图3为图2所示数字示波器中信号采集处理模块的结构示意图;
图4为图2所示数字示波器中扩展模拟前端模块的结构示意图;
图5为数字示波器与扩展模拟前端模块输出波形的延迟示意图;
图6为一种实施例的第一时钟模块和第二时钟模块的结构示意图;
图7为数字示波器的数字触发原理示意图;
图8为图2所示数字示波器的具体结构示意图。
具体实施方式
下面通过具体实施方式结合附图对本申请作进一步详细说明。其中不同实施方式中类似元件采用了相关联的类似的元件标号。在以下的实施方式中,很多细节描述是为了使得本申请能被更好的理解。然而,本领域技术人员可以毫不费力的认识到,其中部分特征在不同情况下是可以省略的,或者可以由其他元件、材料、方法所替代。在某些情况下,本申请相关的一些操作并没有在说明书中显示或者描述,这是为了避免本申请的核心部分被过多的描述所淹没,而对于本领域技术人员而言,详细描述这些相关操作并不是必要的,他们根据说明书中的描述以及本领域的一般技术知识即可完整了解相关操作。
另外,说明书中所描述的特点、操作或者特征可以以任意适当的方式结合形成各种实施方式,各实施例所涉及的操作步骤也可以按照本领域技术人员所能显而易见的方式进行顺序调换或调整。因此,说明书和附图只是为了清楚描述某一个实施例,并不意味着是必须的组成和/或顺序。
本文中为部件所编序号本身,例如“第一”、“第二”等,仅用于区分所描述的对象,不具有任何顺序或技术含义。而本申请所说“连接”、“联接”,如无特别说明,均包括直接和间接连接(联接)。
请参考图1,图1为现有一种数字示波器的结构示意图,数字示波器一般包括n个模拟前端,模拟前端负责把输入的信号数据调理至合适的大小,然后送到采集模块,采集模块主要包括模数转换芯片和提供采样时钟的时钟模块组成,其将输入的模拟信号数据转换为数字信号数据,数字信号数据输出至数据处理模块处理后还原波形并在显示屏显示,通讯接口负责与外界通讯,例如USB、网口、串口等。
本发明实施例以模块化的方式,对数字示波器的模拟前端的数量进行灵活扩展,解决了示波器模拟前端数量不足的问题。
请参考图2,图2为一种实施例的数字示波器的结构示意图,所述的数字示波器包括信号采集处理模块101、扩展模拟前端模块102和控制处理模块103,其中信号采集处理模块101和扩展模拟前端模块102均与控制处理模块103连接。
信号采集处理模块101包括多个第一模拟前端,信号采集处理模块101用于对各个第一模拟前端采集的信号数据进行处理后得到第一信号数据,输出第一信号数据。
扩展模拟前端模块102包括多个第二模拟前端,扩展模拟前端模块102用于对各个第二模拟前端采集的信号数据进行处理后得到第二信号数据,输出第二信号数据。
控制处理模块103用于接收第一信号数据和第二信号数据,对第一信号数据和第二信号数据进行显示处理后进行显示。
其中,第一模拟前端为数字示波器本身具有的模拟前端,扩展模拟前端模块中所包括的第二模拟前端为数字示波器所扩展的模拟前端,可根据数字示波器的应用场景,选择合适的第二模拟前端数量,以适应数字示波器不同的测量需求。
在本实施例中,信号采集处理模块101和控制处理模块103为现有的数字示波器,例如现有的数字示波器具有A个第一模拟前端,根据目前市场情况,A常常等于2或者4,扩展模拟前端模块中包括B个第二模拟前端,通过扩展后得到一个A+B个模拟前端的数字示波器,并且A+B个模拟前端采集的信号数据都可以同时在数字示波器的显示屏上进行显示。
请参考图3,图3为图2所示数字示波器中信号采集处理模块的结构示意图,所述的信号采集处理模块101包括n个第一模拟前端201、第一模数转换模块202、第一数据处理模块203、第一数据缓存模块204、第一时钟模块205和第一通讯接口206。其中,n个第一模拟前端201均与第一模数转换模块202的输入端连接,第一模数转换模块202的输出端与第一数据处理模块203的输入端连接,第一数据处理模块203与第一数据缓存模块204连接,第一数据处理模块203与第一数据缓存模块204之间可进行双向的信号数据输入/输出,第一数据处理模块203与控制处理模块103连接,第一数据处理模块203将第一信号数据输出至控制处理模块103,经过显示处理后,控制处理模块103将显示处理后的第一信号数据发送至显示屏104进行显示。
控制处理模块103还与第一通讯接口206连接,第一通讯接口206用于控制处理模块103与外界进行通讯。本实施例中的第一通讯接口206为高速通讯接口,实现数字示波器与外界实现高速通讯,可采用USB3.0接口,其最高可以实现5Gbps速率的双工通讯。
第一模拟前端201用于接收外部输入的信号数据,并对接收的信号数据调整合适的大小后输出至第一模数转换模块202。
第一模数转换模块202用于对各个第一模拟前端201采集的信号数据进行模数转换。
第一数据处理模块203用于对模数转换后的信号数据进行数据处理,得到第一信号数据。在本实施例中,第一数据处理模块203包括串并转换、数字存储、数字触发、数字滤波和波形还原等功能,本实施例可以采用并行处理能力强的可编程逻辑控制器(FPGA)完成。
第一数据缓存模块204用于对第一信号数据进行缓存。其中,第一数据处理模块203还用于根据触发信号从第一数据缓存模块中获取第一信号数据,并输出第一信号数据。本实施例中的第一数据缓存模块204可采用DDR或者QDR。
第一时钟模块205用于生成同步时钟信号、第一采样时钟信号和第一数据处理时钟信号,将同步时钟信号输出至扩展模拟前端模块,将第一采样时钟信号输出至第一模数转换模块202,将第一数据处理时钟信号输出至第一数据处理模块203。
请参考图4,图4为图2所示数字示波器中扩展模拟前端模块的结构示意图,所述的扩展模拟前端模块包括:m个第二模拟前端301、第二模数转换模块302、第二数据处理模块303、第二数据缓存模块304、第二时钟模块305、第二通讯接口306和电子开关307,其中,m个第二模拟前端301均与第二模数转换模块302的输入端连接,第二模数转换模块302的输出端与第二数据处理模块303的输入端连接,第二数据处理模块303与第二数据缓存模块304连接,第二数据处理模块303与第二数据缓存模块304之间可进行双向的信号数据输入/输出,第二数据处理模块303还与第二通讯接口306连接,第二通讯接口306与第二模数转换模块302和第二数据处理模块303均连接。
第二模拟前端301用于接收外部输入的信号数据,并对接收的信号数据调整合适的大小后输出至第二模数转换模块302。
第二模数转换模块302用于对各个第二模拟前端301采集的信号数据进行模数转换。
第二数据处理模块303用于对模数转换后的信号数据进行数据处理,得到第二信号数据。
第二数据缓存模块304用于对第二信号数据进行缓存。其中,第二数据处理模块303还用于根据触发信号从第二数据缓存模块中获取第二信号数据,并通过第二通讯接口306输出第二信号数据。本实施例中的第二通讯接口306为高速通讯接口,实现数字示波器与外界实现高速通讯,可采用USB3.0接口,其最高可以实现5Gbps速率的双工通讯。第二数据缓存模块304可采用DDR或者QDR。。
电子开关307与第二时钟模块305连接,电子开关307用于接收内部参考时钟信号和外部输入的同步时钟信号,并将内部参考时钟信号或者同步时钟信号输出至第二时钟模块305。
第二时钟模块305用于接收电子开关307输出的时钟信号,并输出与时钟信号对应的第二采样时钟信号至第二模数转换模块302,以及对应的第二数据处理时钟信号至第二数据处理模块303。
在本实施例中,扩展模拟前端模块中的第二模数转换模块的原理和数字示波器中第一模数转换模块的组成和功能是一样的。第二时钟模块的参考时钟信号是内部参考时钟信号或者数字示波器送来的同步时钟信号,由电子开关进行参考时钟信号的选择,当有外部的同步时钟信号时,优先地选择外部的同步时钟信号,当没有外部的同步时钟信号时,扩展模拟前端模块也可以独立工作。选择数字示波器送来的同步时钟信号作为参考时钟信号,可以使数字示波器和扩展模拟前端模块中的第二采样时钟信号与数字示波器中的第一采样时钟信号同频同相。第二数据处理模块负责接收数字示波器发来的控制命令并控制其内部电路,并把处理后的第二信号数据通过第二通讯接口发送到数字示波器,利用数字示波器的显示屏进行显示。第二数据处理模块还需要实现数字滤波、数字触发等功能。为了节省体积,本实施例中的第二数据处理器模块选择集成了FPGA和处理器的SOC模块,例如是赛灵思的Zynq UltraScale+CG双核A53和FPGA,并集成USB 3.0高速接口。
由于数字示波器中信号采集处理模块的数模转换、数据处理和扩展模拟前端模块的数模转换、数据处理,属于两套系统。两套系统的所有通道都在一个显示屏显示,必须要求两套系统处于同一个时钟参考系统内;如果采样时钟不统一,即频率和相位都会有差异,频率差异的原因是因为参考时钟不一样,即使同一型号不同个体之间的晶振都会存在误差,温漂系数方向不一样也会导致频率差异,这样会导致两套系统里面存在不同延迟,即用两个通道测量同一个信号,可能出现如图5所示的两个波形之间出现延迟现象,且每次上下电后不同通道的波形延迟都不一样,每次上下电都需要校准补偿。
基于上述问题,本发明实施例提供了一种能够实现信号采集处理模块和扩展模拟前端模块之间采样时钟同频且相位差固定的时钟模块,请参考图6,图6为一种实施例的第一时钟模块和第二时钟模块的结构示意图。
第一时钟模块包括:第一鉴相器401、第一分频器402、第一电压控制振荡器403、第一环路滤波器404和第一分频模块405;其中,第一鉴相器401包括第一输入端和第二输入端,第一输入端用于接收参考时钟信号,第二输入端与第一分频器402的输出端连接,第一鉴相器401的输出端与第一环路滤波器404的输入端连接,第一环路滤波器404的输出端与第一电压控制振荡器403的输入端连接,第一电压控制振荡器403包括第一输出端和第二输出端,第一电压控制振荡器403的第一输出端与第一分频器102的输入端连接,第一电压控制振荡器403的第二输出端与第一分频模块405连接,第一分频模块405用于输出第一采样时钟信号、第一数据处理时钟信号和同步时钟信号。其中,第一分频模块405中可包括多个第三分频器,各个第三分频器分别用于输出不同的时钟信号,例如输出第一采样时钟信号、第一数据处理时钟信号和同步时钟信号,在其他实施例中,并不限于输出上述示例的时钟信号,可根据实际情况进行适应性调整。
第二时钟模块包括:第二鉴相器501、第二分频器502、第二电压控制振荡器503、第二环路滤波器504和第二分频模块505;其中,第二鉴相器501包括第一输入端和第二输入端,第一输入端用于接收参考时钟信号,第二输入端与第二分频器502的输出端连接,第二鉴相器501的输出端与第二环路滤波器504的输入端连接,第二环路滤波器504的输出端与第二电压控制振荡器503的输入端连接,第二电压控制振荡器503包括第一输出端和第二输出端,第二电压控制振荡器503的第一输出端与第二分频器502的输入端连接,第二电压控制振荡器503的第二输出端与第二分频模块505连接,第二分频模块505用于输出第二采样时钟信号和第二数据处理时钟信号。本实施例中,第二分频模块505与第一分频模块同理,可包括多个第四分频器,各个第四分频器分别用于输出不同的时钟信号,例如输出第二采样时钟信号和第二数据处理时钟信号,在其他实施例中,并不限于输出上述示例的时钟信号,可根据实际情况进行适应性调整。
现有的数字示波器大多采用数字触发,相比于模拟触发,数字触发直接对信号数据进行处理,具有触发精度高、节省硬件电路等优点。请参考图7,图7是数字示波器的数字触发原理示意图,ADC把模拟前端送来的模拟信号转换为数字信号,再经过数据预处理模块(延迟补偿、串并转换、降速处理等操作)处理后的数字信号一路会存储到FIFO存储器(先入先出)中,另一路送到数字触发模块,FIFO存储器分为预触发区域和后触发区域,假设FIFO存储器的全部容量为1,两个区域的容量大小可以由使用者设置,但预触发区域+后触发区域的容量需要等于1。当预触发区域未被数据填满之前,FIFO存储器不响应数字触发模块发来的控制信号。当预触发区域被数据写满后,假设此时数字触发模块没有发出控制信号,此时数据预处理模块还会源源不断发数据到FIFO存储器,预触发区域的数据通过先进先出的方式更新。当预触发区域被数据填满后,假设此时数字触发模块发出控制信号,FIFO存储器中的预触发区域将不再更新数据,新数据将写进后触发区域,当后触发区域被写满后,FIFO存储器会把所有数据取出进行波形还原,最后再送到图片合成模块叠加菜单、网格等生产显示屏的显示内容。
基于上述数字示波器的数字触发原理,请参考图8,图8为图2所示数字示波器的具体结构示意图。
第一模数转换模块包括第一ADC芯片601。
第一数据处理模块包括第一数据预处理模块602、第一数字触发模块603、第一触发源选择模块604、第一FIFO存储器605和第一波形还原模块606。
第二模数转换模块包括第二ADC芯片607。
第二数据处理模块包括第二数据预处理模块608、第二数字触发模块609、第二触发源选择模块610、第二FIFO存储器611和第二波形还原模块612。
其中,第二数字触发模块609用于生成并输出第二触发信号;第一数字触发模块603用于生成并输出第一触发信号。
第二触发源选择模块610的输入端分别连接第一数字触发模块603和第二数字触发模块609,第二触发源选择模块610的输出端连接第二数据缓存模块(第二FIFO存储器611),第二触发源选择模块610用于输出第一触发信号或者第二触发信号至第二FIFO存储器611,以触发第二FIFO存储器611输出第二信号数据。
第一触发源选择模块604的输入端分别连接第一数字触发模块603和第二数字触发模块609,第一触发源选择模块604的输出端连接第一数据缓存模块(第一FIFO存储器605),第一触发源选择模块604用于输出第一触发信号或者第二触发信号至第一FIFO存储器605,以触发第一FIFO存储器605输出第一信号数据。
其中,第一触发源选择模块604和第二触发源选择模块610输出的触发信号相同。
第一波形还原单元606的输入端与第一FIFO存储器605的输出端连接,用于对第一FIFO存储器605输出的第一信号数据进行波形还原处理,并输出波形还原处理后的第一信号数据至控制处理模块。
第二波形还原单元606的输入端与第二FIFO存储器611的输出端连接,用于对第二FIFO存储器611输出的第二信号数据进行波形还原处理,并输出波形还原处理后的第二信号数据至控制处理模块。
其中,第一数据缓存模块为第一FIFO存储器605,第二数据缓存模块为第二FIFO存储器611。
在本实施例中,第一数据处理模块还包括第一数据预处理模块
本实施例分两种情况说明数字示波器的数字触发的工作过程:
情况(1):选择信号采集处理模块中的第一模拟前端作为触发源,与现有数字示波器的数字触发方式不同的是,多了一个触发源选择过程,此时第一触发源选择模块604会选择第一数字触发模块603输出的第一触发信号,同样第二触发源选择模块610也选择第一数字触发模块603输出的第一触发信号。满足触发条件后,第一波形还原单元606从第一FIFO存储器605中读取信号数据进行波形还原处理,第二波形还原单元606从第二FIFO存储器611中读取信号数据进行波形还原处理,扩展模拟前端模块还原的波形通过第二通讯接口(USB3.0或千兆以太网)将波形还原得到的第二信号数据发送到数字示波器的控制处理模块中的图片合成模块613进行图片合成处理,其中,图片合成处理对象包括第一信号数据、第二信号数据、菜单、网格等。
情况(2):选择扩展模拟前端模块中的第二模拟前端作为触发源。此时第二触发源选择模块610会选择第二数字触发模块609输出的第二触发信号,同样第一触发源选择模块604也选择第二数字触发模块609输出的第二触发信号。满足触发条件后,第二波形还原单元606从第二FIFO存储器611中读取信号数据进行波形还原处理,第一波形还原单元606从第一FIFO存储器605中读取信号数据进行波形还原处理,扩展模拟前端模块还原的波形通过第二通讯接口(USB 3.0或千兆以太网)将波形还原得到的第二信号数据发送到数字示波器的控制处理模块中的图片合成模块613进行图片合成处理,其中,图片合成处理对象包括第一信号数据、第二信号数据、菜单、网格等
在本发明实施例中,信号采集处理模块和扩展模拟前端模块采用了上述时钟同步方案,且数据预处理模块可以对同步信号线缆、PCB走线等带来延迟进行延迟补偿,因此第一模拟前端和第二模拟前端的波形延迟可以控制在一定的误差范围内。
以上应用了具体个例对本实用新型进行阐述,只是用于帮助理解本实用新型,并不用以限制本实用新型。对于本实用新型所属技术领域的技术人员,依据本实用新型的思想,还可以做出若干简单推演、变形或替换。
Claims (10)
1.一种支持扩展模拟前端的数字示波器,其特征在于,包括:
信号采集处理模块,包括多个第一模拟前端,所述信号采集处理模块用于对各个第一模拟前端采集的信号数据进行处理后得到第一信号数据,输出所述第一信号数据;
扩展模拟前端模块,包括多个第二模拟前端,所述扩展模拟前端模块用于对各个第二模拟前端采集的信号数据进行处理后得到第二信号数据,输出所述第二信号数据;
连接于信号采集处理模块和扩展模拟前端模块的控制处理模块,用于接收所述第一信号数据和第二信号数据,对第一信号数据和第二信号数据进行显示处理后进行显示。
2.如权利要求1所述的数字示波器,其特征在于,所述扩展模拟通道模块还包括:
连接于多个所述第二模拟前端的第二模数转换模块,用于对各个第二模拟前端采集的信号数据进行模数转换;
连接于所述第二模数转换模块的第二数据处理模块,用于对模数转换后的信号数据进行数据处理,得到第二信号数据;
连接于所述第二数据处理模块的第二数据缓存模块,用于对第二信号数据进行缓存;
所述第二数据处理模块还用于根据触发信号从第二数据缓存模块中获取第二信号数据,并输出所述第二信号数据。
3.如权利要求2所述的数字示波器,其特征在于,所述扩展模拟通道模块还包括:
连接于第二时钟模块的电子开关,用于接收内部参考时钟信号和外部输入的同步时钟信号,并将内部参考时钟信号或者同步时钟信号输出至第二时钟模块;
连接于所述第二模数转换模块和第二数据处理模块的第二时钟模块,用于接收所述电子开关输出的时钟信号,并输出与所述时钟信号对应的第二采样时钟信号至第二模数转换模块,以及对应的第二数据处理时钟信号至第二数据处理模块。
4.如权利要求3所述的数字示波器,其特征在于,所述信号采集处理模块包括:
连接于多个所述第一模拟前端的第一模数转换模块,用于对各个第一模拟前端采集的信号数据进行模数转换;
连接于所述第一模数转换模块的第一数据处理模块,用于对模数转换后的信号数据进行数据处理,得到第一信号数据;
连接于所述第一数据处理模块的第一数据缓存模块,用于对第一信号数据进行缓存;
所述第一数据处理模块还用于根据触发信号从第一数据缓存模块中获取第一信号数据,并输出所述第一信号数据;
第一时钟模块,用于生成同步时钟信号、第一采样时钟信号和第一数据处理时钟信号,将所述同步时钟信号输出至所述电子开关,将所述第一采样时钟信号输出至所述第一模数转换模块,将所述第一数据处理时钟信号输出至所述第一数据处理模块。
5.如权利要求4所述的数字示波器,其特征在于,所述第一时钟模块包括:第一鉴相器、第一分频器、第一电压控制振荡器、第一环路滤波器和第一分频模块;
所述第一鉴相器包括第一输入端和第二输入端,第一输入端用于接收参考时钟信号,第二输入端与第一分频器的输出端连接,第一鉴相器的输出端与第一环路滤波器的输入端连接,第一环路滤波器的输出端与第一电压控制振荡器的输入端连接,所述第一电压控制振荡器包括第一输出端和第二输出端,所述第一电压控制振荡器的第一输出端与第一分频器的输入端连接,第一电压控制振荡器的第二输出端与第一分频模块连接,所述第一分频模块用于输出第一采样时钟信号、第一数据处理时钟信号和同步时钟信号。
6.如权利要求5所述的数字示波器,其特征在于,所述第二时钟模块包括:第二鉴相器、第二分频器、第二电压控制振荡器、第二环路滤波器和第二分频模块;
所述第二鉴相器包括第一输入端和第二输入端,第一输入端用于接收参考时钟信号,第二输入端与第二分频器的输出端连接,第二鉴相器的输出端与第二环路滤波器的输入端连接,第二环路滤波器的输出端与第二电压控制振荡器的输入端连接,所述第二电压控制振荡器包括第一输出端和第二输出端,所述第二电压控制振荡器的第一输出端与第二分频器的输入端连接,第二电压控制振荡器的第二输出端与第二分频模块连接,所述第二分频模块用于输出第二采样时钟信号和第二数据处理时钟信号。
7.如权利要求4所述的数字示波器,其特征在于,所述第二数据处理模块包括第二数字触发模块和第二触发源选择模块;所述第一数据处理模块包括第一数字触发模块和第一触发源选择模块;
所述第二数字触发模块用于生成第二触发信号;所述第一数字触发模块用于生成第一触发信号;
所述第二触发源选择模块的输入端分别连接第一数字触发模块和第二数字触发模块,第二触发源选择模块的输出端连接第二数据缓存模块,所述第二触发源选择模块用于输出第一触发信号或者第二触发信号至第二数据缓存模块,以触发第二数据缓存模块输出第二信号数据;
所述第一触发源选择模块的输入端分别连接第一数字触发模块和第二数字触发模块,第一触发源选择模块的输出端连接第一数据缓存模块,所述第一触发源选择模块用于输出第一触发信号或者第二触发信号至第一数据缓存模块,以触发第一数据缓存模块输出第一信号数据;
其中,所述第一触发源选择模块和第二触发源选择模块输出的触发信号相同。
8.如权利要求7所述的数字示波器,其特征在于,所述第一数据处理模块还包括第一波形还原单元,所述第二数据处理模块还包括第二波形还原单元;
所述第一波形还原单元的输入端与第一数据缓存模块的输出端连接,用于对第一数据缓存模块输出的第一信号数据进行波形还原处理,并输出波形还原处理后的第一信号数据至控制处理模块;
所述第二波形还原单元的输入端与第二数据缓存模块的输出端连接,用于对第二数据缓存模块输出的第二信号数据进行波形还原处理,并输出波形还原处理后的第二信号数据至控制处理模块。
9.如权利要求7所述的数字示波器,其特征在于,所述第一数据缓存模块和第二数据缓存模块均为FIFO存储器。
10.如权利要求1所述的数字示波器,其特征在于,所述控制处理模块包括图片合成单元;
所述图片合成单元与信号采集处理模块、扩展模拟前端模块连接,用于将第一信号数据和第二信号数据进行图像合成处理,得到显示图像数据,并输出显示图像数据进行显示。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121426912.7U CN215493781U (zh) | 2021-06-25 | 2021-06-25 | 一种支持扩展模拟前端的数字示波器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121426912.7U CN215493781U (zh) | 2021-06-25 | 2021-06-25 | 一种支持扩展模拟前端的数字示波器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215493781U true CN215493781U (zh) | 2022-01-11 |
Family
ID=79722162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121426912.7U Active CN215493781U (zh) | 2021-06-25 | 2021-06-25 | 一种支持扩展模拟前端的数字示波器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215493781U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115856385A (zh) * | 2023-02-06 | 2023-03-28 | 深圳市鼎阳科技股份有限公司 | 一种示波器、波形显示方法及存储介质 |
-
2021
- 2021-06-25 CN CN202121426912.7U patent/CN215493781U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115856385A (zh) * | 2023-02-06 | 2023-03-28 | 深圳市鼎阳科技股份有限公司 | 一种示波器、波形显示方法及存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3217556B1 (en) | Synchronization of outputs from multiple digital-to-analog converters | |
US8305903B1 (en) | Data acquisition system for test and measurement signals | |
KR100303723B1 (ko) | 이미지업스케일방법및장치 | |
EP1156338B1 (en) | Streaming distributed test and measurement instrument | |
US8542005B2 (en) | Connecting digital storage oscilloscopes | |
US9310832B2 (en) | Backplane clock synchronization | |
CN215493781U (zh) | 一种支持扩展模拟前端的数字示波器 | |
CN105425899B (zh) | 多观测器控制和同步系统 | |
CN101621296A (zh) | 一种高速dac的同步方法及装置 | |
CN104050135A (zh) | 同步化从核心至物理接口的数据传输 | |
US20040117143A1 (en) | Method and apparatus providing interleaved data from multiple signal acquisition devices | |
JP3899525B2 (ja) | 画像処理装置 | |
US7065458B2 (en) | Method and apparatus providing concatenated data from multiple signal acquisition devices | |
CN116132011A (zh) | 时钟同步系统及方法 | |
US6489964B1 (en) | Memory arrangement | |
US7782343B2 (en) | Scaling device of image process | |
CN109672838B (zh) | 数据转换装置及图像传输系统 | |
CN101202932B (zh) | 测量抖动/漂移的视频装置和方法 | |
CN212785392U (zh) | 一种中频信号同步处理装置及网络分析仪 | |
CN114384288B (zh) | 信号发生装置 | |
WO2016049336A1 (en) | Data visualization and logging system | |
JP2007102219A (ja) | 画像処理装置のための集積化回路 | |
US20220407523A1 (en) | Multiple sample-rate data converter | |
CN111398648B (zh) | 实现用户界面和波形合并的方法及示波器 | |
CN115932351B (zh) | 一种示波器级联的延时校正方法、示波器、终端及介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |