KR20110030199A - 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법 - Google Patents

양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법 Download PDF

Info

Publication number
KR20110030199A
KR20110030199A KR1020090088223A KR20090088223A KR20110030199A KR 20110030199 A KR20110030199 A KR 20110030199A KR 1020090088223 A KR1020090088223 A KR 1020090088223A KR 20090088223 A KR20090088223 A KR 20090088223A KR 20110030199 A KR20110030199 A KR 20110030199A
Authority
KR
South Korea
Prior art keywords
temperature
silicon layer
polycrystalline silicon
thin film
proton
Prior art date
Application number
KR1020090088223A
Other languages
English (en)
Inventor
조훈영
김원식
김도형
곽동욱
신충환
설민수
Original Assignee
주식회사 나노아이에프
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 나노아이에프 filed Critical 주식회사 나노아이에프
Priority to KR1020090088223A priority Critical patent/KR20110030199A/ko
Publication of KR20110030199A publication Critical patent/KR20110030199A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법에 관한 것이다.
본 발명의 일 실시예에 따른 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법은 실리콘 기판을 준비하는 단계와, 상기 실리콘 기판 상에 다결정성 실리콘층 또는 비결정질성 실리콘층을 형성하는 단계와, 상기 실리콘 기판과 상기 실리콘층의 계면을 향해 양성자 이온을 주입하는 단계와, 질소분위기에서 제 1 온도로 예비 어닐링하는 단계와, 질소분위기에서 제 1 온도보다 높은 제 2 온도로 본 어닐링하는 단계를 포함하는 것을 특징으로 한다.
이러한 본 발명의 구성에 따르면, 양성자 이온주입에 의하여 상기 다결정성 실리콘층 또는 비결정질성 실리콘층의 결정성 실리콘층의 Si 원자들의 재배열 시 결정화를 촉진시키기 때문에 보다 빠르게 그리고 보다 저온에서 고순도 다결정성 실리콘 박막을 제조할 수 있으며, 상기 다결정성 실리콘층 또는 비결정질성 실리콘층 내의 여러 종류의 결함을 억제할 수 있다.
산화, 다결정성 실리콘, 비정질 실리콘, 양성자이온, 어닐링, 기판

Description

양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법{METHOD FOR MANUFACTURING HIGH PURITY POLYCRYSTALLINE THIN FILM}
본 발명은 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법에 관한 것으로, 보다 상세하게는 고순도 다결정성 실리콘 박막을 저온에서 신속하게 형성할 수 있으며 결함을 동시에 줄일 수 있는 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법에 관한 것이다.
일반적으로 실리콘은 지구상에서 두번째로 보편화된 화학물질로서, 석영모래로부터 얻을 수 있기 때문에 반도체 산업에 있어서 가장 많이 이용되고 있다.
그러나 이러한 실리콘이 전자부품이나 태양전지에 사용되기 위해서는 여러 가지 방법으로 정제되어야 한다.
실리콘은 결정의 성격에 따라 단결정실리콘(monocrystalline silicon), 다결정성 실리콘(multicrystalline silicon), 비정질실리콘(amorphous silicon)으로 분류된다.
반도체 산업에 있어서, 실리콘 박막을 그대로 반도체로 사용하지 않고 그 위에 어떤 물질을 다시 증착시켜 반도체 디바이스를 만들게 되며, 다른 물질을 실리 콘 박막에 증착시킬 때 기판 및 계면의 성질이 그대로 반영되는 문제점이 있다.
즉, 다결정성 실리콘을 사용하게 되면, 다결정성 실리콘의 결정방위 문제도 있고, 결함이 증착막에 그대로 반영되어서 반도체 디바이스 제조시 불량을 일으킬 수도 있다.
따라서, 단결정 실리콘은 일정한 결정방위를 가지기 때문에 반도체 제조를 위해서 가장 바람직하지만, 단결정 실리콘은 고순도를 유지하기 위해서 매우 복잡한 정제공정을 거쳐야 하며 가격이 매우 비싸다는 문제점이 있다.
따라서 최근에는 고순도의 다결정성 실리콘 박막의 형성방법이 여러 가지로 연구되고 있다.
그런데, 종래의 고순도의 다결정성 실리콘 박막의 형성방법은 성장기판을 고온에 장시간 노출시켜야 하기 때문에, 예를 들면 내열온도 500℃ 이하의 저렴한 저 융점 유리 기판(대표적으로는 무알칼리 유리 기판) 등에는 형성할 수 없었다.
또한, 비결정성 실리콘 박막을 고온 하에 장시간 어닐링하여 고순도의 다결정성 실리콘 박막을 형성하는 경우에도 동일한 문제점이 있다.
최근에 비결정성 실리콘 박막을 레이저 어닐링 처리하여 비교적 저온 하에 고순도의 다결정성 실리콘 박막을 얻는 방법이 연구되고 있으나, 레이저 조사 공정을 필요로 하며, 아주 높은 에너지밀도의 레이저 광을 조사하지 않으면 안되기 때문에 제조비용이 높아지며, 레이저광을 비결정성 실리콘 박막의 각 부에 균일하게 조사하는 것은 어렵고, 또한 내부 결함에 따라서 레이저광을 제어하여야 하는 문제점이 있고, 또한 레이저 조사에 의하여 수소 탈리가 생겨 막 표면이 거칠어지는 경우도 있어, 양질의 고순도의 다결정성 실리콘 박막을 양산하는 것이 곤란하다.
본 발명의 목적은 다결정성 실리콘층 또는 비결정성 실리콘층을 재결정화하여 고순도 다결정성 실리콘 박막을 저온에서 신속하게 형성할 수 있으며 다결정성 실리콘 박막의 결함을 동시에 줄일 수 있는 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법은 실리콘 기판을 준비하는 단계와, 상기 실리콘 기판 상에 다결정성 실리콘층 또는 비결정질성 실리콘층을 형성하는 단계와, 상기 실리콘 기판과 상기 실리콘층의 계면을 향해 양성자 이온을 주입하는 단계와, 질소분위기에서 제 1 온도로 예비 어닐링하는 단계와, 질소분위기에서 제 1 온도보다 높은 제 2 온도로 본 어닐링하는 단계를 포함하는 것을 특징으로 한다.
이러한 본 발명의 일 실시에에 따르면, 양성자 이온주입에 의하여 상기 다결정성 실리콘층 또는 비결정질성 실리콘층의 결정성 실리콘층의 Si 원자들의 재배열 시 결정화를 촉진시킬 수 있기 때문에 보다 빠르게 그리고 보다 저온에서 고순도 다결정성 실리콘 박막을 제조할 수 있으며, 상기 다결정성 실리콘층 또는 비결정질성 실리콘층 내의 여러 종류의 결함을 억제할 수 있다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 양성자 이온주입을 이용한 고순도 실리콘 박막의 형성방법을 나타내는 플로우챠트이며, 도 2는 본 발명의 일 실시예에 따른 양성자 이온주입을 이용한 다결성 실리콘 박막의 형성방법 중 2단계 어닐링 조건을 나타내는 그래프이며, 도 3a는 비정질 실리콘층에 대해서 양성자이온을 주입하지 않은 경우와 양성자이온을 주입한 경우 제 1 결점이 변화를 나타내는 그래프이며, 도 3b는 비정질 실리콘층에 대해서 양성자이온을 주입하지 않은 경우와 양성자이온을 주입한 경우 제 2 결점이 변화를 나타내는 그래프이다.
도 4a는 다결정성 실리콘층에 대해서 양성자이온을 주입하지 않은 경우에 온도 변화에 따라제 2 결점의 변화가 없음을 나타내는 그래프이며, 도 4b는 다결정성 실리콘층에 대해서 양성자를 주입하지 않은 경우와 양성자를 주입한 경우 제 2 결점의 변화를 나타내는 그래프이다. 도 4c는 다결정성 실리콘층에 대해서 헬륨 이온을 주입하지 않은 경우와 헬륨 이온을 주입한 경우 제 2 결점이 변화를 나타내는 그래프이다.
도 5는 RTA만을 한 경우, 수소이온주입과 RTA를 한 경우, 헬륨이온주입과 RTA를 한 경우의 결함을 나타내는 그래프이다.
먼저 도 1을 참조하여 본 발명의 일 실시예에 따라 양성자 이온주입을 이용한 고순도 실리콘 박막의 형성방법에 관해 설명한다.
우선 고순도 실리콘층을 형성하기 위한 기판(10)을 준비한다(S10).
본 발명의 일 실시예에 따르면, 상기 기판(10)은 고온에서 견딜 수 있는 고가의 기판(예를 들면 석영 유리기판, 실리콘 웨이퍼)이나 내열온도 500℃ 이하의 저렴한 저 융점 유리 기판(대표적으로는 무알칼리 유리 기판)을 이용할 수 있다.
상기 기판(10) 상에 SiO2를 증착시켜 100nm 두께의 보호막층(20)을 형성한다(S20).
이와 같이 상기 SiO2 보호막층(20)을 먼저 형성함으로써 상기 기판(10)으로부터 이후에 적층되는다결정성 실리콘층 및 비결정성 실리콘층(30)으로 불순물들이 확산되는 것을 방지할 수 있다.
또한, SiO2 보호막층(20)을 형성함으로써 고가의 기판(예를 들면 석영 유리기판, 실리콘 웨이퍼)이나 내열온도 500℃ 이하의 저렴한 저 융점 유리 기판(대표적으로는 무알칼리 유리 기판)을 이용할 수 있는 것이다.
이어서, 상기 SiO2 보호막층(20) 상에 다결정성 실리콘층 또는 비결정성 실리콘층(30)을 형성한다(S30).
상기 다결정성 실리콘층 또는 비결정성 실리콘층(30)은 다결정성 실리콘층만으로 구성될 수도 있으며, 비결정성 실리콘층(30)만으로 구성될 수도 있고, 상기 다결정성 실리콘층과 비결정성 실리콘층(30)이 같이 형성될 수도 있다.
상기 다결정성 실리콘층 또는 비결정성 실리콘층(30)은 약 50nm로 형성한다.
이 때 증착 챔버는 급속 열 화학기상증착(Rapid Thermal Chemical Vapor Deposition; RTCVD) 챔버일 수 있다. RTCVD 챔버는 복사 열원과 반도체 재료와의 에너지 전달을 기반으로 하고, 복사 열원을 통해 시료를 가열하기 때문에 적은 열원으로 원하는 구조를 용이하게 형성할 수 있는 장점이 있다.
또한, RTCVD 챔버를 적용하면 장시간 가열에 따른 열적 스트레스를 줄일 수 있다.
이와 같이 형성된 상기 다결정성 실리콘층 또는 비결정성 실리콘층(30)에 양성자 이온을 이온 주입한다(S40).
이 때 수소이온을 주입하는 경우에는 3KeV의 2x1016개/cm3의 수소이온을 주입하며, 헬륨이온을 주입하는 경우에는 5KeV의 2x1016개/cm3의 헬륨이온을 주입하는 것이 상기 다결정성 실리콘층 또는 비결정성 실리콘층(30)을 약 50nm로 형성하는 경우에 상기 다결정성 실리콘층 또는 비결정성 실리콘층(30)에 존재하는 비결합 Si 원자들을 충분히 제거 또는 에칭할 수 있어서 바람직하다.
즉, 본 발명의 일 실시예에 있어서, 이온주입은 기체 이온 가속기를 이용하여 수행한다. 이때 헬륨이온은 수소이온보다 입자가 더 크기 때문에 가속 에너지를 보다 크게 하였으며, 이와 같이 주입에너지가 3 내지 5KeV를 초과하면, 상기 보호막층(20)과 상기 다결정성 실리콘층 또는 비결정성 실리콘층(30)의 계면을 초과할 수 있다.
이와 같이 본 발명의 일 실시예에 있어서는 양성자 이온 주입을 통해서 상기 다결정성 실리콘층 또는 비결정성 실리콘층(30)의 계면 상의 비결합 SI를 에칭시킬 수 있는 충분한 에너지를 제공할 수 있지만, 양성자를 플라즈마 상태로 플라즈마 공정을 사용할 때는 수소에너지가 적기 때문에 결합하지 못하고 있는 Si 원자들을 에칭시키는 효과를 기대하기 힘들다.
또한, 도즈량이 2 x1016개/cm3 미만이면 양성자 이온 주입에 의한 결함 억제 효과를 기대하기 어려우며, 도즈량이 2 x 1016cm3을 초과하면 과도한 양성자 이온 주입으로 오히려 결함을 유발할 수 있다.
즉, 과도한 양성자 이온이 주입되면, 양성자 이온 주입 후 어닐링을 통해 구조를 재결합시키는 과정에서 재결합되지 않은 원자 결합들이 생겨 결함을 더욱 발생시킬 수 있다.
이어서 전술한 구조를 기체 이온빔 장치에서 인출시키고, 예비 어닐링 및 본 어닐링 공정을 위해 가열로(furnace)에 투입한다. 그리고 질소 분위기에서 제 1 온도 조건으로 예비 어닐링을 진행한 다음(S50), 질소 분위기에서 제 1 온도보다 높은 제 2 온도 조건으로 어닐링 공정을 진행한다(S60).
도 2는 본 발명의 일 실시예에 따른 양성자 이온주입을 이용한 다결성 실리콘 박막의 형성방법 중 2단계 어닐링 조건을 나타내는 그래프이다.
도 2를 참고하면, 가열로의 온도는 상온에서 제 1 온도(T1)까지 승온되 고(S1), 제 1 온도(T1)를 일정 시간 바람직하게는 기판에 열적 스트레스를 주지 않으면서 급속 어닐링할 수 있도록 약 60 내지 90초 동안 유지하여 예비 어닐링 과정이 이루어진다(S2).
일반적으로, 제 1 온도(T1)은 상기 양성자 이온이 주입된 시료 내의 수소 제거가 이루어질 수 있도록 500도에서 이루어지는 것이 바람직하다.
양성자 이온을 주입하지 않은 경우에는 고순도의 다결정성 실리콘 박막을 형성할 수 없을 뿐만 아니라 고순도의 다결정성 실리콘 박막을 형성하기 위해서 장시간이 소요되기 때문에 고가의 내열성 유리기판 만을 이용할 수 밖에 없지만, 본 발명의 일 실시예에 따라 양성자 이온이 주입될 때에는 500도에서 약 60 내지 90초 동안 단시간만 급속히 진행되더라도 고순도의 다결정성 실리콘박막으로 재결정이 수행될 수 있기 때문에 내열온도 500℃ 이하의 저렴한 저융점 유리 기판(대표적으로는 무알칼리 유리 기판)을 이용할 수도 있다.
이후, 제 1 온도(T1)로부터 본 어닐링 온도인 제 2 온도(T2)까지 승온되고(S3), 제 2 온도(T2)에서 어닐링이 이루어진다(S4).
이때, 본 어닐링 이전의 단계 S1 내지 단계 S3 과정까지는 질소 분위기에서 수행함으로써 이온 주입된 양성자가 탈리하여 재결경화된 다결결성 실리콘층 또는 비결정성 실리콘층(30)의 표면을 거칠게 하는 것을 방지할 수 있다.
예비 어닐링을 위한 제 1 온도(T1)는 400도 내지 600도이며, 바람직하게는 500도 일 수 있다. 제 1 온도(T1)가 500도 미만이면 불순물 등을 제거하거나 충분히 수소를 제거할 수 없으며, 제 1 온도(T1)가 500도를 초과하면 결정에 열적 스트레스를 가할 수 있다.
이어서 질소분위기에서 어닐링 공정을 진행하여 상부 실리콘층을 어닐링시킨다.
이 어닐링 공정은 실리콘층(30)의 열용융온도인 600도 내지 700도 (T2)의 질소 분위기에서 약 300 초 동안 진행할 수 있다.
여기서 300초 미만이면, 양성자이온이 제대로 재배열되지 않을 수 있으며, 상기 온도 이상이면 실리콘 원자가 급속하게 배열되어 실리콘층 표면이 거칠어 질 수 있다.
표 2
온도/시간(초) 200 300 400 500
500도 결함큼 결함큼 결함큼 결함큼
700도 결함큼 결함적음 결함큼 결함큼
800도 결함큼 결함큼 결함큼 결함큼
어닐링 공정이 진행됨에 따라, 실리콘 원자 사이에 재배열이 이루어지며, 전술한 어닐링 과정에서 양성자 이온들은 빠져나가게 된다.
본 실시예에서는 양성자 이온이 다결정성 또는 비정질성 실리콘층(30)의 불균일한 원자 배열을 파괴하고, 상기 다결정성 또는 비정질성 실리콘층(30)이 보호 막층(20)의 격자 배열에 따라 재배열되어 결정화를 촉진 시킬 수 있도록 한다.
도 3a를 참조하면, 검은 점선은 급속 어닐링만을 한 경우 PICTS 측정 시에 150K 근방에서 I-trap 결함이 발생한 것을 볼 수 있다.
도 3a에 있어서, 기판 상에 증착된 비정질 실리콘층(30)에 대해서 수소이온을 주입하고 본 발명의 일 실시예에 따라 2 단계 어닐링을 한 경우는 빨간색 점선으로 표시하였고, 기판 상에 증착된 비정질 실리콘층에 대해서 헬륨이온을 주입하고 2단계 어닐링을 한 경우는 파란색 점선으로 표시하였다.
도 3a에 도시된 바와 같이, 수소 및 헬륨 이온을 주입하고 2단계 어닐링한 경우에는 -0.1V 바이어스 전압에 대해서 실리콘층의 결함을 PICTS 150K 근방에서 발생하였던 I-trap이 거의 발생하지 않았으며, 양성자이온을 주입한 경우 제 1 결함의 감소폭은 거의 90% 감소된 것을 알 수 있다.
또한, -1.0V 바이어스전압을 걸어서 실리콘층의 결함을 PICTS 를 이용하여 측정한 경우에는 제 1 결함 이외에 250K 근방에서 제 2 결함도 발생하였는데 수소 및 헬륨 이온을 주입하고 2단계 어닐링한 결과 I-trap과 P-trap이 거의 발생하지 않았으며, 제 1 및 제 2 결함에 대한 감소폭은 거의 90-100% 에 달하는 것을 알 수 있다.
도 4a를 참조하면, 다결정성 실리콘층에 대해서 양성자이온을 주입하지 않고 어닐링한 경우 활성화에너지 0.296eV에서 본 어닐링 온도를 낮추거나 높이든 지에 상관없이 500도, 600, 650. 700에 상관없이 세기가 일정하게 200K 부근에서 일어남을 알 수 있다.
그런데, 도 4b에 도시된 바와 같이, 양성자 이온을 주입한 경우에는 제 2 결함이 크게 감소될 뿐만 아니라 온도를 낮출수록 즉, 700도에서 600도, 500도로 갈수록 제 2 결함이 감소되는 것을 알 수 있다.
도 5를 참조하면, 가로축은 동일한 조건에서 RTA 온도를 나타내며, 세로축은 PICTS 세기를 나타내는데, PICTS (photoinduced current transient spectroscopy)를 측정한 결과, 양성자 이온을 주입하지 않은 경우 결함을 1이라고 하다면, 수소이온, 또는 헬륨이온을 주입한 경우 1 이하의 결함을 갖는 것을 알 수 있으며, 특히 수소이온을 주입하는 경우에 거의 결함이 나타나지 않음을 알 수 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
도 1은 본 발명의 일 실시예에 따른 양성자 이온주입을 이용한 고순도 실리콘 박막의 형성방법을 나타내는 플로우챠트이다.
도 2는 본 발명의 일 실시예에 따른 양성자 이온주입을 이용한 다결성 실리콘 박막의 형성방법 중 2단계 어닐링 조건을 나타내는 그래프이다.
도 3a는 비정질 실리콘층에 대해서 양성자이온을 주입하지 않은 경우와 양성자이온을 주입한 경우 제 1 결점이 변화를 나타내는 그래프이다.
도 3b는 비정질 실리콘층에 대해서 양성자이온을 주입하지 않은 경우와 양성자이온을 주입한 경우 제 2 결점이 변화를 나타내는 그래프이다.
도 4a는 다결정성 실리콘층에 대해서 양성자이온을 주입하지 않은 경우에 온도 변화에 따라제 2 결점의 변화가 없음을 나타내는 그래프이다.
도 4b는 다결정성 실리콘층에 대해서 양성자를 주입하지 않은 경우와 양성자를 주입한 경우 제 2 결점의 변화를 나타내는 그래프이다.
도 4c는 다결정성 실리콘층에 대해서 헬륨 이온을 주입하지 않은 경우와 헬륨 이온을 주입한 경우 제 2 결점이 변화를 나타내는 그래프이다.
도 5는 RTA만을 한 경우, 수소이온주입과 RTA를 한 경우, 헬륨이온주입과 RTA를 한 경우의 결함을 나타내는 그래프이다.

Claims (7)

  1. 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법에 있어서,
    실리콘 기판을 준비하는 단계와,
    상기 실리콘 기판 상에 다결정성 실리콘층 또는 비결정질성 실리콘층을 형성하는 단계와,
    상기 실리콘 기판과 상기 다결정성 실리콘층 또는 비결정질성 실리콘층의 계면을 향해 양성자 이온을 주입하는 단계와,
    질소분위기에서 제 1 온도로 예비 어닐링하는 단계와,
    질소분위기에서 제 1 온도보다 높은 제 2 온도로 본 어닐링하는 단계를 포함하는 것을 특징으로 하는
    양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법
  2. 제 1 항에 있어서,
    상기 실리콘 기판은 실리콘 웨이퍼인 것을 특징으로 하는 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법
  3. 제 1 항에 있어서,
    상기 실리콘 기판은 유리기판상에 SiO2 층인 보호막층이 형성된 것을 특징으 로 하는 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 양성자 이온을 주입하는 단계는 상기 다결정성 실리콘층 또는 상기 비정실성 실리콘층 50nm에 대해 양성자이온을 3eV 내지 5eV 의 에너지로 약 2x 1016/cm3의 도즈량으로 주입하는 것을 특징으로 하는 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법.
  5. 제 4 항에 있어서,
    상기 제 1 온도는 400 내지 500도이며, 상기 제 2 온도는 600 내지 700이며, 상기 예비 어닐링 단계는 상기 제 1 온도에서 60 내지 90초 동안 수행되며, 상기 본 어닐링 단계는 120 내지 420초 동안 수행되는 것을 특징으로 하는 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법.
  6. 제 5 항에 있어서,
    상기 질소분위기에서 제 1 온도보다 높은 제 2 온도로 본 어닐링 후의 상기 다결정성 실리콘층 또는 비결정질성 실리콘층에 -0.1V의 바이어스 전압을 건 후 PICTS 측정을 한 경우 양성자 이온을 주입하지 않은 경우에 비해서 150K 부근의 제 1 결함 및 -1.0V의 바이어스 전압을 건 후 PICTS 측정을 한 경우 양성자 이온을 주 입하지 않은 경우에 비해서 250K 부근의 제 2 결함이 90% 이상 감소되는 것을 특징으로 하는 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법.
  7. 제 6 항에 있어서,
    상기 제 1 온도 및 제 2 온도만을 낮춘 경우에는 결함이 감소되지 않으며, 양성자 이온을 주입하고 온도를 감소시킬 때 결함이 감소되는 것을 특징으로 하는 양성자 이온주입을 통한 고순도 실리콘 박막의 제조방법.
KR1020090088223A 2009-09-17 2009-09-17 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법 KR20110030199A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090088223A KR20110030199A (ko) 2009-09-17 2009-09-17 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090088223A KR20110030199A (ko) 2009-09-17 2009-09-17 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법

Publications (1)

Publication Number Publication Date
KR20110030199A true KR20110030199A (ko) 2011-03-23

Family

ID=43935989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090088223A KR20110030199A (ko) 2009-09-17 2009-09-17 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법

Country Status (1)

Country Link
KR (1) KR20110030199A (ko)

Similar Documents

Publication Publication Date Title
US5198371A (en) Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
KR100750978B1 (ko) 휨과 구부러짐이 적은 층 구조의 반도체 웨이퍼 및 그 제조방법
KR101340004B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
KR100875909B1 (ko) Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼
US7727867B2 (en) Method for manufacturing SIMOX wafer
JPH05144761A (ja) Ｓｏｉ基板の製造方法
US6274464B2 (en) Epitaxial cleaning process using HCL and N-type dopant gas to reduce defect density and auto doping effects
JP4876442B2 (ja) Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ
KR20180058713A (ko) 접합 soi 웨이퍼의 제조방법
WO2011016392A1 (ja) 炭化珪素半導体装置の製造方法
KR101380514B1 (ko) 반도체 기판의 제조 방법
KR20090007373A (ko) Ｓｏｉ웨이퍼의 제조방법
JP2998330B2 (ja) Ｓｉｍｏｘ基板及びその製造方法
KR100965510B1 (ko) Ｓｉｍｏｘ 기판의 제조 방법 및 그 방법에 의해 얻어지는 ｓｉｍｏｘ 기판
KR101356685B1 (ko) Ｓｏｉ 기판의 제조방법 및 ｓｏｉ 기판
JP6303321B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US7799660B2 (en) Method for manufacturing SOI substrate
KR20110030199A (ko) 양성자 이온주입을 통한 고순도 다결정성 실리콘 박막의 제조방법
JP5673107B2 (ja) 炭化珪素半導体デバイスの作製方法
JPH02119122A (ja) 低抵抗多結晶半導体薄膜の製造方法
JP5568580B2 (ja) 光電変換装置の作製方法
JPH08279475A (ja) 化合物半導体における能動層の形成方法
KR0151990B1 (ko) 실리콘 기판내의 게터링층 형성방법
JPH08306639A (ja) ドーピング方法
CN117476543A (zh) 碳化硅半导体结构及其制备方法、碳化硅半导体器件

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination