KR20110026347A - 범프 형성 방법 및 이를 이용하여 제조된 기판 모듈 - Google Patents

범프 형성 방법 및 이를 이용하여 제조된 기판 모듈 Download PDF

Info

Publication number
KR20110026347A
KR20110026347A KR1020090084211A KR20090084211A KR20110026347A KR 20110026347 A KR20110026347 A KR 20110026347A KR 1020090084211 A KR1020090084211 A KR 1020090084211A KR 20090084211 A KR20090084211 A KR 20090084211A KR 20110026347 A KR20110026347 A KR 20110026347A
Authority
KR
South Korea
Prior art keywords
substrate
bump
jig
solder ball
internal space
Prior art date
Application number
KR1020090084211A
Other languages
English (en)
Inventor
박석현
최창규
최현식
백용호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090084211A priority Critical patent/KR20110026347A/ko
Publication of KR20110026347A publication Critical patent/KR20110026347A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 범프 형성 장치 및 이를 이용한 범프 형성 방법에 관한 것으로서, 본 발명의 일 실시 형태는, 기판 상에 제1 내부 공간을 갖는 범프 형성용 제1 지그를 제공하는 단계, 상기 제1 내부 공간에 제1 솔더볼을 제공하는 단계, 상기 제1 솔더볼이 제공된 상기 제1 내부 공간에 도전성 페이스트를 충진하는 단계, 상기 도전성 페이스트가 충진된 상기 제1 지그 상에 제2 내부 공간을 갖는 범프 형성용 제2 지그를 제공하는 단계, 상기 제2 내부 공간에 제2 솔더볼을 제공하는 단계, 상기 제2 솔더볼에 제공된 상기 제2 내부 공간에 도전성 페이스트를 충진하는 단계 및 원하는 형상의 범프가 형성되도록 상기 제1 내부 공간 및 상기 제1 내부 공간에 충진된 도전성 페이스트를 리플로우하는 단계를 포함하는 범프 형성 방법을 제공한다.
본 발명의 실시예에 따르면, 반도체 웨이퍼 또는 인쇄 회로 기판과 같은 기판의 상에 균일한 직경 및 높이를 갖는 미세 피치 구현이 가능한 고신뢰성 범프 형성 방법 및 이를 이용하여 제조된 기판 모듈을 제공할 수 있다.
도전성 페이스트, 범프, 기판 모듈, 고신뢰성, 지그

Description

범프 형성 방법 및 이를 이용하여 제조된 기판 모듈{Bump forming method and substrate module using the same}
본 발명은 범프 형성 방법 및 이를 이용하여 제조된 기판 모듈에 관한 것으로서, 보다 구체적으로, 반도체 웨이퍼 또는 인쇄 회로 기판과 같은 기판의 상에 균일한 직경 및 높이를 갖는 미세 피치 구현이 가능한 고신뢰성 범프 형성 방법 및 이를 이용하여 제조된 기판 모듈에 관한 것이다.
반도체 소자를 회로 기판과 전기적으로 접속하는 방법에는 반도체 소자의 전극 패드(electro pad)와 그에 대응되는 회로 기판의 전극 패드를 금속 와이어로 연결하는 와이어 본딩(wire bonding)에 의한 접속 방식이 일반적이나, 반도체 소자의 입출력 수가 증가에 따라 전기적 접속 밀도를 증가시키거나 반도체 소자의 특성을 개선하기 위한 탭(TAB; Tape Automated Bonding) 방식 및 플립 칩(flip chip) 방식의 전기적 연결 방법도 실용화되고 있다.
와이어 본딩 방식이 금속 재질의 리드 프레임 및 금속 와이어를 매개로 하여 반도체 칩과 회로 기판을 접속하는 데 반하여, 탭 방식이나 플립 칩 방식은 금속 리드가 배열된 수지 필름과 금속 재질의 범프(bump)를 매개로 하거나, 직접 범프 만을 매개로 하여 전기적 접속을 구현한다. 이때 범프는 웨이퍼 상태에서 반도체 칩의 전극 패드 상에 직접 형성되기도 하고, 회로 기판의 전극 패드 상에 형성되기도 한다. 그리고, 와이어 본딩 방식의 리드 프레임 대신 회로 기판을 이용하는 볼 그리드 어레이(Ball Grid Array;BGA) 패키지는 리드 프레임의 외부 리드 역할을 하는 범프의 일종인 솔더 볼(solder ball)을 이용한다.
한편, 범프의 형성 방법에는 금속 와이어 볼을 이용하는 방법과 금속 볼을 부착하는 방법 외에도, 증착(evaporation), 전해도금(electroplating) 등의 방법이 있다. 그러나, 범프 형성 방법들은 일반적으로 제조 공정이 복잡하고 제조 단가가 높다는 단점들이 있어, 이를 보완하기 위하여 단순한 공정으로 저가의 금속 범프를 형성하는 방법인 스크린 프린트(screen print)에 의한 방법이 제안되고 있다.
스크린 프린트는 개구부가 형성된 마스크(mask)를 범프 형성 대상물 위에 놓고 스퀴지(squeegee)를 이용하여 금속 페이스트(paste)를 전사한 후 리플로우(reflow) 과정을 거쳐 금속 범프를 제조하는 방법이다.
금속 페이스트는 통상적으로 금속 범프를 형성하는 금속 입자 성분과 그 입자 성분들을 결합해 주는 플럭스 성분이 각각 50%씩 구성되어 있다. 그런데, 리플 로우 과정을 거치면 플럭스 성분이 증발해 버려 형성된 금속 범프의 체적은 처음 금속 페이스트의 양에 비해 약 반으로 줄어든다. 따라서, 마스크의 개구부는 전극 패드보다는 그 면적이 넓어야 되는 것이다. 금속 페이스트의 금속 입자로 용융점이 낮으면서도 습윤성(wettability)이 좋고 비가용성인 솔더가 주로 사용된다. 그런데, 이와 같이 금속 범프를 제조하는 방법에는 다음과 같은 몇 가지 문제점이 있다.
금속 범프의 높이는 동일한 전극 패드 피치(pitch) 내에서 가능한 높게 형성되는 것이 바람직하다. 그 이유는 금속 범프가 외부 기판에 접착될 때 그 접착 강도를 증대시키기 위해서이다. 그런데, 금속 범프의 높이를 높이려면 전사되는 금속 페이스트의 양을 늘려야 하고, 금속 페이스트의 양을 늘리려면 개구부의 크기를 증가시켜야만 한다. 그러나, 개구부의 크기는 동일한 전극 패드의 피치에 의해 제한되므로, 종래의 금속 범프 제조 방법에 의하면 금속 범프의 크기에 상당한 제약이 따르게 된다.
또한, 마스크(mask)를 통해 금속 범프 형성 대상물에 전사된 금속 페이스트의 양이 일정하지 않을 수 있어 다른 금속 범프에 비하여 상대적으로 작은 크기를 갖는 금속 범프가 형성될 수 있으며, 금속 범프가 형성되어야 할 곳에 금속 범프가 형성되지 않는 경우가 종종 발생하여 제품 불량 빈도가 높다.
그리고, 전극 패드 상에 전사된 금속 페이스트는 플럭스 성분을 포함하고 있기 때문에 약간의 외부 충격에도 무너지기 쉬우며, 따라서 인접한 금속 페이스트와 단락 불량을 일으키기 쉽다. 즉, 개구부가 전극 패드보다 그 면적이 넓기 때문에 금속 페이스트는 전극 패드 주위의 보호막에까지 전사되고, 외부로부터 가해지는 충격으로 인하여 또는 마스크를 분리할 때의 충격으로 인하여 금속 페이스트가 쉽게 무너지며 인접한 금속 페이스트 간에 단락이 발생할 수 있다.
또한, 범프의 미세 피치화에 따라서 요구되는 범프 직경은 점점 작아지고, 반도체 기판 자체는 대면적화 되는 경향이므로, 열팽창 계수 차이에 기인한 범프에의 응력 집중이 심화되어 금속화층(under-bump metallurgy, UBM), 기판 실장 범프 또는 패키지 실장시 솔더 레지스트와 언더필 간에 각종 크랙이 발생할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 반도체 웨이퍼 또는 인쇄 회로 기판과 같은 기판의 상에 균일한 직경 및 높이를 갖는 미세 피치 구현이 가능한 고신뢰성 범프 형성 방법 및 이를 이용하여 제조된 기판 모듈을 제공하는 것이다.
상기한 목적을 달성하기 위해서, 본 발명의 일 실시 형태는,
기판 상에 제1 내부 공간을 갖는 범프 형성용 제1 지그를 제공하는 단계, 상기 제1 내부 공간에 제1 솔더볼을 제공하는 단계, 상기 제1 솔더볼이 제공된 상기 제1 내부 공간에 도전성 페이스트를 충진하는 단계, 상기 도전성 페이스트가 충진된 상기 제1 지그 상에 제2 내부 공간을 갖는 범프 형성용 제2 지그를 제공하는 단계, 상기 제2 내부 공간에 제2 솔더볼을 제공하는 단계, 상기 제2 솔더볼에 제공된 상기 제2 내부 공간에 도전성 페이스트를 충진하는 단계 및 원하는 형상의 범프가 형성되도록 상기 제1 내부 공간 및 상기 제1 내부 공간에 충진된 도전성 페이스트를 리플로우하는 단계를 포함하는 범프 형성 방법을 제공한다.
여기서, 상기 제1 내부 공간에 도전성 페이스트를 충진하는 단계 및 상기 제2 지그를 제공하는 단계 사이에 도전성 페이스트를 리플로우하는 단계를 더 포함할 수 있다.
여기서, 상기 범프의 높이는 50㎛ 내지 100㎛로, 상기 범프의 직경은 30㎛ 내지 500㎛로 형성될 수 있다.
그리고, 상기 제1 솔더볼 및 상기 제2 솔더볼은 금속, 특히 구리로 이루어질 수 있다.
또한, 상기 제1 솔더볼 및 상기 제2 솔더볼은 260℃ 이상의 융점을 가지고, 상기 도전성 페이스트는 240℃ 이하의 융점을 가질 수 있다.
그리고, 상기 리플로우 단계 이후에 상기 페이스트를 디플럭스하는 단계를 더 포함할 수 있다.
여기서, 상기 제1 지그 및 상기 제2 지그는 스테인리스 스틸 또는 내열성 그라파이트로 형성될 수 있다.
또한, 상기 도전성 페이스트는 인젝션 방법 또는 스크린 인쇄법으로 충진될 수 있다.
상기한 목적을 달성하기 위해서, 본 발명의 다른 실시 형태는,
제1 기판, 상기 제1 기판과 대향하며 소정 간격으로 이격되어 제공된 제2 기판 및 상기 제1 기판 및 상기 제2 기판 사이에 제공된 제1항에 따라 형성된 범프를 포함하는 기판 모듈을 제공한다.
여기서, 상기 제1 기판 및 상기 제2 기판 중 적어도 하나에 도전성 금속 부재가 구비할 수 있다.
본 발명에 따르면, 반도체 웨이퍼 또는 인쇄 회로 기판과 같은 기판의 상에 균일한 직경 및 높이를 갖는 미세 피치 구현이 가능한 고신뢰성 범프 형성 방법 및 이를 이용하여 제조된 기판 모듈을 제공할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
이하에서는 도 1a 내지 도 1g 및 도 2a 내지 도 2c를 참조하여 본 발명의 실시예에 따른 범프 형성 공정을 설명한다.
도 1a 내지 도 1g는 본 발명의 일 실시예에 따른 범프 형성 공정을 나타내는 개략도이다.
도 1a를 참조하면, 기판(10) 상에 제1 내부 공간(21)을 갖는 범프 형성용 제1 지그(20)를 제공하고, 제1 지그(20)의 제1 내부 공간(21)에 범프 형성용 제1 솔더볼(23)을 제공한다.
다음, 도 1b를 참조하면, 제1 솔더볼(23)이 제공된 제1 내부 공간(21)에 도전성 페이스트(25)를 충진한 후, 도전성 페이스트(25)를 리플로우한다.
다음, 도 1c를 참조하면, 도전성 페이스트(25)가 충진된 제1 지그(20) 상에 제2 내부 공간(31)을 갖는 범프 형성용 제2 지그(30)를 제공하고, 제2 지그(30)의 제2 내부 공간(31)에 범프 형성용 제2 솔더볼(33)을 제공한다.
다음, 도 1d를 참조하면, 제2 솔더볼(33)이 제공된 제2 내부 공간(31)에 도전성 페이스트(35)를 충진한 후, 도전성 페이스트(35)를 리플로우한다.
다음, 도 1e를 참조하면, 도전성 페이스트(35)가 충진된 제2 지그(30) 상에 제3 내부 공간(41)을 갖는 범프 형성용 제3 지그(40)를 제공하고, 제3 지그(40)의 제3 내부 공간(41)에 범프 형성용 제3 솔더볼(43)을 제공한다.
다음, 도 1f를 참조하면, 제3 솔더볼(43)이 제공된 제3 내부 공간(41)에 도전성 페이스트(45) 충진 후 도전성 페이스트(45)를 리플로우하고 제1 지그(20), 제 2 지그(30) 및 제3 지그(40)를 제거하면, 도 1g에 도시된 것과 같이 원하는 형상의 범프(B)를 형성할 수 있다.
도전성 페이스트(25, 35, 45)의 리플로우 공정은 상기와 같이, 제1 솔더볼(23)이 제공된 제1 내부 공간(21)에 도전성 페이스트(25) 충진 후, 제2 솔더볼(33)이 제공된 제2 내부 공간(31)에 도전성 페이스트(35) 충진 후, 그리고 제3 솔더볼(33)이 제공된 제3 내부 공간(31)에 도전성 페이스트(35) 충진 후 각각 실시하였다. 그러나, 리플로우 공정의 실시 방법은 이에 한정되는 것이 아니고, 각각의 단계에서의 리플로우 공정은 생략하고 마지막 단계인 제3 솔더볼(33)이 제공된 제3 내부 공간(31)에 도전성 페이스트(35) 충진 후에 도전성 페이스트(25, 35, 45)를 1회 공정으로 리플로우하는 것도 무방할 것이다.
다음, 상기 리플로우 공정에 따라 형성된 범프(B)에 잔류하는 플럭스(flux) 제거를 위한 통상의 디플럭스(deflux) 공정을 더 수행할 수 있다.
통상의 유기 용매를 사용하는 디플럭스 공정에 따라서, 리플로우된 범프(B)를 여러 종류의 유기 용매 또는 증류수에 담그고 건조하는 과정을 반복함으로써 범프(B)에 잔류하는 플럭스(flux) 제거할 수 있다.
상기 디플럭스 공정을 수행함으로써, 상기 리플로우 공정에서 제거되지 않고 범프(B)의 전체 표면을 감싸며 잔류하는 플럭스를 제거할 수 있다.
본 발명의 실시예에서는 전체 범프(B) 부피의 상당 부분을 차지하도록 제1 솔더볼(23), 제2 솔더볼(33) 및 제3 솔더볼(43)을 범프(B) 내에 채용함으로써, 디플럭스 공정시 플럿스 제거로 발생할 수 있는 범프(B) 내의 빈 공간(void)를 저감할 수 있으며, 이에 따라 범프(B) 형성시 소요되는 도전성 페이스트(25, 35, 45)의 부피를 균일화할 수 있다.
여기서, 제1 솔더볼(23), 제2 솔더볼(33) 및 제3 솔더볼(43)은 금속으로 형성될 수 있으며, 특히 구리로 형성되는 것이 바람직하다. 이는 제1 솔더볼(23), 제2 솔더볼(33) 및 상기 제3 솔더볼(43)이 금속, 특히 구리로 형성될 경우, 이후 형성된 범프(B)가 실장될 기판 상의 금속 포스트를 금속, 특히 구리로 형성된 범프(B)가 대체할 수 있기 때문이다.
또한, 제1 솔더볼(23), 제2 솔더볼(33) 및 제3 솔더볼(43)은 260℃ 이상의 고융점을 가지며, 도전성 페이스트(25, 35, 45)는 240℃ 이하의 저융점을 갖는 것이 바람직하다.
제1 솔더볼(23), 제2 솔더볼(33) 및 제3 솔더볼(43)은 보통의 리플로우 온도인 240℃ 내지 260℃ 범위의 온도보다 고융점을 가진 물질로 형성되어, 리플로우 공정시 리플로우 온도에서 녹지 않는 지지체의 역할을 할 수 있다. 이에 비하여, 도전성 페이스트(25, 35, 45)는 보통의 리플로우 온도인 240℃ 내지 260℃ 범위의 온도보다 저융점을 가진 물질로 형성되어, 리플로우 공정시 리플로우 온도에서 녹아 흘러 내려 제1 솔더볼(23), 제2 솔더볼(33) 및 제3 솔더볼(43)을 연결하고 접합하는 역할을 할 수 있다.
상기와 같이 제1 솔더볼(23), 제2 솔더볼(33) 및 제3 솔더볼(43)은 리플로우 온도보다 고융점을 가진 물질로, 도전성 페이스트(25, 35, 45)는 리플로우 온도보다 저융점을 가진 물질로 형성함으로써, 범프(B)를 50㎛ 내지 100㎛의 높이와 30㎛ 내지 500㎛의 직경을 갖도록 형성할 수 있다.
또한, 제1 지그(20), 제2 지그(30) 및 제3 지그(40)는 스테인리스 스틸(stainless steel, SUS) 또는 내열성 그라파이트(graphite)로 형성될 수 있다. 스테인리스 스틸과 내열성 그라파이트는 가공성이 좋아 원하는 형상으로 제1 지그(20), 제2 지그(30) 및 제3 지그(40)를 형성할 수 있으면서도, 열에 강하기 때문에 리플럭스 또는 디플럭스 공정 단계에서의 온도에도 변형되지 않고 견딜 수 있다. 따라서, 원하는 제1 지그(20), 제2 지그(30) 및 제3 지그(40)는 재활용이 가능할 것이다.
상기와 같이, 사용자가 원하는 범프(B)의 높이에 따라 다양한 층수로 제1 지 그(20), 제2 지그(30) 및 제3 지그(40)를 적층하여 범프(B)의 높이를 자유롭게 조절할 수 있다. 또한, 제1 지그(20), 제2 지그(30) 및 제3 지그(40)의 제1 내부 공간(21), 제2 내부 공간(31) 및 제3 내부 공간(41)의 크기 또한 자유롭게 조절 가능하므로, 사용자가 원하는 범프(B)의 직경을 얻을 수 있다.
그리고, 도전성 페이스트(25, 35, 45)는 통상의 스크린 인쇄법 또는 인젝션 방법 등의 통상의 페이스트 충진 방법을 사용하여 충진할 수 있으며, 페이스트 충진 방법이 이에 한정되는 것은 아니다.
이하에서는 도 2a 내지 도 2c를 참조하여 본 발명의 다른 실시예에 따른 범프 형성 공정을 이전 실시예와 다른 부분을 중심으로 설명하며, 본 실시예의 범프(B')는 이전 실시예에서의 범프(B)가 갖는 특성과 동등하거나 그 이상으로 좋은 특성을 가질 수 있다.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 범프 형성 공정을 나타내는 개략도이다.
도 2a를 참조하면, 본 발명의 다른 실시예에 따른 범프 형성 공정은 이전 실시예와는 다르게 제1 지그(20'), 제2 지그(30') 및 제3 지그(40')를 순차적으로 적층한 후, 마찬가지로 제1 솔더볼(23'), 제2 솔더볼(33') 및 제3 솔더볼(43')을 순 차적으로 제1 지그(20'), 제2 지그(30') 및 제3 지그(40')의 각각의 제1 내부 공간(21'), 제2 내부 공간(31') 및 제3 내부 공간(41')에 제공하여 적층한다.
도 2b를 참조하면, 제1 솔더볼(23'), 제2 솔더볼(33') 및 제3 솔더볼(43')이 적층된 제1 내부 공간(21'), 제2 내부 공간(31') 및 제3 내부 공간(41')에 도전성 페이스트(55) 충진 후 도전성 페이스트(45')를 리플로우하고 제1 지그(20'), 제2 지그(30') 및 제3 지그(40')를 제거하면, 도 2c에 도시된 것과 같이 원하는 형상의 범프(B')를 형성할 수 있다.
이하에서는 도 3 및 도 4를 참조하여 본 발명의 실시예에 따라 형성된 범프가 제공된 기판 모듈에 대하여 설명한다.
도 3은 본 발명의 실시예에 따라 형성된 범프가 제공된 기판 모듈(1)을 개략적으로 나타낸 단면도이다.
본 발명의 실시예에 따른 기판 모듈(1)은 제1 기판(10), 제1 기판(10)과 대향하며 소정 간격으로 이격되어 제공된 제2 기판(50) 및 제1 기판(10) 및 제2 기판(50) 사이에 제공된 본 발명의 실시예에 따라 형성된 범프(B)를 포함하여 구성된다.
여기서, 제1 기판(10)과 제2 기판(50)으로 사용되는 기판의 종류는 제한되지 않으나, 본 실시예에서는 제1 기판(10)이 상용의 플립칩 기판이고, 제2 기판(50)은 금속 포스트(55)를 구비한 실리콘 기판인 경우를 일 예로 하여 설명한다.
본 실시예에 따른 기판 모듈(1)은 상술한 본 발명의 실시예에 따라 형성된 범프(B)가 형성된 제1 기판(10)과 금속 포스트(55)를 구비한 제2 기판(50)을 상호 접합하여 형성된다. 도시하지 않았으나, 제1 기판(10)과 제2 기판(50)은 각각의 기판 상에 형성되는 도전성 패드, 절연층 등의 여러 기타 구성층이 구비될 수 있다.
범프의 미세 피치화에 따라서 요구되는 범프 직경은 점점 작아지고, 반도체 기판 자체는 대면적화 되는 경향이므로, 열팽창 계수 차이에 기인한 범프에의 응력 집중이 심화되어 금속화층(under-bump metallurgy, UBM), 기판 실장 범프 또는 패키지 실장시 솔더 레지스트와 언더필 간에 각종 크랙이 발생할 수 있다.
하지만, 이전 실시예들을 통하여 사용자가 원하는 직경 및 높이로 제작된 범프(B)를 제1 기판(10) 상에 형성하는 것이 가능하기 때문에, 작은 직경으로 미세 피치 범프를 구현하면서도, 제1 기판(10)과 제2 기판(50) 간의 열팽창 계수 차이에 기인한 응력의 집중을 최소화하여 각종 크랙 발생을 방지할 수 있다.
또한, 본 발명의 실시예에 따라 균일한 직경 및 높이를 갖는 범프(B)를 형성하여 실리콘 기판과 플립칩 기판 간의 간격을 확보할 수 있음에 따라, 실리콘 기판과 플립칩 기판 간에 주입되던 언더필 대신 저비용의 에폭시 몰딩을 주입하는 것도 가능하다.
본 발명의 실시예에 따라 형성된 범프가 제공된 다른 기판 모듈을 개략적으로 나타낸 단면도인 도 4를 참조하면, 기판 모듈(2)의 제2 기판(50')은 이전 실시예에서 제2 기판(50)에 구비된 금속 포스트(55)와 같은 구성을 포함하지 않는다. 제2 기판(50')은 이전 실시예의 금속 포스트(55)와 같은 구성을 포함하지 않더라도 사용자가 원하는 높이를 충분하게 구현할 수 있도록 형성된 범프(B)를 구비하여 구성되므로, 이전 실시예의 금속 포스트(55)와 같은 구성이 낮은 높이를 갖도록 할 수 있으며, 나아가서는 금속 포스트(55)와 같은 구성을 포함하지 않도록 기판 모듈(2)의 구성을 디자인 할 수 있어, 기판 제작에 있어서의 설계 자유도를 높일 수 있다.
본 발명에 실시예에 따르면, 반도체 웨이퍼 또는 인쇄 회로 기판과 같은 기판의 상에 균일한 직경 및 높이를 갖는 미세 피치 구현이 가능한 고신뢰성 범프 형성 방법 및 이를 이용하여 제조된 기판 모듈을 제공할 수 있다.
본 발명은 상술한 실시 형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1a 내지 도 1g은 본 발명의 일 실시예에 따른 범프 형성 공정을 나타내는 개략도이다.
도 2a 내지 도 2c는 본 발명의 다른 실시예에 따른 범프 형성 공정을 나타내는 개략도이다.
도 3은 본 발명의 실시예에 따라 형성된 범프가 제공된 기판 모듈을 개략적으로 나타낸 단면도이다.
도 4는 본 발명의 실시예에 따라 형성된 범프가 제공된 다른 기판 모듈을 개략적으로 나타낸 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
1, 2: 기판 모듈 10: 제1 기판
20: 제1 지그 23: 제1 솔더볼
30: 제2 지그 33: 제2 솔더볼
40: 제3 지그 43: 제3 솔더볼
25, 35, 45: 도전성 페이스트 50: 제2 기판
B, B': 범프

Claims (13)

  1. 기판 상에 제1 내부 공간을 갖는 범프 형성용 제1 지그를 제공하는 단계;
    상기 제1 내부 공간에 제1 솔더볼을 제공하는 단계;
    상기 제1 솔더볼이 제공된 상기 제1 내부 공간에 도전성 페이스트를 충진하는 단계;
    상기 도전성 페이스트가 충진된 상기 제1 지그 상에 제2 내부 공간을 갖는 범프 형성용 제2 지그를 제공하는 단계;
    상기 제2 내부 공간에 제2 솔더볼을 제공하는 단계;
    상기 제2 솔더볼에 제공된 상기 제2 내부 공간에 도전성 페이스트를 충진하는 단계; 및
    원하는 형상의 범프가 형성되도록 상기 제1 내부 공간 및 상기 제1 내부 공간에 충진된 도전성 페이스트를 리플로우하는 단계
    를 포함하는 범프 형성 방법.
  2. 제1항에 있어서,
    상기 제1 내부 공간에 도전성 페이스트를 충진하는 단계 및 상기 제2 지그를 제공하는 단계 사이에 도전성 페이스트를 리플로우하는 단계를 더 포함하는 것을 특징으로 하는 범프 형성 방법.
  3. 제1항에 있어서,
    상기 범프의 높이는 50㎛ 내지 100㎛로 형성되는 것을 특징으로 하는 범프 형성 방법.
  4. 제1항에 있어서,
    상기 범프의 직경은 30㎛ 내지 500㎛로 형성되는 것을 특징으로 하는 범프 형성 방법.
  5. 제1항에 있어서,
    상기 제1 솔더볼 및 상기 제2 솔더볼은 금속으로 이루어진 것을 특징으로 하는 범프 형성 방법.
  6. 제5항에 있어서,
    상기 금속은 구리인 것을 특징으로 하는 범프 형성 방법.
  7. 제1항에 있어서,
    상기 제1 솔더볼 및 상기 제2 솔더볼은 260℃ 이상의 융점을 갖는 것을 특징으로 하는 범프 형성 방법.
  8. 제1항에 있어서,
    상기 도전성 페이스트는 240℃ 이하의 융점을 갖는 것을 특징으로 하는 범프 형성 방법.
  9. 제1항에 있어서,
    상기 리플로우 단계 이후에 상기 페이스트를 디플럭스하는 단계를 더 포함하는 것을 특징으로 하는 범프 형성 방법.
  10. 제1항에 있어서,
    상기 제1 지그 및 상기 제2 지그는 스테인리스 스틸 또는 내열성 그라파이트로 형성되는 것을 특징으로 하는 범프 형성 방법.
  11. 제1항에 있어서,
    상기 도전성 페이스트는 인젝션 방법 또는 스크린 인쇄법으로 충진되는 것을 특징으로 하는 범프 형성 방법.
  12. 제1 기판;
    상기 제1 기판과 대향하며 소정 간격으로 이격되어 제공된 제2 기판; 및
    상기 제1 기판 및 상기 제2 기판 사이에 제공된 제1항에 따라 형성된 범프를 포함하는 기판 모듈.
  13. 제12항에 있어서,
    상기 제1 기판 및 상기 제2 기판 중 적어도 하나에 도전성 금속 부재가 구비된 기판 모듈.
KR1020090084211A 2009-09-07 2009-09-07 범프 형성 방법 및 이를 이용하여 제조된 기판 모듈 KR20110026347A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090084211A KR20110026347A (ko) 2009-09-07 2009-09-07 범프 형성 방법 및 이를 이용하여 제조된 기판 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090084211A KR20110026347A (ko) 2009-09-07 2009-09-07 범프 형성 방법 및 이를 이용하여 제조된 기판 모듈

Publications (1)

Publication Number Publication Date
KR20110026347A true KR20110026347A (ko) 2011-03-15

Family

ID=43933452

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090084211A KR20110026347A (ko) 2009-09-07 2009-09-07 범프 형성 방법 및 이를 이용하여 제조된 기판 모듈

Country Status (1)

Country Link
KR (1) KR20110026347A (ko)

Similar Documents

Publication Publication Date Title
JP3418972B2 (ja) 電気構造及びその形成方法並びにはんだ柱の形成方法
JP5649805B2 (ja) 半導体装置の製造方法
US8367539B2 (en) Semiconductor device and semiconductor device manufacturing method
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP4401411B2 (ja) 半導体チップを備えた実装体およびその製造方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
JP2018137276A (ja) プリント回路板およびその製造方法、並びに電子機器
JP2020004926A (ja) 配線基板及び配線基板の製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
KR20110026347A (ko) 범프 형성 방법 및 이를 이용하여 제조된 기판 모듈
JP5685807B2 (ja) 電子装置
JP2013251350A (ja) 電子部品の実装構造体およびその製造方法
KR101002041B1 (ko) 칩 적층형 패키지 및 그 제조방법
JP5577734B2 (ja) 電子装置および電子装置の製造方法
KR20070063119A (ko) 플립칩 실장용 기판의 제조방법
JP2003297977A (ja) 電子部品の製造方法
KR100716869B1 (ko) 반도체칩의 도전성범프 구조 및 그 형성 방법
KR19980044538A (ko) 스크린 프린팅을 이용한 금속 범프의 제조 방법
JP5589734B2 (ja) 電子部品及びその製造方法
JP2010232671A (ja) 半導体装置のアンダーフィル充填方法
JP2012221975A (ja) インターポーザおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application