KR20110023116A - 입력버퍼 - Google Patents

입력버퍼 Download PDF

Info

Publication number
KR20110023116A
KR20110023116A KR1020090080739A KR20090080739A KR20110023116A KR 20110023116 A KR20110023116 A KR 20110023116A KR 1020090080739 A KR1020090080739 A KR 1020090080739A KR 20090080739 A KR20090080739 A KR 20090080739A KR 20110023116 A KR20110023116 A KR 20110023116A
Authority
KR
South Korea
Prior art keywords
signal
driving
node
pull
response
Prior art date
Application number
KR1020090080739A
Other languages
English (en)
Other versions
KR101047004B1 (ko
Inventor
이은령
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090080739A priority Critical patent/KR101047004B1/ko
Priority to US12/844,077 priority patent/US8081016B2/en
Publication of KR20110023116A publication Critical patent/KR20110023116A/ko
Application granted granted Critical
Publication of KR101047004B1 publication Critical patent/KR101047004B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00136—Avoiding asymmetry of delay for leading or trailing edge; Avoiding variations of delay due to threshold

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

입력버퍼는 입력신호의 레벨에 따라 생성되는 제어신호에 응답하여 선택적으로 인에이블되는 제1 및 제2 구동신호를 생성하는 구동신호 생성부; 상기 입력신호와 기준전압을 비교하여 비교신호를 생성하는 비교신호생성부; 및 상기 비교신호를 버퍼링하여 상기 제1 및 제2 구동신호에 의해 결정된 구동력으로 출력신호를 구동하는 구동부를 포함한다.
입력버퍼, 레벨감지

Description

입력버퍼{INPUT BUFFER}
본 발명은 입력신호의 레벨이 낮은 경우에도 안정적으로 동작할 수 있도록 한 입력버퍼에 관한 것이다.
반도체 장치는 외부에서 입력되는 입력신호를 소정의 기준전압과 비교하여 하이레벨의 신호 또는 로우레벨의 신호인지를 판별하여 내부회로로 전달하는 입력버퍼(input buffer)를 포함한다. 즉, 반도체 장치에 포함된 내부회로는 입력버퍼를 통해 기준전압과의 비교를 통해 입력신호를 수신한다. 입력버퍼에는 여러 가지 종류가 있는데, 특히 동기식 반도체 장치에 사용되는 입력버퍼는 전류 미러를 가진 차동 증폭기의 형태로 구성된다.
도 1은 종래기술에 따른 입력버퍼에서 입력신호와 출력신호의 파형을 보여주는 파형도이다.
도 1에 도시된 바와 같이, 입력버퍼에 입력되는 입력신호(VIN)의 기준레벨이 낮은 레벨인 경우, 즉, 입력신호(VIN)의 기준레벨이 전원전압(VDD)의 절반보다 △V 만큼 낮은 레벨인 경우 입력버퍼를 통해 출력되는 출력신호(VOUT)의 하이레벨 구간(X)이 로우레벨 구간(Y)보다 짧아진다. 이와 같이, 입력버퍼에서 출력되는 출력신호(VOUT)의 하이레벨 구간(X)은 입력신호(VIN)의 기준레벨이 낮아질수록 짧아지므로, 출력신호(VOUT)를 입력받아 동작하는 내부회로에서 오동작이 유발되는 경우가 있다.
따라서, 본 발명은 낮은 기준레벨의 입력신호가 입력되는 경우 출력신호를 구동하는 구동력을 증가시켜 출력신호를 수신하는 내부회로에서 오동작이 발생되는 것을 방지할 수 있도록 한 입력버퍼를 개시한다.
이를 위해 본 발명은 입력신호의 레벨에 따라 생성되는 제어신호에 응답하여 선택적으로 인에이블되는 제1 및 제2 구동신호를 생성하는 구동신호 생성부; 상기 입력신호와 기준전압을 비교하여 비교신호를 생성하는 비교신호생성부; 및 상기 비교신호를 버퍼링하여 상기 제1 및 제2 구동신호에 의해 결정된 구동력으로 출력신호를 구동하는 구동부를 포함하는 입력버퍼를 제공한다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 2는 본 발명의 일실시예에 따른 입력버퍼의 구성을 도시한 블럭도이다. 도 2에 도시된 바와 같이, 본 실시예에 따른 입력버퍼는 입력신호감지부(1), 비교신호생성부(2), 구동신호생성부(3) 및 구동부(4)로 구성된다.
도 3에 도시된 회로도를 참고하여 본 실시예의 구성을 보다 구체적으로 살펴보면 다음과 같다.
입력신호감지부(1)는 입력신호(VIN)의 기준레벨(하이레벨과 로우레벨의 평균 값)을 감지하여, 입력신호(VIN)의 레벨이 기설정된 기준레벨보다 낮은 레벨을 갖는 경우 하이레벨로 인에이블되는 제어신호(CON)를 생성한다. 예를들어, 입력신호(VIN)의 기준레벨을 전원전압(VDD)의 절반레벨로 설정한 경우 입력신호(VIN)의 기준레벨이 전원전압(VDD)의 절반레벨보다 낮은 경우 입력신호감지부(1)는 하이레벨의 제어신호(CON)를 생성한다. 입력신호감지부(1)는 일반적인 기준레벨 감지회로로 구현할 수 있다.
비교신호생성부(2)는 입력신호(VIN)와 기준전압(VREF)의 레벨을 비교하여 비교신호(AP)를 생성하는 비교기(C20)와, 인에이블신호(EN)에 응답하여 턴온되어 비교기(C20)의 구동을 인에이블시키는 NMOS 트랜지스터(N20)로 구성된다. 여기서, 비교기(C20)는 입력신호(VIN) 및 기준전압(VREF)을 입력받아 차등증폭하는 차등증폭회로로 구현가능하며, 인에이블신호(EN)는 본 실시예의 입력버퍼의 구동을 위해 하이레벨로 인에이블되는 신호이다. 본 실시예에서 비교기(C20)에서 출력되는 비교신호(AP)는 입력신호(VIN)가 기준전압(VREF)의 레벨(예를 들어, 전원전압(VDD)의 절반레벨)보다 큰 경우 하이레벨이고, 입력신호(VIN)가 기준전압(VREF)의 레벨보다 작은 경우 로우레벨이다.
구동신호생성부(3)는 제1 선택전달부(30) 및 제2 선택전달부(31)로 구성된다. 제1 선택전달부(30)는 제어신호(CON)에 응답하여 반전인에이블신호(ENB) 또는 전원전압(VDD)을 제1 구동신호(DRV1)로 선택적으로 전달하는 전달게이트들(T30, T31)로 구성된다. 제2 선택전달부(31)는 제어신호(CON)에 응답하여 반전인에이블신호(ENB) 또는 전원전압(VDD)을 제2 구동신호(DRV2)으로 선택적으로 전달하는 전달 게이트들(T32, T33)로 구성된다. 제1 선택전달부(30)에서 생성되는 제1 구동신호(DRV1)는 입력신호(VIN)의 레벨이 기설정된 레벨보다 낮은 레벨을 갖는 경우 전원전압(VDD)의 레벨로 생성되고, 입력신호(VIN)의 레벨이 기설정된 레벨보다 높은 레벨을 갖는 경우 반전인에이블신호(ENB)와 동일한 레벨로 생성된다. 또한, 제2 선택전달부(31)에서 생성되는 제2 구동신호(DRV2)는 입력신호(VIN)의 레벨이 기설정된 레벨보다 낮은 레벨을 갖는 경우 반전인에이블신호(ENB)와 동일한 레벨로 생성되고, 입력신호(VIN)의 레벨이 기설정된 레벨보다 높은 레벨을 갖는 경우 전원전압(VDD)의 레벨로 생성된다.
구동부(4)는 버퍼(40), 풀업부(41), NMOS 트랜지스터(N42) 및 인버터(IV40)로 구성된다. 버퍼(40)는 노드(nd40) 및 노드(nd41) 사이에 연결되어 비교신호(AP)에 응답하여 노드(nd40)을 풀업구동하는 풀업소자로 동작하는 PMOS 트랜지스터(P40)와, 노드(nd40) 및 노드(nd42) 사이에 연결되어 비교신호(AP)에 응답하여 노드(nd40)을 풀다운구동하는 풀다운소자로 동작하는 NMOS 트랜지스터(N41)로 구성된다. 풀업부(41)는 전원전압(VDD)과 노드(nd41) 사이에 연결되어 제1 구동신호(DRV1)에 응답하여 노드(nd41)를 풀업구동하는 풀업소자로 동작하는 PMOS 트랜지스터(P41)와, 전원전압(VDD)과 노드(nd41) 사이에 연결되어 제2 구동신호(DRV2)에 응답하여 노드(nd41)를 풀업구동하는 풀업소자로 동작하는 PMOS 트랜지스터(P42)로 구성된다. NMOS 트랜지스터(N42)는 노드(nd42) 및 접지전압(VSS) 사이에 연결되어 전원전압(VDD)에 응답하여 턴온되어 저항소자로 동작한다. 인버터(IV40)는 노드(nd40)의 신호를 버퍼링하여 출력신호(VOUT)를 생성하는 버퍼로서 동작한다. 여 기서, PMOS 트랜지스터(P42)는 PMOS 트랜지스터(P41)보다 큰 사이즈로 형성되어, 입력신호(VIN)가 기설정된 레벨보다 낮은 레벨로 입력될 때 턴온되어 버퍼(40)의 풀업구동력을 증가시킨다.
이와 같이 구성된 코어전압(VCORE) 생성회로의 동작을 설명하되, 입력신호(VIN)의 기준레벨이 기설정된 레벨보다 높은 경우와 낮은 경우를 나누어 살펴보면 다음과 같다.
우선, 입력신호(VIN)의 기준레벨이 기설정된 기준레벨보다 높은 경우에 있어 입력버퍼의 동작을 설명하면 다음과 같다.
인에이블신호(EN)가 하이레벨로 천이되어 입력버퍼의 구동이 개시되면 인에이블신호(EN)가 하이레벨로 천이하여 비교기(C20)의 구동을 인에이블시키고, 비교기(C20)는 입력신호(VIN)와 기준전압(VREF)의 레벨을 비교하여 비교신호(AP)를 생성한다.
이때, 입력신호감지부(1)는 입력신호(VIN)의 기준레벨이 기설정된 레벨보다 높으므로, 로우레벨의 제어신호(CON)를 생성한다. 로우레벨의 제어신호(CON)에 의해 제1 선택전달부(30)에서 생성되는 제1 구동신호(DRV1)는 반전인에이블신호(ENB)와 동일한 레벨로 생성되고, 제2 선택전달부(31)에서 생성되는 제2 구동신호(DRV2)는 전원전압(VDD)의 레벨로 생성된다.
따라서, 반전인에이블신호(ENB)의 레벨로 생성되는 제1 구동신호(DRV1)에 의해 풀업부(41)의 PMOS 트랜지스터(P41)가 턴온되고, 전원전압(VDD)의 레벨로 생성되는 제2 구동신호(DRV2)에 의해 PMOS 트랜지스터(P42)는 턴오프되어, 버퍼(40)는 PMOS 트랜지스터(P41)의 풀업구동력에 의해 구동된다.
다음으로, 입력신호(VIN)의 기준레벨이 기설정된 기준레벨보다 낮은 경우에 있어 입력버퍼의 동작을 도 4를 참고하여 설명하면 다음과 같다.
t1 시점에서 인에이블신호(EN)가 하이레벨로 천이되어 입력버퍼의 구동이 개시되면 인에이블신호(EN)가 하이레벨로 천이하여 비교기(C20)의 구동을 인에이블시키고, 비교기(C20)는 입력신호(VIN)와 기준전압(VREF)의 레벨을 비교하여 비교신호(AP)를 생성한다.
이때, 입력신호감지부(1)는 입력신호(VIN)의 기준레벨(
Figure 112009053137675-PAT00001
)이 기설정된 기준레벨(
Figure 112009053137675-PAT00002
)보다 낮으므로, 하이레벨의 제어신호(CON)를 생성한다. 하이레벨의 제어신호(CON)에 의해 제1 선택전달부(30)에서 생성되는 제1 구동신호(DRV1)는 전원전압(VDD)의 레벨로 생성되고, 제2 선택전달부(31)에서 생성되는 제2 구동신호(DRV2)는 반전인에이블신호(ENB)와 동일한 레벨로 생성된다.
따라서, 반전인에이블신호(ENB)의 레벨로 생성되는 제2 구동신호(DRV2)에 의해 풀업부(41)의 PMOS 트랜지스터(P42)가 턴온되고, 전원전압(VDD)의 레벨로 생성되는 제1 구동신호(DRV1)에 의해 PMOS 트랜지스터(P41)는 턴오프되어, 버퍼(40)는 PMOS 트랜지스터(P42)의 풀업구동력에 의해 구동된다. 여기서, PMOS 트랜지스터(P42)는 PMOS 트랜지스터(P41)보다 큰 사이즈로 형성되므로, 입력신호(VIN)의 기준레벨이 기설정된 기준레벨보다 높은 경우보다 낮은 경우에 있어 버퍼(40)의 풀업 구동력은 증가한다. 이와 같이, 버퍼(40)의 풀업구동력 증가에 의해 출력신호(VOUT)의 하이레벨 구간은 입력신호(VIN)의 낮은 기준전압 레벨에도 불구하고 일정하게 유지된다.
도 1은 종래기술에 따른 입력버퍼에 있어서 입력신호와 출력신호의 파형을 보여주는 파형도이다.
도 2는 본 발명의 일실시예에 따른 입력버퍼의 구성을 도시한 블럭도이다.
도 3은 도 2에 도시된 입력버퍼의 상세회로도이다.
도 4는 도 2 및 도 3에 도시된 입력버퍼에 있어서 입력신호와 출력신호의 파형을 보여주는 파형도이다.

Claims (11)

  1. 입력신호의 레벨에 따라 생성되는 제어신호에 응답하여 선택적으로 인에이블되는 제1 및 제2 구동신호를 생성하는 구동신호 생성부;
    상기 입력신호와 기준전압을 비교하여 비교신호를 생성하는 비교신호생성부; 및
    상기 비교신호를 버퍼링하여 상기 제1 및 제2 구동신호에 의해 결정된 구동력으로 출력신호를 구동하는 구동부를 포함하는 입력버퍼.
  2. 제 1 항에 있어서, 상기 제어신호는 기설정된 기준레벨보다 낮은 기준레벨을 갖는 입력신호가 입력되는 경우 인에이블되는 입력버퍼.
  3. 제 1 항에 있어서, 상기 구동신호 생성부는
    상기 제어신호에 응답하여 전원전압 또는 반전인에이블신호를 선택적으로 상기 제1 구동신호로 전달하는 제1 선택전달부; 및
    상기 제어신호에 응답하여 상기 전원전압 또는 상기 반전인에이블신호를 선택적으로 상기 제2 구동신호로 전달하는 제2 선택전달부를 포함하는 입력버퍼.
  4. 제 3 항에 있어서, 상기 제1 선택전달부는
    상기 제어신호에 응답하여 상기 전원전압을 상기 제1 구동신호로 전달하는 제1 전달소자; 및
    상기 제어신호에 응답하여 상기 반전인에이블신호를 상기 제1 구동신호로 전달하는 제2 전달소자를 포함하는 입력버퍼.
  5. 제 3 항에 있어서, 상기 제2 선택전달부는
    상기 제어신호에 응답하여 상기 전원전압을 상기 제2 구동신호로 전달하는 제1 전달소자; 및
    상기 제어신호에 응답하여 상기 반전인에이블신호를 상기 제2 구동신호로 전달하는 제2 전달소자를 포함하는 입력버퍼.
  6. 제 1 항에 있어서, 상기 비교신호생성부는
    상기 입력신호와 상기 기준전압을 비교하는 비교기; 및
    인에이블신호에 응답하여 상기 비교기의 구동을 인에이블시키는 인에이블소자를 포함하는 입력버퍼.
  7. 제 1 항에 있어서, 상기 구동부는
    제1 노드에 연결되어, 상기 비교신호를 버퍼링하여 출력하는 제1 버퍼; 및
    상기 제1 및 제2 구동신호에 응답하여 상기 제1 노드를 풀업구동하는 풀업부를 포함하는 입력버퍼.
  8. 제 7 항에 있어서, 상기 풀업부는
    전원전압과 상기 제1 노드 사이에 연결되어, 상기 제1 구동신호에 응답하여 상기 제1 노드를 풀업구동하는 제1 풀업소자; 및
    상기 전원전압과 상기 제1 노드 사이에 연결되어, 상기 제2 구동신호에 응답하여 상기 제1 노드를 풀업구동하는 제2 풀업소자를 포함하는 입력버퍼.
  9. 제 8 항에 있어서, 상기 제2 풀업소자는 상기 제1 풀업소자보다 사이즈가 큰 MOS 트랜지스터로 형성되는 입력버퍼.
  10. 제 7 항에 있어서, 상기 제1 버퍼는
    상기 제1 노드와 제2 노드 사이에 연결되어, 상기 비교신호에 응답하여 상기 제2 노드를 풀업구동하는 풀업소자; 및
    상기 제2 노드와 제3 노드 사이에 연결되어, 상기 비교신호에 응답하여 상기 제2 노드를 풀다운구동하는 풀다운소자를 포함하는 입력버퍼.
  11. 제 10 항에 있어서,
    상기 제3 노드와 접지전압 사이에 연결되어, 전원전압을 입력받아 턴온되는 MOS 트랜지스터; 및
    상기 제2 노드의 신호를 버퍼링하여 상기 출력신호를 생성하는 제2 버퍼를 포함하는 입력버퍼.
KR1020090080739A 2009-08-28 2009-08-28 입력버퍼 KR101047004B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090080739A KR101047004B1 (ko) 2009-08-28 2009-08-28 입력버퍼
US12/844,077 US8081016B2 (en) 2009-08-28 2010-07-27 Input buffer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090080739A KR101047004B1 (ko) 2009-08-28 2009-08-28 입력버퍼

Publications (2)

Publication Number Publication Date
KR20110023116A true KR20110023116A (ko) 2011-03-08
KR101047004B1 KR101047004B1 (ko) 2011-07-06

Family

ID=43623920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090080739A KR101047004B1 (ko) 2009-08-28 2009-08-28 입력버퍼

Country Status (2)

Country Link
US (1) US8081016B2 (ko)
KR (1) KR101047004B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150075721A (ko) * 2013-12-26 2015-07-06 삼성전자주식회사 입력 버퍼와 입력 버퍼를 포함하는 플래쉬 메모리 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150256151A1 (en) * 2014-03-06 2015-09-10 Texas Instruments Incorporated Method and apparatus to reduce noise in ct data acquisition systems
KR20180003102A (ko) * 2016-06-30 2018-01-09 에스케이하이닉스 주식회사 입력회로 및 이를 포함하는 반도체 장치
US10333501B2 (en) * 2017-06-29 2019-06-25 SK Hynix Inc. Buffer circuit and device including the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2958992B2 (ja) * 1989-10-31 1999-10-06 日本電気株式会社 半導体集積回路
US6414523B1 (en) * 2000-01-24 2002-07-02 Matsushita Electrical Industrial Co., Ltd. Pull-up method and apparatus for a universal serial bus output driver
KR100753149B1 (ko) * 2000-11-15 2007-08-30 삼성전자주식회사 전압 레벨 구별 회로를 구비한 유니버설 피씨아이 버퍼
KR100480916B1 (ko) * 2002-10-30 2005-04-07 주식회사 하이닉스반도체 전류 소모를 줄인 입력 버퍼 회로
KR100616501B1 (ko) * 2004-07-27 2006-08-25 주식회사 하이닉스반도체 리시버
KR100888203B1 (ko) * 2007-07-26 2009-03-12 주식회사 하이닉스반도체 버퍼 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150075721A (ko) * 2013-12-26 2015-07-06 삼성전자주식회사 입력 버퍼와 입력 버퍼를 포함하는 플래쉬 메모리 장치

Also Published As

Publication number Publication date
US20110050289A1 (en) 2011-03-03
KR101047004B1 (ko) 2011-07-06
US8081016B2 (en) 2011-12-20

Similar Documents

Publication Publication Date Title
JP4288434B2 (ja) 高電圧発生回路
US7315478B2 (en) Internal voltage generator for a semiconductor memory device
US8405371B2 (en) Voltage regulator with ripple compensation
TWI577133B (zh) 輸出／輸入電路
JP2009004075A (ja) 温度センサー及びこれを用いる半導体メモリ装置
JP3792788B2 (ja) 半導体メモリ装置の定電圧発生回路
JP6082356B2 (ja) 半導体装置
JP2011123861A (ja) 内部電圧発生器
KR100967099B1 (ko) 반도체 메모리 장치와 그의 구동 방법
KR101047004B1 (ko) 입력버퍼
US8330517B1 (en) Bistable circuit with metastability resistance
JP2018088249A (ja) 電源制御回路および環境発電装置
JP2014067240A (ja) 半導体装置
KR20070074991A (ko) 동작 상태에 따라 가변 가능한 반도체 메모리 장치의 내부전압 발생 장치 및 발생 방법
JP2004040757A (ja) スイッチングポイント感知回路及びそれを用いた半導体装置
US9459638B2 (en) Internal voltage generation circuit for adjusting internal voltage signal based on received bulk voltage signal, an upper limit reference voltage signal, and a lower limit reference voltage signal
KR100746616B1 (ko) 스윙폭조절회로 및 이를 이용한 고전압 펌핑회로
KR100968594B1 (ko) 전류 제한 방식의 레벨쉬프터
KR100642402B1 (ko) 반도체 장치의 초기화 신호 발생회로
KR100904733B1 (ko) 문턱전압 조절회로 및 이를 이용한 내부전압 생성회로
KR100390904B1 (ko) 내부 전원 전압 발생회로
KR100420086B1 (ko) 반도체 장치의 전압 변환 회로
JP2014066528A (ja) 半導体装置
JP4572612B2 (ja) 出力回路
KR100878317B1 (ko) 출력 드라이버 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee