KR20110004100A

KR20110004100A - 불휘발성 메모리 장치의 읽기 방법 및 그것을 포함하는 메모리 시스템

Info

Publication number: KR20110004100A
Application number: KR1020090061741A
Authority: KR
Inventors: 유한웅; 송승환; 은희석; 공준진
Original assignee: 삼성전자주식회사
Priority date: 2009-07-07
Filing date: 2009-07-07
Publication date: 2011-01-13
Also published as: US8422307B2; KR101578518B1; US20110007563A1

Abstract

본 발명에 따른 불휘발성 메모리 장치의 읽기 방법은, 복수의 메모리 셀들에 대한 문턱 전압 산포들을 측정하는 단계와, 상기 측정된 복수의 문턱 전압 산포들을 결합하는 단계와, 그리고 상기 결합된 복수의 문턱 전압 산포로부터 로컬 최소점들을 검색하여 소정의 메모리 셀에 대한 읽기 전압으로 결정하는 단계를 포함한다.

Description

불휘발성 메모리 장치의 읽기 방법 및 그것을 포함하는 메모리 시스템{READ METHOD OF NON-VOLATILE MEMORY DEVICE AND MEMORY SYSTEM HAVING THE SAME}

본 발명은 반도체 메모리 장치에 관한 것으로, 좀 더 구체적으로는 불휘발성 메모리 장치 및 그것의 읽기 방법에 관한 것이다.

반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치(Volatile semiconductor memory device)와 불휘발성 반도체 메모리 장치(Non-volatile semiconductor memory device)로 구분된다. 휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 외부 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다. 반면에, 불휘발성 반도체 메모리 장치는 외부 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로 불휘발성 반도체 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 기억시키는 데 쓰인다.

불휘발성 메모리들 중에서도 플래시 메모리는 전기적으로 셀의 데이터를 일괄적으로 소거하는 기능을 가지고 있기 때문에 컴퓨터 및 메모리 카드 등에 널리 사용되고 있다. 플래시 메모리는 셀과 비트 라인의 연결 상태에 따라 노어형과 낸드형으로 구분된다. 노어형 플래시 메모리는 1개의 비트 라인에 2개 이상의 셀 트 랜지스터가 병렬로 연결된 형태로서, 채널 핫 일렉트론(Channel Hot Electron) 방식을 사용하여 데이터를 저장하고, F-N 터널링(Fowler-Nordheim tunneling) 방식을 사용하여 데이터를 소거한다. 그리고 낸드형 플래시 메모리는 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 직렬로 연결된 형태로서, F-N 터널링 방식을 사용하여 데이터를 저장 및 소거한다.

플래시 메모리의 메모리 셀들 각각은 1-비트 데이터 또는 멀티-비트 데이터를 저장한다. 하나의 메모리 셀에 1-비트 데이터를 저장하는 경우, 메모리 셀은 2개의 문턱 전압 상태들, 즉 데이터 "1"과 데이터 "0" 중 어느 하나에 대응되는 문턱 전압을 갖는다. 이에 반해서, 하나의 메모리 셀에 2-비트 데이터를 저장하는 경우, 메모리 셀은 4개의 문턱 전압 상태들 중 어느 하나에 속하는 문턱 전압을 갖는다. 또한, 하나의 메모리 셀에 3-비트 데이터를 저장하는 경우, 메모리 셀은 8개의 문턱 전압 상태들 중 어느 하나에 포함되는 문턱 전압을 갖는다. 최근에는, 하나의 메모리 셀에 4-비트 데이터 또는 그 이상의 데이터를 저장하기 위한 다양한 기술들이 활발히 연구되고 있는 실정이다.

본 발명의 목적은 문턱 전압의 이동이나 랜덤 잡음의 영향을 보상할 수 있는 불휘발성 메모리 장치 및 그것의 읽기 방법을 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 불휘발성 메모리 장 치의 읽기 방법은, 복수의 메모리 셀들에 대한 문턱 전압 산포들을 측정하는 단계와, 상기 측정된 복수의 문턱 전압 산포들을 결합하는 단계와, 그리고 상기 결합된 복수의 문턱 전압 산포로부터 로컬 최소점들을 검색하여 소정의 메모리 셀에 대한 읽기 전압으로 결정하는 단계를 포함한다.

상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 메모리 시스템은, 복수의 메모리 셀들을 포함하는 불휘발성 메모리 장치; 및 상기 복수의 메모리 셀들 중 제 1 메모리 셀들의 문턱 전압 산포를 측정하고, 상기 측정된 복수의 문턱 전압 산포들을 결합하여 로컬 최소점들을 검색하고, 상기 로컬 최소점들에 대응하는 문턱 전압을 제 2 메모리 셀들의 읽기 전압으로 결정하는 메모리 컨트롤러를 포함한다.

이상과 같이 본 발명에 따르면 잡음이나 문턱 전압의 이동에 따른 확률적인 에러를 줄일 수 있는 불휘발성 메모리 장치를 제공할 수 있다.

앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다. 참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.

이하에서는, 불휘발성 메모리 장치로서 낸드형(NAND type) 플래시 메모리 장 치가 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 또한, 산포(Distribution)는 특정 단위(페이지, 블록, 칩)의 메모리 셀들에 각 문턱 전압에 대한 메모리 셀들의 수를 의미한다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다. 이하, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

도 1은 불휘발성 메모리의 셀 어레이를 간략히 보여주는 도면이다. 도 1을 참조하면, 프로그램 동작 시에 메모리 셀은 주변에 위치하는 메모리 셀들로부터 간섭(Interference)을 받는다. 예를 들면, 주변 셀들에 의한 프로그램 디스터브나 커플링과 같은 간섭에 의해서 메모리 셀의 문턱 전압은 의도하지 않게 이동한다. 이러한 간섭을 제공하는 셀들(MC1, MC3, MC4, MC5, MC6) 때문에, 메모리 셀(MC2)에 저장되는 데이터는 손상될 수 있다. 이하에서는, 간섭을 제공하는 메모리 셀들(예를 들면, MC1, MC3, MC4, MC5, MC6)을 공격 셀(Aggressor cell), 간섭에 의해서 의도하지 않게 문턱 전압이 이동하는 셀(예를 들면, MC2)을 희생 셀(Victim cell)이라 칭하기로 한다.

희생 셀(Victim cell)의 문턱 전압을 변화시키는 대표적인 현상으로 커플링이나 프로그램 디스터브 현상을 예시하였다. 하지만, 커플링이나 프로그램 디스터브 효과뿐만 아니라 메모리 셀들의 문턱 전압은 다양한 원인들로 인하여 의도하지 않은 방향으로 이동한다. 예를 들면, 시간의 경과, 고온 스트레스(Hot Temperature Stress: HTS), 프로그램/소거 사이클(P/E cycle)의 증대에 따른 산화막의 열화 등에 의하여 메모리 셀들의 문턱 전압은 변화(예를 들면, 낮아짐)한다. 또는, 차지 트랩형 플래시 메모리(CTF)의 플로팅 게이트와 같이 소자 특성상 주변 셀들로 전하가 이동하는 현상(Lateral charge spreading)으로 인해 산포가 열화될 수도 있다. 이러한 의도하지 않은 메모리 셀의 문턱 전압 이동 현상은 비단 인접하는 메모리 셀로부터의 영향에만 국한되지는 않는다. 예를 들면, 동일 워드 라인이나 동일 비트 라인에 연결되는 메모리 셀들로부터 영향을 받기도 하고, 데이터의 기록 방법 및 데이터의 패턴(Pattern)에 의해서도 의도하지 않은 문턱 전압의 이동이 발생할 수 있다. 즉, 희생 셀(MC2)의 문턱 전압의 이동은 특정 효과에만 국한되지 않는다.

이상에서 설명된 바와 같이 공격 셀들로부터 받는 간섭에 따라, 메모리 셀들의 문턱 전압은 의도하지 않은 방향으로 이동한다. 데이터의 기입이나 읽기에 따라 메모리 셀들의 문턱 전압의 산포는 평행 이동하거나 확산되는 형태로 나타날 수 있다. 이러한 현상에 따라서, 하나의 메모리 셀에 점점 많은 비트의 데이터를 저장하는 멀티 레벨 셀들로 구성되는 셀 어레이를 구성하는 경우, 읽기 전압을 융통성있게 결정하는 기술들이 개발되고 있다. 즉, 상술한 문턱 전압의 이동이나 확산을 고려하여 읽기 전압을 결정하는 메모리 컨트롤러 기술이 개발되고 있다. 먼저 읽기 전압을 결정하기 위한 측정이 이루어지고, 측정의 결과에 의하여 읽기 전압이 결정된다.

하지만, 4-비트 또는 그 이상의 멀티-비트들이 저장되는 MLC에서 읽기 전압 의 결정은 결코 용이하지 못한 실정이다. 읽기 전압의 결정에 있어 예상치 못한 장벽이 존재한다. 도시되지는 않았지만, 읽기 전압의 측정시에 유입되는 잡음(Noise)이 읽기 에러를 유발하는 요인으로 작용한다. 예를 들면, 반도체 집적 회로 소자에서 발생하는 열잡음(Thermal Noise), RTS(Random Telegraph Signal) 잡음을 비롯한 다양한 잡음이 읽기 동작시에 유입될 수 있다. 메모리 셀들의 문턱 전압 분포에서 로컬 최소점(Local Minimum)을 검출하여 읽기 전압을 결정하는 경우에는 이러한 잡음의 영향이 크다. 잡음에 의해서 로컬 최소점의 측정이 부정확하게 이루어질 수 있기 때문이다.

도 2는 본 발명의 메모리 시스템(100)을 보여주는 블록도이다. 도 2를 참조하면, 본 발명에 따른 메모리 시스템(100)은 불휘발성 메모리 장치(120)와 불휘발성 메모리 장치(120)에 저장될 데이터를 변조 코딩 방식으로 부호화하는 읽기 전압 결정부(110)를 포함한다.

읽기 전압 결정부(110)는 호스트(Host)로부터의 읽기 명령에 따라 선택된 메모리 셀들(페이지 또는 워드 라인 단위)의 프로그램 상태를 식별하기 위한 읽기 전압을 결정한다. 읽기 전압 결정부(110)는 호스트가 선택한 메모리 셀들을 복수회 읽어서 읽기 전압을 결정할 수 있다. 또는, 읽기 전압 결정부(110)는 선택된 메모리 셀들에 대한 과거의 읽기 결과를 참조하여 읽기 전압을 결정할 수 있다. 이밖에, 읽기 전압 결정부(110)는 선택된 메모리 셀들의 주변에 위치하는 비선택 메모리 셀들의 산포 정보를 이용하여 읽기 전압을 결정할 수 있다.

읽기 전압 결정부(110)는 읽기 전압을 결정하기 위하여 불휘발성 메모리 장 치(120)의 선택 또는 비선택 메모리 셀들을 독출한다. 이러한 읽기 동작을 측정 읽기 동작이라 칭하기로 한다. 측정 읽기 동작을 통해서 선택 메모리 셀들 또는 비선택 메모리 셀들의 문턱 전압 산포 정보가 획득된다. 이러한 문턱 전압 산포 정보는 읽기 전압 결정부(110)의 내부에 포함되는 산포 정보 누적기(111)에 저장된다.

읽기 전압 결정부(110)는 불휘발성 메모리 장치(120)와 호스트(Host)를 인터페이싱하는 메모리 컨트롤러(미도시됨)에 포함될 수 있다. 일반적으로 메모리 컨트롤러는 호스트(Host)로부터의 읽기/쓰기 요청에 응답하여 불휘발성 메모리 장치(120)로부터 저장된 데이터를 독출 또는 기입하도록 불휘발성 메모리 장치(120)를 제어한다. 읽기 전압 결정부(110)는 하드웨어 형태로 또는 펌웨어(Firmware)와 같은 소프트웨어 형태로 상술한 메모리 컨트롤러에 포함될 수 있을 것이다. 그러나, 읽기 전압 결정부(110)의 위치는 상술한 예시들에 국한되지 않는다.

불휘발성 메모리 장치(120)는 읽기 전압 결정부(110)의 제어에 따라 셀 어레이(121)의 선택된 메모리 셀들 또는 비선택 메모리 셀들에 저장된 데이터를 독출한다. 불휘발성 메모리 장치(120)는 읽기 전압 결정부(110)에 의해서 결정되는 읽기 전압으로 선택된 메모리 셀들을 독출한다. 불휘발성 메모리 장치(120)는 셀 어레이(121)에 저장된 데이터를 센싱하여 페이지 버퍼(122)에 저장한다. 페이지 버퍼(122)에 저장된 독출 데이터(Read data)는 읽기 전압 결정부(110)에 전달된다.

읽기 전압 결정부(110)의 제어에 따라, 불휘발성 메모리 장치는 읽기 전압을 결정하기 위한 측정 읽기 동작을 먼저 수행할 수 있다. 이후에 측정에 의해서 결정된 읽기 전압에 따라 선택된 메모리 셀들을 독출하는 데이터 읽기 동작을 수행할 수 있다. 측정 읽기 동작시, 불휘발성 메모리 장치(120)는 선택 메모리 셀들을 복수회 독출하거나, 또는 비선택 메모리 셀들을 독출할 수 있다.

도 3은 도 2의 읽기 전압 결정부(110)에 의해서 수행되는 측정 읽기 동작의 예를 간략히 보여주는 도면이다. 도 3을 참조하면, 선택된 메모리 셀들의 문턱 전압 분포(210)를 추정하기 위해서는 전압 스텝(ΔVm) 단위로 증가 또는 감소하는 측정 읽기 전압들(Vm_x)이 순차적으로 제공된다. 그리고 측정 읽기 전압들(Vm_x) 사이에 문턱 전압 레벨이 위치하는 메모리 셀들의 수가 카운트된다.

예를 들면, 측정 읽기 전압들(Vm_11, Vm_12) 사이에 문턱 전압이 위치하는 메모리 셀들의 수는 측정 읽기 전압(Vm_11)에 의해서 독출된 데이터와 측정 읽기 전압(Vm_12)에 의해서 독출된 데이터를 비교하여 구할 수 있다. 즉, 두 전압에 의해서 읽혀진 데이터 중에서 토글링되는 비트 수를 카운트하여 측정 읽기 전압들 사이의 문턱 전압을 갖는 메모리 셀들의 수가 측정된다. 측정 읽기 동작 동안, 문턱 전압 윈도우 전체에 대한 측정 읽기 전압들(Vm_x)이 순차적으로 제공되고, 각 측정 읽기 전압들 사이에 대응하는 메모리 셀들의 수가 카운트된다. 이러한 측정을 통해서 로컬 최소점들(220, 230)의 검출이 가능하다.

이렇게 측정 읽기 전압들(Vm_x)에 의해서 카운트된 메모리 셀들의 수가 문턱 전압 산포 정보(Vth Distribution Information)이다. 그리고, 이러한 측정 읽기 동작은 측정 읽기 동작을 위해서 선택된 메모리 셀들에 대해서 각각 수행된다. 여기서, 측정 읽기 전압들 간의 전압의 차이인 전압 스텝(ΔVm)의 크기는 측정 읽기 동작에 소요되는 시간과 정밀도의 트레이드 오프(Trade off)를 고려하여 결정할 수 있을 것이다.

또한, 인접한 측정 읽기 전압들(Vm_n, Vm_n+1) 사이에 포함되는 메모리 셀들의 수를 카운트하는 방법은 다양한 방식으로 구현될 수 있다.

도 4는 본 발명의 제 1 실시예를 설명하기 위한 도면이다. 도 4를 참조하면, 제 1 실시예에 따른 읽기 전압 결정부(110)는 읽기 전압을 결정하기 위하여 선택된 메모리 셀들의 주변에 위치하는 비선택된 메모리 셀들에 대한 측정 읽기 동작을 수행한다.

측정 읽기 동작에 따라, 비선택된 메모리 셀들(예를 들면, 비선택 워드 라인들에 연결되는 메모리 셀들)의 문턱 전압 산포 정보가 생성될 수 있다. 도시된 바와 같이 어느 하나의 워드 라인만을 고려할 경우, 문턱 전압 산포의 로컬 최소점(LM)은 읽기 전압을 판단하기 어려울 정도로 과도하게 측정된다. 즉, 비선택 워드 라인들(WL<m-l>~WL<m-1>, WL<m+l>~WL<m+n>) 각각의 산포 정보에는 그 자체만으로는 읽기 전압을 결정하기에 어려울 정도로 로컬 최소점들이 많음을 알 수 있다. 비선택 워드 라인들(WL<m-l>~WL<m-1>, WL<m+l>~WL<m+n>) 각각에 포함되는 메모리 셀들에 대한 측정 읽기 동작시, 앞서 언급된 열잡음이나 RTS 잡음에 과도하게 노출되었음을 알 수 있다. 그러나, 이들 문턱 전압 산포들을 재처리하면, 각 문턱 전압 구간들에서 발생하는 로컬 최소점의 수가 감소될 수 있다.

비선택 워드 라인들(WL<m-l>~WL<m-1>, WL<m+l>~WL<m+n>) 각각의 측정 결과로 획득된 산포 정보들은 취합될 때, 읽기 전압의 판단에 용이한 형태로 산포 형태가 성형될 수 있다. 취합의 방법은 각 산포 정보들을 문턱 전압 구간별로 더하거나, 평균화 연산 또는 특정 가중치를 적용하여 합산할 수 있을 것이다.

도 5는 본 발명의 제 2 실시예를 설명하기 위한 도면이다. 도 5를 참조하면, 제 2 실시예에 따른 읽기 전압 결정부(110)는 읽기 전압을 결정하기 위하여 선택된 메모리 셀들 자체에 대한 반복적인 측정 읽기 동작을 수행한다.

호스트로부터 읽기 요청된 메모리 셀들이 워드 라인(WLm)에 대응하는 메모리 셀들이라면, 읽기 전압 결정부(110)는 워드 라인(WLm)의 메모리 셀들에 대해서 서로 다른 시점에 반복적인 측정 읽기 동작을 수행한다. 앞서 설명한, 열잡음이나 RTS 잡음들에 의해서 매 시간들(T0~Ti-1)마다 측정되는 문턱 전압의 산포 정보는 달라질 수 있다. 따라서, 매 시간들마다 측정된 문턱 전압 산포 정보들을 합산하여 읽기 전압 결정부(110)는 로컬 최소점을 파악하게 될 것이다. 이렇게 파악된 로컬 최소점들을 참조하여 읽기 전압 결정부(110)는 선택된 메모리 셀들에 대한 읽기 전압을 결정한다.

여기서, 워드 라인(WLm)에 대해서 반복적으로 측정 읽기를 수행하는 제 2 실시예가 앞서 설명되었다. 하지만, 워드 라인(WLm)에 대해서 반복적인 측정없이 1회의 측정 읽기 동작만을 수행하고, 이전에 읽혀진 누적된 측정 데이터를 사용하여 읽기 전압을 결정할 수도 있다. 즉, 매 읽기 동작마다 측정 읽기 동작을 1회만 실시하여 산포 정보 누적기(111)에 저장한다. 그리고 이렇게 현재 측정된 산포 정보와 산포 정보 누적기(111)에 저장된 이전의 산포 정보를 합산하여 읽기 전압을 결정할 수 있다.

측정 읽기 동작이 선택된 메모리 셀들의 산포 정보를 통해서 얻는 경우, 현 재 1회의 측정을 통해서 얻은 산포 정보와 이전의 읽기 동작에서 측정된 산포 정보들을 사용하면 측정 읽기 동작에 소요되는 시간을 줄일 수 있다.

도 6은 측정 읽기 동작을 통해 생성된 산포 정보를 이용하여 읽기 전압을 결정하기 위한 읽기 전압 결정부(300)의 예시적인 구성을 보여준다. 즉, 도 6은 측정 읽기 동작을 통해서 획득된 산포 정보(DI)를 이용하여 선택된 메모리 셀들을 읽기 위한 읽기 전압을 결정하기 위한 유한 임펄스 응답 필터(이하, FIR 필터)의 예시적인 구성들을 보여준다.

제 1 실시예의 경우, 각각의 산포 정보(DI0~DIi-1)는 비선택 워드 라인들로부터 측정된 산포 정보들이다. 제 2 실시예의 경우에는 선택 워드 라인으로부터 서로 다른 시간대에 측정된 산포 정보(DI0~DIi-1)가 제공될 수 있다. 또한, 현재 측정된 산포 정보와 과거에 측정되어 기억된 정보들이 산포 정보(DI0~DIi-1)로 제공될 수 있다. 각각의 산포 정보(DI0~DIi-1)는 산포 정보 누적기(310)에 저장되어 제공된다.

각각의 산포 정보들은 동일한 가중치(W0~Wi-1)를 갖도록 FIR 필터가 설정될 수 있다. 하지만, 단순 합산과 평균을 통해서 최적의 해를 찾을 수 없는 경우, 예를 들면, 커플링이나 프로그램 디스터브, 영역별 도핑 불균형 등을 고려한다면, 각 산포 정보들에 다른 가중치를 적용할 수 있을 것이다. 즉, 산포 정보(DI0~DIi-1) 각각에 서로 다른 크기의 가중치를 부여할 필요가 없다면, 가중치들(W0~Wi-1)을 적용하기 위한 곱셈기들의 구성이 포함되지 않아도 무방하다.

가중치의 적용시에는, 호스트로부터 선택된 워드 라인에 근접한 워드 라인일 수록 더 큰 가중치를 부여할 수 있다. 또는, 누적된 산포 정보들에 있어서 가장 최근에 측정된 산포 정보에 가장 큰 가중치를 부여하는 방법이 사용될 수 있다. 즉, 예측 필터와 같은 방식으로 가중치가 적용될 수 있다.

가중치가 적용된 산포 정보들은 합산기(320)에 의해서 더해진다. 예를 들면, 도 3의 측정 읽기 동작을 통해서 각 문턱 전압 레벨에 따른 메모리 셀들의 분포들이 합산된다. 각각의 워드 라인들에 있어서, 문턱 전압 범위(Vm_11~Vm_12)에 포함되는 메모리 셀들의 수가 더해진다. 합산기(320)에서 더해진 전체 산포 정보는 추가적인 처리없이 로컬 최소점을 검색하는데 사용될 수 있다. 또는, 평균기(330)를 통해서 평균 연산 이후에 로컬 최소점을 찾는데 사용될 수 있다.

로컬 최소점에 대응하는 문턱 전압 범위가 검색되면, 검색된 문턱 전압 범위 이내에서 읽기 전압이 결정된다. 즉, 로컬 최소점이 문턱 전압 범위(Vm_11~Vm_12)인 경우, 읽기 전압은 Vm_11로 결정될 수도 있다. 또는 읽기 전압으로 문턱 전압 Vm_12 가 선택될 수 있다. 읽기 전압으로 (Vm_11+Vm_12)/2의 값으로 결정될 수도 있을 것이다.

또한, 모든 로컬 최소점을 검색하지 않고 어느 하나의 로컬 최소점을 검색하는 것으로 전체 읽기 전압들을 결정할 수 있을 것이다. 예를 들면, 프로그램 상태(P1)과 프로그램 상태(P2)를 식별하기 위한 읽기 전압이 결정되면, 나머지 프로그램 상태들을 식별하기 위한 읽기 전압들이 자동으로 결정되도록 읽기 전압 결정부(110)가 구성될 수 있다. 이 경우, 로컬 최소점을 검색하기 위한 시간이 줄어들게 될 것이다.

이상에서는 FIR 필터 형태로 구성되는 읽기 전압 결정부(300)의 예시적인 형태가 도 6에서 도시 및 설명되었다. 그러나, 읽기 전압 결정부(300)는 무한 임펄스 응답 필터(이하, IIR 필터)로 구성될 수 있다. 또한, FIR 필터와 IIR 필터가 혼합된 방식으로 읽기 전압 결정부(300)가 구성될 수 있을 것이다.

도 7은 본 발명의 실시예에 따른 읽기 전압을 결정하는 방법을 보여주는 순서도이다. 도 7을 참조하여 읽기 전압 결정부(110)에 의한 측정 읽기 동작 및 측정 읽기 동작의 결과로부터 읽기 전압을 결정하는 방법이 순차적으로 설명될 것이다.

먼저, 읽기 전압 결정부(110)는 읽기 전압을 결정하기 위한 측정 읽기 동작을 실시한다. 측정 읽기의 대상은 제 1 실시예에서는 비선택 워드 라인들에 연결된 메모리 셀들이었다. 제 2 실시예에서 측정 읽기의 대상은 선택된 워드 라인의 메모리 셀들이다. 선택된 워드 라인 또는 비선택된 워드 라인들에 연결된 메모리 셀들은 도 3에서 설명된 방식으로 측정된다. 측정 읽기의 결과, 각각의 비선택 워드 라인들에 대해 또는 선택된 워드 라인의 서로 다른 시간대별 산포 정보들이 획득된다(S110).

측정 읽기에 의하여 획득된 각 비선택 워드 라인들 또는 서로 다른 시간대에 측정된 선택 워드 라인의 메모리 셀들의 산포 정보는 취합된다. 예를 들면, 측정 읽기의 대상인 모든 메모리 셀들 중 문턱 전압 범위(Vm1-Vm2)에 포함하는 메모리 셀들의 수가 카운트될 수 있다. 모든 문턱 전압 범위들 각각에 포함되는 메모리 셀들의 수가 일괄적으로 취합되고 평균치로 출력될 수 있다. 하지만, 워드 라인의 위치에 따라, 또는 측정 시간대별로 서로 다른 가중치가 부가될 수 있다.

가중치의 부가 방법에 있어서, 제 1 실시예의 경우 선택 워드 라인에 가까운 워드 라인에는 더 큰 가중치(Weight)를 부여할 수 있다. 제 2 실시예의 경우, 가장 최근에 측정된 산포 정보에 더 큰 가중치를 부여할 수 있을 것이다. 하지만, 가중치의 적용은 이러한 방식에만 국한되지는 않는다. 다양한 환경 또는 목적에 따라, 가중치의 크기를 적용하는 방법들이 변경될 수 있다(S120).

가중치의 적용이나, 또는 단순한 평균치를 구하는 방식으로 산포 정보를 처리한 이후, 전체 문턱 전압 윈도우에 대한 로컬 최소점을 검색 및 결정하는 절차가 진행된다. 즉, 산포 정보들의 취합에 의해서 출력되는 새로운 산포에서 로컬 최소점들에 대한 검출이 진행된다. 앞서 기술된 랜덤성의 잡음이나 의도하지 않은 문턱 전압의 시프트 효과는 본 발명의 처리 절차에 의해서 상당히 약화될 것이다. 따라서, 문턱 전압 윈도우 전체에서 로컬 최소점들의 수는 상당히 줄어들게 된다(S130).

문턱 전압 윈도우 전체에 걸친 로컬 최소점들이 결정되면, 선택된 워드 라인 또는 페이지를 읽기 위한 읽기 전압이 결정된다. 본 발명의 처리 절차에 의해서 로컬 최소점들의 수가 감소할 뿐 아니라, 가중치를 적용하는 경우에는 더 정확한 로컬 최소점의 결정이 가능하다. 따라서, 본 발명의 로컬 최소점들에 대응하는 읽기 전압의 선택을 통해서 보다 더 정확한 프로그램 상태들 간의 식별이 가능할 것이다(S140).

마지막으로, 결정된 읽기 전압에 따른 선택된 메모리 셀들(선택된 페이지 또는 워드 라인에 연결되는)에 대한 독출 동작이 실시된다(S150).

이상에서는, 본 발명의 측정 읽기 동작 및 측정 읽기 동작을 통해서 출력되는 산포 정보의 취합을 통해서 이루어지는 읽기 전압의 결정 절차들이 설명되었다. 선택된 워드 라인에 대한 반복적인 측정 읽기 또는 비선택 워드 라인들에 대한 측정 읽기 동작으로부터 얻어지는 산포 정보를 활용하면, 과도한 로컬 최소점의 수를 억제할 수 있다. 이러한 현상은 확률론적으로도 설명될 수 있다.

하나의 프로그램 상태를 랜덤 변수로 모델링하는 경우, 측정 읽기 동작을 통해서 센싱되는 메모리 셀들의 문턱 전압은 아래 수학식 1로 모델링된다.

여기서, 전압 (Vread)는 측정 읽기 동작에 의한 측정 전압이다. 전압 (Vth)는 메모리 셀의 프로그램에 의해서 메모리 셀이 가지는 고유한 문턱 전압을 나타내는 랜덤변수이다. 그리고, ν는 랜덤 노이즈의 크기를 나타낸다. ν는 측정하는 시간에 따라 다른 값으로 측정되거나, 공간적 위치에 따라 가변하는 노이즈 등을 포함한다. 또한, ν는 바이어스 값을 포함할 수 있으나, 계산상의 편의를 위해서 서로 독립적이고 동일한 분포를 가지는 IID(Independently and Identically Distributed) 및 평균 0(Zero Mean) 특성이라 가정한다.

그러면, 본 발명의 절차에서와 같이 시간적 또는 공간적으로 변위가 존재하는 복수의 측정 읽기의 결과들이 취합(예를 들면, 평균)되면, 아래 수학식 2로 표현될 수 있다.

여기서, n은 측정 회수 또는 측정 대상이 되는 샘플의 수를 나타낸다. 상술한 수학식 2에서 볼 수 있듯이, 랜덤 잡음의 영향은 1/n으로 감소됨을 알 수 있다. 중심 극한 정리(Central limit theorem)를 고려하면, 셀의 수 또는 측정 회수를 증가시킬수록 랜덤 잡음의 분포는 아래 수학식 3처럼 정규 분포와 가까운 형태를 갖는다.

수학식 3을 참조하면, 랜덤 잡음은 1/n 만큼의 전력으로 감소되며, 결과적으로 1/sqrt(n)의 전압 크기로 측정 읽기의 결과에 영향을 미친다. 앞서 설명된 측정 읽기 동작으로부터 출력되는 산포 정보들의 취합을 통해서 랜덤 잡음의 영향이 대폭 감소됨을 알 수 있다.

도 8a 및 도 8b는 각각 본 발명에 따른 읽기 전압 결정 방법의 이점을 보여주는 문턱 전압 산포도들이다. 도 8a는 측정 읽기 동작에 따라서 도출되는 어느 한 워드 라인에 연결되는 메모리 셀들의 산포를 보여준다. 도 8b는 측정 읽기 동작에 따라 획득되는 각각의 워드 라인들의 산포 정보들을 취합하였을 때 나타나는 산포 를 보여준다.

도 8a를 참조하면, 메모리 셀에 정의된 문턱 전압 윈도우에서 각 프로그램 상태들(P1~P15)에 대응하는 산포의 모양이 도시되어 있다. 즉, 측정 읽기 동작을 통해서 구성되는 하나의 워드 라인에 연결되는 메모리 셀들에 의해서 형성되는 산포가 도시되어 있다. 각각의 프로그램 상태들(P1~P15)은 인접한 상태들과 식별되도록 읽기 전압이 결정되어야 한다. 그러나, 과도하게 측정되는 로컬 최소점들(LMs)의 존재는 이러한 읽기 전압의 결정을 어렵게 만든다.

본 발명의 읽기 전압 결정부(110, 도 2 참조)는 이러한 불필요한 로컬 최소점들(LMs)을 제거하는 기능을 가진다. 따라서, 신뢰도 높은 읽기 전압의 결정이 가능하다. 도 8b에는 이러한 읽기 전압 결정부(110)에 의한 필터링 결과가 도시되어 있다. 도 8b의 산포도에서는 각 프로그램 상태들을 식별하기 위한 로컬 최소점들이 읽기 전압을 결정하기에 용이한 형태로 나타난다. 즉, 관측된 로컬 최소점에 대응하는 문턱 전압을 읽기 전압으로 쉽게 선택할 수 있음을 의미한다.

도 9는 본 발명에 따른 메모리 시스템(400)을 간략히 보여주는 블록도이다. 도 9를 참조하면, 본 발명에 따른 메모리 시스템(400)은 불휘발성 메모리 장치(420)와 메모리 컨트롤러(410)를 포함한다.

불휘발성 메모리 장치(420)는 앞서 플래시 메모리 장치로 구성될 수 있다. 메모리 컨트롤러(410)는 불휘발성 메모리 장치(420)를 제어하도록 구성될 것이다. 불휘발성 메모리 장치(420)와 메모리 컨트롤러(410)의 결합에 의해 메모리 카드 또는 반도체 디스크 장치(Solid State Disk: SSD)로 제공될 수 있을 것이다. SRAM(411)은 프로세싱 유닛(412)의 동작 메모리로써 사용된다. 호스트 인터페이스(413)는 메모리 시스템(400)과 접속되는 호스트의 데이터 교환 프로토콜을 구비한다. 에러 정정 블록(414)은 불휘발성 메모리 장치(420)로부터 독출된 데이터에 포함되는 에러를 검출 및 정정한다. 메모리 인터페이스(414)는 본 발명의 불휘발성 메모리 장치(420)와 인터페이싱 한다. 프로세싱 유닛(412)은 메모리 컨트롤러(410)의 데이터 교환을 위한 제반 제어 동작을 수행한다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 시스템(400)은 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 불휘발성 메모리 장치(420)는 복수의 플래시 메모리 칩들로 구성되는 멀티-칩 패키지로 제공될 수도 있다. 이상의 본 발명의 메모리 시스템(400)은 에러의 발생 확률이 낮은 고신뢰성의 저장 매체로 제공될 수 있다. 특히, 최근 활발히 연구되고 있는 반도체 디스크 장치(Solid State Disk: 이하 SSD)와 같은 메모리 시스템에서 본 발명의 플래시 메모리 장치가 구비될 수 있다. 이 경우, 메모리 컨트롤러(410)는 USB, MMC, PCI-E, SATA, PATA, SCSI, ESDI, 그리고 IDE 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 외부(예를 들면, 호스트)와 통신하도록 구성될 것이다.

도 10은 본 발명에 따른 컴퓨팅 시스템(500)이 개략적으로 도시되어 있다. 본 발명에 따른 컴퓨팅 시스템(500)은 시스템 버스(560)에 전기적으로 연결된 마이크로프로세서(520), 램(530), 사용자 인터페이스(540), 베이스밴드 칩셋(Baseband chipset)과 같은 모뎀(550) 및 메모리 시스템(510)을 포함한다. 본 발명에 따른 컴 퓨팅 시스템(500)이 모바일 장치인 경우, 컴퓨팅 시스템(500)의 동작 전압을 공급하기 위한 배터리(미도시됨)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템(500)에는 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 메모리 시스템(510)은, 예를 들면, 데이터를 저장하는 데 불휘발성 메모리를 사용하는 SSD(Solid State Drive/Disk)를 구성할 수 있다. 또는, 메모리 시스템(510)은, 퓨전 플래시 메모리(예를 들면, 원낸드 플래시 메모리)로 제공될 수 있다.

본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 다양한 형태들의 패키지를 이용하여 실장될 수 있다. 예를 들면, 본 발명에 따른 플래시 메모리 장치 그리고/또는 메모리 컨트롤러는 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP), 등과 같은 패키지들을 이용하여 실장될 수 있다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정 한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

도 1은 본 발명의 불휘발성 메모리 셀 어레이를 간략히 보여주는 도면;

도 2는 본 발명의 메모리 시스템의 구성을 보여주는 블록도;

도 3은 측정 읽기 방법을 보여주는 도면;

도 4는 본 발명의 제 1 실시예에 따른 측정 읽기 방법을 보여주는 도면;

도 5는 본 발명의 제 2 실시예에 따른 측정 읽기 방법을 보여주는 도면;

도 6은 본 발명의 산포 정보의 취합 방법을 보여주는 블록도;

도 7은 본 발명의 읽기 전압을 결정하는 방법을 보여주는 순서도;

도 8a, 도 8b는 본 발명의 산포 정보의 처리 효과를 보여주는 도면들;

도 9는 본 발명의 실시예에 따른 메모리 시스템을 보여주는 블록도; 및

도 10은 본 발명의 실시예에 따른 컴퓨팅 시스템의 구성을 보여주는 블록도.

*도면의 주요 부분에 대한 부호의 설명*

110 : 읽기 전압 결정부 111 : 산포 정보 누적기

120 : 불휘발성 메모리 장치 121 : 셀 어레이

122 : 페이지 버퍼 310 : 산포 정보 누적기

320 : 합산기 330 : 평균기

410 : 메모리 컨트롤러 411 : 에스램

412 : 프로세싱 유닛 413 : 호스트 인터페이스

414 : 에러 정정 블록 415 : 메모리 인터페이스

420 : 불휘발성 메모리 장치 510 : 메모리 시스템

511 : 메모리 컨트롤러 512 : 플래시 메모리 장치

520 : 마이크로프로세서 530 : 램

540 : 사용자 인터페이스 550 : 모뎀

560 : 시스템 버스

Claims

불휘발성 메모리 장치의 읽기 방법에 있어서:

복수의 메모리 셀들에 대한 문턱 전압 산포들을 측정하는 단계;

상기 측정된 복수의 문턱 전압 산포들을 결합하는 단계; 및

상기 결합된 복수의 문턱 전압 산포로부터 로컬 최소점들을 검색하여 소정의 메모리 셀에 대한 읽기 전압으로 결정하는 단계를 포함하는 읽기 방법.
제 1 항에 있어서,

상기 문턱 전압 산포들은 상기 복수의 메모리 셀들의 위치 또는 측정 시간에 따라 각각 구별되는 읽기 방법.
제 1 항에 있어서,

상기 결합하는 단계는,

문턱 전압에 대해서 상기 복수의 문턱 전압 산포들을 합산 및 평균화 연산들 중 적어도 하나 이상의 방식으로 처리되는 읽기 방법.
제 1 항에 있어서,

상기 결합하는 단계는,

상기 복수의 문턱 전압 산포들 각각에 복수 레벨의 가중치들을 적용하여 더 하는 연산인 것을 특징으로 하는 읽기 방법.
제 1 항에 있어서,

상기 복수의 메모리 셀들은 상기 소정의 메모리 셀과 다른 워드 라인에 연결되는 것을 특징으로 하는 읽기 방법.
제 1 항에 있어서,

상기 복수의 메모리 셀들은 상기 소정의 메모리 셀과 동일한 워드 라인에 연결되는 것을 특징으로 하는 읽기 방법.
제 6 항에 있어서,

상기 복수의 문턱 전압 산포들은 현재 측정된 문턱 전압 산포와, 과거에 측정된 적어도 하나의 문턱 전압 산포를 포함하는 읽기 방법.
제 1 항에 있어서,

상기 결정된 읽기 전압으로 상기 소정의 메모리 셀들을 독출하는 단계를 더 포함하는 읽기 방법.
복수의 메모리 셀들을 포함하는 불휘발성 메모리 장치; 및

상기 복수의 메모리 셀들 중 제 1 메모리 셀들의 문턱 전압 산포를 측정하 고, 상기 측정된 복수의 문턱 전압 산포들을 결합하여 로컬 최소점들을 검색하고, 상기 로컬 최소점들에 대응하는 문턱 전압을 제 2 메모리 셀들의 읽기 전압으로 결정하는 메모리 컨트롤러를 포함하는 메모리 시스템.
제 9 항에 있어서,

상기 메모리 컨트롤러는 상기 복수의 문턱 전압 산포들를 저장하기 위한 산포 정보 누적기를 포함하는 메모리 시스템.