KR20100139150A

KR20100139150A - 고도로 결합된 인덕터

Info

Publication number: KR20100139150A
Application number: KR1020107026593A
Authority: KR
Inventors: 토마스 티 한센
Original assignee: 비쉐이 데일 일렉트로닉스, 인코포레이티드
Priority date: 2008-05-02
Filing date: 2008-05-14
Publication date: 2010-12-31
Also published as: CN102037524B; KR101314956B1; TW201308372A; US7936244B2; CN102037524A; KR20120104640A; JP2014013904A; EP2650888A2; TW200947477A; HK1157497A1; EP2294590A1; US20130055556A1; US20090273432A1; US8258907B2; JP2011520259A; US20110197433A1; JP5336580B2; TWI406306B; EP2294590B1; WO2009134275A1

Abstract

고도로 결합된 인덕터는, 제1 강자성 플레이트; 제2 강자성 플레이트; 및 제1 강자성 플레이트와 제2 강자성 플레이트 사이의 박막 접착제; 제1 강자성 플레이트와 제2 강자성 플레이트 사이의 제1 전도체; 및 제1 강자성 플레이트와 제2 강자성 플레이트 사이의 제2 전도체를 포함한다. 결합을 향상시키고 누설 자속을 감소시키도록 전도성 전자기 실드가 제1 전도체에 근접하게 배치된다. 고도로 결합된 인덕터 소자를 제조하는 방법은, 제1 강자성 플레이트와 제2 강자성 플레이트를 제공하는 것; 제1 강자성 플레이트와 제2 강자성 플레이트 사이에 전도체를 배치하는 것; 및 상기 제1 강자성 플레이트와 제2 강자성 플레이트를 박막 접착제를 이용하여 연결하는 것을 포함한다.

Description

고도로 결합된 인덕터{HIGHLY COUPLED INDUCTOR}

본 발명은 인덕터에 관한 것이다. 보다 구체적으로, 본 발명은 고도로 결합 인덕터에 관한 것이다.

결합 인덕터(coupled inductor)는 수십년 동안 존재해 왔지만, 회로 기판에는 좀처럼 사용되지 않고 있다. 이는 보다 강력한 컴퓨터 마이크로프로세서가 소형 기판에서 큰 전류를 요구한다는 점으로 인해 현재 변화하고 있다. 결합 인덕터는 통상의 인덕터들에 의해 소비되는 기판의 공간의 크기를 감소시키는 데에 이용될 수 있다. 또한, 리플 전류(ripple current)를 현저히 감소시키는 것으로 확인되었고 소형의 커패시터의 사용을 가능하게 하여 기판 공간을 절약한다. 따라서, 효율적이면서 결합률이 높고 상당히 저렴한 인덕터가 필요하다.

따라서, 본 발명의 주된 목적, 특징 또는 이점은 종래 기술을 개선시키는 데에 있다.

본 발명의 다른 목적, 특징 또는 이점은 효율적인 고도로 결합된 인덕터를 제공하는 데에 있다. 본 발명의 이러한 목적, 특징 및 이점, 및/또는 기타 목적, 특징 및 이점 중 하나 이상은 후술하는 상세한 설명 및 청구 범위로부터 명백해질 것이다.

본 발명의 하나의 양태에 따르면, 고도로 결합된 인덕터가 제공된다. 이 인덕터는, 제1 강자성 플레이트; 제2 강자성 플레이트; 제1 강자성 플레이트와 제2 강자성 플레이트 사이의 박막 접착제; 제1 강자성 플레이트와 제2 강자성 플레이트 사이의 제1 전도체; 제1 강자성 플레이트와 제2 강자성 플레이트 사이의 제2 전도체; 및 결합을 향상시키고 누설 자속을 감소시키도록 제1 전도체에 근접한 전도성 전자기 실드를 포함한다.

본 발명의 다른 양태에 따르면, 향상된 유효 결합을 갖는 다상 결합 인덕터는, 복수의 포스트를 갖는 제1 강자성 플레이트; 제2 강자성 플레이트; 및 제1 강자성 플레이트의 복수의 포스트 중 둘 이상의 포스트들 사이에 각각 배치된 복수의 전도체를 포함한다. 복수의 전도체 각각은 제1 강자성 플레이트와 제2 강자성 플레이트 사이에 배치된다.

본 발명의 다른 양태에 따르면, 고도로 결합된 인덕터를 제조하는 방법은, 제1 강자성 플레이트와 제2 강자성 플레이트를 제공하는 것; 제1 강자성 플레이트와 제2 강자성 플레이트 사이에 전도체를 배치하는 것; 및 제1 강자성 플레이트와 제2 강자성 플레이트를 박막 접착제를 이용하여 연결하는 것을 포함한다.

도 1은 종래의 4상 결합 인덕터를 나타내는 도면이다.
도 2는 종래의 2상 결합 인덕터를 나타내는 도면이다.
도 3은 본 발명의 하나의 실시예에 따른 2상 결합 인덕터이다.
도 4는 본 발명의 다른 실시예에 따라 자속 실드를 갖는 2상 결합 인덕터이다.
도 5는 본 발명의 하나의 실시예에 따른 4상 결합 인덕터의 평면도이다.
도 6은 2상 결합 인덕터이다.
도 7은 2상 결합 인덕터이다.
도 8은 4상 결합 인덕터이다.
도 9는 4상 결합 인덕터를 상세하게 나타내는 도면이다.

본 발명은 효율적이면서 결합률이 높고 저렴한 결합 인덕터를 제공한다. 다양한 실시예에 따르면, 2개의 강자성 플레이트가 박막 접착제에 의해 서로 간격을 두고 떨어지게 배치된다. 전도체는 보다 큰 결합을 제공하거나 및/또는 결합 위상을 변경하도록 전략적 위치에 배치된다. 접착제의 사용은 구성 부품의 유효성에 있어서 두 가지 역할을 한다. 박막 접착제의 두께는 부품의 인덕턴스를 증가 또는 감소시키도록 선택된다. 얇은 접착제 두께는 인덕턴스 수준이 높은 인덕터를 생성한다. 두꺼운 접착제는 부품의 인덕턴스를 감소시키고 큰 입력 전류에 대한 자기 포화 저항을 증가시킨다. 따라서, 접착제의 두께는 특정 용례에 대해 그 부품의 인덕턴스를 맞춤 제작하도록 선택될 수 있다. 접착제의 두 번째 역할은 부품들을 함께 결속하여 기계적 부하에 강건한 조립체를 형성하는 것이다.

도 1에서는 종래의 4상 결합 인덕터를 도시하고 있다. 인덕터(10)는 동일한 방향으로 권취되어 강자성 포스트(20, 22, 24, 26) 상에 배치된 4개의 코일(12, 14, 16, 18)을 구비한다. 모든 포스트(20, 22, 24, 26)는 강자성 상부 플레이트(28) 및 강자성 하부 플레이트(30)에 의해 함께 묶여 있다. 고속 스위치가 닫히면 제1 코일(12)에 펄스 전압이 인가된다. 이 전압은 방향 화살표(32)로 도시한 자속을 생성하는 전류를 유도한다. 근접 정도로 인해 제2 코일(14)의 포스트(22)가 가장 큰 자속을 받는다. 마지막 2개의 코일(16, 18)의 포스트(24, 26)에서의 자속은 제1 코일(12)로부터 멀어짐에 따라 감소한다. 자속은 코일(16, 18) 각각에 화살표(36, 38)로 나타낸 바와 같이 인가된 전압과는 반대 방향의 전압을 유도한다. 이러한 결합은 제1 코일(12)로부터 인가된 전압 펄스에 대해 위상이 어긋난다.

종래의 결합 인덕터가 리플 전압을 감소시키긴 하지만, 그 유효성은 누설 자속에 의해 감소된다. 도 2는 자속 누설을 보여주는 종래의 2상 결합 인덕터의 도면이다. 전압 펄스가 제1 코일(20)에 인가되어 자기장을 유도한다. 자속[화살표(32) 참조]이 제1 코일(20)을 떠날 때에, 자속의 대부분은 제2 코일(22)의 중앙 레그(leg)를 통해 흐른다[화살표(34) 참조]. 자속의 일부분은 누설되어 제2 코일(22)을 통과하지 않게 되고, 이에 따라 제2 코일에서 "감지"하지 못한다. 이러한 누설 자속이 화살표(40, 42, 44)로 표시되어 있다. 누설 자속은 결합, 즉 다른 전도체에 의해 감지되는 전압의 크기를 감소시킨다. 따라서, 종래의 결합 인덕터에서의 문제가 되고 있는 사항은 다상 결합 인덕터의 인접하는 레그 또는 레그들 간에 낮은 결합이다. 이러한 낮은 결합은 리플 전류를 감소시키는 인덕터의 능력을 저하시킨다. 필요로 한 것은 저렴하고 낮은 DC 저항을 가지면서 2상 이상의 상의 인덕터에 대해 개선된 결합을 갖는 결합 인덕터 해법에 있다.

강자성 플레이트는 페라이트, 몰리퍼멀로이(molypermalloy, MPP), 센더스트(Sendust), 하이 플럭스, 또는 압축 성형철(pressed iron)을 비롯하여 이들에 한정되지 않는 임의의 자기적 유연 재료로 이루어질 수 있다. 도 3에서는 본 발명에 따른 2상 결합 인덕터(50)의 하나의 실시예를 도시하고 있다. 이 인덕터에서는 2개의 평행한 스트립의 전도체(52, 54)가 이용된다. 양전압(+V)이 제1 전도체(52)에 인가되어 전류를 유도한다. 생성되는 자속은 제2 전도체(54) 주위에서 흐른다. 얼마간의 자속 누설이 화살표(53)로 나타낸 바와 같이 전도체들 사이에서 발생한다. 제2 전도체(54)에 유도된 전압은 제1 전도체(52)에 인가된 전압과는 위상이 어긋난다. 전도체(52, 54)들 간의 결합은 양호한 것으로 공지의 종래 결합 인덕터 구조보다 훨씬 더 크다.

결합(coupling : 다른 전도체에서 유도되는 전압)은 전도체들의 위쪽 또는 아래쪽에 전기 전도성 플레이트(자속 실드)를 배치함으로써 상당히 증가시킬 수 있다. 도 4에서는 전도체(52, 54)들 아래에 배치된 자속 실드(62)를 도시하고 있다. 이 자속 실드(62)는 대안적으로는 전도체(52, 54)들 위에 배치되거나, 자속 실드가 전도체(52, 54)들 아래위 모두에 배치될 수도 있다.

전압이 높은 주파수로 인가되는 경우, 전도성 플레이트의 표면에는 큰 세기의 맴돌이 전류가 유도된다. 이는 누설 자속이 전도체들 간에 이동하는 것을 방지하고, 사실상 그 자속이 전도체들 주위의 강자성 부품에서 흐르게 강제하여 전도체들 간에 자기적 결합을 증가시킨다.

도 5에서는 인덕터(70)를 위한 새로운 4상 결합 인덕터 구조를 보여주고 있다. 이 인덕터는 서로 근접한 복수의 포스트(72, 74, 76, 78) 및 각 포스트와 연계되어 복수의 인덕터 요소를 형성하는 전도체(82, 84, 86, 88)를 갖는 강자성 플레이트(71)를 구비한다. 이는 인덕터 요소들 간의 유효 결합을 향상시키고 거의 동일한 자속 분포를 갖게 한다. 도 5의 제1 포스트(72)를 이용하여 형성된 제1 인덕터 요소는 전도체(86)에 양전압을 인가함으로써 전기가 가해져 양의 입력 전류를 생성한다. 이 전류는 제2 포스트(74), 제3 포스트(78), 및 제4 포스트(76)를 이용하여 형성된 인덕터 요소들을 통해 거의 동일한 크기로 흐르는 자속을 유도한다. 소스에 대한 근접성으로 인해, 자속 누설이 최소화되어 결합이 종래 기술의 디바이스에 비해 훨씬 커진다. 결합은 또한 모든 인덕터 요소들 간에 전기 전도성 시트를 배치함으로써 더욱 향상된다. 이러한 구조는 전도체들 사이의 간극을 통해 누설 자속이 빠져나가는 것을 방지하는 자기 실드로서 기능한다. 도 5에서는 도시하진 않았지만, 도시한 구조의 상부에 제2 강자성 플레이트가 접합된다. 이 구성의 인덕턴스는 박막 접착제의 두께를 변화시킴으로써 증가 또는 감소시킬 수 있다.

2상, 4상 또는 그 이상의 상의 결합 인덕터에 대한 본 발명 및 그 다양한 실시예는 종래 기술과는 현저히 다르다. 박막 접착제는 부품의 인덕턴스 수준을 결정하는 공기 간극을 설정하고 강자성 플레이트들을 함께 접합하는 데에 이용된다. 결합을 향상시키는 데에 있어서의 전도성 전자기 실드의 사용은 결합 인덕터에 대해서는 전혀 이용되지 않았었다. 특히 2상 인덕터의 경우에, 자속은 폐루프형 전도체를 통해 흐르지 않는다. 그 자속은 서로의 주위에서 이동함으로써 하나의 전도체로부터 다른 전도체에 결합된다.

기존의 위상이 어긋나는 결합 인덕터는 첫 번째 인덕터 요소와 마지막 인덕터 요소가 서로에 대해 상당한 거리를 두고 배치되게 인덕터 요소들이 직선으로 배치된다. 개략적으로 설명한 바와 같은 신규의 4상 인덕터는 4개의 인덕터 요소 전부가 서로에 근접하게 배치되어, 자속의 균일한 분포 및 보다 높은 총 결합을 가능하게 한다. 결합은 또한 인덕터 요소들 간에 전기 전도성 시트를 도입함으로써 더욱 향상된다. 이 시트는 자속 누설을 방지하고 전체적인 성능을 향상시킨다.

도 6 및 도 7에서는 본 발명의 하나의 실시예에 따른 2상 결합 표면 실장 인덕터를 도시하고 있다. 도 6에서, 2상 결합 표면 실장 인덕터(50)가 도시되어 있다. 2상 결합 표면 실장 인덕터(50)는 박막 접착제(60)의 두께에 의해 정해진 거리를 두고 서로 접합된 2개의 강자성 플레이트(56, 58)를 구비한다. 평행한 전도체(52, 54)들이 세로로 배치된다. 전류는 예를 들면 제1 전도체(52)에 유입되어 이 요소를 통해 흐른다. 자속은 엄지를 전류의 방향으로 향하게 한 상태에서 오른손 법칙에 따라 생성된다. 오른손 법칙에 따르면, 루프의 내부가 제2 전도체의 외측을 지나 흐르는 자속을 갖게 된다. 각 전도체(52, 54)는 자속에 결합되고, 이 자속에 응답하여 전압이 유도된다. 전도체를 덮는 절연된 전기 전도성 재료의 얇은 시트(도시 생략)가 위쪽, 아래쪽 또는 이들 양쪽 위치 모두에 배치되어 맴돌이 전류 차폐에 의해 누설 자속을 억제한다. 강력한 표면 맴돌이 전류가 존재하면 그 시트를 통과해 자속이 흐르는 것이 방지된다. 전도체(52, 54)는 강자성 플레이트(56, 58)의 한쪽 또는 양쪽면 위로 말릴 수도 있다. 이는 사용자가 그 소자를 회로 기판에 용이하게 부착할 수 있게 한다. 본 발명은 다중 단자 구성을 가질 수도 있다.

전도체들이 도 6 및 도 7에 도시한 바와 같이 동일한 평면에서 간격을 두고 떨어진 평행한 스트립일 필요는 없다. 대안적인 구조로는 서로 아래위로 배치된 복수의 전도체들을 포함한다. 이들 전도체는 다층이나 다층 스택으로 배치될 수 있다. 전기적으로 절연된 전도체들을 적층하면 DC 저항이 낮아지고 전도체를 나란히 배치하였을 경우에 존재하였을 자속 누설이 방지된다.

그러한 구조 내에 도입된 전기 전도성 재료의 유효성에 대해 분석을 수행하였다. 전도체들 사이에 실드가 없으면 자속 누설이 크다. 실드가 도입되는 경우, 100 kHz 이상의 주파수에서 누설이 상당히 감소되어 전도체들 간의 결합이 현저히 증가한다.

도 8 및 도 9에서는 4상 표면 실장 인덕터가 어떠한 식으로 구성될 수 있는 지를 보여주고 있다. 4개의 L형 전도체(84, 86, 88)가 강자성 플레이트(71)의 강자성 포스트(72, 74, 76, 78) 주위에 배치된다. 이들 강자성 포스트는 서로 근접해 있다. 도시한 강자성 포스트들의 배열이 2 x 2 형태로 되어 있지만 다른 형태도 이용될 수 있다는 점을 유념해야 한다. 그러한 배열이 결합 인덕터와 통상적으로 관련된 완전한 선형의 배열은 아니라는 점을 유념해야 한다. 리드는 회로 기판에 납땜하도록 강자성 플레이트에 둘러지게 굴곡되어 있다. 누설 자속을 감소시키도록 포스트들 사이에 실드가 배치될 수 있다. 전도성 실드의 여부에 대한 자속 밀도의 영향을 조사하였다. 실드가 없는 경우에 전도체들 사이에 자속 누설이 크다. 따라서, 실드의 사용은 누설 자속을 감소시킨다.

따라서, 효율적이면서 고도로 결합된 인덕터를 개시하였다. 본 발명에서는 다양한 개수의 인덕터를 결합하거나, 전도체의 리드를 강자성 플레이트에 둘러지게 굴곡시키거나 혹은 그렇지 않거나, 다양한 개수의 강자성 재료 포스트를 이용하는 등의 기타 변형예를 예상할 수 있다. 본 발명은 제시한 특정 실시예에 한정되지 않는다.

10 : 인덕터 12, 14, 16, 18 : 코일
20, 22, 24, 26 : 강자성 포스트
28 : 강자성 상부 플레이트 30 : 강자성 하부 플레이트
50 : 2상 결합 인덕터 52, 54 : 전도체
56, 58 : 강자성 플레이트 62 : 자속 실드
70 : 4상 결합 인덕터 71 : 강자성 플레이트
72, 74, 76, 78 : 포스트 82, 84, 86, 88 : 전도체

Claims

고도로 결합된 인덕터로서,
제1 강자성 플레이트;
제2 강자성 플레이트;
상기 제1 강자성 플레이트와 제2 강자성 플레이트 사이의 박막 접착제;
상기 제1 강자성 플레이트와 제2 강자성 플레이트 사이의 제1 전도체;
상기 제1 강자성 플레이트와 제2 강자성 플레이트 사이의 제2 전도체; 및
결합(coupling)을 향상시키고 누설 자속을 감소시키도록 상기 제1 전도체에 근접한 전도성 전자기 실드
를 포함하는 고도로 결합된 인덕터.
제1항에 있어서, 누설 자속을 감소시키도록 상기 제2 전도체에 근접한 제2 실드를 더 포함하는 것인 고도로 결합된 인덕터.
제2항에 있어서, 제1 실드는 제1 전도체와 제2 전도체 위에 배치되고 제2 실드는 제1 전도체와 제2 전도체 아래에 배치되는 것인 고도로 결합된 인덕터.
제1항에 있어서, 상기 제1 전도체는 제2 전도체에 대해 평행한 것인 고도로 결합된 인덕터.
제1항에 있어서, 상기 제1 강자성 플레이트는 4개의 강자성 포스트를 제공하도록 구성되며, 이들 강자성 포스트 중 제1 포스트와, 제2, 제3 및 제4 포스트 사이에 제1 전도체가 배치되는 것인 고도로 결합된 인덕터.
제5항에 있어서, 상기 제2 전도체는 강자성 포스트들 중 제2 포스트와, 제1, 제3 및 제4 포스트들 사이에 배치되는 것인 고도로 결합된 인덕터.
제6항에 있어서, 강자성 포스트들 중 제3 포스트와, 제1, 제2 및 제4 포스트들 사이에 배치되는 제3 전도체를 더 포함하는 것인 고도로 결합된 인덕터.
제7항에 있어서, 강자성 포스트들 중 제4 포스트와, 제1, 제2 및 제3 포스트들 사이에 배치되는 제4 전도체를 더 포함하는 것인 고도로 결합된 인덕터.
제8항에 있어서, 자속 누설를 방지하는 데에 도움을 주도록 강자성 포스트들 중 적어도 2개의 사이에 배치되는 전기 전도성 시트를 더 포함하는 것인 고도로 결합된 인덕터.
제8항에 있어서, 각각의 전도체는 L형 형상으로 이루어진 것인 고도로 결합된 인덕터.
제10항에 있어서, 각각의 전도체는 연결 단자를 제공하도록 제2 강자성 플레이트에 둘러지게 굴곡된 단부를 더 포함하는 것인 고도로 결합된 인덕터.
향상된 유효 결합을 갖는 다상 결합 인덕터로서,
복수의 포스트를 갖는 제1 강자성 플레이트;
제2 강자성 플레이트; 및
상기 제1 강자성 플레이트의 복수의 포스트 중 둘 이상의 포스트들 사이에 각각 배치된 복수의 전도체
를 포함하며, 상기 복수의 전도체 각각은 상기 제1 강자성 플레이트와 제2 강자성 플레이트 사이에 배치되는 것인 다상 결합 인덕터.
제12항에 있어서, 자속 누설을 방지하는 데에 도움을 주도록 상기 복수의 포스트들 중 적어도 2개의 사이에 배치되는 전기 전도성 시트를 더 포함하는 것인 다상 결합 인덕터.
제12항에 있어서, 상기 복수의 포스트는 2 x 2 배열로 배치되는 것인 다상 결합 인덕터.
제12항에 있어서, 각각의 전도체는 실질적으로 L형 형상으로 이루어지는 것인 다상 결합 인덕터.
제15항에 있어서, 각각의 전도체는 연결 단자를 제공하도록 제1 및 제2 강자성 플레이트 중 하나에 둘러지게 굴곡된 단부를 더 포함하는 것인 다상 결합 인덕터.
제12항에 있어서, 상기 제1 강자성 플레이트와 제2 강자성 플레이트 사이의 박막 접착제를 더 포함하는 것인 다상 결합 인덕터.
고도로 결합된 인덕터 소자를 제조하는 방법으로서,
제1 강자성 플레이트와 제2 강자성 플레이트를 제공하는 것;
상기 제1 강자성 플레이트와 제2 강자성 플레이트 사이에 전도체를 배치하는 것; 및
상기 제1 강자성 플레이트와 제2 강자성 플레이트를 박막 접착제를 이용하여 연결하는 것
을 포함하는 고도로 결합된 인덕터 소자의 제조 방법.
제18항에 있어서, 차폐를 제공하도록 상기 전도체와, 상기 제1 및 제2 강자성 플레이트 중 하나와의 사이에 적어도 하나의 전기 전도성 플레이트를 배치하는 것을 더 포함하는 것인 고도로 결합된 인덕터 소자의 제조 방법.
제18항에 있어서, 상기 제1 강자성 플레이트는 복수의 포스트를 포함하며, 이 복수의 포스트 중 적어도 둘 사이에 각각의 전도체가 배치되는 것인 고도로 결합된 인덕터 소자의 제조 방법.