KR20100138234A - 열전변환장치 및 그 제조 방법 - Google Patents
열전변환장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20100138234A KR20100138234A KR1020090056665A KR20090056665A KR20100138234A KR 20100138234 A KR20100138234 A KR 20100138234A KR 1020090056665 A KR1020090056665 A KR 1020090056665A KR 20090056665 A KR20090056665 A KR 20090056665A KR 20100138234 A KR20100138234 A KR 20100138234A
- Authority
- KR
- South Korea
- Prior art keywords
- type
- layer
- thermoelectric conversion
- thermoelectric
- conversion layer
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 149
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000004020 conductor Substances 0.000 claims abstract description 27
- 238000010521 absorption reaction Methods 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 13
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims description 35
- 229910002704 AlGaN Inorganic materials 0.000 claims description 30
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 29
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 20
- 229910000673 Indium arsenide Inorganic materials 0.000 claims description 17
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 claims description 17
- 239000010408 film Substances 0.000 claims description 14
- 125000005842 heteroatom Chemical group 0.000 claims description 13
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 6
- 238000005275 alloying Methods 0.000 claims description 5
- 239000011521 glass Substances 0.000 claims description 5
- 239000004047 hole gas Substances 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- 239000010409 thin film Substances 0.000 claims description 5
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 claims description 4
- 229910005542 GaSb Inorganic materials 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 6
- 238000001514 detection method Methods 0.000 description 12
- 230000035945 sensitivity Effects 0.000 description 10
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 239000006096 absorbing agent Substances 0.000 description 6
- 238000010292 electrical insulation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000009429 electrical wiring Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000010248 power generation Methods 0.000 description 3
- 230000005678 Seebeck effect Effects 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002109 crystal growth method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 241001123946 Gaga Species 0.000 description 1
- 240000002329 Inga feuillei Species 0.000 description 1
- 230000005679 Peltier effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 230000005676 thermoelectric effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
- H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
- H10N10/80—Constructional details
- H10N10/85—Thermoelectric active materials
- H10N10/851—Thermoelectric active materials comprising inorganic compositions
- H10N10/8556—Thermoelectric active materials comprising inorganic compositions comprising compounds containing germanium or silicon
Landscapes
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
- Hall/Mr Elements (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
Abstract
본 발명은 열전변환장치 및 그 제조 방법에 관한 것으로, p형 반도체를 갖는 p형 열전변환층과 상기 n형 반도체를 갖는 n형 열전변환층 중에 적어도 하나의 열전변환층을 가지고 있으며, 그 열전변환층의 양단에 열기전력을 인출하는 전극을 가지며, 상기 열전변환층은 불순물을 첨가한 캐리어 공급층과, 상기 캐리어 공급층의 밴드 갭보다 적은 밴드 갭을 가지며 불순물이 첨가된 콘택층과, 상기 캐리어 공급층의 밴드 갭보다 적은 고순도층이 헤테로(hetero) 구조를 이루고 있는 것을 특징으로 하는 열전변환장치를 제공하고, 또한 p형 반도체를 갖는 p형 열전변환층과 상기 n형 반도체를 갖는 n형 열전변환층을 열흡수 도전체를 중계로 하여 전기적으로 직렬 접속하고, 그 양끝단에 열기전력을 인출하는 전극을 가지며, 상기 p형 열전변환층과 상기 n형 열전변환층 중에 적어도 하나의 열전변환층은 불순물을 첨가한 캐리어 공급층과, 상기 캐리어 공급층의 밴드 갭보다 적은 밴드 갭을 가지며 불순물이 첨가된 콘택층과, 상기 캐리어 공급층의 밴드 갭보다 적은 고순도층이 헤테로(hetero) 구조를 이루고 있는 것을 특징으로 하는 열전변환장치를 제공함으로써, 고감도와 고검출 및 고집적화가 가능하도록 하였다.
열전변환장치, 열전변환층, 열흡수, 도전체, 고감도, 고검출, 전극, 콘택
Description
본 발명은 열전변환장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 n형 및 p형 열전변환층 중 적어도 하나의 열전변환층이 불순물을 첨가한 캐리어 공급층과, 캐리어 공급층의 밴드 갭보다 작은 밴드 갭을 갖는 고순도층으로 이루어지는 헤테로 구조를 갖는 열전변환장치의 고순도 및 고검출이 가능한 열전변환장치 및 그 제조 방법에 관한 것이다.
일반적으로, 열전변환장치는 톰슨 효과, 펠티에 효과, 제베크 효과 등의 열전 효과를 이용한 장치이다. 전기를 열로 변환하는 온도 조정 유닛으로서는 이미 양산화되어 있다. 또한, 열을 전기로 변환하는 발전 유닛으로서도 연구 개발이 진행되고 있다.
이와 같은 종류의 열전변환장치는, 반도체의 열전 효과인 제베크 효과에 의해서 열흡수 도전체와 전극간의 온도 차로 인해 p형 및 n형 반도체 내에서 발생하 는 열기전력을 양 전극으로부터 인출하는 구성으로 이루어져 있다.
상기 열전변환장치를 적외선 센서 등으로 이용하는 경우에는, 이하에 설명하는 바와 같이, 열전변환층의 도전성을 높일 필요가 있다. 감도 R(단위 :V/W)은 수학식 1, 검출능 D(단위 : ㎝(㎐)1/2/W)는 수학식 2로 각각 표시된다.
여기서, α는 열흡수계수, N은 p형 열전변환층과 n형 열전변환층을 한쌍으로 직렬 접속한 경우의 대수, S는 제베크 계수, Rth는 열저항, A는 열흡수체의 면적, Δf는 대역폭, kB는 볼트만 계수, T는 절대온도, Rel은 열전변환층에서의 전기저항을 나타낸다. 수학식 1에서 Rth가 증가하면 R의 향상을 도모할 수 있다. 또, 수학식 2에서 도전성을 높이면, 즉, Rel의 저 저항화를 도모하면 열 잡음(4kBTRel)이 감소하여 검출능 D의 향상을 도모할 수 있다. Rth의 증가를 위해서 열전변환층의 막 두께를 얇게 할 필요가 있다.
이에 따라 종래기술의 p형 열전변환층과 n형 열전변환층의 적층구조에서의 적층 수직방향(종방향)을 위해서는 적층구조에 고 저항층을 삽입함으로써 해결해 왔으나, p형 열전변환층과 n형 열전변환층의 적층 구조에 평행 방향(횡 방향)의 전기적 절연기능을 발휘하는 것은 극히 어렵다.
전술한 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는, p형 반도체를 갖는 p형 열전변환층과 n형 반도체를 갖는 n형 열전변환층을 열흡수 도전체를 매개로 전기적으로 직렬 접속하고, 그 양끝단에 열기전력을 추출하는 전극을 형성하여, 고감도와 고검출이 가능한 열전변환장치 및 그 제조 방법을 제공하는데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 n형 및 p형 열전변환층 중 적어도 하나의 열전변환층이 불순물을 첨가한 캐리어 공급층과, 캐리어 공급층의 밴드 갭보다 작은 밴드 갭을 갖는 고순도층이 헤테로 구조를 이루고 있는 것을 특징으로 하는 열전변환장치의 고순도 및 고검출이 가능한 열전변환장치 및 그 제조 방법을 제공하는데 있다.
또한, 본 발명이 이루고자 하는 또다른 기술적 과제는, p형 반도체를 갖는 p형 열전변환층과 n형 반도체를 갖는 n형 열전변환층을 열흡수 도전체를 매개로 전기적으로 직렬 접속하고, 그 양끝단에 열기전력을 추출하는 전극을 형성하고, 상기 열전변환층의 양단에 열기전력을 추출하는 전극형성 공정에서, 적어도 한 방향의 전극을 논-얼로이(non-alloy) 공정과 전기적 배선공정을 통해 동일 금속의 한 공정으로 제조함으로써, 전기적 절연 기능이 손실되는 것이 없이 콘택저항을 충분히 저하시킬 수 있는 열전변환장치 및 그 제조 방법을 제공하는데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 p형 열전변환층과 상기 n형 열전변환층 사이의 절연층과, 상기 p형 및 n형 열전변환층의 양단에 열기전력을 인출하는 전극 패드와, 상기 p형 및 n형 열전변환층의 수직 방향(종 방향)으로 중첩되는 부분에 열흡수 도전체를 형성하여, 고감도와 고검출 및 고밀도 집적이 가능한 열전변환장치 및 그 제조 방법을 제공하는데 있다.
또한, 본 발명이 이루고자 하는 또다른 기술적 과제는 헤테르 구조를 갖는 반절연성의 반도체 기판 상에 복수 개의 열전변환장치를 구성하여 고밀도로 집적할 수 있는 열전변환장치 및 그 제조 방법을 제공하는데 있다.
전술한 기술적 과제를 해결하기 위한 수단으로서, 청구항 1에 기재된 발명은, 「열전변환장치에 있어서, p형 반도체를 갖는 p형 열전변환층과 상기 n형 반도체를 갖는 n형 열전변환층 중에 적어도 하나의 열전변환층을 가지고 있으며, 그 열전변환층의 양단에 열기전력을 인출하는 전극을 가지며, 상기 열전변환층은 불순물을 첨가한 캐리어 공급층과, 상기 캐리어 공급층의 밴드 갭보다 적은 밴드 갭을 가지며 불순물이 첨가된 콘택층과, 상기 캐리어 공급층의 밴드 갭보다 적은 고순도층이 헤테로(hetero) 구조를 이루고 있는 것을 특징으로 하는 열전변환장치.」를 제공한다.
전술한 기술적 과제를 해결하기 위한 수단으로서, 청구항 2에 기재된 발명은, 「열전변환장치에 있어서, p형 반도체를 갖는 p형 열전변환층과 상기 n형 반도체를 갖는 n형 열전변환층을 열흡수 도전체를 중계로 하여 전기적으로 직렬 접속하 고, 그 양끝단에 열기전력을 인출하는 전극을 가지며, 상기 p형 열전변환층과 상기 n형 열전변환층 중에 적어도 하나의 열전변환층은 불순물을 첨가한 캐리어 공급층과, 상기 캐리어 공급층의 밴드 갭보다 적은 밴드 갭을 가지며 불순물이 첨가된 콘택층과, 상기 캐리어 공급층의 밴드 갭보다 적은 고순도층이 헤테로(hetero) 구조를 이루고 있는 것을 특징으로 하는 열전변환장치.」를 제공한다.
청구항 3에 기재된 발명은, 「제 2 항에 있어서, 상기 p형 열전변환층과 상기 n형 열전변환층이 헤테로 구조를 갖는 것을 특징으로 하는 헤테로(hetero) 구조를 갖는 열전변환장치.」를 제공한다.
청구항 4에 기재된 발명은, 「제 2 항 또는 제 3 항에 있어서, 상기 열전변환장치는: 상기 캐리어 공급층과의 경계면 근방 내에서 적어도 상기 전극과 p형 및 n형 열전변환층과 열흡수 도전체의 두께 방향에 중첩되는 부분에 2차원 전자가스 혹은 2차원 정공가스가 형성되어 이루어지는 것을 특징으로 하는 열전변환장치. 」를 제공한다.
청구항 5에 기재된 발명은, 「제 1 항 또는 제 2 항에 있어서, 상기 열전변환장치는: 소정의 기판 상에 상기 n형 열전변환층과 상기 p형 열전변환층이 적층되어 구성된 것을 특징으로 하는 열전변환장치.」를 제공한다.
청구항 6에 기재된 발명은, 「제 5 항에 있어서, 상기 열전변환장치는: 소정의 기판 상에 상기 n형 열전변환층과 상기 p형 열전변환층과 상기 열흡수 도전체와 상기 전극으로 이루어지는 열전변환장치가 복수개로 형성되어 이루어진 것을 특징으로 하는 열전변환장치.」를 제공한다.
청구항 7에 기재된 발명은, 「제 6 항에 있어서, 상기 반도체 기판은: 상기 n형 및 p형 열전변환층의 재료에 따라 Si, GaAs, InP, GaN, SiC, ZnO, 사파이어, 유리를 포함한 재료 중에서 선택하여 사용하는 것을 특징으로 하는 열전변환장치.」를 제공한다.
청구항 8에 기재된 발명은, 「제 1 항 또는 제 2 항에 있어서, 상기 열전변환장치는: 상기 케리어 공급층 및 고순도층이 InP/InGaAs, InAlAs/InP, InAlAs/InGaAs, AlGaAs/AlGaAs, AlGaAs/InGaAs, AlGaAs/GaAs, AlGaAs/InAs, InGaP/InGaAs, InGaP/AlGaAs, InGaP/GaAs, InGaP/InAs 중 하나일 경우, 상기 콘택트를 GaAs, InGaAs, InAs, InSbAs, GaInSb, GaSbAs, GaSb, InSb 중 하나로 형성하고, 상기 케리어 공급층 및 고순도층이 AlGaN/GaN, AlGaN/AlGaN, AlGaN/InGaN, AlGaN/SiC, GaN/SiC, GaN/InGaN 중 하나일 경우, 상기 콘택트를 GaN, InGaN, InN 중 하나로 형성하고, 상기 케리어 공급층 및 고순도층이 Si/SiGe 일 경우, 상기 콘택트를 SiGe 또는 Ge로 형성하는 것을 특징으로 하는 열전변환장치.」를 제공한다.
청구항 9에 기재된 발명은, 「제 1 항 또는 제 2 항에 있어서, 상기 n형 저항접촉층의 양단 상부에 형성된 n형 콘택트 사이의 거리와 상기 p형 열전변환층의 양단 상부에 형성된 p형 콘택트 사이의 거리는 2㎛～8㎛ 범위를 갖는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
전술한 기술적 과제를 해결하기 위한 다른 수단으로서, 청구항 10에 기재된 발명은, 「열전변환장치의 제조 방법에 있어서, (a) 반도체 기판 상에 식각 정지층, n형 열전변환층, n형 저항접촉층을 순차적으로 형성하는 단계와; (b) 상기 n형 저항접촉층의 일측 상부에 제1 절연층, p형 열전변환층, p형 저항접촉층을 순차적으로 형성하는 단계와; (c) 상기 구조물 상에 제2 절연층을 형성하는 단계와; (d) 상기 제2 절연층을 식각하여 상기 n형 저항접촉층의 양단 상부와 상기 p형 저항접촉층의 양단 상부에 n형 및 p형 콘택트를 각각 형성하는 단계; 및 (e) 상기 제2 절연층과 양끝단에 형성된 상기 n형 및 p형 콘택트 상에 전극패드를 형성하는 단계;를 포함하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 11에 기재된 발명은, 「제 10 항에 있어서, 상기 열전변환장치의 제조 방법은: (f) 상기 열전변환장치의 가운데 부분에 계단 구조로 형성된 상기 n형 및 p형 콘택트 상에 열흡수 도전체를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 12에 기재된 발명은, 「제 11 항에 있어서, 상기 열전변환장치의 제조 방법은: (g) 상기 반도체 기판을 횡방향으로 이방성 에칭하여 상기 식각 정지층 하부에 브리지(bridge) 구조의 공간부를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 13에 기재된 발명은, 「제 12 항에 있어서, 상기 열전변환장치의 제조 방법은: 상기 (a)～(g)단계에 의해 제조된 열전변환장치를 상기 반도체 기판 상에 복수 개로 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 14에 기재된 발명은, 「제 10 항에 있어서, 상기 n형 및 p형 열전변환층 중 적어도 어느 한쪽은: 불순물을 첨가한 캐리어 공급층과, 상기 캐리어 공급 층의 밴드 갭보다 작은 밴드 갭을 갖는 고순도층으로 이루어지는 헤테로 구조를 갖는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 15에 기재된 발명은, 「제 14 항에 있어서, 상기 열전변환장치의 제조 방법은: 상기 캐리어 공급층과의 경계면 근방 내에서 적어도 상기 n형 및 p형 콘택트와 상기 n형 및 p형 열전변환층의 수직방향(종방향)으로 중첩되는 부분에 2차원 전자가스 혹은 2차원 정공가스가 형성되어 이루어지는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 16에 기재된 발명은, 「제 14 항에 있어서, 상기 열전변환장치의 제조 방법은: 상기 케리어 공급층 및 고순도층이 InP/InGaAs, InAlAs/InP, InAlAs/InGaAs, AlGaAs/AlGaAs, AlGaAs/InGaAs, AlGaAs/GaAs, AlGaAs/InAs, InGaP/InGaAs, InGaP/AlGaAs, InGaP/GaAs, InGaP/InAs 중 하나일 경우, 상기 n형 및 p형 콘택트를 GaAs, InGaAs, InAs, InSbAs, GaInSb, GaSbAs, GaSb, InSb 중 하나로 형성하고, 상기 케리어 공급층 및 고순도층이 AlGaN/GaN, AlGaN/AlGaN, AlGaN/InGaN, AlGaN/SiC, GaN/SiC, GaN/InGaN 중 하나일 경우, 상기 n형 및 p형 콘택트를 GaN, InGaN, InN 중 하나로 형성하고, 상기 케리어 공급층 및 고순도층이 Si/SiGe 일 경우, 상기 n형 및 p형 콘택트를 SiGe 또는 Ge로 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 17에 기재된 발명은, 「제 10 항에 있어서, 상기 반도체 기판은: 상기 n형 및 p형 열전변환층의 재료에 따라 Si, GaAs, InP, GaN, SiC, ZnO, 사파이어, 유리를 포함한 재료 중에서 선택하여 사용하는 것을 특징으로 하는 열전변환장 치의 제조 방법.」을 제공한다.
청구항 18에 기재된 발명은, 「제 10 항에 있어서, 상기 n형 콘택트는 증착막 형성 후 열처리(anneal)로 합금화하여 형성하고, 상기 p형 콘택트와 상기 전극패드는 열처리 없이 금속박막 공정으로 형성하되, 적어도 한 방향의 전극을 동일 금속의 한 공정으로 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
본 발명에 의하면, p형 반도체를 갖는 p형 열전변환층과 n형 반도체를 갖는 n형 열전변환층을 열흡수 도전체를 매개로 전기적으로 직렬 접속하고, 그 양끝단에 열기전력을 추출하는 전극을 형성함으로써, 고감도와 고검출이 가능한 효과가 있다.
또한, 적층 구조를 갖는 p형 열전변환층과 n형 열전변환층을 갖는 헤테로 구조의 반도체 기판에서, 상기 p형 열전변환층과 상기 n형 열전변환층 사이에 절연층을 형성하여 평행 방향(횡 방향)으로 전기적 분리 구조를 갖도록 함으로써, 고감도와 고검출을 실현할 수 있는 효과가 있다.
또한, p형 열전변환층과 상기 n형 열전변환층 사이의 절연층과, 상기 p형 및 n형 열전변환층의 양단에 열기전력을 인출하는 전극 패드와, 상기 p형 및 n형 열전변환층의 수직 방향(종 방향)으로 중첩되는 부분에 열흡수 도전체를 형성하여, 고감도와 고검출 및 고밀도 집적이 가능한 효과가 있다.
또한, 헤테르 구조를 갖는 반절연성의 반도체 기판 상에 복수 개의 열전변환장치를 구성하여 고밀도로 집적할 수 있는 효과가 있다.
또한, n형 및 p형 열전변환층 중 적어도 하나의 열전변환층이 불순물을 첨가한 캐리어 공급층과, 캐리어 공급층의 밴드 갭보다 작은 밴드 갭을 갖는 고순도층으로 이루어지는 헤테로 구조를 갖는 효과가 있다.
또한, p형 반도체를 갖는 p형 열전변환층과 n형 반도체를 갖는 n형 열전변환층을 열흡수 도전체를 매개로 전기적으로 직렬 접속하고, 그 양끝단에 열기전력을 추출하는 전극을 형성하고, 상기 열전변환층의 양단에 열기전력을 추출하는 전극형성 공정에서, 적어도 한 방향의 전극을 논-얼로이(non-alloy) 공정과 전기적 배선공정을 통해 동일 금속의 한 공정으로 제조함으로써, 전기적 절연 기능이 손실되는 것이 없이 콘택저항을 충분히 저하시킬 수 있는 효과가 있다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙여 설명하기로 한다.
이하, 본 발명에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하고도 명확하게 설명하기로 한다.
실시예
도 1은, 본 발명에 따른 열전변환장치의 열전변환층(pn 한쌍)의 열기전력 발생시의 평행방향의 단면구조를 모식적으로 나타낸 것이다.
본 발명의 열전변환장치는 도 1에 나타낸 바와 같이, 헤테로(hetero) 구조를 갖는 반 절연성의 반도체 기판(10) 상에 식각 정지층(Etching Stop Layer): 11), n형 열전변환층(n-thermopile Layer: 12), n형 저항접촉층(Ohmic Contact Layer: 13)이 순차적으로 형성되어 있고, 상기 n형 저항접촉층(13)의 일측 상부에 제1 절연층(Insulating Layer)(또는 분리막(Isolation Layer))(14), p형 열전변환층(p-thermopile Layer: 15), p형 저항접촉층(16)이 순차적으로 형성되어 있다. 그리고, 상기 전체 구조물 상에 제2 절연층(17)을 형성한 다음, 상기 n형 저항접촉층(13)의 상부 양단과 상기 p형 저항접촉층(16)의 상부 양단의 상기 제2 절연층(17)이 제거된 자리에 n형 콘택트(Contact)(19a,19b)와 p형 콘택트(Contact)(20a,20b)가 각각 형성되어 있다.
또한, 상기 구성을 갖는 열전변환장치의 양쪽에 형성된 상기 n형 콘택트(19a)와 상기 p형 콘택트(20b) 상에 전극패드(Electrode Pad: 21)가 계단 모양으로 패터닝되어 있고, 상기 제2 절연층(16)의 측면 및 상부에 각각 형성되어 계단 구조를 갖는 상기 n형 콘택트(19b)와 상기 p형 콘택트(20a) 상에 열흡수(Absorber) 도전체(22)가 형성되어 있다. 그리고, 상기 식각 정지층(11) 하부의 상기 반도체 기판(10)에는 브리지(bridge) 구조의 공간부(23)가 형성되어 있다.
상기 반도체 기판(10)은 헤테로 구조를 갖는 반 절연성의 GaAs 기판을 사용하였다. 하지만, 상기 반도체 기판(10)은 상기 n형 및 p형 열전변환층(12)(15)의 재료에 따라 Si, GaAs, InP, GaN, SiC, ZnO, 사파이어, 유리 등의 재료 중에서 선택하여 형성할 수 있다.
상기 식각 정지층(11) 하부의 상기 반도체 기판(10)에 형성된 브리지(bridge) 구조의 공간부(23)는 상기 반도체 기판(10) 상에 상기 구조를 갖는 열전변환장치를 형성한 다음, 상기 반도체 기판(10)을 측면에서 이등방 식각하여 형성하거나 스퍼터 에칭(super-etching) 또는 습식(Wet) 및 건식(Dry) 공정으로 형성할 수 있다.
상기 식각 정지층(11)은 i-AlxGa1-xAs(x=0.6, 막 두께 200㎚)를 채용하여, 상기 헤테로 구조를 반 절연성 GaAs 기판상에 MOCVD 에피택시 결정성장법으로 형성하였다.
상기 n형 열전변환층(12)은 불순물을 첨가한 n-AlxGa1-xAs(x=0.25) 캐리어 공급층(막 두께 100㎚, 불순물 도핑 농도 Si:1E18/㎤)과, 밴드 갭이 캐리어 공급층의 밴드 갭 보다 작은 n-InxGa1-xAs(x=0.25) 고순도층(막 두께 10㎚)으로 이루어지는 헤테로 구조를 가진다.
상기 n형 저항접촉층(13)은 n+GaAs(Si:4E18/㎤)를 30㎚ 정도의 두께로 증착하여 형성한다.
상기 제1 절연층(14)은 수평 방향으로 적층되어 있는 상기 n형 및 p형 열전변환층(12)(15)을 수직 방향으로 전기적 분리하는 역할을 한다.
상기 p형 열전변환층(15)은, 불순물을 첨가한 p-AlxGa1-xAs(x=0.25) 캐리어 공급층(막 두께 100㎚, 불순물 도핑 농도 Zn:1E19/㎤)과, 밴드 갭이 캐리어 공급층의 밴드 갭 보다 작은 n-InxGa1-xAs(x=0.25) 고순도층(막 두께 10㎚)으로 이루어지는 헤테로 구조를 가진다.
상기 p형 저항접촉층(16)은 p+GaAs(Si:4E18/㎤)를 증착하여 형성한다.
상기 제2 절연층(17)은 상기 n형 저항접촉층(13)과 상기 p형 저항접촉층(16)의 전기적 절연을 위한 보호막(Passivation) 역할을 하는 것으로, SiN, SiON, SiO2 등의 절연물질을 사용하여 CVD나 스퍼터링(spattering) 방법으로 형성한다.
상기 n형 콘택트(19a,19b)는 AuGeNi 증착막을 형성한 후, 어닐링(annealing)으로 합금(alloy)화 하였다. 상기 p형 콘택트(20a,20b)는 TitAu 증착막을 금속박막 공정으로 형성하였고(논-얼로이(non-alloy) 전극), 상기 전극전극(Eelectrode Pad: 21)는 CrAu 증착막을 금속박막 공정으로 형성하였다.
상기 전극패드(21)는 Au, Cr 등의 도전체로 패터닝(pattering)하여 형성한다. 만약, 상기 열전변환장치가 도 2에서와 같이, 복수 개의 직렬 접속되어 있는 경우, 배선이나 팩키징(packaging)하는 때의 본딩(bonding)용 패드(pad)로서 패터닝된다.
상기 열흡수 도전체(22)는 Au 클러스터(cluster) 등으로 증착되고, 리프트 오프(lift off)법 등에 의하여 패터닝하여 형성한다. 상기 열흡수 도전체(22)는 상기 n형 콘택트(19b)와 상기 p형 콘택트(20a) 사이의 온도차에 의해 발생한 열기전력을 인출하는 역할을 하며, 상기 전극패드(21)와 연결하여 인출하도록 되어 있다.
본 발명에서는 상기 n형 및 p형 열전변환층(12)(15)을 상기 열흡수 도전체(22)를 매개로 하여 전기적으로 직렬 접속하고, 그 양끝단에서 열기전력을 추출하는 전극패드(21)를 설치하며, 상기 n형 및 p형 열전변환층(12)(15)의 양단에 열기전력을 추출하는 전극 형성 공정에서, 적어도 한 방향의 전극을 논-얼로이(non-alloy) 공정과 전기적 배선공정을 통해 동일 금속의 한 공정에서 제조한다.
또한, 본 발명에서는 상기 n형 열전변환층(12)의 열저항을 높게 하고 감도를 개선하고 또한 열전변환장치의 응답시간을 단축하고 상기 n형 및 p형 열전변환층(12)(15)의 열용량을 감소하기 위해, 상기 n형 및 p형 열전변환층(12)(15)을 중공 지지하기 위한 브리지(bridge) 구조를 채용하고 있다. 상기 식각 정지층(11)은 상기 반도체 기판(10)에 브리지 구조의 공간부(23)를 형성할 때 에칭 스토퍼(etching stopper)로 작용한다. 상기 n형 열전변환층(12)은 상기 식각 정지층(11)에 의해 상기 반도체 기판(10)과 분리되어 전기적으로 절연되어 있고, 상기 n형 열전변환층(12)과 상기 p형 열전변환층(15)은 상기 제1 절연층(14)에 의해 서로 전기적으로 절연 분리되어 있다.
앞에서 설명한 바와 같이, 상기 n형 및 p형 열전변환층(12)(15) 중 적어도 어느 한쪽은 불순물을 첨가한 캐리어 공급층과, 상기 캐리어 공급층의 밴드 갭보다 작은 밴드 갭을 갖는 고순도층으로 이루어지는 헤테로 구조를 갖는다. 이때, 상기 열전변환장치는 상기 캐리어 공급층과의 경계면 근방 내에서 적어도 상기 n형 및 p형 콘택트(19a,19b)(20a,20b)와 상기 n형 및 p형 열전변환층(12)(15)의 수직방향(종방향)으로 중첩되는 부분에 2차원 전자가스 혹은 2차원 정공가스를 형성하여 구성할 수도 있다.
여기서, 상기 캐리어 공급층과 상기 고순도층은 InP/InGaAs, InAlAs/InP, InAlAs/InGaAs, AlGaAs/AlGaAs, AlGaAs/InGaAs, lGaAs/GaAs, AlGaAs/InAs, InGaP/InGaAs, InGaP/AlGaAs, InGaP/GaAs, InGaP/InAs, AlGaN/GaN, AlGaN/AlGaN, AlGaN/InGaN, AlGaN/SiC, GaN/SiC, GaN/InGaN, Si/SiGe 중에서 적어도 1개 이상의 군으로 이루어져 있다.
상기 케리어 공급층 및 고순도층이 InP/InGaAs, InAlAs/InP, InAlAs/InGaAs, AlGaAs/AlGaAs, AlGaAs/InGaAs, AlGaAs/GaAs, AlGaAs/InAs, InGaP/InGaAs, InGaP/AlGaAs, InGaP/GaAs 또는 InGaP/InAs 일 경우, 상기 n형 및 p형 콘택트(19a,19b)(20a,20b)는 GaAs, InGaAs, InAs, InSbAs, GaInSb, GaSbAs, GaSb 또는 InSb로 형성된다.
그리고, 상기 케리어 공급층 및 고순도층이 AlGaN/GaN, AlGaN/AlGaN, AlGaN/InGaN, AlGaN/SiC, GaN/SiC 또는 GaN/InGaN 일 경우, 상기 n형 및 p형 콘택트(19a,19b)(20a,20b)는 GaN, InGaN 또는 InN로 형성된다.
또한, 상기 케리어 공급층 및 고순도층이 Si/SiGe 일 경우, 상기 n형 및 p형 콘택트(19a,19b)(20a,20b)는 SiGe 또는 Ge로 형성된다.
본 발명의 열전변환장치는 다른 실시예로서, 상기 반도체 기판(10) 상에 복 수개의 열전변환장치를 형성할 수 있다. 이때, 상기 반도체 기판(10) 상에 수평 방향으로 적층되어 있는 상기 n형 및 p형 열전변환층(12)(15)을 전기적 분리 절연막(또는 절연층: 14)으로 전기적 분리하였다.
상기와 같이, 상기 반도체 기판(10) 상에 복수 개의 열전변환장치를 동시에 형성하는 경우, 상기 열전변환장치와 인접하는 소자(장치)와의 전기적 절연을 위해 분리막을 형성하여 전기적으로 분리시키고, 상기 n형 열전변환층(12)의 전극과 상기 p형 열전변환층(15)의 전극을 직렬로 접속시킨다. 이러한 구성에 의해, 열기전력의 전압치를 높일 수 있고, 감도를 향상시킬 수 있다. 또한, 상기 열흡수 도전체(22)를 상기 n형 또는 p형 열전변환층의 형상부분에 인접하도록 배치함으로써, 복수 개의 열전변환장치를 고밀도로 집적할 수 있다.
다음은, 본 발명에 따른 열전변환장치의 제조 방법을 설명한다.
먼저, 헤테로(hetero) 구조를 갖는 반 절연성의 반도체 기판(10) 상에 식각 정지층(Etching Stop Layer): 11), n형 열전변환층(n-thermopile Layer: 12), n형 저항접촉층(Ohmic Contact Layer: 13)을 순차적으로 형성한다.
여기서, 상기 식각 정지층(11)은 i-AlxGa1-xAs(x=0.6)을 사용하여 MOCVD 에피택시 결정성장법으로 200㎚의 두께로 형성하고, 상기 n형 열전변환층(12)은 불순물을 첨가한 n-AlxGa1-xAs(x=0.25) 캐리어 공급층(막 두께 100㎚, 불순물 도핑 농도 Si:1E18/㎤)과, 밴드 갭이 캐리어 공급층의 밴드 갭 보다 작은 n-InxGa1-xAs(x=0.25) 고순도층(막 두께 10㎚)으로 이루어지는 헤테로 구조로 형성한다. 그 리고, 상기 n형 저항접촉층(13)은 n+GaAs(Si:4E18/㎤)를 사용하여 30nm 두께로 형성하는 것이 바람직하다.
한편, 본 발명에서 설명하는 각 층의 층(Layer) 뚜께는 상기 실시 형태의 값으로 반드시 한정되는 것은 아니며, 필요에 따라 적절하게 변경이 가능하다.
그 다음, 상기 n형 저항접촉층(13)의 일측 상부에 제1 절연층(14)과 p형 열전변환층(15), p형 저항접촉층(16)을 순차적으로 형성한다.
그 다음, 상기 구조물 상에 제2 절연층(17)을 형성한다. 이때, 상기 제2 절연층(17)은 상기 n형 저항접촉층(13)과 상기 p형 저항접촉층(16)의 전기적 절연을 위한 보호막(Passivation) 역할을 하는 것으로, SiN, SiON, SiO2 등의 절연물질을 사용하여 CVD나 스퍼터링(spattering) 방법으로 형성된다.
그 다음, 상기 n형 저항접촉층(13)의 상부 양단과 상기 p형 저항접촉층(16)의 상부 양단에 형성된 상기 제2 절연층(17)을 식각 공정으로 제거하고, 상기 제2 절연층(17)이 제거된 자리에 n형 콘택트(19a,19b)와 p형 콘택트(20a,20b)를 각각 형성한다. 이때, 상기 p형 저항접촉층(16)의 일측 상부에 형성되는 상기 p형 콘택트(20a)는 인접한 상기 n형 콘택트(19b)와도 전기적 접촉이 되도록 상기 p형 저항접촉층(16)과 상기 p형 열전변환층(15)의 측면을 따라 상기 n형 콘택트(19b)의 상부면까지 형성되어 있다.
여기서, 상기 n형 콘택트(19a,19b)는 증착막을 형성한 후 열처리(anneal)로 합금화하여 형성하고, 상기 p형 콘택트(20a,20b)는 열처리 없이 금속박막 공정으로 형성한다. 그리고, 상기 n형 콘택트(19a,19b) 사이의 거리와 상기 p형 콘택트(20a,20b) 사이의 거리는 2㎛ ~ 8㎛ 범위로 각각 형성하는 것이 바람직하다.
그 다음, 상기 제2 절연층의 상부면과 상기 열전변환장치의 양끝단에 형성된 상기 n형 및 p형 콘택트(19a)(20b) 상부면에 전기적 접촉이 되도록 전극패드(21)를 각각 형성한다. 이때, 상기 전극패드(21)는 상기 열전변환장치의 양쪽 단부에 형성된 상기 제2 절연층(17)의 상부면과 상기 n형 콘택트(19a)와 상기 p형 콘택트(20b)의 상부면에 형성되도록 계단 모양으로 패터닝되어 있다.
그 다음, 상기 열전변환장치의 가운데 부분에 계단 구조로 형성된 상기 n형 콘택트(19b)와 상기 p형 콘택트(20a) 상에 열흡수(Absorber) 도전체(22)를 형성한다. 상기 열흡수 도전체(22)는 Au 클러스터(cluster) 등의 열흡수체로 증착하고, 리프트 오프(lift off)법 등에 의하여 소정의 평면 형상으로 패터닝(patterning) 된다.
마지막으로, 상기 반도체 기판(10)을 횡방향으로 이방성 식각하여 상기 식각 정지층(11) 하부에 브리지(bridge) 구조의 공간부(23)를 형성한다. 이때, 상기 공간부(23)는 이방성 식각 이외의 식각(etching) 기술을 사용하여 형성해도 상관없다. 또한, 상기 열전변환장치는 브리지 구조를 가진 형태를 예시하였지만, 브리지 구조 이외의 구조로 형성할 수도 있다.
본 발명에서는 상기 반도체 기판(10) 상에 복수 개의 열전변환장치를 형성할 수도 있다.
상기의 열전변환장치를 적외선 센서 등을 이용하는 경우에 있어서, 아래의 설명과 같이, 열전변환층의 전도성을 높일 필요가 있다.
감도 R(단위: V/W)은 수학식 3, 검출능 D(단위: ㎝(㎐)1/2/W)는 수학식 4, 전기저항 Rel(단위: Ω)은 수학식 5로 각각 표시된다.
여기서, α는 열흡수계수, S는 제베크 계수, Rth는 열저항, A는 열흡수체의 면적, Δf는 대역폭, kB는 볼트만 계수, T는 절대온도, Rc는 전극에 있어서 콘택저항, Rthermo는 열전변환층에서의 전기저항을 나타낸다.
수학식 1에서 Rth를 증가하면 R의 향상이 도모된다. 또한, 수학식 2보다 도전성을 높이면 즉, Rel의 저 저항화를 도모하면 열잡음(4kBTRel)이 감소하여 검출능 D의 향상이 도모된다. Rth의 증가를 위하여 열전변환층의 막의 두께를 얇게 할 필요가 있다. 이것에 동반하여 종래기술의 얼로이(alloy)화 공정을 적용하면 적층구조 에 있어서 전기적 절연기능을 발휘하는 것은 극히 곤란하다. 한편, 논(Non) 얼로이(alloy)화 공정에 있어서, 전기적 절연기능을 발휘할 경우에는 수학식 3보다 콘택저항 Rc의 증가보다 Rel의 저 저항화가 곤란하게 되며 검출능 D의 향상이 곤란하게 된다.
따라서, 본 발명은 p형 반도체를 갖는 p형 열전변환층과 n형 반도체를 갖는 n형 열전변환층을 열흡수 도전체를 매개로 전기적으로 직렬 접속하고, 그 양끝단에 열기전력을 추출하는 전극을 형성하는 것에 의해, 열전변환장치의 고감도 및 고검출능화가 가능하다.
본 발명에 따른 열전변환장치는, n형 헤테로 구조의 반도체부에 트랜지스터 동작기능을 갖는 반도체장치, 또는 n형 헤테로 구조의 반도체부에 마이크로파 수신을 위한 안테나, 저항체를 형성하여 열전변환장치와 복합화함으로써, 동작기능을 첨가한 새로운 열전변환장치를 실현할 수 있다.
본 발명의 첫번째 실시의 형태는 열전변환장치의 콘택층으로서, n-GaAs(막두께 60nm, 불순물 도핑농도 1.8E18/㎤)상에서 n·InxGa1·xAs(X=0.5)의 막두께 100nm, 불순물 도핑농도 3E19/㎤를 사용하여 콘택저항의 확인실험을 했다. 저항 전극폭은 50㎛로, 전극간 거리가 8㎛에서 2㎛의 범위에 관련해서는 전극간 저항이 얼로이(alloy) 전극에서는 3.2Ω·㎜ 에서 1.2Ω·㎜ (실온)로 저하하지만, 논(Non) 얼로이(alloy) 전극에서는 0.6Ω·㎜ 에서 0.5Ω·㎜로 거의 일정하게 낮은 수치를 보였다.
본 발명의 두번째 실시의 형태는 열전변환장치의 콘택층으로서, n-GaAs(막두께 60nm, 불순물 도핑농도 1.8E18/㎤)상에서 n·InxGa1·xAs(X=0.5)의 막두께 100nm, 불순물 도핑농도 3E19/㎤를 사용하여 콘택저항의 확인실험에 있어서, 저항 전극폭을 11㎛에서 0.8㎛의 범위에 관하여 전극폭 저항이 얼로이(alloy) 전극에서는 1.2Ω·㎜ 에서 1.3Ω·㎜ (실온) 이지만, 논(Non) 얼로이(alloy) 전극에서는 0.5Ω·㎜ 로 거의 일정하게 낮은 수치를 나타냈다.
이와 같이, 본 발명에 의한 열전변환장치는 p형 열전변환층과 n형 열전변환층 사이에 절연층을 형성하여 평행 방향(횡 방향)으로 전기적 분리 구조를 갖도록 하고, 상기 p형 열전변환층과 n형 열전변환층이 함께 배치된 부근의 전극패드에 열흡수 도전체를 배치함으로서, 본 발명의 기술적 과제를 해결할 수가 있다.
이상에서 설명한 본 발명의 바람직한 실시 예들은 기술적 과제를 해결하기 위해 개시된 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(당업자)라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명에 따른 열전변환장치의 열전변환층(pn 한쌍)의 열기전력 발생시의 평행방향의 단면구조를 나타낸 모식도
도 2는 각 종류 반도체의 밴드 갭 Eg와 격자정수의 관계를 나타낸 관계도
[ 도면의 주요 부분에 대한 부호의 설명 ]
10 : 반도체 기판(헤테로 구조를 갖는 반 절연성 GaAs 기판)
11 : 식각 정지층(Etching Stop Layer)
12 : n형 열전변환층(n-thermopile Layer)
13 : n형 저항접촉층(Ohmic Contact Layer)
14 : 제1 절연층(Insulating Layer) 또는 분리막(Isolation Layer)
15 : p형 열전변환층(p-thermopile Layer)
16 : p형 저항접촉층(Ohmic Contact Layer)
17 : 제2 절연층(Insulating Layer) 또는 분리막(Isolation Layer)
18 : 절연보호막(Insulating Protection Layer)
19a, 19b : n형 콘택트(Contact)
20a, 20b : p형 콘택트(Contact)
21 : 전극패드(Electrode Pad)
22 : 열흡수(Absorber) 도전체
23 : 공간부
Claims (18)
- 열전변환장치에 있어서,p형 반도체를 갖는 p형 열전변환층과 상기 n형 반도체를 갖는 n형 열전변환층 중에 적어도 하나의 열전변환층을 가지고 있으며, 그 열전변환층의 양단에 열기전력을 인출하는 전극을 가지며,상기 열전변환층은 불순물을 첨가한 캐리어 공급층과, 상기 캐리어 공급층의 밴드 갭보다 적은 밴드 갭을 가지며 불순물이 첨가된 콘택층과, 상기 캐리어 공급층의 밴드 갭보다 적은 고순도층이 헤테로(hetero) 구조를 이루고 있는 것을 특징으로 하는 열전변환장치.
- 열전변환장치에 있어서,p형 반도체를 갖는 p형 열전변환층과 상기 n형 반도체를 갖는 n형 열전변환층을 열흡수 도전체를 중계로 하여 전기적으로 직렬 접속하고, 그 양끝단에 열기전력을 인출하는 전극을 가지며,상기 p형 열전변환층과 상기 n형 열전변환층 중에 적어도 하나의 열전변환층은 불순물을 첨가한 캐리어 공급층과, 상기 캐리어 공급층의 밴드 갭보다 적은 밴드 갭을 가지며 불순물이 첨가된 콘택층과, 상기 캐리어 공급층의 밴드 갭보다 적은 고순도층이 헤테로(hetero) 구조를 이루고 있는 것을 특징으로 하는 열전변환장 치.
- 제 2 항에 있어서,상기 p형 열전변환층과 상기 n형 열전변환층은 헤테로 구조를 갖는 것을 특징으로 하는 헤테로(hetero) 구조를 갖는 열전변환장치.
- 제 2 항 또는 제 3 항에 있어서, 상기 열전변환장치는:상기 캐리어 공급층과의 경계면 근방 내에서 적어도 상기 전극과 p형 및 n형 열전변환층과 열흡수 도전체의 두께 방향에 중첩되는 부분에 2차원 전자가스 혹은 2차원 정공가스가 형성되어 이루어지는 것을 특징으로 하는 열전변환장치.
- 제 1 항 또는 제 2 항에 있어서, 상기 열전변환장치는:소정의 기판 상에 상기 n형 열전변환층과 상기 p형 열전변환층이 적층되어 구성된 것을 특징으로 하는 열전변환장치.
- 제 5 항에 있어서, 상기 열전변환장치는:소정의 기판 상에 상기 n형 열전변환층과 상기 p형 열전변환층과 상기 열흡수 도전체와 상기 전극으로 이루어지는 열전변환장치가 복수개로 형성되어 이루어진 것을 특징으로 하는 열전변환장치.
- 제 6 항에 있어서, 상기 반도체 기판은:상기 n형 및 p형 열전변환층의 재료에 따라 Si, GaAs, InP, GaN, SiC, ZnO, 사파이어, 유리를 포함한 재료 중에서 선택하여 사용하는 것을 특징으로 하는 열전변환장치.
- 제 1 항 또는 제 2 항에 있어서, 상기 열전변환장치는:상기 케리어 공급층 및 고순도층이 InP/InGaAs, InAlAs/InP, InAlAs/InGaAs, AlGaAs/AlGaAs, AlGaAs/InGaAs, AlGaAs/GaAs, AlGaAs/InAs, InGaP/InGaAs, InGaP/AlGaAs, InGaP/GaAs, InGaP/InAs 중 하나일 경우, 상기 콘택트를 GaAs, InGaAs, InAs, InSbAs, GaInSb, GaSbAs, GaSb, InSb 중 하나로 형성하고,상기 케리어 공급층 및 고순도층이 AlGaN/GaN, AlGaN/AlGaN, AlGaN/InGaN, AlGaN/SiC, GaN/SiC, GaN/InGaN 중 하나일 경우, 상기 콘택트를 GaN, InGaN, InN 중 하나로 형성하고,상기 케리어 공급층 및 고순도층이 Si/SiGe 일 경우, 상기 콘택트를 SiGe 또 는 Ge로 형성하는 것을 특징으로 하는 열전변환장치.
- 제 1 항 또는 제 2 항에 있어서,상기 n형 저항접촉층의 양단 상부에 형성된 n형 콘택트 사이의 거리와 상기 p형 열전변환층의 양단 상부에 형성된 p형 콘택트 사이의 거리는 2㎛～8㎛ 범위를 갖는 것을 특징으로 하는 열전변환장치의 제조 방법.
- 열전변환장치의 제조 방법에 있어서,(a) 반도체 기판 상에 식각 정지층, n형 열전변환층, n형 저항접촉층을 순차적으로 형성하는 단계와;(b) 상기 n형 저항접촉층의 일측 상부에 제1 절연층, p형 열전변환층, p형 저항접촉층을 순차적으로 형성하는 단계와;(c) 상기 구조물 상에 제2 절연층을 형성하는 단계와;(d) 상기 제2 절연층을 식각하여 상기 n형 저항접촉층의 양단 상부와 상기 p형 저항접촉층의 양단 상부에 n형 및 p형 콘택트를 각각 형성하는 단계; 및(e) 상기 제2 절연층과 양끝단에 형성된 상기 n형 및 p형 콘택트 상에 전극패드를 형성하는 단계;를 포함하는 열전변환장치의 제조 방법.
- 제 10 항에 있어서, 상기 열전변환장치의 제조 방법은:(f) 상기 열전변환장치의 가운데 부분에 계단 구조로 형성된 상기 n형 및 p형 콘택트 상에 열흡수 도전체를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 열전변환장치의 제조 방법.
- 제 11 항에 있어서, 상기 열전변환장치의 제조 방법은:(g) 상기 반도체 기판을 횡방향으로 이방성 에칭하여 상기 식각 정지층 하부에 브리지(bridge) 구조의 공간부를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 열전변환장치의 제조 방법.
- 제 12 항에 있어서, 상기 열전변환장치의 제조 방법은:상기 (a)～(g)단계에 의해 제조된 열전변환장치를 상기 반도체 기판 상에 복수 개로 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.
- 제 10 항에 있어서, 상기 n형 및 p형 열전변환층 중 적어도 어느 한쪽은:불순물을 첨가한 캐리어 공급층과, 상기 캐리어 공급층의 밴드 갭보다 작은 밴드 갭을 갖는 고순도층으로 이루어지는 헤테로 구조를 갖는 것을 특징으로 하는 열전변환장치의 제조 방법.
- 제 14 항에 있어서, 상기 열전변환장치의 제조 방법은:상기 캐리어 공급층과의 경계면 근방 내에서 적어도 상기 n형 및 p형 콘택트와 상기 n형 및 p형 열전변환층의 수직방향(종방향)으로 중첩되는 부분에 2차원 전자가스 혹은 2차원 정공가스가 형성되어 이루어지는 것을 특징으로 하는 열전변환장치의 제조 방법.
- 제 14 항에 있어서, 상기 열전변환장치의 제조 방법은:상기 케리어 공급층 및 고순도층이 InP/InGaAs, InAlAs/InP, InAlAs/InGaAs, AlGaAs/AlGaAs, AlGaAs/InGaAs, AlGaAs/GaAs, AlGaAs/InAs, InGaP/InGaAs, InGaP/AlGaAs, InGaP/GaAs, InGaP/InAs 중 하나일 경우, 상기 n형 및 p형 콘택트를 GaAs, InGaAs, InAs, InSbAs, GaInSb, GaSbAs, GaSb, InSb 중 하나로 형성하고,상기 케리어 공급층 및 고순도층이 AlGaN/GaN, AlGaN/AlGaN, AlGaN/InGaN, AlGaN/SiC, GaN/SiC, GaN/InGaN 중 하나일 경우, 상기 n형 및 p형 콘택트를 GaN, InGaN, InN 중 하나로 형성하고,상기 케리어 공급층 및 고순도층이 Si/SiGe 일 경우, 상기 n형 및 p형 콘택트를 SiGe 또는 Ge로 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.
- 제 10 항에 있어서, 상기 반도체 기판은:상기 n형 및 p형 열전변환층의 재료에 따라 Si, GaAs, InP, GaN, SiC, ZnO, 사파이어, 유리를 포함한 재료 중에서 선택하여 사용하는 것을 특징으로 하는 열전변환장치의 제조 방법.
- 제 10 항에 있어서,상기 n형 콘택트는 증착막 형성 후 열처리(anneal)로 합금화하여 형성하고,상기 p형 콘택트와 상기 전극패드는 열처리 없이 금속박막 공정으로 형성하되, 적어도 한 방향의 전극을 동일 금속의 한 공정으로 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090056665A KR101127642B1 (ko) | 2009-06-24 | 2009-06-24 | 열전변환장치 및 그 제조 방법 |
| PCT/KR2010/003964 WO2010151010A2 (ko) | 2009-06-24 | 2010-06-18 | 열전변환장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090056665A KR101127642B1 (ko) | 2009-06-24 | 2009-06-24 | 열전변환장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100138234A true KR20100138234A (ko) | 2010-12-31 |
| KR101127642B1 KR101127642B1 (ko) | 2012-03-23 |
Family
ID=43387014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090056665A KR101127642B1 (ko) | 2009-06-24 | 2009-06-24 | 열전변환장치 및 그 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101127642B1 (ko) |
| WO (1) | WO2010151010A2 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20240068144A (ko) | 2022-11-10 | 2024-05-17 | 동명대학교산학협력단 | 인공지능 모니터링이 가능한 알칼리금속 열전기 변환장치를 장착한 발전 및 연소시스템 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108007580B (zh) * | 2017-12-27 | 2020-03-31 | 中国科学院上海微系统与信息技术研究所 | 基于SiC热电材料的高温热流传感器及其制备方法 |
| CN108011030B (zh) * | 2017-12-27 | 2019-12-17 | 中国科学院上海微系统与信息技术研究所 | 一种SiC热电堆型高温热流传感器及其制备方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2651784B2 (ja) * | 1993-06-22 | 1997-09-10 | 川崎重工業株式会社 | 超格子構造を有する強誘電体薄膜及び該薄膜を備える赤外線センサ・圧力センサ |
| JP3186659B2 (ja) * | 1997-09-03 | 2001-07-11 | ダイキン工業株式会社 | 熱電変換材料の製造方法および熱電変換材料 |
| JP3002466B1 (ja) * | 1999-02-18 | 2000-01-24 | 株式会社関西新技術研究所 | 熱電変換装置 |
-
2009
- 2009-06-24 KR KR1020090056665A patent/KR101127642B1/ko active IP Right Grant
-
2010
- 2010-06-18 WO PCT/KR2010/003964 patent/WO2010151010A2/ko active Application Filing
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20240068144A (ko) | 2022-11-10 | 2024-05-17 | 동명대학교산학협력단 | 인공지능 모니터링이 가능한 알칼리금속 열전기 변환장치를 장착한 발전 및 연소시스템 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101127642B1 (ko) | 2012-03-23 |
| WO2010151010A2 (ko) | 2010-12-29 |
| WO2010151010A3 (ko) | 2011-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4516625B1 (ja) | 電子装置 | |
| US9864135B2 (en) | Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxially formed material | |
| CN105849873B (zh) | 半导体装置 | |
| CN101689564B (zh) | 异质结构场效应晶体管及其制造方法和集成电路 | |
| US9502544B2 (en) | Method and system for planar regrowth in GaN electronic devices | |
| KR101493593B1 (ko) | 금속 접촉 구조물을 구비한 ｉｉｉ－ｖ족 화합물 반도체 장치 및 그 제조 방법 | |
| US20200381538A1 (en) | Manufacturing method of semiconductor device | |
| TWI775276B (zh) | 高電子遷移率電晶體及其製作方法 | |
| CN103390639A (zh) | 第13族氮化物半导体器件及其制造方法 | |
| KR20150044741A (ko) | 고전자 이동도 트랜지스터 | |
| KR101127642B1 (ko) | 열전변환장치 및 그 제조 방법 | |
| US20110156052A1 (en) | Semiconductor device having JFET and method for manufacturing the same | |
| KR20100138774A (ko) | 열전변환장치 및 그 제조 방법 | |
| JP3002466B1 (ja) | 熱電変換装置 | |
| JP5110107B2 (ja) | 温度センサ及び温度センサの製造方法 | |
| EP4138145A1 (en) | Semiconductor apparatus and method for fabricating same | |
| KR101874663B1 (ko) | 반도체 기판, 반도체 장치 및 반도체 기판의 제조 방법 | |
| US9306017B2 (en) | Bipolar transistor with lateral emitter and collector and method of production | |
| JP3066006B1 (ja) | 電子デバイス装置及びその製造方法 | |
| JP6600984B2 (ja) | 半導体装置及びその製造方法 | |
| EP3806152B1 (en) | A method of forming a semiconductor device structure | |
| JP5737137B2 (ja) | 温度センサの製造方法 | |
| CN114975573A (zh) | 高电子迁移率晶体管及其制作方法 | |
| KR20170057010A (ko) | 반도체 소자 | |
| KR20160100524A (ko) | 질화물계 절연 게이트 바이폴라 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160308 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170303 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180307 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190219 Year of fee payment: 8 |