KR20100138774A - 열전변환장치 및 그 제조 방법 - Google Patents

열전변환장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20100138774A
KR20100138774A KR1020100058216A KR20100058216A KR20100138774A KR 20100138774 A KR20100138774 A KR 20100138774A KR 1020100058216 A KR1020100058216 A KR 1020100058216A KR 20100058216 A KR20100058216 A KR 20100058216A KR 20100138774 A KR20100138774 A KR 20100138774A
Authority
KR
South Korea
Prior art keywords
type
layer
thermoelectric conversion
thermoelectric
conversion layer
Prior art date
Application number
KR1020100058216A
Other languages
English (en)
Inventor
마사유키 아베
Original Assignee
(주)아이뷰테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아이뷰테크 filed Critical (주)아이뷰테크
Publication of KR20100138774A publication Critical patent/KR20100138774A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details
    • H10N10/85—Thermoelectric active materials
    • H10N10/851—Thermoelectric active materials comprising inorganic compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

본 발명은 열전변환장치 및 그 제조 방법에 관한 것으로, 이종(異種) 반도체로 이루어지는 헤테로 구조의 반도체를 가지며, 상기 헤테로 구조 반도체의 p형 반도체를 구비하여 이루어지는 p형 열전변환층과 상기 헤테로 구조 반도체의 n형 반도체를 구비하여 이루어지는 n형 열전변환층 중 적어도 어느 한쪽의 열전변환층을 가지며, 그 열전변환층의 양단에 열기전력을 인출하는 전극을 설치하여 이루어지는 열전변환장치로, 상기 p형 열전변환층과 상기 n형 열전변환층 사이에 전기적 절연층을 형성하여 전기적 분리구조를 가지며, 상기 전기적 절연층과 상기 전극과 상기 열전변환층이 수직방향(종방향)으로 중첩되는 부분에 열흡수 도전체를 형성하여, 고감도와 고검출 및 고집적이 가능하도록 하였다.

Description

열전변환장치 및 그 제조 방법{THERMOELECTRIC CONVERSION DEVICE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 열전변환장치 및 그 제조 방법에 관한 것으로, 보다 상세하게는 p형 열전변환층과 n형 열전변환층 사이에 절연층을 형성하여 평행 방향(횡 방향)으로 전기적 분리 구조를 갖도록 하고, 상기 p형 열전변환층과 n형 열전변환층이 함께 배치된 부근의 전극패드에 열흡수 도전체를 배치함으로서, 고감도와 고검출 및 고집적이 가능한 열전변환장치 및 그 제조 방법에 관한 것이다.
일반적으로, 열전변환장치는 톰슨 효과, 펠티에 효과, 제베크 효과 등의 열전 효과를 이용한 장치이다. 전기를 열로 변환하는 온도 조정 유닛으로서는 이미 양산화되어 있다. 또한, 열을 전기로 변환하는 발전 유닛으로서도 연구 개발이 진행되고 있다.
이와 같은 종류의 열전변환장치는, 반도체의 열전 효과인 제베크 효과에 의해서 열흡수 도전체와 전극간의 온도 차로 인해 p형 및 n형 반도체 내에서 발생하는 열기전력을 양 전극으로부터 인출하는 구성으로 이루어져 있다.
상기 열전변환장치를 적외선 센서 등으로 이용하는 경우에는, 이하에 설명하는 바와 같이, 열전변환층의 도전성을 높일 필요가 있다. 감도 R(단위 :V/W)은 수학식 1, 검출능 D(단위 : ㎝(㎐)1/2/W)는 수학식 2로 각각 표시된다.
[수학식 1]
R=αNSRth
[수학식 2]
D=R(AΔf/(4kBTRel))1/2
여기서, α는 열흡수계수, N은 p형 열전변환층과 n형 열전변환층을 한쌍으로 직렬 접속한 경우의 대수, S는 제베크 계수, Rth는 열저항, A는 열흡수체의 면적, Δf는 대역폭, kB는 볼트만 계수, T는 절대온도, Rel은 열전변환층에서의 전기저항을 나타낸다. 수학식 1에서 Rth가 증가하면 R의 향상을 도모할 수 있다. 또, 수학식 2에서 도전성을 높이면, 즉, Rel의 저 저항화를 도모하면 열 잡음(4kBTRel)이 감소하여 검출능 D의 향상을 도모할 수 있다. Rth의 증가를 위해서 열전변환층의 막 두께를 얇게 할 필요가 있다.
이에 따라 종래기술의 p형 열전변환층과 n형 열전변환층의 적층구조에서의 적층 수직방향(종방향)을 위해서는 적층구조에 고 저항층을 삽입함으로써 해결해 왔으나, p형 열전변환층과 n형 열전변환층의 적층 구조에 평행 방향(횡 방향)의 전기적 절연기능을 발휘하는 것은 극히 어렵다.
전술한 문제점을 해결하기 위하여 본 발명이 이루고자 하는 기술적 과제는, p형 반도체를 갖는 p형 열전변환층과 n형 반도체를 갖는 n형 열전변환층을 열흡수 도전체를 매개로 전기적으로 직렬 접속하고, 그 양끝단에 열기전력을 추출하는 전극을 형성함으로써, 고감도와 고검출이 가능한 열전변환장치 및 그 제조 방법을 제공하는데 있다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는 적층 구조를 갖는 p형 열전변환층과 n형 열전변환층을 갖는 헤테로 구조의 반도체 기판에서, 상기 p형 열전변환층과 상기 n형 열전변환층 사이에 절연층을 형성하여 평행 방향(횡 방향)으로 전기적 분리 구조를 갖도록 함으로써, 고감도와 고검출을 실현한 열전변환장치 및 그 제조 방법을 제공하는데 있다.
또한, 본 발명이 이루고자 하는 또다른 기술적 과제는 p형 열전변환층과 상기 n형 열전변환층 사이의 절연층과, 상기 p형 및 n형 열전변환층의 양단에 열기전력을 인출하는 전극 패드와, 상기 p형 및 n형 열전변환층의 수직 방향(종 방향)으로 중첩되는 부분에 열흡수 도전체를 형성하여, 고감도와 고검출 및 고밀도 집적이 가능한 열전변환장치 및 그 제조 방법을 제공하는데 있다.
또한, 본 발명이 이루고자 하는 또다른 기술적 과제는 헤테르 구조를 갖는 반절연성의 반도체 기판 상에 복수 개의 열전변환장치를 구성하여 고밀도로 집적할 수 있는 열전변환장치 및 그 제조 방법을 제공하는데 있다.
또한, 본 발명이 이루고자 하는 또다른 기술적 과제는 n형 및 p형 열전변환층 중 적어도 하나의 열전변환층이 불순물을 첨가한 캐리어 공급층과, 캐리어 공급층의 밴드 갭보다 작은 밴드 갭을 갖는 고순도층으로 이루어지는 헤테로 구조를 갖는 열전변환장치 및 그 제조 방법을 제공하는데 있다.
또한, 본 발명이 이루고자 하는 또다른 기술적 과제는 p형 반도체를 갖는 p형 열전변환층과 n형 반도체를 갖는 n형 열전변환층을 열흡수 도전체를 매개로 전기적으로 직렬 접속하고, 그 양끝단에 열기전력을 추출하는 전극을 형성하고, 상기 열전변환층의 양단에 열기전력을 추출하는 전극형성 공정에서, 적어도 한 방향의 전극을 논-얼로이(non-alloy) 공정과 전기적 배선공정을 통해 동일 금속의 한 공정으로 제조함으로써, 전기적 절연 기능이 손실되는 것이 없이 콘택저항을 충분히 저하시킬 수 있는 열전변환장치 및 그 제조 방법을 제공하는데 있다.
전술한 기술적 과제를 해결하기 위한 수단으로서, 청구항 1에 기재된 발명은, 「열전변환장치의 제조 방법에 있어서, (a) 반도체 기판 상에 식각 정지층, n형 열전변환층, n형 저항접촉층을 순차적으로 형성하는 단계와; (b) 상기 n형 저항접촉층의 일측 상부에 제1 절연층, p형 열전변환층을 순차적으로 형성하는 단계와; (c) 상기 p형 열전변환층의 양쪽 측벽을 따라 아래로 상기 식각 정지층 상부까지 노출되도록 상기 n형 저항접촉층 및 상기 n형 열전변환층을 제거한 후 제2 절연층을 형성하여 양쪽을 분리하는 단계와; (d) 상기 구조물 상에 제3 절연층을 형성하는 단계와; (e) 상기 제3 절연층을 식각하여 상기 n형 저항접촉층의 양단 상부와 상기 p형 열전변환층의 양단 상부에 n형 및 p형 콘택트를 각각 형성하는 단계; 및 (f) 상기 제2 절연층과 양끝단에 형성된 상기 n형 및 p형 콘택트 상에 전극패드를 형성하는 단계;를 포함하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 2에 기재된 발명은, 「제 1 항에 있어서, 상기 열전변환장치의 제조 방법은: (g) 상기 제2 절연층의 상부 및 측면에 계단 구조로 형성된 상기 n형 및 p형 컨택트 상에 열흡수 도전체를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 3에 기재된 발명은, 「제 2 항에 있어서, 상기 열전변환장치의 제조 방법은: (h) 상기 반도체 기판을 횡방향으로 이방성 에칭하여 상기 식각 정지층 하부에 브리지(bridge) 구조의 공간부를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 4에 기재된 발명은, 「제 3 항에 있어서, 상기 열전변환장치의 제조 방법은: 상기 (a)∼(h)단계에 의해 제조된 열전변환장치를 상기 반도체 기판 상에 복수 개로 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 5에 기재된 발명은, 「제 1 항에 있어서, 상기 n형 및 p형 열전변환층 중 적어도 어느 한쪽은: 불순물을 첨가한 캐리어 공급층과, 상기 캐리어 공급층의 밴드 갭보다 작은 밴드 갭을 갖는 고순도층으로 이루어지는 헤테로 구조를 갖는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 6에 기재된 발명은, 「제 5 항에 있어서, 상기 열전변환장치의 제조 방법은: 상기 캐리어 공급층과의 경계면 근방 내에서 적어도 상기 n형 및 p형 콘택트와 상기 n형 및 p형 열전변환층의 수직방향(종방향)으로 중첩되는 부분에 2차원 전자가스 혹은 2차원 정공가스가 형성되어 이루어지는 것을 특징으로 하는 열전변환장치의 제조 방법. 」을 제공한다.
청구항 7에 기재된 발명은, 「제 5 항에 있어서, 상기 캐리어 공급층과 상기 고순도층은: InP/InGaAs, InAlAs/InP, InAlAs/InGaAs, AlGaAs/AlGaAs, AlGaAs/InGaAs, lGaAs/GaAs, AlGaAs/InAs, InGaP/InGaAs, InGaP/AlGaAs, InGaP/GaAs, InGaP/InAs, AlGaN/GaN, AlGaN/AlGaN, AlGaN/InGaN, AlGaN/SiC, GaN/SiC, GaN/InGaN, Si/SiGe 중에서 적어도 1개 이상의 군으로 이루어진 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 8에 기재된 발명은, 「제 5 항에 있어서, 상기 열전변환장치의 제조 방법은: 상기 케리어 공급층 및 고순도층이 InP/InGaAs, InAlAs/InP, InAlAs/InGaAs, AlGaAs/AlGaAs, AlGaAs/InGaAs, AlGaAs/GaAs, AlGaAs/InAs, InGaP/InGaAs, InGaP/AlGaAs, InGaP/GaAs, InGaP/InAs 중 하나일 경우, 상기 n형 및 p형 콘택트를 GaAs, InGaAs, InAs, InSbAs, GaInSb, GaSbAs, GaSb, InSb 중 하나로 형성하고, 상기 케리어 공급층 및 고순도층이 AlGaN/GaN, AlGaN/AlGaN, AlGaN/InGaN, AlGaN/SiC, GaN/SiC, GaN/InGaN 중 하나일 경우, 상기 n형 및 p형 콘택트를 GaN, InGaN, InN 중 하나로 형성하고, 상기 케리어 공급층 및 고순도층이 Si/SiGe 일 경우, 상기 n형 및 p형 콘택트를 SiGe 또는 Ge로 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 9에 기재된 발명은, 「제 1 항에 있어서, 상기 반도체 기판은: 상기 n형 및 p형 열전변환층의 재료에 따라 Si, GaAs, InP, GaN, SiC, ZnO, 사파이어, 유리를 포함한 재료 중에서 선택하여 사용하는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 10에 기재된 발명은, 「제 1 항에 있어서, 상기 제2 절연층은: 레지스트 패터닝 후 상기 식각 정지층 상의 적층을 습식 에칭처리로 제거한 후 화학적기상(CVD)법으로 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 11에 기재된 발명은, 「제 1 항에 있어서, 상기 제2 절연층은: 이온주입 마스크 패터닝 후 산소를 이온주입하여 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 12에 기재된 발명은, 「제 1 항에 있어서, 상기 n형 콘택트는 증착막 형성 후 열처리(anneal)로 합금화하여 형성하고, 상기 p형 콘택트와 상기 전극패드는 열처리 없이 금속박막 공정으로 형성하되, 적어도 한 방향의 전극을 동일 금속의 한 공정으로 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 13에 기재된 발명은, 「제 1 항에 있어서, 상기 n형 저항접촉층의 양단 상부에 형성된 n형 콘택트 사이의 거리와 상기 p형 열전변환층의 양단 상부에 형성된 p형 콘택트 사이의 거리는 20㎛∼1㎜ 범위를 갖는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 14에 기재된 발명은, 「제 1 항에 있어서, 상기 n형 및 p형 열전변환층은: 모두 헤테로 구조를 갖는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
청구항 15에 기재된 발명은, 「제 14 항에 있어서, 상기 헤테로 구조를 갖는 n형 열전변환층 상부에 트랜지스터, 저항체, 마이크로파 수신을 위한 안테나를 포함한 반도체 소자를 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.」을 제공한다.
전술한 기술적 과제를 해결하기 위한 수단으로서, 청구항 16에 기재된 발명은, 「이종(異種) 반도체로 이루어지는 헤테로 구조의 반도체를 가지며, 상기 헤테로 구조 반도체의 p형 반도체를 구비하여 이루어지는 p형 열전변환층과 상기 헤테로 구조 반도체의 n형 반도체를 구비하여 이루어지는 n형 열전변환층 중 적어도 어느 한쪽의 열전변환층을 가지며, 그 열전변환층의 양단에 열기전력을 인출하는 전극을 설치하여 이루어지는 열전변환장치로, 상기 p형 열전변환층과 상기 n형 열전변환층 사이에 전기적 절연층을 형성하여 전기적 분리구조를 갖는 것을 특징으로 하는 열전변환장치.」을 제공한다.
전술한 기술적 과제를 해결하기 위한 다른 수단으로서, 청구항 17에 기재된 발명은, 「p형 반도체를 구비하여 이루어지는 p형 열전변환층과 상기 n형 반도체를 구비하여 이루어지는 n형 열전변환층 사이에 전기적 분리 절연층을 가지며, 그 열전변환층의 양단에 열기전력을 인출하는 전극간을 전기적으로 직렬 접속하여, 적어도 상기 전기적 분리 절연층과 상기 전극과 상기 열전변환층의 수직방향(종방향)으로 중첩되는 부분에 열흡수 도전체가 형성되어 이루어진 것을 특징으로 하는 열전변환장치.」을 제공한다.
청구항 18에 기재된 발명은, 「제 16 항 또는 제 17 항에 있어서, 상기 열전변환장치는: 제 1 항 내지 제 15 항 중 어느 한 항에 기재된 방법에 의해 제조된 것을 특징으로 하는 열전변환장치.」을 제공한다.
본 발명에 의하면, p형 반도체를 갖는 p형 열전변환층과 n형 반도체를 갖는 n형 열전변환층을 열흡수 도전체를 매개로 전기적으로 직렬 접속하고, 그 양끝단에 열기전력을 추출하는 전극을 형성함으로써, 고감도와 고검출이 가능한 효과가 있다.
또한, 적층 구조를 갖는 p형 열전변환층과 n형 열전변환층을 갖는 헤테로 구조의 반도체 기판에서, 상기 p형 열전변환층과 상기 n형 열전변환층 사이에 절연층을 형성하여 평행 방향(횡 방향)으로 전기적 분리 구조를 갖도록 함으로써, 고감도와 고검출을 실현할 수 있는 효과가 있다.
또한, p형 열전변환층과 상기 n형 열전변환층 사이의 절연층과, 상기 p형 및 n형 열전변환층의 양단에 열기전력을 인출하는 전극 패드와, 상기 p형 및 n형 열전변환층의 수직 방향(종 방향)으로 중첩되는 부분에 열흡수 도전체를 형성하여, 고감도와 고검출 및 고밀도 집적이 가능한 효과가 있다.
또한, 헤테르 구조를 갖는 반절연성의 반도체 기판 상에 복수 개의 열전변환장치를 구성하여 고밀도로 집적할 수 있는 효과가 있다.
또한, n형 및 p형 열전변환층 중 적어도 하나의 열전변환층이 불순물을 첨가한 캐리어 공급층과, 캐리어 공급층의 밴드 갭보다 작은 밴드 갭을 갖는 고순도층으로 이루어지는 헤테로 구조를 갖는 효과가 있다.
또한, p형 반도체를 갖는 p형 열전변환층과 n형 반도체를 갖는 n형 열전변환층을 열흡수 도전체를 매개로 전기적으로 직렬 접속하고, 그 양끝단에 열기전력을 추출하는 전극을 형성하고, 상기 열전변환층의 양단에 열기전력을 추출하는 전극형성 공정에서, 적어도 한 방향의 전극을 논-얼로이(non-alloy) 공정과 전기적 배선공정을 통해 동일 금속의 한 공정으로 제조함으로써, 전기적 절연 기능이 손실되는 것이 없이 콘택저항을 충분히 저하시킬 수 있는 효과가 있다.
도 1은 본 발명에 따른 열전변환장치의 열전변환층(pn 한쌍)의 열기전력 발생시의 평행방향의 단면구조를 나타낸 모식도
도 2는 본 발명에 따른 열전변환장치의 열전변환층(pn 두쌍)의 열기전력 발생시의 평행방향의 단면구조를 나타낸 모식도
도 3은 본 발명에 따른 열전변환장치의 열전변환층의 열기전력 발생시의 수직방향의 단면구조를 나타낸 모식도
도 4는 본 발명에 따른 열전변환장치의 열전변환층, 전극, 전기적 분리 절연층 및 열흡수부 각각의 배치를 나타낸 평면배치 모식도
도 5a 내지 도 5d는 본 발명에 따른 열전변환장치의 열흡수부에서의 전기적 분리 절연층의 배치 모식도
도 6a 내지 도 6d는 본 발명에 따른 열전변환장치의 제조 공정 순서도
도 7은 본 발명에 따른 열전변환장치의 감도와 열전변환층의 전극간 거리의 관계도
도 8은 본 발명에 따른 열전변환장치의 검출능과 열전변환층의 전극간 거리의 관계도
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙여 설명하기로 한다.
이하, 본 발명에서 실시하고자 하는 구체적인 기술내용에 대해 첨부도면을 참조하여 상세하고도 명확하게 설명하기로 한다.
실시예
도 1은, 본 발명에 따른 열전변환장치의 열전변환층(pn 한쌍)의 열기전력 발생시의 평행방향의 단면구조를 모식적으로 나타낸 것이다.
본 발명의 열전변환장치는 도 1에 나타낸 바와 같이, 헤테로(hetero) 구조를 갖는 반 절연성의 반도체 기판(10) 상에 식각 정지층(Etching Stop Layer): 11), n형 열전변환층(n-thermopile Layer: 12), n형 저항접촉층(Ohmic Contact Layer: 13)이 순차적으로 형성되어 있고, 상기 n형 저항접촉층(13)의 일측 상부에 제1 절연층(Insulating Layer)(또는 분리막(Isolation Layer))(14), p형 열전변환층(p-thermopile Layer: 15)이 순차적으로 형성되어 있으며, 상기 p형 열전변환층(15)의 양쪽 측벽을 따라 아래로 상기 식각 정지층(11) 상부까지 제2 절연층(Insulating Layer)(또는 분리막(Isolation Layer))(16)이 형성되어 있다. 그리고, 상기 전체 구조물 상에 제3 절연층(17)이 형성되어 있고, 상기 n형 저항접촉층(13)의 상부 양단과 상기 p형 열전변환층(15)의 상부 양단의 상기 제3 절연층(17)이 제거된 자리에 n형 콘택트(Contact)(19a,19b)와 p형 콘택트(Contact)(20a,20b)가 각각 형성되어 있다.
또한, 상기 구성을 갖는 열전변환장치의 양쪽에 형성된 상기 n형 콘택트(19a)와 상기 p형 콘택트(20b) 상에 전극패드(Electrode Pad: 21)가 계단 모양으로 패터닝되어 있고, 상기 제2 절연층(16)의 측면 및 상부에 각각 형성되어 계단 구조를 갖는 상기 n형 컨택트(19b)와 상기 p형 컨택트(20a) 상에 열흡수(Absorber) 도전체(22)가 형성되어 있다. 그리고, 상기 식각 정지층(11) 하부의 상기 반도체 기판(10)에는 브리지(bridge) 구조의 공간부(23)가 형성되어 있다.
상기 반도체 기판(10)은 헤테로 구조를 갖는 반 절연성의 GaAs 기판을 사용하였다. 하지만, 상기 반도체 기판(10)은 상기 n형 및 p형 열전변환층(12)(15)의 재료에 따라 Si, GaAs, InP, GaN, SiC, ZnO, 사파이어, 유리 등의 재료 중에서 선택하여 형성할 수 있다.
상기 식각 정지층(11) 하부의 상기 반도체 기판(10)에 형성된 브리지(bridge) 구조의 공간부(23)는 상기 반도체 기판(10) 상에 상기 구조를 갖는 열전변환장치를 형성한 다음, 상기 반도체 기판(10)을 측면에서 이등방 식각하여 형성하거나 스퍼터 에칭(super-etching) 또는 습식(Wet) 및 건식(Dry) 공정으로 형성할 수 있다.
상기 식각 정지층(11)은 i-AlxGa1-xAs(x=0.6, 막 두께 200㎚)를 채용하여, 상기 헤테로 구조를 반 절연성 GaAs 기판상에 MOCVD 에피택시 결정성장법으로 형성하였다.
상기 n형 열전변환층(12)은 불순물을 첨가한 n-AlxGa1-xAs(x=0.25) 캐리어 공급층(막 두께 100㎚, 불순물 도핑 농도 Si:1E18/㎤)과, 밴드 갭이 캐리어 공급층의 밴드 갭 보다 작은 n-InxGa1-xAs(x=0.25) 고순도층(막 두께 10㎚)으로 이루어지는 헤테로 구조를 가진다.
상기 n형 저항접촉층(13)은 n+GaAs(Si:4E18/㎤)를 30㎚ 정도의 두께로 증착하여 형성한다.
상기 제1 절연층(14)은 수평 방향으로 적층되어 있는 상기 n형 및 p형 열전변환층(12)(15)을 수직 방향으로 전기적 분리하는 역할을 한다.
상기 p형 열전변환층(15)은, 불순물을 첨가한 p-AlxGa1-xAs(x=0.25) 캐리어 공급층(막 두께 100㎚, 불순물 도핑 농도 Zn:1E19/㎤)과, 밴드 갭이 캐리어 공급층의 밴드 갭 보다 작은 n-InxGa1-xAs(x=0.25) 고순도층(막 두께 10㎚)으로 이루어지는 헤테로 구조를 가진다.
상기 제2 절연층(16)은 수평 방향으로 적층되어 있는 상기 n형 및 p형 열전변환층(12)(15)을 수직 방향으로 전기적 분리하는 절연층으로서, 레지스트 패터닝 후, 상기 식각 정지층(11) 상에 적층된 상기 n형 열전변환층(12)과 상기 n형 저항접촉층(13)을 습식 에칭처리로 제거하고, 화학기상증착(CVD)법으로 SiN 또는 SiON 절연막(막 두께 500㎚)을 형성하여 전기적 분리 절연층을 형성한다. 이때, 상기 제2 절연층(16)은 GaAs을 사용하여 100nm의 두께로 형성하는 것이 바람직하다.
한편, 상기 제2 절연층(16)은 적층면의 평행 방향의 전기적 분리 절연층으로서, 이온주입 마스크 패터닝 후, 산소(80keV, 도스량 5E15/㎤)를 이온주입하여 전기적 분리 절연층으로 형성할 수도 있다.
상기 제3 절연층(17)은 상기 n형 저항접촉층(13)과 상기 p형 열전변환층(15)의 전기적 절연을 위한 보호막(Passivation) 역할을 하는 것으로, SiN, SiON, SiO2 등의 절연물질을 사용하여 CVD나 스퍼터링(spattering) 방법으로 형성한다.
상기 n형 컨택트(19a,19b)는 AuGeNi 증착막을 형성한 후, 어닐링(annealing)으로 합금(alloy)화 하였다. 상기 p형 컨택트(20a,20b)는 TitAu 증착막을 금속박막 공정으로 형성하였고(논-얼로이(non-alloy) 전극), 상기 전극전극(Eelectrode Pad: 21)는 CrAu 증착막을 금속박막 공정으로 형성하였다.
상기 전극패드(21)는 Au, Cr 등의 도전체로 패터닝(pattering)하여 형성한다. 만약, 상기 열전변환장치가 도 2에서와 같이, 복수 개의 직렬 접속되어 있는 경우, 배선이나 팩키징(packaging)하는 때의 본딩(bonding)용 패드(pad)로서 패터닝된다.
상기 열흡수 도전체(22)는 Au 클러스터(cluster) 등으로 증착되고, 리프트 오프(lift off)법 등에 의하여 패터닝하여 형성한다. 상기 열흡수 도전체(22)는 상기 n형 컨택트(19b)와 상기 p형 컨택트(20a) 사이의 온도차에 의해 발생한 열기전력을 인출하는 역할을 하며, 상기 전극패드(21)와 연결하여 인출하도록 되어 있다.
본 발명에서는 상기 n형 및 p형 열전변환층(12)(15)을 상기 열흡수 도전체(22)를 매개로 하여 전기적으로 직렬 접속하고, 그 양끝단에서 열기전력을 추출하는 전극패드(21)를 설치하며, 상기 n형 및 p형 열전변환층(12)(15)의 양단에 열기전력을 추출하는 전극 형성 공정에서, 적어도 한 방향의 전극을 논-얼로이(non-alloy) 공정과 전기적 배선공정을 통해 동일 금속의 한 공정에서 제조한다.
또한, 본 발명에서는 상기 n형 열전변환층(12)의 열저항을 높게 하고 감도를 개선하고 또한 열전변환장치의 응답시간을 단축하고 상기 n형 및 p형 열전변환층(12)(15)의 열용량을 감소하기 위해, 상기 n형 및 p형 열전변환층(12)(15)을 중공 지지하기 위한 브리지(bridge) 구조를 채용하고 있다. 상기 식각 정지층(11)은 상기 반도체 기판(10)에 브리지 구조의 공간부(23)를 형성할 때 에칭 스토퍼(etching stopper)로 작용한다. 상기 n형 열전변환층(12)은 상기 식각 정지층(11)에 의해 상기 반도체 기판(10)과 분리되어 전기적으로 절연되어 있고, 상기 n형 열전변환층(12)과 상기 p형 열전변환층(15)은 상기 제1 절연층(14)에 의해 서로 전기적으로 절연 분리되어 있다.
앞에서 설명한 바와 같이, 상기 n형 및 p형 열전변환층(12)(15) 중 적어도 어느 한쪽은 불순물을 첨가한 캐리어 공급층과, 상기 캐리어 공급층의 밴드 갭보다 작은 밴드 갭을 갖는 고순도층으로 이루어지는 헤테로 구조를 갖는다. 이때, 상기 열전변환장치는 상기 캐리어 공급층과의 경계면 근방 내에서 적어도 상기 n형 및 p형 콘택트(19a,19b)(20a,20b)와 상기 n형 및 p형 열전변환층(12)(15)의 수직방향(종방향)으로 중첩되는 부분에 2차원 전자가스 혹은 2차원 정공가스를 형성하여 구성할 수도 있다.
여기서, 상기 캐리어 공급층과 상기 고순도층은 InP/InGaAs, InAlAs/InP, InAlAs/InGaAs, AlGaAs/AlGaAs, AlGaAs/InGaAs, lGaAs/GaAs, AlGaAs/InAs, InGaP/InGaAs, InGaP/AlGaAs, InGaP/GaAs, InGaP/InAs, AlGaN/GaN, AlGaN/AlGaN, AlGaN/InGaN, AlGaN/SiC, GaN/SiC, GaN/InGaN, Si/SiGe 중에서 적어도 1개 이상의 군으로 이루어져 있다.
상기 케리어 공급층 및 고순도층이 InP/InGaAs, InAlAs/InP, InAlAs/InGaAs, AlGaAs/AlGaAs, AlGaAs/InGaAs, AlGaAs/GaAs, AlGaAs/InAs, InGaP/InGaAs, InGaP/AlGaAs, InGaP/GaAs 또는 InGaP/InAs 일 경우, 상기 n형 및 p형 콘택트(19a,19b)(20a,20b)는 GaAs, InGaAs, InAs, InSbAs, GaInSb, GaSbAs, GaSb 또는 InSb로 형성된다.
그리고, 상기 케리어 공급층 및 고순도층이 AlGaN/GaN, AlGaN/AlGaN, AlGaN/InGaN, AlGaN/SiC, GaN/SiC 또는 GaN/InGaN 일 경우, 상기 n형 및 p형 콘택트(19a,19b)(20a,20b)는 GaN, InGaN 또는 InN로 형성된다.
또한, 상기 케리어 공급층 및 고순도층이 Si/SiGe 일 경우, 상기 n형 및 p형 콘택트(19a,19b)(20a,20b)는 SiGe 또는 Ge로 형성된다.
도 2는 본 발명에 따른 열전변환장치의 열전변환층(pn 두쌍)의 열기전력 발생시의 평행방향의 단면구조를 모식적으로 나타낸 것이다.
본 발명의 열전변환장치는 도 2와 같이, 상기 반도체 기판(10) 상에 복수개의 열전변환장치를 형성할 수 있다. 이때, 상기 반도체 기판(10) 상에 수평 방향으로 적층되어 있는 상기 n형 및 p형 열전변환층(12)(15)을 전기적 분리 절연막(또는 절연층: 16)으로 전기적 분리하였다.
상기와 같이, 상기 반도체 기판(10) 상에 복수 개의 열전변환장치를 동시에 형성하는 경우, 상기 열전변환장치와 인접하는 소자(장치)와의 전기적 절연을 위해 분리 절연층(16)을 형성하여 전기적으로 분리시키고, 상기 n형 열전변환층(12)의 전극과 상기 p형 열전변환층(15)의 전극을 직렬로 접속시킨다. 이러한 구성에 의해, 열기전력의 전압치를 높일 수 있고, 감도를 향상시킬 수 있다. 또한, 상기 열흡수 도전체(22)를 상기 n형 또는 p형 열전변환층의 형상부분에 인접하도록 배치함으로써, 복수 개의 열전변환장치를 고밀도로 집적할 수 있다.
도 3은 본 발명에 따른 열전변환장치의 열전변환층의 열기전력 발생시의 수직방향의 단면구조를 모식적으로 나타낸 것이다.
본 발명에 따른 열전변환장치의 설계에 관하여 평면 패턴의 배치 설계를 실시하였다. 도 4는 본 발명에 따른 열전변환장치의 n형 및 p형 열전변환층(12,15), 전극패드(21), 전기적 분리 절연층(16) 및 열흡수부(22) 각각의 평면 배치를 모식적으로 나타낸 것이다. 또한, 도 5는 본 발명에 따른 열전변환장치의 열흡수부(22)에서의 전기적 분리 절연층 배치의 대표적인 4가지 예에 대하여 모식적으로 나타낸 것이다.
도 6a 내지 도 6d는 본 발명에 따른 열전변환장치의 제조 공정 순서를 나타낸 것으로, 그 제조 방법을 설명하면 다음과 같다.
먼저, 도 6a를 참조하여 설명하면, 헤테로(hetero) 구조를 갖는 반 절연성의 반도체 기판(10) 상에 식각 정지층(Etching Stop Layer): 11), n형 열전변환층(n-thermopile Layer: 12), n형 저항접촉층(Ohmic Contact Layer: 13)을 순차적으로 형성한다.
여기서, 상기 식각 정지층(11)은 i-AlxGa1-xAs(x=0.6)을 사용하여 MOCVD 에피택시 결정성장법으로 200㎚의 두께로 형성하고, 상기 n형 열전변환층(12)은 불순물을 첨가한 n-AlxGa1-xAs(x=0.25) 캐리어 공급층(막 두께 100㎚, 불순물 도핑 농도 Si:1E18/㎤)과, 밴드 갭이 캐리어 공급층의 밴드 갭 보다 작은 n-InxGa1-xAs(x=0.25) 고순도층(막 두께 10㎚)으로 이루어지는 헤테로 구조로 형성한다. 그리고, 상기 n형 저항접촉층(13)은 n+GaAs(Si:4E18/㎤)를 사용하여 30nm 두께로 형성하는 것이 바람직하다.
한편, 본 발명에서 설명하는 각 층의 층(Layer) 뚜께는 상기 실시 형태의 값으로 반드시 한정되는 것은 아니며, 필요에 따라 적절하게 변경이 가능하다.
그 다음, 상기 n형 저항접촉층(13)의 일측 상부에 제1 절연층(14)과 p형 열전변환층(15)을 순차적으로 형성한 다음, 상기 p형 열전변환층(15)의 양쪽 측벽 아래의 상기 n형 저항접촉층(13)과 상기 n형 열전변환층(12)을 상기 식각 정지층(11)의 상부가 노출되도록 일정 폭만큼 식각하여 제거한다. 이때, 식각 공정에 의해 제거되는 폭은 이후에 형성하게 될 제2 절연층(16)의 폭(두께)과 동일하다. 본 발명의 실시예에서는 GaAs을 사용하여 100nm의 두께로 상기 제2 절연층(16)을 형성하였다.
다른 실시예로서, 상기 제2 절연층(16)은 적층면의 평행 방향의 전기적 분리 절연층으로서, 이온주입 마스크 패터닝 후, 산소(80keV, 도스량 5E15/㎤)를 이온주입하여 전기적 분리 절연층으로 형성할 수도 있다.
그 다음, 상기 제2 절연층(16)이 형성된 열전변환장치의 구조물 상에 제3 절연층(17)을 형성한다. 이때, 상기 제3 절연층(17)은 상기 n형 저항접촉층(13)과 상기 p형 열전변환층(15)의 전기적 절연을 위한 보호막(Passivation) 역할을 하는 것으로, SiN, SiON, SiO2 등의 절연물질을 사용하여 CVD나 스퍼터링(spattering) 방법으로 형성한다.
그 다음, 도 6b와 같이, 상기 n형 저항접촉층(13)의 상부 양단과 상기 p형 열전변환층(15)의 상부 양단에 형성된 상기 제3 절연층(17)을 식각 공정으로 제거하고, 상기 제3 절연층(17)이 제거된 자리에 n형 콘택트(19a,19b)와 p형 콘택트(20a,20b)를 각각 형성한다. 이때, 상기 p형 열전변환층(15)의 일측 상부에 형성되는 상기 p형 콘택트(20a)는 인접한 상기 n형 콘택트(19b)와도 전기적 접촉이 되도록 상기 제2 절연막(16)의 측면을 따라 상기 n형 콘택트(19b)의 상부면까지 형성되어 있다.
*여기서, 상기 n형 콘택트(19a,19b)는 증착막을 형성한 후 열처리(anneal)로 합금화하여 형성하고, 상기 p형 콘택트(20a,20b)는 열처리 없이 금속박막 공정으로 형성한다. 그리고, 상기 n형 콘택트(19a,19b) 사이의 거리와 상기 p형 콘택트(20a,20b) 사이의 거리는 20㎛ ~ 1㎜ 범위로 각각 형성하는 것이 바람직하다.
그 다음, 도 6c와 같이, 상기 열전변환장치의 양쪽에 형성된 상기 n형 콘택트(19a)와 상기 p형 콘택트(20b)의 상부면에 전기적 접촉이 되도록 전극패드(21)를 각각 형성한다. 이때, 상기 전극패드(21)는 상기 열전변환장치의 양쪽 단부에 형성된 상기 제3 절연층(17)의 상부면과 상기 n형 콘택트(19a)와 상기 p형 콘택트(20b)의 상부면에 형성되도록 계단 모양으로 패터닝되어 있다.
그 다음, 상기 제2 절연층(16)의 측면 및 상부에 계단 구조로 형성된 상기 n형 컨택트(19b)와 상기 p형 컨택트(20a) 상에 열흡수(Absorber) 도전체(22)를 형성한다. 상기 열흡수 도전체(22)는 Au 클러스터(cluster) 등의 열흡수체로 증착하고, 리프트 오프(lift off)법 등에 의하여 소정의 평면 형상으로 패터닝(patterning) 된다.
마지막으로, 도 6d에 나타낸 바와 같이, 상기 반도체 기판(10)을 횡방향으로 이방성 식각하여 상기 식각 정지층(11) 하부에 브리지(bridge) 구조의 공간부(23)를 형성한다. 이때, 상기 공간부(23)는 이방성 식각 이외의 식각(etching) 기술을 사용하여 형성해도 상관없다. 또한, 상기 열전변환장치는 브리지 구조를 가진 형태를 예시하였지만, 브리지 구조 이외의 구조로 형성할 수도 있다.
본 발명에서는 상기의 공정에 의해, 도 2와 같이 상기 반도체 기판(10) 상에 복수 개의 열전변환장치를 형성할 수 있다.
본 발명에 따른 열전변환장치의 설계 및 제작을 실시하였다.
감도 R(단위 :V/W)은 수학식 3, 검출능 D(단위 : ㎝(㎐)1/2/W)는 수학식 4로 각각 표시된다.
[수학식 3]
R=αNSRth
[수학식 4]
D=R(AΔf/(4kBTRel))1/2
여기서, α는 열흡수계수, N은 p형 열전변환층과 n형 열전변환층을 한쌍으로 직렬 접속한 경우의 대수, S는 제베크 계수, Rth는 열저항, A는 열흡수체의 면적, Δf는 대역폭, kB는 볼트만 계수, T는 절대온도, Rel은 열전변환층에서의 전기저항을 나타낸다.
덧붙여, α=1, N=2, S=1250㎶/K, p 또는 n형 열전변환층의 각각의 길이 L=152㎛, p 또는 n형 열전변환층의 각각의 폭 w=3㎛, p 또는 n형 열전변환층의 각각의 두께 t=0.55㎛ 또는 0.34㎛로 한 경우는, 수학식 3에서 열저항 Rth는 4.3E6 K/W이며, 감도 R=22,000V/W이었다. 또, 열흡수체의 면적 A=52×52㎛2, 대역폭 Δf=1, 절대온도 T=300K, 열전변환층에서의 전기저항 Rel=240㏀으로 한 경우는, 수학식 2에서 검출능 D=3.6E9㎝(㎐)1/2/W, 응답시간 τ=16㎳이었다.
도 7은 본 실시예에서의 열전변환장치의 감도와 열전변환층의 전극간 거리의 관계를 나타낸 것이다. 그리고, 도 8은 본 실시예에서의 열전변환장치의 검출능, 응답시간과 열전변환층의 전극간 거리의 관계를 나타낸 것이다.
본 실시예에서, 본 발명에 따른 열전변환장치의 p형 열전변환층 1개소의 전극간 거리 또는 n형 열전변환층 1개소의 전극간 거리는 20㎛∼1㎜ 범위인 것이 성능상 필요하다.
본 발명에 따른 열전변환장치는, n형 헤테로 구조의 반도체부에 트랜지스터 동작기능을 갖는 반도체장치, 또는 n형 헤테로 구조의 반도체부에 마이크로파 수신을 위한 안테나, 저항체를 형성하여 열전변환장치와 복합화함으로써, 동작기능을 첨가한 새로운 열전변환장치를 실현할 수 있다.
이와 같이, 본 발명에 의한 열전변환장치는 p형 열전변환층과 n형 열전변환층 사이에 절연층을 형성하여 평행 방향(횡 방향)으로 전기적 분리 구조를 갖도록 하고, 상기 p형 열전변환층과 n형 열전변환층이 함께 배치된 부근의 전극패드에 열흡수 도전체를 배치함으로서, 본 발명의 기술적 과제를 해결할 수가 있다.
이상에서 설명한 본 발명의 바람직한 실시 예들은 기술적 과제를 해결하기 위해 개시된 것으로, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(당업자)라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
10 : 반도체 기판(헤테로 구조를 갖는 반 절연성 GaAs 기판)
11 : 식각 정지층(Etching Stop Layer)
12 : n형 열전변환층(n-thermopile Layer)
13 : n형 저항접촉층(Ohmic Contact Layer)
14 : 제1 절연층(Insulating Layer) 또는 분리막(Isolation Layer)
15 : p형 열전변환층(p-thermopile Layer)
16 : 제2 절연층(Insulating Layer) 또는 분리막(Isolation Layer)
17 : 제3 절연층(Insulating Layer)
18 : 절연보호막(Insulating Protection Layer) 또는 패시베이션(Passivation)
19a, 19b : n형 콘택트(Contact)
20a, 20b : p형 콘택트(Contact)
21 : 전극패드(Electrode Pad)
22 : 열흡수(Absorber) 도전체
23 : 공간부

Claims (18)

  1. 열전변환장치의 제조 방법에 있어서,
    (a) 반도체 기판 상에 식각 정지층, n형 열전변환층, n형 저항접촉층을 순차적으로 형성하는 단계와;
    (b) 상기 n형 저항접촉층의 일측 상부에 제1 절연층, p형 열전변환층을 순차적으로 형성하는 단계와;
    (c) 상기 p형 열전변환층의 양쪽 측벽을 따라 아래로 상기 식각 정지층 상부까지 노출되도록 상기 n형 저항접촉층 및 상기 n형 열전변환층을 제거한 후 제2 절연층을 형성하여 양쪽을 분리하는 단계와;
    (d) 상기 구조물 상에 제3 절연층을 형성하는 단계와;
    (e) 상기 제3 절연층을 식각하여 상기 n형 저항접촉층의 양단 상부와 상기 p형 열전변환층의 양단 상부에 n형 및 p형 콘택트를 각각 형성하는 단계; 및
    (f) 상기 제2 절연층과 양끝단에 형성된 상기 n형 및 p형 콘택트 상에 전극패드를 형성하는 단계;
    를 포함하는 열전변환장치의 제조 방법.
  2. 제 1 항에 있어서, 상기 열전변환장치의 제조 방법은:
    (g) 상기 제2 절연층의 상부 및 측면에 계단 구조로 형성된 상기 n형 및 p형 컨택트 상에 열흡수 도전체를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 열전변환장치의 제조 방법.
  3. 제 2 항에 있어서, 상기 열전변환장치의 제조 방법은:
    (h) 상기 반도체 기판을 횡방향으로 이방성 에칭하여 상기 식각 정지층 하부에 브리지(bridge) 구조의 공간부를 형성하는 단계;를 더 포함하는 것을 특징으로 하는 열전변환장치의 제조 방법.
  4. 제 3 항에 있어서, 상기 열전변환장치의 제조 방법은:
    상기 (a)∼(h)단계에 의해 제조된 열전변환장치를 상기 반도체 기판 상에 복수 개로 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.
  5. 제 1 항에 있어서, 상기 n형 및 p형 열전변환층 중 적어도 어느 한쪽은:
    불순물을 첨가한 캐리어 공급층과, 상기 캐리어 공급층의 밴드 갭보다 작은 밴드 갭을 갖는 고순도층으로 이루어지는 헤테로 구조를 갖는 것을 특징으로 하는 열전변환장치의 제조 방법.
  6. 제 5 항에 있어서, 상기 열전변환장치의 제조 방법은:
    상기 캐리어 공급층과의 경계면 근방 내에서 적어도 상기 n형 및 p형 콘택트와 상기 n형 및 p형 열전변환층의 수직방향(종방향)으로 중첩되는 부분에 2차원 전자가스 혹은 2차원 정공가스가 형성되어 이루어지는 것을 특징으로 하는 열전변환장치의 제조 방법.
  7. 제 5 항에 있어서, 상기 캐리어 공급층과 상기 고순도층은:
    InP/InGaAs, InAlAs/InP, InAlAs/InGaAs, AlGaAs/AlGaAs, AlGaAs/InGaAs, lGaAs/GaAs, AlGaAs/InAs, InGaP/InGaAs, InGaP/AlGaAs, InGaP/GaAs, InGaP/InAs, AlGaN/GaN, AlGaN/AlGaN, AlGaN/InGaN, AlGaN/SiC, GaN/SiC, GaN/InGaN, Si/SiGe 중에서 적어도 1개 이상의 군으로 이루어진 것을 특징으로 하는 열전변환장치의 제조 방법.
  8. 제 5 항에 있어서, 상기 열전변환장치의 제조 방법은:
    상기 케리어 공급층 및 고순도층이 InP/InGaAs, InAlAs/InP, InAlAs/InGaAs, AlGaAs/AlGaAs, AlGaAs/InGaAs, AlGaAs/GaAs, AlGaAs/InAs, InGaP/InGaAs, InGaP/AlGaAs, InGaP/GaAs, InGaP/InAs 중 하나일 경우, 상기 n형 및 p형 콘택트를 GaAs, InGaAs, InAs, InSbAs, GaInSb, GaSbAs, GaSb, InSb 중 하나로 형성하고,
    상기 케리어 공급층 및 고순도층이 AlGaN/GaN, AlGaN/AlGaN, AlGaN/InGaN, AlGaN/SiC, GaN/SiC, GaN/InGaN 중 하나일 경우, 상기 n형 및 p형 콘택트를 GaN, InGaN, InN 중 하나로 형성하고,
    상기 케리어 공급층 및 고순도층이 Si/SiGe 일 경우, 상기 n형 및 p형 콘택트를 SiGe 또는 Ge로 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.
  9. 제 1 항에 있어서, 상기 반도체 기판은:
    상기 n형 및 p형 열전변환층의 재료에 따라 Si, GaAs, InP, GaN, SiC, ZnO, 사파이어, 유리를 포함한 재료 중에서 선택하여 사용하는 것을 특징으로 하는 열전변환장치의 제조 방법.
  10. 제 1 항에 있어서, 상기 제2 절연층은:
    레지스트 패터닝 후 상기 식각 정지층 상의 적층을 습식 에칭처리로 제거한 후 화학적기상(CVD)법으로 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.
  11. 제 1 항에 있어서, 상기 제2 절연층은:
    이온주입 마스크 패터닝 후 산소를 이온주입하여 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.
  12. 제 1 항에 있어서,
    상기 n형 콘택트는 증착막 형성 후 열처리(anneal)로 합금화하여 형성하고,
    상기 p형 콘택트와 상기 전극패드는 열처리 없이 금속박막 공정으로 형성하되, 적어도 한 방향의 전극을 동일 금속의 한 공정으로 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.
  13. 제 1 항에 있어서,
    상기 n형 저항접촉층의 양단 상부에 형성된 n형 콘택트 사이의 거리와 상기 p형 열전변환층의 양단 상부에 형성된 p형 콘택트 사이의 거리는 20㎛∼1㎜ 범위를 갖는 것을 특징으로 하는 열전변환장치의 제조 방법.
  14. 제 1 항에 있어서, 상기 n형 및 p형 열전변환층은:
    모두 헤테로 구조를 갖는 것을 특징으로 하는 열전변환장치의 제조 방법.
  15. 제 14 항에 있어서,
    상기 헤테로 구조를 갖는 n형 열전변환층 상부에 트랜지스터, 저항체, 마이크로파 수신을 위한 안테나를 포함한 반도체 소자를 형성하는 것을 특징으로 하는 열전변환장치의 제조 방법.
  16. 이종(異種) 반도체로 이루어지는 헤테로 구조의 반도체를 가지며, 상기 헤테로 구조 반도체의 p형 반도체를 구비하여 이루어지는 p형 열전변환층과 상기 헤테로 구조 반도체의 n형 반도체를 구비하여 이루어지는 n형 열전변환층 중 적어도 어느 한쪽의 열전변환층을 가지며, 그 열전변환층의 양단에 열기전력을 인출하는 전극을 설치하여 이루어지는 열전변환장치로, 상기 p형 열전변환층과 상기 n형 열전변환층 사이에 전기적 절연층을 형성하여 전기적 분리구조를 갖는 것을 특징으로 하는 열전변환장치.
  17. p형 반도체를 구비하여 이루어지는 p형 열전변환층과 상기 n형 반도체를 구비하여 이루어지는 n형 열전변환층 사이에 전기적 분리 절연층을 가지며, 그 열전변환층의 양단에 열기전력을 인출하는 전극간을 전기적으로 직렬 접속하여, 적어도 상기 전기적 분리 절연층과 상기 전극과 상기 열전변환층의 수직방향(종방향)으로 중첩되는 부분에 열흡수 도전체가 형성되어 이루어진 것을 특징으로 하는 열전변환장치.
  18. 제 16 항 또는 제 17 항에 있어서, 상기 열전변환장치는:
    제 1 항 내지 제 15 항 중 어느 한 항에 기재된 방법에 의해 제조된 것을 특징으로 하는 열전변환장치.
KR1020100058216A 2009-06-24 2010-06-18 열전변환장치 및 그 제조 방법 KR20100138774A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20090056666 2009-06-24
KR1020090056666 2009-06-24

Publications (1)

Publication Number Publication Date
KR20100138774A true KR20100138774A (ko) 2010-12-31

Family

ID=43387015

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100058216A KR20100138774A (ko) 2009-06-24 2010-06-18 열전변환장치 및 그 제조 방법

Country Status (2)

Country Link
KR (1) KR20100138774A (ko)
WO (1) WO2010151012A2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4516625B1 (ja) * 2009-08-11 2010-08-04 正幸 安部 電子装置
US11067422B2 (en) 2018-03-28 2021-07-20 Cambridge Gan Devices Limited Thermal fluid flow sensor
US10593826B2 (en) * 2018-03-28 2020-03-17 Cambridge Gan Devices Limited Infra-red devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436467A (en) * 1994-01-24 1995-07-25 Elsner; Norbert B. Superlattice quantum well thermoelectric material
JP3526699B2 (ja) * 1996-07-16 2004-05-17 本田技研工業株式会社 熱電材料
JP3002466B1 (ja) * 1999-02-18 2000-01-24 株式会社関西新技術研究所 熱電変換装置

Also Published As

Publication number Publication date
WO2010151012A2 (ko) 2010-12-29
WO2010151012A3 (ko) 2011-04-21

Similar Documents

Publication Publication Date Title
JP4516625B1 (ja) 電子装置
US8710550B2 (en) Semiconductor device with hetero-junction bodies
US9726819B2 (en) Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxial semiconductor material formed using lateral overgrowth
US9864135B2 (en) Complementary metal oxide semiconductor device with III-V optical interconnect having III-V epitaxially formed material
KR101922107B1 (ko) 반도체소자 및 그 제조방법
CN103975438A (zh) 在再生长栅极上具有栅电极和源电极的垂直GaN JFET
CN103311244A (zh) 半导体器件及用于制造半导体器件的方法
JP6290245B2 (ja) Ｍｏｔｆｅｔを有するピクセル化されたイメージャおよびその製造方法
KR20160035505A (ko) 핀 타입 그래핀 소자
US8324686B2 (en) Semiconductor device and method for manufacturing
KR20100138774A (ko) 열전변환장치 및 그 제조 방법
KR101127642B1 (ko) 열전변환장치 및 그 제조 방법
JP3002466B1 (ja) 熱電変換装置
EP4138145A1 (en) Semiconductor apparatus and method for fabricating same
KR101874663B1 (ko) 반도체 기판, 반도체 장치 및 반도체 기판의 제조 방법
JP5551790B2 (ja) 横方向のエミッタおよびコレクタを有するバイポーラトランジスタならびに製造方法
JP2001332565A (ja) 負性微分抵抗素子およびその製造方法
KR101598200B1 (ko) Iii-v족 화합물 반도체 소자 패키지 및 그 제조 방법
JP5737137B2 (ja) 温度センサの製造方法
JP6863093B2 (ja) 受光素子およびその製造方法
CN113497157A (zh) 堆叠状的高阻断的InGaAs半导体功率二极管
CN114975573A (zh) 高电子迁移率晶体管及其制作方法
JP2006093616A (ja) 半導体抵抗素子及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application