KR20100130404A - 반도체 장치의 퓨즈 배치 구조 - Google Patents

반도체 장치의 퓨즈 배치 구조 Download PDF

Info

Publication number
KR20100130404A
KR20100130404A KR1020090049075A KR20090049075A KR20100130404A KR 20100130404 A KR20100130404 A KR 20100130404A KR 1020090049075 A KR1020090049075 A KR 1020090049075A KR 20090049075 A KR20090049075 A KR 20090049075A KR 20100130404 A KR20100130404 A KR 20100130404A
Authority
KR
South Korea
Prior art keywords
fuse
wiring
fuses
semiconductor device
wirings
Prior art date
Application number
KR1020090049075A
Other languages
English (en)
Other versions
KR101043732B1 (ko
Inventor
김용호
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090049075A priority Critical patent/KR101043732B1/ko
Priority to US12/631,467 priority patent/US8304853B2/en
Publication of KR20100130404A publication Critical patent/KR20100130404A/ko
Application granted granted Critical
Publication of KR101043732B1 publication Critical patent/KR101043732B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

본 발명은 동일 면적 내에 배치되는 퓨즈의 개수를 증가시킬 수 있는 반도체 장치의 퓨즈 배치 구조를 제공하기 위한 것으로서, 이를 위해 본 발명은 퓨즈 오픈 영역 내에 복수 개의 퓨즈들이 배치되고, 이들 중 이웃하는 3개의 퓨즈를 퓨즈 쌍으로 하고, 각 퓨즈 쌍 내의 이웃하는 2개의 퓨즈는 상기 퓨즈 오픈 영역 내에서 적어도 일부가 서로 교차되도록 배치된 반도체 장치의 퓨즈 배치 구조를 제공한다.
반도체 장치, 퓨즈, 배치

Description

반도체 장치의 퓨즈 배치 구조{FUSE LAYOUT STRUCTURE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것으로, 특히 반도체 장치의 퓨즈 배치 구조에 관한 것이다.
반도체 장치에 있어서 퓨즈는 통상적으로 리페어(repair)를 통한 메모리 셀의 구제에 널리 사용되고 있으며, 메인 셀들 중에서 발생된 결함 셀을 리던던시(redundancy) 셀로 대체하는 작업은 대체적으로 메인 셀의 어드레스에 대응되는 리던던시 디코더의 퓨즈를 레이저 빔(laser beam) 등을 이용하여 절단함으로써 이루어진다. 그러나, 반도체 장치가 고집적화되어 감에 따라 더욱 많은 수의 리던던시 셀과 이를 리페어하기 위한 더욱 많은 수의 퓨즈를 필요로 하게 되었다. 이에 따라, 퓨즈의 간격과 폭 등이 더욱 좁아져 정밀한 제조공정이 요구되고 있는 실정이다.
도 1은 일반적인 반도체 장치의 퓨즈 구조를 설명하기 위하여 도시한 사시도 이다.
도 1을 참조하면, 일반적인 반도체 장치의 퓨즈(F)는 서로 다른 계층에 각각 형성된 제1 배선(M1)과, 제2 배선(M2)과, 이들을 연결하는 콘택(M2C)으로 이루어진다.
도 2 및 도 3은 종래기술에 따른 반도체 장치의 퓨즈 배치 구조를 설명하기 위하여 도시한 평면도로서, 도 2는 퓨즈 셋 내에 2개의 퓨즈(F1, F2)가 배치된 구조를 도시한 평면도이고, 도 3은 퓨즈 셋 내에 8개의 퓨즈(F1~F8)가 배치된 구조를 도시한 평면도이다.
도 2를 참조하면, 종래기술에 따른 반도체 장치의 퓨즈 배치 구조는 복수 개의 퓨즈(F1, F2)가 일정한 간격으로 이격되어 바 형태(bar type)로 동일한 피치(a)를 가진다. 전술한 바와 같이, 반도체 장치의 퓨즈(F1, F2)는 서로 다른 계층에 각각 형성된 제1 배선(M1)과, 제2 배선(M2)과, 이들을 연결하는 콘택(M2C)으로 이루어지며, 레이저 빔에 의해 절단이 이루어지는 퓨즈 오픈 영역(FOA)에는 제2 배선(M2)이 배치된다.
도 3에서와 같이, 하나의 퓨즈 셋에 8개의 퓨즈(F1~F8)가 배치되었을 때, 장축길이(L2)는 '7a+W'가 된다. 일반적으로 반도체 장치의 제조기술의 발전에 힘입어 각 패턴의 폭과 간격이 작아지게 되었지만, 퓨즈는 장비의 한계와 공정 제한 등으로 인하여 퓨즈의 피치를 감소시키는데 한계가 있다. 즉, 고집적화가 진행될수록 퓨즈의 면적이 차지하는 상대적인 비중이 커지게 되어 고집적화가 어려워진다. 이를 해결하기 위해서는 주어진 퓨즈의 개수를 최소한의 면적에 집적화할 수 있는 방 법이 필요하다.
따라서, 본 발명은 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 동일 면적 내에 배치되는 퓨즈의 개수를 증가시킬 수 있는 반도체 장치의 퓨즈 배치 구조를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은 퓨즈 오픈 영역 내에 복수 개의 퓨즈들이 배치되고, 이들 중 이웃하는 3개의 퓨즈를 퓨즈 쌍으로 하고, 각 퓨즈 쌍 내의 이웃하는 2개의 퓨즈는 상기 퓨즈 오픈 영역 내에서 적어도 일부가 서로 교차되도록 배치된 반도체 장치의 퓨즈 배치 구조를 제공한다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 퓨즈 오픈 영역 내에 복수 개의 퓨즈들이 배치되고, 이들 중 이웃하는 3개의 퓨즈를 퓨즈 쌍으로 하고, 각 퓨즈 쌍 내의 이웃하는 2개의 퓨즈는 상기 퓨즈 오픈 영역 내에서 적어도 일부가 서로 교차되도록 배치된 반도체 장치의 퓨즈 배치 구조를 제공함으로써 퓨즈가 바 형태로 이루어진 종래기술에 비해 동일 면적 내에 배치되는 퓨즈의 개수를 증가시킬 수 있다.
이하에서는, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
실시예
도 4 및 도 5는 본 발명의 실시예에 따른 반도체 장치의 퓨즈 배치 구조를 도시한 평면도이다. 도 4는 퓨즈 셋 내에 3개의 퓨즈(F1~F3)가 배치된 구조를 도시한 평면도이고, 도 5는 퓨즈 셋 내에 12개의 퓨즈(F1~F12)가 배치된 구조를 도시한 평면도이다.
도 4 및 도 5를 참조하면, 본 발명의 실시예에 따른 반도체 장치의 퓨즈 배치 구조는 퓨즈 오픈 영역(FOA) 내에 복수 개의 퓨즈들(F1~F3)이 배치된다. 퓨즈들(F1~F3) 중 이웃하는 3개의 퓨즈(F1~F3)를 퓨즈 쌍으로 하고, 각 퓨즈 쌍 내의 이웃하는 2개의 퓨즈는 퓨즈 오픈 영역(FOA) 내에서 적어도 일부가 서로 교차되도록 배치된다.
퓨즈 오픈 영역(FOA) 내에서 적어도 일부가 서로 교차되는 이웃하는 2개의 퓨즈들은 서로 다른 계층에 각각 형성된 배선이 서로 교차된다. 예를 들어, 도 4에서는 'F2'의 제1 배선(M1-F2)과 'F3'의 제2 배선(M2-F3)의 적어도 일부가 서로 교차된다.
도 5에서와 같이, 복수 개의 퓨즈 쌍을 포함하는 경우, 이웃하는 퓨즈 쌍은 서로 대칭 구조로 배치된다. 예를 들어, 'F1~F3'과 'F4~F6', 'F7~F9'와 'F10~F12'는 서로 대칭 구조로 배치된다. 즉, 'F1~F3'에서는 도 4와 마찬가지로 'F2'의 제1 배선(M1-F2)과 'F3'의 제2 배선(M2-F3)이 서로 교차되도록 배치되고, 'F4~F6'에서는 'F4'의 제2 배선(M2-F4)과 'F5'의 제1 배선(M1-F5)이 서로 교차되도록 배치된다. 이때, 각 퓨즈 쌍 내에서 서로 교차하는 배선들은 굴곡부를 갖는다. 굴곡부의 각도는 제한을 두지 않으나, 공정상의 편의를 고려하여 45° 또는 90°로 형성한다.
도 4 및 도 5에서, 각 퓨즈 쌍 내의 퓨즈들을 구성하는 배선들 중 레이저 빔에 의해 절단되는 최상층 배선은 제2 배선이 되며, 제2 배선은 평면적으로 'ㅂ'자 형상을 갖는다. 즉, 평면도 상에서 바라보았을 때 제2 배선의 형상은 'ㅂ'자 형태를 갖는다.
본 발명에 따른 각 퓨즈들은 도 1에서와 같이 제1 배선과, 제1 배선과 다른 계층, 즉 제1 배선 상에 형성된 제2 배선과, 제1 배선과 제2 배선을 서로 연결하는 콘택을 포함한다. 제1 및 제2 배선은 도전성 물질, 예컨대 Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, Ni, Ti, Co, Cu, Pt, W, Cr, Mo, W, Au, Ag, Zn, Ir, Ta, Hf, K, Li, Cs 및 이들의 합금으로 이루어진 군에서 선택된 어느 하나로 형성한다. 콘택은 콘택 플러그로서, 제1 및 제2 배선과 같이 도전성 물질로 형성한다.
도 4에 도시된 바와 같이, 'F1~F3'로 이루어진 퓨즈 쌍에 있어서, 'F1' 및 'F2'의 제2 배선(M2-F1, M2-F2)은 각각 바 형태(bar type)로 형성되고, 'F2'의 제1 배선(M1-F2)와 'F3'의 제2 배선(M2-F3)은 적어도 일부에 굴곡부를 갖는다. 또한, 'F3'의 제2 배선(M2-F3)은 'F1' 및 'F2'의 제2 배선(M2-F1, M2-F2)보다 큰 길이로 형성된다.
도 5에서, 첫번째 퓨즈 쌍과 세번째 퓨즈 쌍은 도 4와 동일한 구조로 퓨즈들이 배치된다. 한편, 두번째와 네번째 퓨즈 쌍은 첫번째와 세번째 퓨즈 쌍과 대칭되도록 배치된다. 예를 들어, 'F4~F6'로 이루어진 퓨즈 쌍에 있어서, 'F5' 및 'F6'의 제2 배선(M2-F5, M2-F6)은 각각 바 형태(bar type)로 형성되고, 'F5'의 제1 배선(M1-F5)와 'F4'의 제2 배선(M2-F4)은 적어도 일부에 굴곡부를 갖는다. 또한, 'F4'의 제2 배선(M2-F4)은 'F5' 및 'F6'의 제2 배선(M2-F5, M2-F6)보다 큰 길이로 형성된다.
한편, 도 4에서 'X' 부분은 레이저 빔을 통해 절단되는 제2 배선들로서, 이 부위에서는 제1 배선과 제2 배선이 서로 중첩되지 않도록 배치된다. 즉, 이 부분에서는 제2 배선만 존재하게 된다. 도 4 및 도 5에서 'MC2-Fn'(n은 1~12)는 콘택을 나타낸다.
이하, 면적 측면에서 본 발명과 종래기술을 비교설명하기로 한다. 먼저, 도 4에 도시된 바와 같이, 본 발명의 실시예에 따른 퓨즈 배치 구조에서의 장축길이(L3)는 도 2에 도시된 종래기술에 따른 퓨즈 배치 구조에서의 장축길이(L1)와 동일하다. 그렇지만, 도 4에서는 도 2에 비해 1개가 추가된 3개의 퓨즈를 배치할 수 있다.
도 5에 도시된 본 발명의 실시예에 따른 퓨즈 배치 구조에서의 장축길이(L4)는 도 3에 도시된 종래기술에 따른 퓨즈 배치 구조에서의 장축길이(L2)와 동일하다. 하지만, 도 5에서는 도 3에 비해 4개가 추가된 12개의 퓨즈를 더 배치할 수 있 다. 즉, 도 5에서는 장축길이(L4) 내에 12개의 퓨즈를 배치할 수 있으나, 도 3에 도시된 장축길이(L2) 내에서는 8개의 퓨즈를 배치할 수 있다. 따라서, 본 발명은 동일 면적 내에서 종래기술에 비해 1.5배 정도의 퓨즈를 증가시키는 효과를 얻을 수 있다.
이상에서 설명한 바와 같이, 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
도 1은 일반적인 반도체 장치의 퓨즈 구조를 도시한 사시도.
도 2 및 도 3은 종래기술에 따른 반도체 장치의 퓨즈 배치 구조를 도시한 평면도.
도 4 및 도 5는 본 발명의 실시예에 따른 반도체 장치의 퓨즈 배치 구조를 도시한 평면도.
<도면의 주요 부분에 대한 부호의 설명>
M1 : 제1 배선
M2 : 제2 배선
M2C : 콘택
F : 퓨즈
FOA : 퓨즈 오픈 영역

Claims (12)

  1. 퓨즈 오픈 영역 내에 복수 개의 퓨즈들이 배치되고, 이들 중 이웃하는 3개의 퓨즈를 퓨즈 쌍으로 하고, 각 퓨즈 쌍 내의 이웃하는 2개의 퓨즈는 상기 퓨즈 오픈 영역 내에서 적어도 일부가 서로 교차되도록 배치된 반도체 장치의 퓨즈 배치 구조.
  2. 제 1 항에 있어서,
    상기 퓨즈 오픈 영역 내에서 적어도 일부가 서로 교차되는 이웃하는 2개의 퓨즈들은 서로 다른 계층에 각각 형성된 배선이 서로 교차되는 반도체 장치의 퓨즈 배치 구조.
  3. 제 1 항에 있어서,
    상기 퓨즈 쌍 내의 퓨즈들을 구성하는 배선들 중 레이저 빔에 의해 절단되는 최상층 배선은 전체적으로 'ㅂ' 자 형상을 갖도록 배치된 반도체 장치의 퓨즈 배치 구조.
  4. 제 1 항에 있어서,
    상기 퓨즈 쌍은 이웃하는 퓨즈 쌍과 각각 대칭적으로 배치된 퓨즈 배치 구조.
  5. 제 1 항에 있어서,
    상기 퓨즈 쌍은 제1 내지 제3 퓨즈를 포함하고, 상기 제1 내지 제3 퓨즈 각각은,
    제1 배선;
    상기 제1 배선 상에 형성된 제2 배선 및
    상기 제1 배선과 상기 제2 배선을 서로 연결하는 콘택
    을 포함하는 반도체 장치의 퓨즈 배치 구조.
  6. 제 5 항에 있어서,
    상기 제1 및 제2 퓨즈의 제2 배선은 바 형태로 형성되고, 상기 제3 퓨즈의 제2 배선은 적어도 일부에 굴곡부를 갖는 반도체 장치의 퓨즈 배치 구조.
  7. 제 5 항에 있어서,
    상기 제3 퓨즈의 제2 배선은 상기 제1 및 제2 퓨즈의 제2 배선보다 큰 길이로 형성된 반도체 장치의 퓨즈 배치 구조.
  8. 제 5 항에 있어서,
    상기 제2 퓨즈의 제1 배선과 상기 제3 퓨즈의 제2 배선은 적어도 일부가 서로 교차하는 반도체 장치의 퓨즈 배치 구조.
  9. 제 5 항에 있어서,
    상기 제2 퓨즈의 제1 배선은 적어도 일부에 굴곡부를 갖는 반도체 장치의 퓨즈 배치 구조.
  10. 제 5 항에 있어서,
    상기 제1 퓨즈의 제2 배선과 상기 제2 퓨즈의 제1 배선은 적어도 일부가 서로 교차하는 반도체 장치의 퓨즈 배치 구조.
  11. 제 5 항에 있어서,
    상기 제2 퓨즈의 제1 배선은 적어도 일부에 굴곡부를 갖는 반도체 장치의 퓨즈 배치 구조.
  12. 제 5 항에 있어서,
    상기 제1 퓨즈의 제2 배선은 상기 제2 및 제3 퓨즈의 제2 배선보다 큰 길이로 형성된 반도체 장치의 퓨즈 배치 구조.
KR1020090049075A 2009-06-03 2009-06-03 반도체 장치의 퓨즈 배치 구조 KR101043732B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090049075A KR101043732B1 (ko) 2009-06-03 2009-06-03 반도체 장치의 퓨즈 배치 구조
US12/631,467 US8304853B2 (en) 2009-06-03 2009-12-04 Fuse layout structure of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090049075A KR101043732B1 (ko) 2009-06-03 2009-06-03 반도체 장치의 퓨즈 배치 구조

Publications (2)

Publication Number Publication Date
KR20100130404A true KR20100130404A (ko) 2010-12-13
KR101043732B1 KR101043732B1 (ko) 2011-06-24

Family

ID=43300322

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090049075A KR101043732B1 (ko) 2009-06-03 2009-06-03 반도체 장치의 퓨즈 배치 구조

Country Status (2)

Country Link
US (1) US8304853B2 (ko)
KR (1) KR101043732B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170064902A (ko) * 2015-12-02 2017-06-12 에스케이하이닉스 주식회사 퓨즈 어드레스 회로

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11152300B2 (en) 2011-09-16 2021-10-19 International Business Machines Corporation Electrical fuse with metal line migration
KR102343205B1 (ko) 2015-08-12 2021-12-23 삼성전자주식회사 반도체 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030054904A (ko) * 2001-12-26 2003-07-02 주식회사 하이닉스반도체 반도체 소자의 메탈퓨즈 형성 방법
TW538518B (en) * 2002-07-19 2003-06-21 Nanya Technology Corp Fuse structure
KR100605872B1 (ko) * 2004-06-30 2006-08-01 주식회사 하이닉스반도체 반도체소자 및 그 형성방법
JP2006324306A (ja) 2005-05-17 2006-11-30 Nec Electronics Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170064902A (ko) * 2015-12-02 2017-06-12 에스케이하이닉스 주식회사 퓨즈 어드레스 회로

Also Published As

Publication number Publication date
US20100308953A1 (en) 2010-12-09
US8304853B2 (en) 2012-11-06
KR101043732B1 (ko) 2011-06-24

Similar Documents

Publication Publication Date Title
KR100317533B1 (ko) 반도체 집적회로 장치에서의 레이저 퓨즈박스의 구조 및그에 따른 제조 방법
TW445623B (en) Crack stop between neighboring fuses for protection from fuse blow damage
TW201444025A (zh) 積體電路熔絲及其製造方法
KR100275750B1 (ko) 반도체 메모리 장치의 레이저 퓨즈 박스의 배선 배치
KR101043732B1 (ko) 반도체 장치의 퓨즈 배치 구조
JP2007005758A (ja) 半導体素子のヒューズボックス
JP2009295673A (ja) 電気ヒューズ、半導体装置、および電気ヒューズの切断方法
CN100517686C (zh) 半导体设备
JP4511211B2 (ja) 半導体装置
CN103872011B (zh) 电可编程熔丝结构
KR100480614B1 (ko) 퓨즈 뱅크의 크기를 줄이기 위한 반도체 메모리 장치의퓨즈 뱅크
US8860175B2 (en) Fuse of semiconductor device and method for forming the same
KR100618891B1 (ko) 퓨즈 보호용 패턴부를 구비한 반도체 장치
KR20070054278A (ko) 반도체 소자의 퓨즈구조 및 퓨즈 형성방법
KR100586548B1 (ko) 반도체 메모리소자의 퓨즈 및 리페어 방법
CN104022099A (zh) 集成电路装置
KR101043841B1 (ko) 반도체 메모리 장치의 퓨즈
KR101096235B1 (ko) 반도체 장치의 전기적 퓨즈
KR101096212B1 (ko) 반도체 소자의 안티퓨즈 및 그의 형성 방법
US8445989B2 (en) Semiconductor device
KR101168395B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
US20090174028A1 (en) Fuse in a Semiconductor Device and Method for Forming the Same
KR100967020B1 (ko) 반도체 소자 및 그 형성 방법
KR101060714B1 (ko) 반도체 소자의 퓨즈 및 그 형성 방법
KR20060003696A (ko) 반도체 소자의 퓨즈

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee