KR20100112891A - 이미지 센서 모듈 - Google Patents

이미지 센서 모듈 Download PDF

Info

Publication number
KR20100112891A
KR20100112891A KR1020090031415A KR20090031415A KR20100112891A KR 20100112891 A KR20100112891 A KR 20100112891A KR 1020090031415 A KR1020090031415 A KR 1020090031415A KR 20090031415 A KR20090031415 A KR 20090031415A KR 20100112891 A KR20100112891 A KR 20100112891A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
disposed
connection
substrate
connection pattern
Prior art date
Application number
KR1020090031415A
Other languages
English (en)
Other versions
KR100997797B1 (ko
Inventor
이승현
황찬기
이승호
박희진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090031415A priority Critical patent/KR100997797B1/ko
Priority to US12/491,412 priority patent/US8223248B2/en
Priority to TW098122855A priority patent/TWI479644B/zh
Priority to CN201010149978.6A priority patent/CN101859786B/zh
Publication of KR20100112891A publication Critical patent/KR20100112891A/ko
Application granted granted Critical
Publication of KR100997797B1 publication Critical patent/KR100997797B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/1369—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13699—Material of the matrix
    • H01L2224/1379—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13798—Fillers
    • H01L2224/13799—Base material
    • H01L2224/138—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

이미지 센서 모듈이 개시되어 있다. 이미지 센서 모듈은 반도체 칩 몸체, 상기 반도체 칩 몸체의 상면 상에 배치된 이미지 센싱부 및 상기 상면에 배치된 본딩 패드들을 갖는 반도체 칩, 상기 반도체 칩상에 배치되며 상기 상면에 대하여 수직하게 배치된 절연부, 상기 절연부의 바닥면 상에 배치되며 상기 본딩 패드와 전기적으로 접속되는 연결 패턴 및 상기 이미지 센싱부와 마주하며 상기 절연부와 결합되는 투명 커버를 포함하는 홀더 및 상기 홀더 및 상기 반도체 칩 사이에 개재되어 상기 홀더를 상기 반도체 칩에 결합시키기 위한 결합 부재를 포함한다.

Description

이미지 센서 모듈{IMAGE SENSOR MODULE}
본 발명은 이미지 센서 모듈에 관한 것이다.
일반적으로 이미지 센서 모듈은 반도체 소자들로 입사된 외부광을 디텍팅하여 디지털 이미지를 구현한다. 이미지 센서 모듈은 디지털 카메라 및 노트북 등에 장착되고, 이미지 센서 모듈을 이용하여 동영상을 제작 또는 정지 이미지를 제작할 수 있다.
이미지 센서 모듈은 반도체 소자들을 포함하는 반도체 칩, 반도체 칩이 장착되는 기판을 포함하며, 반도체 칩 및 기판은 도전성 와이어에 의하여 전기적으로 연결된다.
이와 같이 도전성 와이어에 의하여 반도체 칩이 기판과 전기적으로 연결될 경우, 이미지 센서 모듈의 제조 시간이 증가될 뿐만 아니라 이미지 센서 모듈의 사이즈가 크게 증가되는 문제점을 갖는다.
본 발명은 제조 시간 및 사이즈를 단축시키기에 적합한 이미지 센서 모듈을 제공한다.
본 발명에 따른 이미지 센서 모듈은 반도체 칩 몸체, 상기 반도체 칩 몸체의 상면 상에 배치된 이미지 센싱부 및 상기 상면에 배치된 본딩 패드들을 갖는 반도체 칩, 상기 반도체 칩상에 배치되며 상기 상면에 대하여 수직하게 배치된 절연부, 상기 절연부의 바닥면 상에 배치되며 상기 본딩 패드와 전기적으로 접속되는 연결 패턴 및 상기 이미지 센싱부와 마주하며 상기 절연부와 결합되는 투명 커버를 포함하는 홀더 및 상기 홀더 및 상기 반도체 칩 사이에 개재되어 상기 홀더를 상기 반도체 칩에 결합시키기 위한 결합 부재를 포함한다.
이미지 센서 모듈의 상기 결합 부재는 비전도성접착제(Non Conductive Adhesive, NCA), 비전도성필름(Non Conductive Film, NCF) 및 이방성 도전 필름(Anisotropic Conductive film, ACF)들 중 어느 하나를 포함한다.
이미지 센서 모듈은 상기 각 본딩 패드 및 상기 연결 패턴 사이에 개재되며 상기 본딩 패드 및 상기 연결 패턴을 전기적으로 연결하는 범프를 더 포함한다.
이미지 센서 모듈의 상기 절연부는 상기 절연부의 내측면에 고정되는 필터 및 렌즈를 포함한다.
이미지 센서 모듈은 상기 반도체 칩의 상기 상면과 대향 하는 하면에 배치되 며, 상기 연결 패턴과 전기적으로 접속되는 접속 패드를 갖는 기판을 더 포함한다.
이미지 센서 모듈의 상기 기판은 상기 반도체 칩을 수납하기 위한 오목한 수납부를 더 포함한다.
이미지 센서 모듈의 상기 기판은 플랙시블한 기판을 포함한다.
이미지 센서 모듈의 상기 절연부는 상기 절연부 및 상기 반도체 칩 몸체가 접촉하는 부분이 안쪽으로 절곡된 바닥판을 포함하고, 상기 각 연결 패턴은 상기 바닥판에 형성된 제1 연결 패턴부 및 상기 제1 연결 패턴부로부터 상기 바닥판과 연결된 상기 절연부의 측면으로 연장된 제2 연결 패턴부를 포함한다.
이미지 센서 모듈의 상기 제2 연결 패턴부 및 상기 기판의 접속 패드를 전기적으로 접속하는 접속 부재를 더 포함한다.
이미지 센서 모듈의 상기 절연부는 상기 절연부 및 상기 반도체 칩 몸체가 접촉하는 부분이 바깥쪽으로 절곡 및 상기 반도체 칩의 외부로 돌출된 바닥판을 포함하고, 상기 바닥판 상에 배치된 상기 각 연결 패턴에 의하여 상기 접속 패턴 및 상기 본딩 패드는 전기적으로 연결된다.
이미지 센서 모듈의 상기 절연부는 상기 절연부 및 상기 반도체 칩 몸체가 접촉하는 부분에서 상기 절연부의 안쪽 및 바깥쪽으로 각각 돌출된 바닥판을 포함하고, 상기 바닥판 상에 배치된 상기 각 연결 패턴에 의하여 상기 접속 패턴 및 상기 본딩 패드는 전기적으로 연결된다.
이미지 센서 모듈은 상기 각 본딩 패드와 전기적으로 접속되며 상기 반도체 칩 몸체의 상기 상면과 대향 하는 상기 하면에 배치된 볼 랜드들 및 상기 볼 랜드 들과 접속된 접속 부재들을 더 포함한다.
이미지 센서 모듈은 상기 본딩 패드 및 상기 볼 랜드들을 전기적으로 연결하기 위해 상기 반도체 칩을 관통하는 관통 전극을 더 포함한다.
본 발명에 따른 이미지 센서 모듈은 반도체 칩 몸체, 상기 반도체 칩 몸체의 상면 상에 배치된 이미지 센싱부 및 상기 상면에 배치된 본딩 패드들을 갖는 반도체 칩, 상기 반도체 칩이 배치되며 상기 각 본딩 패드들과 대응하는 접속 패드들을 갖는 기판, 상기 기판 상에 배치되며 상기 기판에 대하여 세워진 절연부 및 상기 절연부와 연결되며 상기 기판에 대하여 평행하게 배치된 바닥판, 상기 바닥판 상에 배치되며 상기 각 본딩 패드 및 상기 각 본딩 패드와 대응하는 상기 접속 패드를 전기적으로 연결하는 연결 패턴 및 상기 이미지 센싱부와 마주하며 상기 절연부와 결합되는 투명 커버를 포함하는 홀더 및 상기 홀더 및 상기 기판 사이에 배치되어 상기 홀더를 상기 기판에 결합하는 결합 부재를 포함한다.
이미지 센서 모듈의 상기 결합 부재는 비전도성접착제(Non Conductive Adhesive, NCA), 비전도성필름(Non Conductive Film, NCF) 및 이방성 도전 필름(Anisotropic Conductive film, ACF)들 중 어느 하나를 포함한다.
이미지 센서 모듈은 상기 각 본딩 패드 및 상기 연결 패턴 사이에 개재되며 상기 본딩 패드 및 상기 연결 패턴을 전기적으로 연결하는 범프를 더 포함한다.
이미지 센서 모듈의 상기 기판은 상기 반도체 칩을 수납하기 위한 오목한 수납부를 더 포함하는 것을 특징으로 하는 이미지 센서 모듈.상기 결합 부재는 비전도성접착제(Non Conductive Adhesive, NCA), 비전도성필름(Non Conductive Film, NCF) 및 이방성 도전 필름(Anisotropic Conductive film, ACF)들 중 어느 하나를 포함한다.
본 발명에 따르면, 이미지 센서 모듈의 제조에 소요되는 시간을 크게 단축 및 이미지 센서 모듈의 부피를 크게 감소시킬 수 있는 효과를 갖는다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 이미지 센서 모듈에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
본 발명에 따른 이미지 센서 모듈은 반도체 칩, 홀더 및 결합 부재를 포함한다.
반도체 칩은 반도체 칩 몸체, 상기 반도체 칩 몸체의 상면 상에 배치된 이미지 센싱부 및 상기 상면의 에지를 따라 배치된 본딩 패드들을 포함한다.
홀더는 상기 에지를 따라 배치되며 상기 상면에 대하여 수직하게 배치된 절연부, 상기 절연부의 바닥면 상에 배치되며 상기 본딩 패드와 전기적으로 접속되는 연결 패턴 및 상기 이미지 센싱부와 마주하며 상기 절연부와 결합되는 투명 커버를 포함한다.
결합 부재는 상기 반도체 칩 몸체에 상기 절연부를 결합시키고, 결합 부재에 의하여 이미지 센싱부는 밀봉된다.
이하, 본 발명의 다양한 실시예들에 따른 이미지 센서 모듈을 첨부된 도면들을 참조하여 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 이미지 센서 모듈을 도시한 단면도이다.
도 1을 참조하면, 이미지 센서 모듈(100)은 반도체 칩(10), 홀더(20) 및 결합 부재(30)를 포함한다. 이에 더하여, 이미지 센서 모듈(100)은 기판(40)을 더 포함할 수 있다.
도 2는 도 1에 도시된 반도체 칩을 도시한 평면도이다.
도 2를 참조하면, 반도체 칩(10)은 반도체 칩 몸체(12), 이미지 센싱부(14) 및 본딩 패드(16)들을 포함한다. 본 실시예에서, 반도체 칩(10)은 범프(18)를 더 포함할 수 있다.
반도체 칩 몸체(12)는, 예를 들어, 직육면체 형상을 갖는다. 직육면체 형상을 갖는 반도체 칩 몸체(12)는 상면 및 상면과 대향하는 하면을 갖는다.
이미지 센싱부(14)는 반도체 칩 몸체(12)의 상면 중앙부에 배치된다. 이미지 센싱부(14)는 복수개의 포토 다이오드(미도시)들 및 각 포토 다이오드들을 구동하기 위해 복수개의 트랜지스터들로 이루어진 구동 유닛(미도시)들을 포함한다.
본딩 패드(16)들은 반도체 칩 몸체(12)의 상면 상에 배치되며, 본딩 패드(16)들은, 예를 들어, 이미지 센싱부(14)의 주변을 따라 배치된다. 구체적으로, 본딩 패드(16)들은 반도체 칩 몸체(12)의 상면 에지를 따라 배치된다.
범프(18)는 각 본딩 패드(16) 상에 배치된다. 범프(18)는 금 범프 및/또는 니켈 범프를 포함할 수 있다.
도 3은 도 1의 절연부의 배면도이다. 도 4는 도 1의 절연부의 측면도이다.
도 1을 참조하면, 홀더(20)는 반도체 칩(10) 상에 배치된다. 홀더(20)는 절연부(22), 연결 패턴(25) 및 투명 커버(29)를 포함한다.
도 3 및 도 4를 참조하면, 절연부(22)는 상부 및 하부가 개구된 통(barrel) 형상을 갖는다. 절연부(22)는 측벽(23) 및 반도체 칩(10)과 마주하는 측벽(23)의 하단부가 절연부(22)의 안쪽 방향으로 꺾인 바닥판(24)을 포함한다.
절연부(22)의 측벽(23)들은 반도체 칩 몸체(12)의 상면의 4 개의 에지들을 따라 배치되고, 따라서, 측벽(23)들은 4 개로 이루어진다. 본 실시예에서, 절연부(22)의 4 개의 측벽(23)들은 상호 연결되고, 각 측벽(23)들은 반도체 칩 몸체(12)의 상면에 대하여 실질적으로 수직하게 배치된다. 절연부(22)는, 예를 들어, 절연 물질을 포함한다. 본 실시예에서, 절연부(22)가 사각 프레임 형상을 갖는 것이 도시 및 설명되었지만 이와 다르게 절연부(22)는 원통 형상을 가질 수 있다.
절연부(22)의 측벽(23)들의 내측면에는 적어도 하나의 렌즈(28) 또는 IR 필터가 배치될 수 있다.
연결 패턴(25)은 제1 연결 패턴부(26) 및 제2 연결 패턴부(27)를 포함한다. 제1 연결 패턴부(26)는 절연부(22)의 바닥판(24)의 외측면에 배치되고, 제2 연결 패턴부(27)는 절연부(22)의 측벽(23)의 외측면에 배치된다. 각 제1 연결 패턴부(26) 및 제1 연결 패턴부(26)와 대응하는 제2 연결 패턴부(27)는 상호 전기적으로 연결된다. 따라서, 연결 패턴(25)은, 단면상에서 보았을 때, "L" 자 형상을 갖는다.
본 실시예에서, 연결 패턴(25)의 각 제1 연결 패턴부(26)들은 바닥판(24) 상에 반도체 칩(10)의 각 범프(18)들과 대응하는 위치에 배치되고, 따라서, 각 제1 연결 패턴부(26)들은 반도체 칩(10)의 각 범프(18)들 상에 배치된다.
투명 커버(29)들은 커버부(29a) 및 결합부(29b)를 포함한다.
커버부(29a)는 투명 플레이트 형상을 갖고, 커버부(29a)는 반도체 칩(10)의 이미지 센싱부(14)와 마주하는 위치에 배치된다. 결합부(29b)는 커버부(29a)로부터 연장되며 결합부(29b)는 절연부(22)의 측벽(23)과 결합된다.
투명 커버(29)는 외부 이물질이 이미시 센싱부(14)로 유입되는 것을 방지 및 외부광이 이미지 센싱부(14)에 도달하도록 한다.
결합 부재(30)는 연결 부재(25) 및 반도체 칩(10)의 범프(18)를 물리적 또는 전기적으로 결합한다. 본 실시예에서, 결합 부재(30)는 절연부(22)의 바닥판(24)을 따라 폐루프 형상으로 형성된다. 결합 부재(30)는 외부 오염물들이 홀더(20) 내부로 유입되어 이미지 센싱부(14)가 오염물들에 의하여 오염되는 것을 방지한다.
본 실시예에서, 결합 부재(30)로서 사용될 수 있는 물질의 예로서는 비전도성접착제(Non Conductive Adhesive, NCA), 비전도성필름(Non Conductive Film, NCF) 및 이방성 도전 필름(Anisotropic Conductive film, ACF) 등을 들 수 있다.
기판(40)은 반도체 칩(10)과 결합되고, 기판(40) 및 반도체 칩(10)은 상호 전기적으로 연결된다.
본 실시예에서, 기판(40)은, 예를 들어, 얇은 두께를 갖는 인쇄회로기판일 수 있다. 또한, 기판(40)의 상면에는 반도체 칩(10)이 수납되는 수납홈(41)이 형성 된다. 수납홈(41)의 깊이는 반도체 칩(10)의 두께와 실질적으로 동일할 수 있다. 기판(40)의 수납홈(41)에 반도체 칩(10)을 수납함으로써 이미지 센서 모듈의 전체 부피를 보다 감소시킬 수 있을 뿐만 아니라 취성(brittleness)이 약한 반도체 칩(10)의 후면이 외부에 직접 노출되는 것을 방지할 수 있다.
기판(40)은 접속 패드(42)들, 볼 랜드(44)들 및 도전볼(46)들을 포함한다.
접속 패드(42)들은 기판(40)의 상면 상에 배치되며, 접속 패드(42)들은 수납홈(41)의 주변을 따라 배치된다. 본 실시예에서, 각 접속 패드(42)들은 각 제2 연결 패턴부(27)와 대응하는 위치에 배치될 수 있다.
볼 랜드(44)들은 기판(40)의 상기 상면과 대향하는 후면 상에 배치되며, 볼 랜드(44)들은 접속 패드(42)와 전기적으로 연결된다.
도전볼(46)들은 볼 랜드(44)와 전기적으로 접속되며, 도전볼(46)들은, 예를 들어, 솔더를 포함하는 솔더볼일 수 있다.
본 실시예에서, 기판(40)의 각 접속 패드(42)들 및 각 접속 패드(42)들과 대응하는 제2 연결 패턴부(27)들은 솔더와 같은 접속 부재(45)에 의하여 전기적으로 연결된다.
본 실시예에 따르면, 절연부(22)를 이용하여 격리된 반도체 칩(10)의 본딩 패드(16) 및 기판(40)의 접속 패드(42)들을 도전성 와이어 없이 전기적으로 연결할 수 있어 이미지 센서 모듈의 제조 시간 단축 및 부피를 크게 감소시킬 수 있다.
도 5는 본 발명의 다른 실시예에 따른 이미지 센서 모듈을 도시한 단면도이다. 도 5에 도시된 이미지 센서 모듈은 절연부 및 연결 패턴을 제외하면 앞서 도 1 을 통해 도시 및 설명된 이미지 센서 모듈과 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며 동일한 구성에 대해서는 동일한 명칭 및 참조부호를 부여하기로 한다.
도 5를 참조하면, 이미지 센서 모듈(100)은 반도체 칩(10), 홀더(20) 및 결합 부재(30)를 포함한다. 이에 더하여, 이미지 센서 모듈(100)은 기판(40)을 더 포함할 수 있다.
이들 중 홀더(20)는 반도체 칩(10) 상에 배치된다. 홀더(20)는 절연부(22), 연결 패턴(25) 및 투명 커버(29)를 포함한다.
절연부(22)는 상부 및 하부가 개구된 통(barrel) 형상을 갖는다. 절연부(22)는 측벽(23) 및 반도체 칩(10)과 마주하는 측벽(23)의 하단부가 절연부(22)의 바깥쪽 방향으로 꺾인 바닥판(24)을 포함한다. 본 실시예에서, 측벽(23)으로부터 측벽(23)의 바깥쪽으로 꺾인 바닥판(24)의 적어도 일부는 반도체 칩(10)의 측면 외부로 돌출된다.
절연부(22)의 측벽(23)들은 반도체 칩 몸체(12)의 상면의 4 개의 에지들을 따라 배치되고, 따라서, 측벽(23)들은 4 개로 이루어진다. 본 실시예에서, 절연부(22)의 4 개의 측벽(23)들은 상호 연결되고, 각 측벽(23)들은 반도체 칩 몸체(12)의 상면에 대하여 실질적으로 수직하게 배치된다. 절연부(22)는, 예를 들어, 절연 물질을 포함한다. 본 실시예에서, 절연부(22)가 사각 프레임 형상을 갖는 것이 도시 및 설명되었지만 이와 다르게 절연부(22)는 원통 형상을 가질 수 있다.
절연부(22)의 측벽(23)들의 내측면에는 적어도 하나의 렌즈(28) 또는 IR 필 터가 배치될 수 있다.
연결 패턴(25)은 절연부(22)의 바닥판(24)의 외측면 상에 배치된다. 본 실시예에서, 연결 패턴(25)의 일부는 반도체 칩(10)의 범프(18) 상에 배치되고, 연결 패턴(25)의 일부는 기판(40)의 접속 패드(42)와 마주한다. 본 실시예에서, 접속 패드(42) 및 연결 패턴(25)은 솔더 등을 포함하는 접속 부재(45)에 의하여 전기적으로 연결된다.
본 실시예에 의하면, 절연부(22)의 바닥판(24)을 바깥쪽으로 절곡함으로써 연결 패턴(25)의 구조를 보다 단순화시킬 수 있을 뿐만 아니라 접속 부재(45)의 사용량을 보다 감소시킬 수 있다.
도 6은 본 발명의 다른 실시예에 따른 이미지 센서 모듈을 도시한 단면도이다. 도 6에 도시된 이미지 센서 모듈은 절연부 및 연결 패턴을 제외하면 앞서 도 1을 통해 도시 및 설명된 이미지 센서 모듈과 실질적으로 동일한 구성을 갖는다. 따라서, 동일한 구성에 대한 중복된 설명은 생략하기로 하며 동일한 구성에 대해서는 동일한 명칭 및 참조부호를 부여하기로 한다.
도 6을 참조하면, 이미지 센서 모듈(100)은 반도체 칩(10), 홀더(20) 및 결합 부재(30)를 포함한다. 이에 더하여, 이미지 센서 모듈(100)은 기판(40)을 더 포함할 수 있다.
이들 중 홀더(20)는 반도체 칩(10) 상에 배치된다. 홀더(20)는 절연부(22), 연결 패턴(25) 및 투명 커버(29)를 포함한다.
절연부(22)는 상부 및 하부가 개구된 통(barrel) 형상을 갖는다. 절연부(22) 는 측벽(23) 및 반도체 칩(10)과 마주하는 측벽(23)의 하단부에는 절연부(22)의 측벽(23)을 기준으로 측벽(23)의 안쪽 및 측벽(23)의 바깥쪽 방향으로 연장된 바닥판(24)을 포함한다. 본 실시예에서, 측벽(23)으로부터 측벽(23)의 바깥쪽 으로 연장된 바닥판(24)의 적어도 일부는 반도체 칩(10)의 측면 외부로 돌출된다.
절연부(22)의 측벽(23)들은 반도체 칩 몸체(12)의 상면의 4 개의 에지들을 따라 배치되고, 따라서, 측벽(23)들은 4 개로 이루어진다. 본 실시예에서, 절연부(22)의 4 개의 측벽(23)들은 상호 연결되고, 각 측벽(23)들은 반도체 칩 몸체(12)의 상면에 대하여 실질적으로 수직하게 배치된다. 절연부(22)는, 예를 들어, 절연 물질을 포함한다. 본 실시예에서, 절연부(22)가 사각 프레임 형상을 갖는 것이 도시 및 설명되었지만 이와 다르게 절연부(22)는 원통 형상을 가질 수 있다.
절연부(22)의 측벽(23)들의 내측면에는 적어도 하나의 렌즈(28) 또는 IR 필터가 배치될 수 있다.
연결 패턴(25)은 절연부(22)의 바닥판(24)의 외측면 전면적에 배치된다. 본 실시예에서, 연결 패턴(25)의 일부는 반도체 칩(10)의 범프(18) 상에 배치되고, 연결 패턴(25)의 일부는 기판(40)의 접속 패드(42)와 마주한다. 본 실시예에서, 접속 패드(42) 및 연결 패턴(25)은 솔더 등을 포함하는 접속 부재(45)에 의하여 전기적으로 연결된다.
본 실시예에 의하면, 절연부(22)의 측벽(23)을 기준으로 측벽(23)의 안쪽 및 측벽(23)의 바깥쪽으로 각각 연장된 바닥판(24)을 측벽(23)에 형성하여 연결 패턴(25)의 구조를 보다 단순화시킬 수 있을 뿐만 아니라 연결 패턴(25)과 범프(18), 연결 패턴(25)과 접속 패드(42)의 정렬 불량을 방지할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 이미지 센서 모듈을 도시한 단면도이다.
도 7을 참조하면, 이미지 센서 모듈(100)은 반도체 칩(10), 홀더(20) 및 결합 부재(30), 관통 전극(47) 및 재배선(49)을 포함한다.
반도체 칩(10)은 반도체 칩 몸체(12), 이미지 센싱부(14) 및 본딩 패드(16)들을 포함한다. 본 실시예에서, 반도체 칩(10)은 범프(18)를 더 포함할 수 있다.
반도체 칩 몸체(12)는, 예를 들어, 직육면체 형상을 갖는다. 직육면체 형상을 갖는 반도체 칩 몸체(12)는 상면 및 상면과 대향하는 하면을 갖는다.
이미지 센싱부(14)는 반도체 칩 몸체(12)의 상면 중앙부에 배치된다. 이미지 센싱부(14)는 복수개의 포토 다이오드(미도시)들 및 각 포토 다이오드들을 구동하기 위해 복수개의 트랜지스터들로 이루어진 구동 유닛(미도시)들을 포함한다.
본딩 패드(16)들은 반도체 칩 몸체(12)의 상면 상에 배치되며, 본딩 패드(16)들은, 예를 들어, 이미지 센싱부(14)의 주변을 따라 배치된다. 구체적으로, 본딩 패드(16)들은 반도체 칩 몸체(12)의 상면 에지를 따라 배치된다.
관통 전극(47)은 반도체 칩 몸체(12)의 상면 및 상면과 대향하는 하면을 관통한다. 관통 전극(47)은, 예를 들어, 반도체 칩 몸체(12)의 본딩 패드(16)를 관통한다.
재배선(49)은 반도체 칩 몸체(12)의 하면상에 배치되며, 재배선(49)의 일부는 관통 전극(47)과 전기적으로 연결되고, 재배선(49)의 일부에는 솔더볼이 부착된 다.
본 실시예에서, 반도체 칩 몸체(12)의 하면 및 재배선(49) 사이에는 절연막(48)이 개재될 수 있다.
범프(18)는 각 관통 전극(47)이 관통된 본딩 패드(16) 상에 배치된다. 범프(18)는 금 범프 및/또는 니켈 범프를 포함할 수 있다.
홀더(20)는 반도체 칩(10) 상에 배치된다. 홀더(20)는 절연부(22), 연결 패턴(25) 및 투명 커버(29)를 포함한다.
절연부(22)는 상부 및 하부가 개구된 통(barrel) 형상을 갖는다. 절연부(22)는 측벽(23) 및 반도체 칩(10)과 마주하는 측벽(23)의 하단부가 절연부(22)의 안쪽 방향으로 꺾인 바닥판(24)을 포함한다.
절연부(22)의 측벽(23)들은 반도체 칩 몸체(12)의 상면의 4 개의 에지들을 따라 배치되고, 따라서, 측벽(23)들은 4 개로 이루어진다. 본 실시예에서, 절연부(22)의 4 개의 측벽(23)들은 상호 연결되고, 각 측벽(23)들은 반도체 칩 몸체(12)의 상면에 대하여 실질적으로 수직하게 배치된다. 절연부(22)는, 예를 들어, 절연 물질을 포함한다. 본 실시예에서, 절연부(22)가 사각 프레임 형상을 갖는 것이 도시 및 설명되었지만 이와 다르게 절연부(22)는 원통 형상을 가질 수 있다.
절연부(22)의 측벽(23)들의 내측면에는 적어도 하나의 렌즈(28) 또는 IR 필터가 배치될 수 있다.
연결 패턴(25)은 제1 연결 패턴부(26) 및 제2 연결 패턴부(27)를 포함한다. 제1 연결 패턴부(26)는 절연부(22)의 바닥판(24)의 외측면에 배치되고, 제2 연결 패턴부(27)는 절연부(22)의 측벽(23)의 외측면에 배치된다. 각 제1 연결 패턴부(26) 및 제1 연결 패턴부(26)와 대응하는 제2 연결 패턴부(27)는 상호 전기적으로 연결된다. 따라서, 연결 패턴(25)은, 단면상에서 보았을 때, "L" 자 형상을 갖는다.
본 실시예에서, 연결 패턴(25)의 각 제1 연결 패턴부(26)들은 바닥판(24) 상에 반도체 칩(10)의 각 범프(18)들과 대응하는 위치에 배치되고, 따라서, 각 제1 연결 패턴부(26)들은 반도체 칩(10)의 각 범프(18)들 상에 배치된다.
투명 커버(29)들은 커버부(29a) 및 결합부(29b)를 포함한다.
커버부(29a)는 투명 플레이트 형상을 갖고, 커버부(29a)는 반도체 칩(10)의 이미지 센싱부(14)와 마주하는 위치에 배치된다. 결합부(29b)는 커버부(29a)로부터 연장되며 결합부(29b)는 절연부(22)의 측벽(29b)과 결합된다.
투명 커버(29)는 외부 이물질이 이미시 센싱부(14)로 유입되는 것을 방지 및 외부광이 이미지 센싱부(14)에 도달하도록 한다.
결합 부재(32)는 연결 부재(25) 및 반도체 칩(10)의 범프(18)를 물리적 또는 전기적으로 결합한다. 본 실시예에서, 결합 부재(32)는 절연부(22)의 바닥판(24)을 따라 폐루프 형상으로 형성된다. 결합 부재(32)는 외부 오염물들이 홀더(20) 내부로 유입되어 이미지 센싱부(14)가 오염물들에 의하여 오염되는 것을 방지한다.
본 실시예에서, 결합 부재(32)로서 사용될 수 있는 물질의 예로서는 비전도성접착제(Non Conductive Adhesive, NCA), 비전도성필름(Non Conductive Film, NCF) 및 이방성 도전 필름(Anisotropic Conductive film, ACF) 등을 들 수 있다.
본 실시예에 의하면, 상면에 이미지 센싱부가 형성된 반도체 칩을 관통하는 관통 전극 및 반도체 칩의 후면에 배치되며 관통 전극과 연결된 재배선에 솔더볼을 부착함으로써 보다 작은 사이즈의 이미지 센서 모듈을 구현할 수 있는 효과를 갖는다.
도 8은 본 발명의 또 다른 실시예에 따른 이미지 센서 모듈을 도시한 단면도이다.
도 8을 참조하면, 이미지 센서 모듈(100)은 반도체 칩(10), 홀더(20), 결합 부재(30) 및 기판(40)을 포함한다.
반도체 칩(10)은 반도체 칩 몸체(12), 이미지 센싱부(14) 및 본딩 패드(16)들을 포함한다. 본 실시예에서, 반도체 칩(10)은 범프(18)를 더 포함할 수 있다.
반도체 칩 몸체(12)는, 예를 들어, 직육면체 형상을 갖는다. 직육면체 형상을 갖는 반도체 칩 몸체(12)는 상면 및 상면과 대향하는 하면을 갖는다.
이미지 센싱부(14)는, 예를 들어, 반도체 칩 몸체(12)의 상면의 중앙부에 배치된다. 이미지 센싱부(14)는 복수개의 포토 다이오드(미도시)들 및 각 포토 다이오드들을 구동하기 위해 복수개의 트랜지스터들로 이루어진 구동 유닛(미도시)들을 포함한다.
본딩 패드(16)들은 반도체 칩 몸체(12)의 상면 상에 배치된다. 본딩 패드(16)들은, 예를 들어, 이미지 센싱부(14)의 주변을 따라 배치된다. 구체적으로, 본딩 패드(16)들은 반도체 칩 몸체(12)의 상면 에지를 따라 배치된다.
범프(18)는 각 본딩 패드(16) 상에 배치되고, 범프(18)는 금 범프 및/또는 니켈 범프를 포함할 수 있다.
기판(40)은 반도체 칩(10)과 결합된다. 본 실시예에서, 기판(40)은, 예를 들어, 얇은 두께를 갖는 인쇄회로기판일 수 있다. 또한, 기판(40)의 상면에는 반도체 칩(10)이 수납되는 수납홈(41)이 형성된다. 수납홈(41)의 깊이는 반도체 칩(10)의 두께와 실질적으로 동일할 수 있다. 기판(40)의 수납홈(41)에 반도체 칩(10)을 수납함으로써 이미지 센서 모듈의 전체 부피를 보다 감소시킬 수 있을 뿐만 아니라 취성(brittleness)이 약한 반도체 칩(10)의 후면이 외부에 직접 노출되는 것을 방지할 수 있다.
기판(40)은 접속 패드(42)들, 볼 랜드(44)들 및 도전볼(46)들을 포함한다.
접속 패드(42)들은 기판(40)의 상면 상에 배치되며, 접속 패드(42)들은 수납홈(41)의 주변을 따라 배치된다. 본 실시예에서, 각 접속 패드(42)들은 반도체 칩(10)의 각 본딩 패드(16)와 대응하는 위치에 형성된다.
볼 랜드(44)들은 기판(40)의 상기 상면과 대향하는 후면 상에 배치되며, 볼 랜드(44)들은 접속 패드(42)와 전기적으로 연결된다. 도전볼(46)들은 볼 랜드(44)와 전기적으로 접속되며, 도전볼(46)들은, 예를 들어, 솔더를 포함하는 솔더볼일 수 있다.
홀더(20)는 절연부(22), 연결 패턴(25) 및 투명 커버(29)를 포함한다.
절연부(22)는 상부 및 하부가 개구된 통(barrel) 형상을 갖는다. 절연부(22)는 측벽(23) 및 측벽(23)의 안쪽 방향으로 꺾인 바닥판(24)을 포함한다.
절연부(22)의 측벽(23)들은 기판(40)의 4 개의 에지들을 따라 배치되고, 따 라서, 측벽(23)들은 4 개로 이루어진다. 본 실시예에서, 절연부(22)의 4 개의 측벽(23)들은 상호 연결된다. 각 측벽(23)들은, 예를 들어, 기판(40)의 상면에 대하여 실질적으로 수직하게 배치된다. 절연부(22)는, 예를 들어, 절연 물질을 포함한다. 본 실시예에서, 절연부(22)가 사각 프레임 형상을 갖는 것이 도시 및 설명되었지만 이와 다르게 절연부(22)는 원통 형상을 가질 수 있다.
절연부(22)의 측벽(23)들의 내측면에는 적어도 하나의 렌즈(28) 또는 IR 필터가 배치될 수 있다.
연결 패턴(25)은 절연부(22)의 바닥판(24)의 외측면 상에에 배치된다.
본 실시예에서, 연결 패턴(25)은 반도체 칩(10)의 범프(18) 및 범프(18)와 대응하는 접속 패드(42)와 마주한다. 접속 패드(42) 및 연결 패턴(25)은 솔더 및 솔더볼과 같은 접속 부재(45)에 의하여 전기적으로 연결된다.
투명 커버(29)들은 커버부(29a) 및 결합부(29b)를 포함한다.
커버부(29a)는 투명 플레이트 형상을 갖고, 커버부(29a)는 반도체 칩(10)의 이미지 센싱부(14)와 마주하는 위치에 배치된다. 결합부(29b)는 커버부(29a)로부터 연장되며 결합부(29b)는 절연부(22)의 측벽(23)과 결합된다.
투명 커버(29)는 외부 이물질이 이미시 센싱부(14)로 유입되는 것을 방지 및 외부광이 이미지 센싱부(14)에 도달하도록 한다.
결합 부재(30)는 연결 부재(25) 및 범프(18)를 물리적 또는 전기적으로 결합한다. 본 실시예에서, 결합 부재(30)는 절연부(22)의 바닥판(24)을 따라 폐루프 형상으로 형성된다. 결합 부재(30)는 외부 오염물들이 홀더(20) 내부로 유입되어 이미지 센싱부(14)가 오염물들에 의하여 오염되는 것을 방지한다.
본 실시예에서, 결합 부재(30)로서 사용될 수 있는 물질의 예로서는 비전도성접착제(Non Conductive Adhesive, NCA), 비전도성필름(Non Conductive Film, NCF) 및 이방성 도전 필름(Anisotropic Conductive film, ACF) 등을 들 수 있다.
도 8에 도시된 실시예는 홀더 및/또는 렌즈의 평면적이 반도체 칩의 평면적 보다 클 경우 매우 유용하게 적용될 수 있다.
도 9 내지 도 11들은 본 발명의 일실시예에 따른 이미지 센서 모듈의 제조 방법을 도시한 단면도들이다.
도 9는 이미지 센서 모듈을 제조하기 위한 반도체 칩을 도시한 단면도이다.
도 9를 참조하면, 이미지 센서 모듈을 제조하기 위해서, 예를 들어, 반도체 칩(10)이 먼저 제조된다.
직육면체 형상을 갖는 반도체 칩(10)의 반도체 칩 몸체(12)의 상면 상에는 이미지 센싱부(14) 및 본딩 패드(16)들이 형성되고, 본딩 패드(16) 상에는 범프(18)가 형성된다.
이미지 센싱부(14)는 반도체 칩 몸체(12)의 상면 중앙부에 형성되고, 이미지 센싱부(14)는 복수개의 포토 다이오드(미도시)들 및 각 포토 다이오드들을 구동하기 위해 복수개의 트랜지스터들로 이루어진 구동 유닛(미도시)들로 이루어진다.
반도체 칩 몸체(12)의 상면 상에 형성된 본딩 패드(16)들은 이미지 센싱부(14)의 주변을 따라 형성된다. 구체적으로, 본딩 패드(16)들은 반도체 칩 몸체(12)의 상면 에지를 따라 형성된다.
각 본딩 패드(16) 상에 형성된 범프(18)는 금 범프 및/또는 니켈 범프로 형성된다.
도 10을 참조하면, 범프(18)가 반도체 칩(10) 상에 형성된 후, 반도체 칩(10)의 상면 에지를 따라 폐루프 형상으로 결합 부재(30)가 형성된다. 결합 부재(30)로서 사용될 수 있는 물질의 예로서는 비전도성접착제(Non Conductive Adhesive, NCA), 비전도성필름(Non Conductive Film, NCF) 및 이방성 도전 필름(Anisotropic Conductive film, ACF) 등을 들 수 있다.
도 11을 참조하면, 반도체 칩(10) 상에는 홀더(20)가 형성된다.
절연부(22)는 상부 및 하부가 개구된 통(barrel) 형상을 갖고, 반도체 칩(10)과 마주하는 절연부(22)의 측벽(23)의 하단부는 절연부(22)의 안쪽 방향으로 꺾여 측벽(23)에 대하여 수직한 바닥판(24)이 형성된다.
절연부(22)의 측벽(23)들의 내측면에는 적어도 하나의 렌즈(28) 또는 IR 필터가 형성될 수 있다.
절연부(22)의 측벽(23) 및 바닥판(24) 상에는 연결 패턴(25)이 형성된다. 연결 패턴(25)은 제1 연결 패턴부(26) 및 제2 연결 패턴부(27)로 형성된다.
제1 연결 패턴부(26)는 절연부(22)의 바닥판(24)의 외측면에 형성되고, 제2 연결 패턴부(27)는 절연부(22)의 측벽(23)의 외측면에 형성된다. 각 제1 연결 패턴부(26) 및 제1 연결 패턴부(26)와 대응하는 제2 연결 패턴부(27)는 상호 일체로 형성되고, 연결 패턴(25)은, 단면상에서 보았을 때, "L" 자 형상을 갖는다.
본 실시예에서, 연결 패턴(25)의 각 제1 연결 패턴부(26)들은 바닥판(24) 상 에 반도체 칩(10)의 각 범프(18)들과 대응하는 위치에 정렬되고, 제1 연결 패턴부(26)들 및 상기 범프(18)들은 전기적으로 결합 부재(30)를 매개로 전기적으로 연결된다. 결합 부재(30)는 범프(18) 및 제1 연결 패턴(26)들을 전기적으로 연결 또는 물리적으로 연결할수 있다.
투명 커버(29)들은 커버부(29a) 및 결합부(29b)로 이루어지고, 커버부(29a)는 투명 플레이트 형상을 갖고, 커버부(29a)는 반도체 칩(10)의 이미지 센싱부(14)와 마주하는 위치에 형성된다. 결합부(29b)는 커버부(29a)로부터 연장되며 결합부(29b)는 절연부(22)의 측벽(29b)과 결합된다.
투명 커버(29)는 외부 이물질이 이미시 센싱부(14)로 유입되는 것을 방지 및 외부광이 이미지 센싱부(14)에 도달하도록 한다.
상호 결합된 반도체 칩(10) 및 홀더(20)는 기판(40)에 실장된다.
기판(40)은, 예를 들어, 얇은 두께를 갖는 인쇄회로기판일 수 있고, 기판(40)의 상면에는 반도체 칩(10)이 수납되는 수납홈(41)이 형성된다. 수납홈(41)의 깊이는 반도체 칩(10)의 두께와 실질적으로 동일할 수 있다.
기판(40)의 수납홈(41)에는 반도체 칩(10)이 수납되고, 이로 인해 이미지 센서 모듈의 전체 부피를 보다 감소시킬 수 있을 뿐만 아니라 취성(brittleness)이 약한 반도체 칩(10)의 후면이 외부에 직접 노출되는 것을 방지할 수 있다.
기판(40)은 접속 패드(42)들, 볼 랜드(44)들 및 도전볼(46)들을 포함하며, 접속 패드(42)들은 기판(40)의 상면 상에 배치된다.
접속 패드(42)들은 수납홈(41)의 주변을 따라 배치된다. 본 실시예에서, 각 접속 패드(42)들은 각 제2 연결 패턴부(27)와 대응하는 위치에 배치될 수 있다.
볼 랜드(44)들은 기판(40)의 상기 상면과 대향하는 후면 상에 배치되며, 볼 랜드(44)들은 접속 패드(42)와 전기적으로 연결된다.
도전볼(46)들은 볼 랜드(44)와 전기적으로 접속되며, 도전볼(46)들은, 예를 들어, 솔더를 포함하는 솔더볼일 수 있다.
본 실시예에서, 기판(40)의 각 접속 패드(42)들 및 각 접속 패드(42)들과 대응하는 제2 연결 패턴부(27)들은 솔더와 같은 접속 부재(45)에 의하여 전기적으로 연결된다.
이상에서 상세하게 설명한 실시예들에 의하면, 이미지 센서 모듈의 제조에 소요되는 시간을 크게 단축 및 이미지 센서 모듈의 부피를 크게 감소시킬 수 있는 효과를 갖는다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 이미지 센서 모듈을 도시한 단면도이다.
도 2는 도 1에 도시된 반도체 칩을 도시한 평면도이다.
도 3은 도 1의 절연부의 배면도이다.
도 4는 도 1의 절연부의 측면도이다.
도 5는 본 발명의 다른 실시예에 따른 이미지 센서 모듈을 도시한 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 이미지 센서 모듈을 도시한 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 이미지 센서 모듈을 도시한 단면도이다.
도 8은 본 발명의 또 다른 실시에에 따른 이미지 센서 모듈을 도시한 단면도이다.
도 9 내지 도 11들은 본 발명의 일실시예에 따른 이미지 센서 모듈의 제조 방법을 도시한 단면도들이다.

Claims (17)

  1. 반도체 칩 몸체, 상기 반도체 칩 몸체의 상면 상에 배치된 이미지 센싱부 및 상기 상면에 배치된 본딩 패드들을 갖는 반도체 칩;
    상기 반도체 칩상에 배치되며 상기 상면에 대하여 수직하게 배치된 절연부, 상기 절연부의 바닥면 상에 배치되며 상기 본딩 패드와 전기적으로 접속되는 연결 패턴 및 상기 이미지 센싱부와 마주하며 상기 절연부와 결합되는 투명 커버를 포함하는 홀더; 및
    상기 홀더 및 상기 반도체 칩 사이에 개재되어 상기 홀더를 상기 반도체 칩에 결합시키기 위한 결합 부재를 포함하는 이미지 센서 모듈.
  2. 제1항에 있어서,
    상기 결합 부재는 비전도성접착제(Non Conductive Adhesive, NCA), 비전도성필름(Non Conductive Film, NCF) 및 이방성 도전 필름(Anisotropic Conductive film, ACF)들 중 어느 하나를 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  3. 제1항에 있어서,
    상기 각 본딩 패드 및 상기 연결 패턴 사이에 개재되며 상기 본딩 패드 및 상기 연결 패턴을 전기적으로 연결하는 범프를 더 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  4. 제1항에 있어서,
    상기 절연부는 상기 절연부의 내측면에 고정되는 필터 및 렌즈를 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  5. 제1항에 있어서,
    상기 반도체 칩의 상기 상면과 대향 하는 하면에 배치되며, 상기 연결 패턴과 전기적으로 접속되는 접속 패드를 갖는 기판을 더 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  6. 제5항에 있어서,
    상기 기판은 상기 반도체 칩을 수납하기 위한 오목한 수납부를 더 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  7. 제5항에 있어서,
    상기 기판은 플랙시블한 기판을 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  8. 제5항에 있어서,
    상기 절연부는 상기 절연부 및 상기 반도체 칩 몸체가 접촉하는 부분이 안쪽 으로 절곡된 바닥판을 포함하고, 상기 각 연결 패턴은 상기 바닥판에 형성된 제1 연결 패턴부 및 상기 제1 연결 패턴부로부터 상기 바닥판과 연결된 상기 절연부의 측면으로 연장된 제2 연결 패턴부를 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  9. 제8항에 있어서,
    상기 제2 연결 패턴부 및 상기 기판의 접속 패드를 전기적으로 접속하는 접속 부재를 더 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  10. 제5항에 있어서,
    상기 절연부는 상기 절연부 및 상기 반도체 칩 몸체가 접촉하는 부분이 바깥쪽으로 절곡 및 상기 반도체 칩의 외부로 돌출된 바닥판을 포함하고, 상기 바닥판 상에 배치된 상기 각 연결 패턴에 의하여 상기 접속 패턴 및 상기 본딩 패드는 전기적으로 연결된 것을 특징으로 하는 이미지 센서 모듈.
  11. 제5항에 있어서,
    상기 절연부는 상기 절연부 및 상기 반도체 칩 몸체가 접촉하는 부분에서 상기 절연부의 안쪽 및 바깥쪽으로 각각 돌출된 바닥판을 포함하고, 상기 바닥판 상에 배치된 상기 각 연결 패턴에 의하여 상기 접속 패턴 및 상기 본딩 패드는 전기적으로 연결된 것을 특징으로 하는 이미지 센서 모듈.
  12. 제1항에 있어서,
    상기 각 본딩 패드와 전기적으로 접속되며 상기 반도체 칩 몸체의 상기 상면과 대향 하는 상기 하면에 배치된 볼 랜드들 및 상기 볼 랜드들과 접속된 접속 부재들을 더 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  13. 제12항에 있어서,
    상기 본딩 패드 및 상기 볼 랜드들을 전기적으로 연결하기 위해 상기 반도체 칩을 관통하는 관통 전극을 더 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  14. 반도체 칩 몸체, 상기 반도체 칩 몸체의 상면 상에 배치된 이미지 센싱부 및 상기 상면에 배치된 본딩 패드들을 갖는 반도체 칩;
    상기 반도체 칩이 배치되며 상기 각 본딩 패드들과 대응하는 접속 패드들을 갖는 기판;
    상기 기판 상에 배치되며 상기 기판에 대하여 세워진 절연부 및 상기 절연부와 연결되며 상기 기판에 대하여 평행하게 배치된 바닥판, 상기 바닥판 상에 배치되며 상기 각 본딩 패드 및 상기 각 본딩 패드와 대응하는 상기 접속 패드를 전기적으로 연결하는 연결 패턴 및 상기 이미지 센싱부와 마주하며 상기 절연부와 결합되는 투명 커버를 포함하는 홀더; 및
    상기 홀더 및 상기 기판 사이에 배치되어 상기 홀더를 상기 기판에 결합하는 결합 부재를 포함하는 이미지 센서 모듈.
  15. 제14항에 있어서,
    상기 결합 부재는 비전도성접착제(Non Conductive Adhesive, NCA), 비전도성필름(Non Conductive Film, NCF) 및 이방성 도전 필름(Anisotropic Conductive film, ACF)들 중 어느 하나를 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  16. 제14항에 있어서,
    상기 각 본딩 패드 및 상기 연결 패턴 사이에 개재되며 상기 본딩 패드 및 상기 연결 패턴을 전기적으로 연결하는 범프를 더 포함하는 것을 특징으로 하는 이미지 센서 모듈.
  17. 제14항에 있어서,
    상기 기판은 상기 반도체 칩을 수납하기 위한 오목한 수납부를 더 포함하는 것을 특징으로 하는 이미지 센서 모듈.
KR1020090031415A 2009-04-10 2009-04-10 이미지 센서 모듈 KR100997797B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090031415A KR100997797B1 (ko) 2009-04-10 2009-04-10 이미지 센서 모듈
US12/491,412 US8223248B2 (en) 2009-04-10 2009-06-25 Image sensor module having a semiconductor chip, a holder and a coupling member
TW098122855A TWI479644B (zh) 2009-04-10 2009-07-07 影像感應模組
CN201010149978.6A CN101859786B (zh) 2009-04-10 2010-04-08 图像传感器模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090031415A KR100997797B1 (ko) 2009-04-10 2009-04-10 이미지 센서 모듈

Publications (2)

Publication Number Publication Date
KR20100112891A true KR20100112891A (ko) 2010-10-20
KR100997797B1 KR100997797B1 (ko) 2010-12-02

Family

ID=42934074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090031415A KR100997797B1 (ko) 2009-04-10 2009-04-10 이미지 센서 모듈

Country Status (4)

Country Link
US (1) US8223248B2 (ko)
KR (1) KR100997797B1 (ko)
CN (1) CN101859786B (ko)
TW (1) TWI479644B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015026040A1 (en) * 2013-08-21 2015-02-26 Dongbu Hitek Co., Ltd. Method for manufacturing image sensor

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9419032B2 (en) * 2009-08-14 2016-08-16 Nanchang O-Film Optoelectronics Technology Ltd Wafer level camera module with molded housing and method of manufacturing
KR20130106619A (ko) 2012-03-20 2013-09-30 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP2013232756A (ja) * 2012-04-27 2013-11-14 Sony Corp 光学モジュール
CN108417644B (zh) * 2018-03-20 2020-07-03 烟台艾睿光电科技有限公司 一种红外探测器的封装结构以及封装方法
US11329083B2 (en) 2018-09-26 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level image sensor package
CN109905584A (zh) * 2019-03-28 2019-06-18 昆山丘钛微电子科技有限公司 摄像头模组及终端
TW202127642A (zh) * 2020-01-14 2021-07-16 力晶積成電子製造股份有限公司 影像感測器結構及其製造方法
USD993931S1 (en) * 2020-07-28 2023-08-01 Ebs Sp Zo.O Housing for an electronic device
USD971168S1 (en) * 2020-11-24 2022-11-29 Bae Systems Information And Electronic Systems Integration Inc. Clip for a semiconductor chip tray

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4000507B2 (ja) * 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
CN1508878A (zh) * 2002-12-20 2004-06-30 胜开科技股份有限公司 射出成型的影像感测器及其制造方法
JP4838501B2 (ja) * 2004-06-15 2011-12-14 富士通セミコンダクター株式会社 撮像装置及びその製造方法
JP4271625B2 (ja) * 2004-06-30 2009-06-03 株式会社フジクラ 半導体パッケージ及びその製造方法
TW200723512A (en) * 2005-12-09 2007-06-16 Advanced Semiconductor Eng An image sensor package
KR100744925B1 (ko) 2005-12-27 2007-08-01 삼성전기주식회사 카메라 모듈 패키지
CN2891286Y (zh) * 2005-12-30 2007-04-18 华东科技股份有限公司 影像感测封装构造
JP4950542B2 (ja) * 2006-04-07 2012-06-13 岩手東芝エレクトロニクス株式会社 固体撮像装置およびその製造方法
TW200742008A (en) * 2006-04-28 2007-11-01 Optronics Technology Inc A A packaging structure of flip chip camera module and its packaging method
CN101075624A (zh) * 2006-05-18 2007-11-21 大瀚光电股份有限公司 覆晶式取像模块封装结构及其封装方法
KR101070921B1 (ko) 2006-10-19 2011-10-06 삼성테크윈 주식회사 이미지 센서용 칩 패키지 및 그 제조방법
CN101179086A (zh) * 2006-11-08 2008-05-14 欣相光电股份有限公司 镶嵌式影像感测芯片的封装结构
KR100896179B1 (ko) * 2007-01-05 2009-05-12 삼성전자주식회사 스택 패키지 및 그 제조방법
KR20080079086A (ko) 2007-02-26 2008-08-29 삼성테크윈 주식회사 이미지 센서 모듈과 이를 구비한 카메라 모듈 및 그 제조방법
CN101285921A (zh) * 2007-04-13 2008-10-15 鸿富锦精密工业（深圳）有限公司 成像模组
KR100833312B1 (ko) * 2007-05-10 2008-05-28 삼성전기주식회사 카메라 모듈
CN101325205A (zh) * 2007-06-14 2008-12-17 鸿富锦精密工业（深圳）有限公司 影像感测晶片封装结构
KR100867523B1 (ko) * 2007-07-06 2008-11-10 삼성전기주식회사 카메라 모듈 패키지
US7923298B2 (en) * 2007-09-07 2011-04-12 Micron Technology, Inc. Imager die package and methods of packaging an imager die on a temporary carrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015026040A1 (en) * 2013-08-21 2015-02-26 Dongbu Hitek Co., Ltd. Method for manufacturing image sensor

Also Published As

Publication number Publication date
US20100259657A1 (en) 2010-10-14
CN101859786A (zh) 2010-10-13
KR100997797B1 (ko) 2010-12-02
US8223248B2 (en) 2012-07-17
TW201037822A (en) 2010-10-16
CN101859786B (zh) 2015-07-01
TWI479644B (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
KR100997797B1 (ko) 이미지 센서 모듈
US8199250B2 (en) Camera module package
US8054634B2 (en) Camera module package
US9455358B2 (en) Image pickup module and image pickup unit
KR100744925B1 (ko) 카메라 모듈 패키지
KR101053140B1 (ko) 적층 반도체 패키지
KR100546411B1 (ko) 플립 칩 패키지, 그 패키지를 포함하는 이미지 센서 모듈및 그 제조방법
KR100748722B1 (ko) 미소소자 패키지 모듈 및 그 제조방법
JP5730678B2 (ja) 撮像装置及びこれを用いた電子機器
JP2003133518A (ja) 半導体モジュール
US20040256687A1 (en) Optical module, method of manufacturing the same, and electronic instrument
US8023019B2 (en) Image-sensing chip package module for reducing its whole thickness
KR101632343B1 (ko) 이중 인쇄회로기판을 이용한 카메라 모듈
TW201409671A (zh) 影像感測器模組及取像模組
KR20210053392A (ko) 센서 소자
WO2020062140A1 (zh) 芯片封装结构、方法和电子设备
JP4361300B2 (ja) 光モジュール及びその製造方法並びに電子機器
JP2004221875A (ja) 光モジュール及びその製造方法並びに電子機器
JP2006005612A (ja) 撮像モジュール
JP4145619B2 (ja) 光モジュール及びその製造方法、回路基板並びに電子機器
KR100691436B1 (ko) 이미지센서 모듈 및 이를 이용한 카메라 모듈
JP2004214788A (ja) 光モジュール及びその製造方法並びに電子機器
US11133341B2 (en) Image pickup apparatus and manufacturing method of image pickup apparatus
US20230215886A1 (en) Solid-state imaging device and electronic apparatus
CN210040172U (zh) 芯片封装结构和电子设备

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee