KR20100103858A - 적어도 하나의 전류 장벽을 포함한 모서리 방출 반도체 레이저칩 - Google Patents

적어도 하나의 전류 장벽을 포함한 모서리 방출 반도체 레이저칩 Download PDF

Info

Publication number
KR20100103858A
KR20100103858A KR1020107016860A KR20107016860A KR20100103858A KR 20100103858 A KR20100103858 A KR 20100103858A KR 1020107016860 A KR1020107016860 A KR 1020107016860A KR 20107016860 A KR20107016860 A KR 20107016860A KR 20100103858 A KR20100103858 A KR 20100103858A
Authority
KR
South Korea
Prior art keywords
semiconductor laser
laser chip
contact strip
region
emitting semiconductor
Prior art date
Application number
KR1020107016860A
Other languages
English (en)
Other versions
KR101591115B1 (ko
Inventor
하랄드 코니그
크리스챤 라우어
마틴 뮬러
마틴 레우퍼
베른드 메이어
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20100103858A publication Critical patent/KR20100103858A/ko
Application granted granted Critical
Publication of KR101591115B1 publication Critical patent/KR101591115B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure
    • H01S5/2231—Buried stripe structure with inner confining structure only between the active layer and the upper electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031—Edge-emitting structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/18—Semiconductor lasers with special structural design for influencing the near- or far-field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S3/00—Lasers, i.e. devices using stimulated emission of electromagnetic radiation in the infrared, visible or ultraviolet wave range
    • H01S3/05—Construction or shape of optical resonators; Accommodation of active medium therein; Shape of active medium
    • H01S3/08—Construction or shape of optical resonators or components thereof
    • H01S3/08072—Thermal lensing or thermally induced birefringence; Compensation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02461—Structure or details of the laser chip to manipulate the heat flow, e.g. passive layers in the chip with a low heat conductivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1003—Waveguide having a modified shape along the axis, e.g. branched, curved, tapered, voids
    • H01S5/1014—Tapered waveguide, e.g. spotsize converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/168—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions comprising current blocking layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3095—Tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025—Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4081—Near-or far field control

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Abstract

모서리 방출 반도체 레이저칩(1)이 기술되며, 상기 반도체 레이저칩은 폭(B)을 가진 적어도 하나의 접촉 스트립(2), 상기 반도체 레이저칩(1)의 구동 시 전자기 복사를 생성하는 활성 영역(14), 상기 접촉 스트립(2)의 서로 다른 측에 배치되며 상기 접촉 스트립(2)의 종방향으로 연장되는 적어도 2개의 전류 장벽(4)을 포함하며, 상기 전류 장벽(4) 중 적어도 하나와 접촉 스트립(3) 사이의 최대 간격(V)은 상기 최대 간격(V) 대 폭(B)의 비율(V/B)가 1보다 크도록 선택된다.

Description

적어도 하나의 전류 장벽을 포함한 모서리 방출 반도체 레이저칩{EDGE-EMITTING SEMICONDUCTOR LASER CHIP HAVING AT LEAST ONE CURRENT BARRIER}
모서리 방출 반도체 레이저칩이 기술된다.
문헌 US 6,947,464 B2에는 모서리 방출 반도체 레이저칩 및 모서리 방출 반도체 레이저칩의 제조 방법이 기술되어 있다.
본 발명의 과제는 복사 발산도가 감소된 레이저빔, 특히 느린 축(slow axis) 방향으로 복사 발산도가 감소한 레이저빔을 생성하기에 적합한 모서리 방출 반도체 레이저칩을 제공하는 것이다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 모서리 방출 반도체 레이저칩은 적어도 하나의 접촉 스트립(contact strip)을 포함한다. 반도체 레이저칩의 접촉 스트립은 반도체 레이저칩에 전류를 주입하기 위해 제공된다. 접촉 스트립은 예를 들면 금속 배선에 의해 반도체 레이저칩의 외부면에 형성된다. 접촉 스트립은 폭(B)을 가진다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 모서리 방출 반도체 레이저칩은 활성 영역을 포함한다. 반도체 레이저칩의 구동 중에, 활성 영역에서 전자기 복사가 생성된다. 활성 영역은 예를 들면 하나 이상의 양자 우물 구조를 포함하고, 상기 양자 우물 구조는 활성 영역으로 전기 전류가 주입될 때 자극에 의한 재조합을 이용하여 광학적 보강을 제공한다.
양자 우물 구조란 명칭은, 특히, 전하 캐리어가 속박("confinement")에 의해 에너지 상태의 양자화를 경험할 수 있는 모든 구조를 포함한다. 특히, 양자 우물 구조란 명칭은 양자화의 차원성에 대한 정보를 담고 있진 않다. 상기 명칭은, 특히, 양자 상자, 양자선, 양자점 및 이러한 구조의 각 조합을 포함한다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 모서리 방출 반도체 레이저칩은 적어도 2개의 전류 장벽을 포함한다. 전류 장벽은 래터럴 전류 확산을 방지하여, 접촉 스트립을 이용하여 주입된 전기 전류가, 전체 활성 영역에 전류 공급이 되도록 확산되지 않고, 전류 장벽을 이용하여 활성 영역의 특정한 소정 부분만 전류가 인가되도록 한다. 전류 장벽은 예를 들면 접촉 스트립과 활성 영역 사이에 배치된 반도체층들에서 제어되지 않은 전류 확산을 방지한다. 전류 확산은 전류 장벽에 의해 제한된다.
바람직하게는, 전류 장벽은 접촉 스트립의 서로 다른 측에 배치되고, 접촉 스트립의 종방향으로 연장된다. 모서리 방출 반도체 레이저칩이 하나 이상의 접촉 스트립을 포함하는 경우, 바람직하게는, 각 접촉 스트립에 적어도 2개의 전류 장벽이 부속하며, 상기 전류 장벽은 접촉 스트립의 종방향으로 연장된다. 이때, 2개의 접촉 스트립 사이에 정확히 하나의 전류 장벽이 위치할 수 있다. 그러나, 전류 장벽은 접촉 스트립의 전체 길이에 걸쳐 연장될 필요는 없다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 전류 장벽 중 적어도 하나와 접촉 스트립 사이의 최대 간격(V)이, 상기 최대 간격(V) 대 접촉 스트립의 폭(B)의 비율(V/B)이 1.0보다 크도록 선택된다. 바람직하게는, 두 전류 장벽 중 각 하나와 접촉 스트립간의 최대 간격(V)은, 상기 최대 간격(V) 대 접촉 스트립의 폭(B)의 비율(V/B)이 1.0보다 크도록 선택된다. 이때, 상기 간격은 접촉 스트립의 외부 모서리로부터 전류 장벽의 내부 모서리까지 중앙 종축에 대해 수직으로 측정된다. 바람직하게는, 상기 간격은 활성 영역에서 결정된다. 즉, 간격은 예를 들면, 접촉 스트립을 향해있는 활성 영역의 표면이 위치한 평면에서 결정된다. 간격은, 상기 평면에서 접촉 스트립의 돌출 부분과 전류 장벽의 내부 모서리사이에서 결정된다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 모서리 방출 반도체 레이저칩은 폭(B)을 가진 적어도 하나의 접촉 스트립, 반도체 레이저칩의 구동 시 전자기 복사가 생성되는 활성 영역, 상기 접촉 스트립의 서로 다른 측에 배치되며 접촉 스트립의 종방향으로 연장되는 적어도 2개의 전류 장벽을 포함하고, 상기 두 전류 장벽 중 각각의 것과 접촉 스트립간의 간격은 최대 간격(V) 대 폭(B)의 비율(V/B)이 1.0 보다 크도록 선택된다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 최대 간격(V) 대 폭(B)의 비율(V/B)은 1.2 보다 크다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 최대 간격(V) 대 폭(B)의 비율(V/B)은 1.5보다 크다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 최대 간격(V)은 반도체 레이저칩에서 상기 반도체 레이저칩의 아웃커플링면이 위치한 측에 있다. 이때, 전류 장벽 중 적어도 하나와 접촉 스트립간의 간격은 반도체 레이저칩의 아웃커플링면이 위치한 측과의 간격이 감소하면서 증가할 수 있다. 즉, 전류 장벽은 예를 들면 접촉 스트립의 종방향을 따라 진행하고, 이때 접촉 스트립에 대한 상기 전류 장벽의 간격은 반도체 레이저칩의 아웃커플링면이 위치한 측과의 간격이 감소하면서 증가한다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 각 2개의 전류 장벽은 접촉 스트립의 중앙 종축에 대해 축 대칭으로 배치된다. 이때, 중앙 종축은, 아웃커플링면이 위치한 반도체 레이저칩의 측으로부터 상기 측에 대향된 반도체 레이저칩의 측까지 연장되는 축이며, 상기 축은 접촉 스트립의 중심에 위치한다. 중앙 종축은, 접촉 스트립의 대칭축을 형성할 수 있다. 전류 장벽은 접촉 스트립의 2개의 서로 다른 측에서 중앙 종축에 대해 축 대칭으로 배치된다. "축 대칭"이란, 전류 장벽이 제조 공차내에서 축 대칭으로 배치됨을 의미한다. 당업자에게는, 수학적 의미에서 엄격한 축 대칭이 실제 반도체 레이저칩에서 달성될 수 없음이 자명하다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 전류 장벽의 형태는 접촉 스트립의 연장면에 대해 평행한 평면에서, 반도체 레이저칩의 구동 중에 상기 반도체 레이저칩에서 유도된 열 렌즈에 맞춰진다. 접촉 스트립의 연장면이란, 접촉 스트립이 연장되는 평면이다. 상기 연장면은 예를 들면 접촉 스트립이 도포된 반도체 레이저칩의 표면에 대해 평행하다. 이는 예를 들면 반도체 레이저칩의 상측일 수 있다.
모서리 방출 반도체 레이저칩의 구동 시, 손실열이 발생한다. 손실열은 반도체 레이저칩에서 온도 구배를 생성한다. 이때, 반도체 레이저칩에서 비균일한 온도 분포가 형성되고, 구동 시 생성된 레이저광이 반도체 레이저칩으로부터 아웃커플링되는 부분 - 아웃커플링면-에서의 온도는 국소 최대값(local maximum)을 가진다. 모서리 방출 반도체 레이저칩을 구성하는 반도체 물질의 굴절률은, 온도 종속적으로, 온도가 상승할수록 상기 굴절률이 증가하는 방식으로 형성된다. 그러므로, 아웃커플링면의 영역에서 열 수렴 렌즈가 생성되며, 상기 렌즈는 공진기에서 순환하는 전자기 복사의 동위상 파면(phase front)을 왜곡시킨다. 전류 장벽의 형태는, 상기 전류 장벽이 접촉 스트립의 연장면에 대해 평행한 평면에서 열 렌즈의 형태를 따르도록 선택된다. 이러한 방식으로, 전류 장벽은 열 렌즈에 영향을 미칠 수 있다. 즉, 아웃커플링면의 방향으로 전류 장벽과 접촉 스트립간의 간격이 증가한다. 이를 통해, 반도체 레이저칩의 구동 중에 열 출력이 아웃커플링면의 영역에서 더 큰 공간상으로 분포하며, 전류 밀도는 감소한다. 따라서, 반도체 물질에서 온도 구배는 작아지고, 열 렌즈 효과가 감소한다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 전류 장벽 중 적어도 하나는 접촉 스트립의 연장면에 평행한 평면에서 적어도 국부적으로 계단형으로 연장된다. 즉, 전류 장벽은 연속적으로 연장되지 않고, 접촉 스트립과의 간격을 두며 돌출부를 포함하고, 상기 돌출부에 의해 계단형으로 연장된다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 반도체 레이저칩은 적어도 2개의 접촉 스트립을 포함한다. 반도체 레이저칩의 접촉 스트립들 각각에 의하여, 전기 전류가 반도체 레이저칩의 활성 영역으로 주입된다. 접촉 스트립 마다, 모서리 방출 반도체 레이저칩에서는 공간적으로 분리된 레이저빔이 생성되어, 레이저빔의 수가 접촉 스트립의 수에 상응한다. 모서리 방출 반도체 레이저칩은 접촉 스트립의 수에 상응하는 수의 이미터(emitter)를 포함하며, 이때 각 이미터의 출사면은 반도체 레이저칩의 아웃커플링면에 위치한다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 모서리 방출 반도체 레이저칩은 적어도 하나의 구조화된 접촉 스트립을 더 포함한다. 즉, 접촉 스트립은 예를 들면 폭 및/또는 두께가 동일한 금속층과 같이 균일하게 형성되지 않고, 상기 접촉 스트립은 구조를 가진다.
접촉 스트립은, 활성 영역으로의 전하 캐리어 주입이 반도체 레이저칩에서 상기 반도체 레이저칩의 아웃커플링면이 위치한 측으로 가면서 감소하도록 구조화된다.
바꾸어 말하면, 접촉 스트립은 예를 들면 반도체 레이저칩의 상측에서, 모서리 방출 반도체 레이저칩으로부터 구동 중에 생성되는 레이저빔의 방출 방향으로 연장된다. 접촉 스트립은 예를 들면, 아웃커플링면과 반대 방향인 모서리 방출 반도체 레이저칩의 측으로부터 반도체 레이저칩의 아웃커플링면이 위치한 상기 반도체 레이저칩의 측까지 연장된다. 접촉 스트립은, 아웃커플링면으로부터 멀리 이격된 접촉 스트립의 영역에서보다 아웃커플링면의 근방에 있는 접촉 스트립의 영역에서 더 적은 전류가 활성 영역으로 주입되도록 구조화된다. 활성 영역으로의 전하 캐리어 주입은 반도체 레이저칩의 아웃커플링면이 위치한 상기 반도체 레이저칩의 측으로 가면서 감소한다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 반도체 레이저칩은 반도체 레이저칩의 구동 시 전자기 복사가 생성되는 활성 영역을 포함한다. 또한, 모서리 방출 반도체 레이저칩은 적어도 하나의 구조화된 접촉 스트립을 포함하며, 이때 상기 접촉 스트립은, 활성 영역으로의 전하 캐리어 주입이 반도체 레이저칩의 아웃커플링면이 위치한 상기 반도체 레이저칩의 측으로 가면서 감소하도록 구조화된다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 접촉 스트립은 전하 캐리어 주입이 높은 영역들 및 낮은 영역들로 구조화된다. 즉, 접촉 스트립은 활성 영역으로 적은 전류를 주입하는 영역을 포함한다. 이때, 이러한 영역으로부터 활성 영역으로 전혀 전류가 주입되지 않을 수도 있다. 상기 접촉 스트립의 영역은 전하 캐리어 주입이 낮은 영역이다. 또한, 접촉 스트립은 활성 영역으로 더 많은 전류를 주입하는 영역을 포함한다. 이러한 영역으로부터 활성 영역은 예를 들면 대략적으로 반도체 레이저칩의 정상 구동 전류 밀도를 공급받는다. 이러한 영역은 전하 캐리어 주입이 높은 영역이다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 접촉 스트립은 접촉 스트립의 중앙 종축에 대해 종방향으로 전하 캐리어 주입이 높은 영역 및 낮은 영역으로 구조화된다. 예를 들면, 접촉 스트립은 아웃커플링면과 반대 방향인 반도체 레이저칩의 측으로부터 아웃커플링면이 위치한 반도체 레이저칩의 측까지 연장된다. 예를 들면, 중앙 종축은 반도체 레이저칩으로부터 생성된 레이저빔의 방출 방향에 대해 평행하다.
접촉 스트립을 중앙 종축의 종방향을 따라 통과할 때, 접촉 스트립은 전하 캐리어 주입이 높은 영역 및 낮은 영역으로 구조화된다. 이러한 영역은 예를 들면 각각 직사각형 기본면 또는 다른 형상의 기본면을 가질 수 있다. 상기 영역은 이러한 방식으로 예를 들면 스트립으로 형성될 수 있으며, 상기 스트립은 접촉 스트립과 동일한 폭을 가진다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 전하 캐리어 주입이 높은 영역의 면적비는 반도체 레이저칩의 아웃커플링면이 위치한 상기 반도체 레이저칩의 측과의 간격이 작아지면서 감소한다. 이러한 방식으로, 활성 영역으로의 전하 캐리어 주입은 반도체 레이저칩의 아웃커플링면이 위치한 반도체 레이저칩의 측으로 가면서 감소한다. 상기 면적비는 예를 들면 접촉 스트립의 전체면에 관련한다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 접촉 스트립은 상기 접촉 스트립의 중앙 종축에 대해 횡방향으로 전하 캐리어 주입이 높은 영역 및 낮은 영역으로 구조화된다. 즉, 접촉 스트립을 중앙 종축 방향에 대한 횡방향, 즉 예를 들면 중앙 종축에 대해 수직인 방향으로 통과할 때, 전하 캐리어 주입이 높고 낮은 영역들을 통과하게 된다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 전하 캐리어 주입이 높은 영역의 면적비는 중앙 종축과의 간격이 줄어들수록 감소한다. 이는, 접촉 스트립의 중심에서 이러한 방식으로 전기 전류가 활성 영역으로 전혀 주입되지 않거나 적게 주입됨을 의미한다. 그에 반해, 접촉 스트립의 외부 영역의 경우 접촉 스트립의 중심의 경우보다 더 많은 전류가 활성 영역으로 주입된다. 바람직하게는, 중앙 종축에 대해 횡 방향으로 상기와 같이 구조화된 접촉 스트립의 부분은 반도체 레이저칩의 아웃커플링면이 있는 상기 반도체 레이저칩의 측의 근방에 위치한다. 아웃커플링면과 멀리 이격된 접촉 스트립의 다른 부분에서, 접촉 스트립은 예를 들면 구조화되지 않을 수 있어서, 그 부분에서 높은 전류가 활성 영역으로 주입된다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 전하 캐리어 주입이 높은 영역의 면적비는 중앙 종축에 대한 간격이 줄어들수록, 그리고 반도체 레이저칩의 아웃커플링면이 위치한 반도체 레이저칩의 측과의 간격이 줄어들수록 감소한다. 이는 예를 들면, 전하 캐리어 주입이 높은 영역이 스트립으로 형성되고, 상기 스트립이 접촉 스트립의 중앙 종축에 대해 종방향으로 연장되며, 아웃커플링면의 방향으로 가면서 뾰족해짐으로써 달성될 수 있다.
모시리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 접촉 스트립은 상기 접촉 스트립의 중앙 종축에 대해 횡 방향으로뿐만 아니라 상기 접촉 스트립의 중앙 종축에 대해 평행한 방향으로도 전하 캐리어 주입이 높은 영역 및 낮은 영역으로 구조화된다. 이는 예를 들면, 접촉 스트립이 전하 캐리어 주입이 높고 낮은 영역에서 구조화되고, 상기 영역이 접촉 스트립의 중앙 종축에 대해 종방향 및 횡방향으로 연장됨으로써 달성될 수 있다.
모서리 방출 반도체 레이저칩의 적어도 일 실시예에 따르면, 접촉 스트립은 전하 캐리어 주입이 높은 영역에서 제1물질로 구성되고, 전하 캐리어 주입이 낮은 영역에서 제2물질로 구성된다. 이때, 제1물질은 모서리 방출 반도체 레이저칩의 반도체 물질에 대한 상기 제1물질의 접합 저항이 제2물질의 접합 저항보다 작도록 선택된다. 상기 반도체 물질상에 접촉 스트립이 도포된다. 이러한 방식으로, 접촉 스트립이 전하 캐리어 주입이 높고 낮은 영역으로 구조화된다. 예를 들면, 제1 및 제2물질은 제1 및 제2금속을 포함하거나 그것으로 구성된다. 이를 통해, 전하 캐리어 주입이 높은 영역뿐만 아니라 낮은 영역도 대략적으로 동일한 열 전도도를 가지며, 이는 상기 두 영역들이 각각 금속으로 구성되거나 그러한 것을 포함하기 때문이다. 따라서, 열 전도도가 공간에 따라 달라지지 않으며, 반도체 레이저칩으로부터 접촉 스트립을 경유하는 열 배출도 거의 일어나지 않거나 전혀 일어나지 않는다.
또한, 접촉 스트립은 제3, 제4 및 그 외 다른 물질로 구성된 제3, 제4 및 그 외 다른 영역을 포함할 수 있다. 이러한 영역으로부터의 전하 캐리어 주입의 높이는 제1금속을 포함한 영역으로부터의 전하 캐리어 주입의 높이와 제2금속의 영역에 의한 전하 캐리어 주입의 높이 사이값일 수 있다. 이는, 접촉 스트립이 전하 캐리어 주입이 높은 영역, 낮은 영역 및 전하 캐리어 주입이 양 영역의 극값(extremum)의 사이값인 영역을 포함한다는 것을 의미한다. 이러한 방식으로, 이후의 더 미세한 구조화도 가능하고, 그로 인하여 활성 영역으로의 전하 캐리어 주입이 더 정확하게 조절될 수 있다.
적어도 일 실시예에 따르면, 본 명세서에 기술된 방식으로 구조화된 접촉 스트립은 모서리 방출 반도체 레이저칩의 상측뿐만 아니라 하측에도 위치한다.
이하, 본 명세서에 기술된 모서리 방출 반도체 레이저칩은 실시예 및 그에 속한 도면에 의거하여 상세히 설명된다.
도 1은 모서리 방출 반도체 레이저칩의 출력 성능에 대한 복사 발산도의 측정값을 각도로 도시한 그래프이다.
도 2는 섬유 광학계로의 레이저빔의 커플링을 개략적 평면도로 도시한다.
도 3A는 모서리 방출 반도체 레이저칩에서 모의 실험한 온도 분포를 개략적 사시도로 도시한다.
도 3B는 본 명세서에 기술된 모서리 방출 반도체 레이저칩을 개략적 단면도로 도시한다.
도 4A는 모서리 방출 반도체 레이저칩의 효율을 개략도로 도시한다.
도 4B는 모서리 방출 반도체 레이저칩의 수평 복사 발산도를 개략도로 도시한다.
도 5 내지 27은 본 명세서에 기술되며 서로 다르게 형성된 전류 장벽을 포함하는 모서리 방출 반도체 레이저칩의 실시예에 따른 개략적 평면도이다.
도 28 내지 32는 본 명세서에 기술되며 서로 다르게 형성된 접촉 스트립을 포함하는 모서리 방출 반도체 레이저칩의 실시예에 따른 개략적 평면도이다.
도 33A 및 33B는 전하 캐리어 주입의 구조화예를 개략적 단면도로 도시한다.
실시예 및 도면에서 동일하거나 동일한 기능의 요소는 각각 동일한 참조 번호를 가진다. 도시된 요소는 축척에 맞는 것으로 볼 수 없으며, 오히려 개별 요소는 더 나은 이해를 위해 과장되어 크게 도시되어 있을 수 있다.
우수한 빔 품질 및 가능한 출력 성능이 높을 수 있는 섬유 레이저 및 섬유 커플링된 레이저를 구현하기 위한 기술적 진보에 따라, "원격"-용접과 같은 새로운 산업 분야에 상기 레이저가 사용된다. 펌프 광원으로서 일반적으로 모서리 방출 반도체 레이저 다이오드가 사용된다. 상기 다이오드는 전기적으로 소모된 출력이 유효 복사속으로 변환될 때 매우 높은 에너지 변환 효율을 제공하면서도 그와 동시에 높은 광학적 출력 성능을 제공한다. 다른 한편으로, 상기 다이오드는 원거리장의 타원율이 크다. 섬유 광학계(103)의 원형 섬유 단면으로 레이저빔이 효율적으로 커플링되는 경우는, 소모적으로 조정되어야 할 고가의 마이크로광학계(101)를 이용해야만 한다(이에 대해 도 2 참조). 레이저 다이오드의 섬유 커플링이 개선되고 간단해지면 비용 효과적이며 신뢰할만한 레이저 시스템이 얻어질 수 있다. 마이크로광학계의 조정 비용은, 복사 발산도가 적어도, 훨씬 더 좁아진 수평 방향 - 소위 느린 축 방향- 에서는 작고, 수직 방향 - 즉 예를 들면 반도체 레이저칩의 상측(1a)이 위치한 평면에 대해 수직인 방향-에서만 효율적 섬유 커플링을 위한 빔이 강하게 변환되어야 하는 경우에 급격하게 감소한다.
도 1은 모서리 방출 반도체 레이저칩의 출력 성능에 대한 복사 발산도의 측정값을 각도로 도시한 그래프이다. 보유 출력이 95%일 때 복사 발산도가 결정되었다. 복사 발산도는 수평 방향(느린 축 방향)에서, 즉 상측(1a)(이에 대해 도 2 참조)에 대해 평행한 평면에서 결정된다. "95%의 보유 출력"이란, 복사 발산도의 결정을 위해 출력 성능의 95%를 보유하는 레이저빔의 영역만이 고려되었음을 의미한다.
도면에서 확인되는 바와 같이, 수평 복사 발산도는 레이저의 출력 성능이 증가하면서 상당히 증가한다. 이는 상기에 기술된 바와 같이 모서리 방출 반도체 레이저칩이 높은 광속을 위해 사용되는 것을 어렵게 하는데, 바람직하게는 사용되는 작은 마이크로광학계(101)의 측면에서 과도하게 빛을 발할 수 있어, 광 손실이 야기되기 때문이다.
도 2는 모서리 방출 반도체 레이저칩(1)에 의해 생성된 레이저빔(10)이 섬유 광학계(103)에 커플링되는 것을 개략적 평면도로 도시한다. 도 2는 5개의 개별 이미터를 포함한 레이저바(laser bar)로서 형성된 모서리 방출 반도체 레이저칩(1)을 도시한다. 모서리 방출 반도체 레이저칩은 상기 칩의 상측(1a)에서 5개의 접촉 스트립(2)을 포함한다. 아웃커플링면(3)에서 5개의 레이저빔(10)이 아웃커플링되며, 상기 레이저빔은 우선 마이크로광학계(101)를 통과한다. 다른 광학 부재(102), 예를 들면 수렴 렌즈에 의해, 레이저빔이 모아져서 섬유 광학계(103)로 커플링된다.
도 3A는 24개의 개별 이미터를 포함한 레이저바로서 형성된 모서리 방출 반도체 레이저칩(1)에서 모의 실험 온도 분포를 개략적 사시도로 도시한다. 대칭상의 이유로 상기 도면에는 12개의 이미터를 포함한 절반의 바만이 도시되어 있다. 도 3A의 좌측 모서리는 레이저바의 중심에 상응한다. 도 3A에서 어두운 부분은 고온(T9)의 영역(30)을 나타낸다. 참조 번호(T1 내지 T9)는 온도 범위를 표시하는데, T1은 최저 온도의 영역을, T9는 최고 온도의 영역을 표시한다.
고성능 모서리 방출 반도체 레이저칩에서 높은 손실속 밀도는 반도체 레이저칩에서 온도 구배를 발생시킨다. 도 3A에서 알 수 있는 바와 같이, 수 W의 고출력 성능에서 모서리 방출 반도체 레이저칩(1)의 개별 이미터의 스트립폭이 좁을 때 상기 모서리 방출 반도체 레이저칩(1)의 공진기에서 비균일한 온도 분포가 형성된다. 온도(T9)의 국소 최대값 - 고온 영역(30)-은 각 개별적 이미터의 아웃커플링면(3)의 중심에서 확정된다. 이는 모서리 방출 반도체 레이저칩이 도 3A의 레이저의 경우보다 많거나 적은 수의 이미터를 포함하거나, 단일의 이미터만을 포함하는 레이저의 경우에도 해당한다. 반도체 레이저칩(1)을 구성하는 반도체 물질의 굴절률은 온도 종속적이므로, 각 이미터에서 열 수렴 렌즈가 생성되며, 상기 렌즈는 공진기에서 전파될 레이저광의 동위상 파면을 왜곡시킨다. 이를 통해, 레이저의 원거리장은 왜곡되지 않은 경우에 비해 수평 (느린 축) 방향에서 확대된다. 출력 성능이 증가하거나 펌프 전류가 증가하면, 손실속과 함께 심해지는 동위상 파면 왜곡에 의해 복사 발산도가 증가한다(이에 대해 도 1 참조).
최대 도달 온도 및 열 렌즈의 강도는 반도체 레이저칩(1)에서 생성된 전기적 손실속과 함께 증가한다. 광학적 출력 성능이 동일할 때 효율이 더 높은 레이저가 반도체 레이저칩에서 더 낮은 손실속을 생성하고, 일반적으로 더 낮은 수평 복사 발산도를 나타낸다.
도 3B는 본 명세서에 기술된 모서리 방출 반도체 레이저칩(1)을 개략적 단면도로 도시한다. 모서리 방출 반도체 레이저칩은 서로 다른 물질계로 제조될 수 있다. 예를 들면, GaP, GaAsP, GaAs, GaAlAs, InGaAsP, GaN, InGaN, AlGaInAsSb 중 하나의 반도체 물질계인 반도체 레이저칩이 있다. 또한, III-V 또는 II-VI 반도체계인 다른 반도체 물질도 고려될 수 있다. 바람직하게는, 반도체칩은 예를 들면 AlGaInAs 물질계이다.
모서리 방출 반도체 레이저칩(1)은 예를 들면 다수의 이미터를 포함한 다이오드 레이저바, 예를 들면 4개 내지 6개의 이미터를 포함한 다이오드 레이저바를 가리키며, 이때 상기 이미터의 공진 길이는 100 ㎛이상이고, 예를 들면 3과 6 mm사이이다. 개별 이미터로부터 방출된 레이저빔의 폭은 바람직하게는 50 ㎛과 150 ㎛사이이다. 모서리 방출 반도체 레이저칩(1)은 예를 들면 중심 파장이 915 nm 또는 976 nm인 레이저빔을 생성할 수 있다. 물론, 사용되는 반도체 물질에 따라 더 짧거나 긴 파를 가진 레이저 광이 생성될 수 있다. 접촉 스트립(2) 사이에 전류 장벽(4)이 위치할 수 있고, 상기 전류 장벽은 반도체 레이저칩(1)의 방출 방향에 대해 평행한 방향에서 활성 영역(14)으로의 전류 주입을 제한한다. 이때, 각 2개의 접촉 스트립사이에 2개 이상의 전류 장벽(4)이 위치할 수 있다.
반도체 레이저칩(1)은 기판(11)을 포함하며, 상기 기판은 예를 들면 성장 기판을 가리킬 수 있고, p형 접촉층을 형성할 수 있다. 또한, 모서리 방출 반도체 레이저칩(1)은 전자기 복사의 생성을 위해 제공된 활성 영역(14)을 포함한다. 활성 영역(14)은 도파층(13)에 매립되며, 상기 도파층은 활성 영역(14)보다 큰 밴드 간격 및 더 작은 굴절률을 가진다. 도파층에 각각 하나의 코팅층(12)이 인접하며, 상기 코팅층은 도파층(13)보다 더 큰 밴드 간격 및 더 작은 굴절률을 가진다. 기판(11)과 반대 방향인 반도체 레이저칩(1)의 측에서, 코팅층(12)상에 마감 접촉층(15)이 위치한다. 접촉층(15)상에 접촉 스트립(2)이 위치하며, 상기 접촉 스트립에 의해 전기 전류가 활성 영역(14)으로 주입될 수 있다. 바람직하게는, 접촉 스트립(2)의 폭은 10 ㎛과 수 100 ㎛사이이다. 도면에 도시된 바와 같이, 전류 장벽(4)은 활성 영역(14)까지 또는 기판(11)까지 연장될 수 있다.
도 4A는 전류 장벽 중 적어도 하나와 접촉 스트립 사이의 최대 간격(V) 대 상기 접촉 스트립의 폭(B)의 비율에 대해 모서리 방출 반도체 레이저칩의 효율을 개략도로 도시한다. 도 4A의 점선은 분리선을 나타내며, 오차는 측정값의 편차에 의해 명확해질 수 있다.
도 4B는 비율(V/B)을 제외하고 동일한 구성을 가지는 모서리 방출 반도체 레이저칩을 위한 V/B에 대한 그래프로, 보유 출력이 95%일 때의 수평 복사 발산도를 개략도로 도시한다. 이때, 폭이 70 ㎛인 접촉 스트립이 사용된다. 접촉 스트립(2)에 대한 전류 장벽(4)의 배치는 도 5와 관련하여 기술된 실시예에 상응한다.
도 4A로부터 알 수 있는 바와 같이, 최적 효율은 V/B <1 로 전류 장벽과 접촉 스트립 사이의 간격이 작은 영역에서 얻어진다. 다른 한편으로, 상기 V/B 영역에서 높은 수평 복사 발산도(느린 축, 느린 축 복사 발산도)가 발생한다(도 4B 참조). 비율(V/B)
Figure pct00001
1.5일 때부터 발산도의 포화값이 약 6°에 도달한다. 즉, 비율(V/B)이 1.0 보다 크고, 바람직하게는 1.2 보다 크게 얻어질 때 모서리 방출 반도체 레이저칩(1)의 효율이 적당히 불량해지면서 현저히 낮은 수평 발산도가 얻어진다.
본 발명은, 특히, 모서리 방출 반도체 레이저칩에서 비균일한 온도 분포는 반도체 레이저칩(1)의 테두리 영역에서의 열 출력에 의해 이미터의 외부에서 부분적으로 보상될 수 있다는 생각에 근거한다. 이를 통해, 열 렌즈의 효과가 약화되어, 수평 방향으로 레이저빔의 발산도가 낮아진다. 접촉 스트립(2)에 대한 전류 장벽(4)의 간격이 증가하면서 래터럴 전류 확산에 의해 전류 밀도 및 그로 인한 열 출력이 이미터의 외부 영역, 즉 전류 장벽의 근방에서 증가한다. 이때, 전하 캐리어 주입은 외부 영역에서 전하 캐리어 반전(inversion)이 발생하지 않도록 제한된다. 즉, 전류 장벽의 근방에서 전류 밀도는 레이저 구동을 유도하기에 충분하지 않다. 전류 장벽의 근방에는 손실열만이 발생하여, 소자의 효율이 감소한다(도 4A 참조). 외부 영역에서 생성된 전기적 손실속 대 유효 방출 영역에서 생성된 전기적 손실속의 비율은 전류를 수용하는(carrying) 면의 확대에 의해 전류 장벽(3)과 접촉 스트립(2)간의 간격(V)이 증가하면서 증가한다.
도 5는 본 명세서에 기술된 모서리 방출 반도체 레이저칩의 일 실시예를 상기 모서리 방출 반도체 레이저칩(1)의 상측에 대한 평면도로 도시한다. 상기 실시예에서, 전류 장벽(4)은 접촉 스트립(2)의 중앙 종축(23)에 대해 축 대칭이며 평행하게 배치된다. 상기 접촉 스트립은 예를 들면 금속 배선을 이용하여 반도체 레이저칩(1)의 접촉층(15)상에 형성된다.
전류 장벽은 활성 영역(14)과 접촉 스트립(2) 사이에서 반도체층으로의 전류 확산을 방지해야 한다. 이는 서로 다른 방식으로 구현될 수 있다.
한편으로는, 상측(1a)으로부터, 즉 접촉층(15)으로부터 이격되면서 적어도 활성 영역(14)의 하부에 이르기까지 트렌치가 식각될 수 있다. 바람직하게는, 트렌치는 모서리 방출 반도체 레이저칩의 개별 이미터들 사이에 배치된다. 트렌치는 링 모드 및 횡 모드를 방지한다. 트렌치는 접촉 스트립(2)에 대해 반드시 축 대칭으로 배치되지 않아도 된다. 트렌치의 식각 플랭크는 활성 영역에서 생성된 전자기 복사의 흡수를 위해 적합한 물질로 덮일 수 있다. 예를 들면 문헌 US 6,947,464에는 이러한 트렌치를 포함한 모서리 방출 반도체 레이저칩이 기술되어 있다.
전류 장벽(4)의 생성을 위한 다른 가능성은, 반도체에 외부 원자를 주입하고, 이러한 방식으로 활성 영역과 접촉 스트립 사이의 층들의 전기 전도도를 목적에 맞게 파괴하는 것에 있다. 이는, 상기 주입이 활성 영역(14)까지 이르는 경우에 충분하다.
도 5와 관련하여 기술된 실시예에서, 레이저면은 도면에서 좌,우측에 위치한다. 아웃커플링면(3)은 우측에 위치한다.
도 6은 본 명세서에 따른 반도체 레이저칩의 일 실시예를 개략적 평면도로 도시한다. 상기 실시예에서, 대면적 전류 장벽(4)은 접촉 스트립(2)의 중앙 종축(23)에 대해 축 대칭으로 설치된다.
도 7은 본 명세서에 기술되며 대칭 설치된 스트립형 전류 장벽(4)을 포함하는 실시예를 개략적 평면도로 도시한다. 전류 장벽(4)은 아웃커플링면(3)까지 닿지 않는다. 아웃커플링면(3)과의 간격은 수 밀리미터에 이를 수 있다. 이를 통해, 아웃커플링면(3)에서 래터럴 전류 확산이 더 크고, 반도체 레이저칩의 온도 프로파일이 더 균일하게 된다. 이러한 방식으로, 도 3A와 관련하여 기술된 열 렌즈 효과는 더욱 감소할 수 있다.
도 8은 본 명세서에 기술된 모서리 방출 반도체 레이저칩의 다른 실시예를 개략적 평면도로 도시한다. 도 7의 실시예와 달리, 전류 장벽은 대면적으로 형성된다.
도 9는 본 명세서에 기술된 모서리 방출 반도체 레이저칩의 실시예를 도시하며, 접촉 스트립(2)으로부터의 전류 장벽(4)의 간격은 아웃커플링면(3)의 방향으로 가면서 접촉 스트립폭(B)이 축소됨으로써 증가한다. 이러한 방식으로, 마찬가지로 래터럴 전류 확산이 확대된다.
도 10과 관련하여, 본 명세서에 기술된 모서리 방출 반도체 레이저칩의 실시예가 도시되어 있으며, 도 9의 실시예와 달리 접촉 스트립폭은 아웃커플링면(3)으로 가면서 선형으로 감소하지 않는다. 접촉 스트립(2)의 선택된 형상에 따라, 이러한 방식으로 반도체 레이저칩에서 원하는 온도 프로파일이 조절될 수 있다.
도 11과 관련하여, 본 명세서에 기술된 모서리 방출 반도체 레이저칩의 실시예가 기술되며, 접촉 스트립(2)으로부터의 전류 장벽(4)의 간격은 반도체 레이저칩의 영역에서 접촉 스트립폭의 변화에 의해 증가한다. 최대 간격(V)은 다시 아웃커플링면(3)의 근방에 위치한다.
도 12는 본 명세서에 기술된 모서리 방출 반도체 레이저칩의 실시예를 도시하며, 접촉 스트립(2)으로부터의 전류 장벽(4)의 간격은 아웃커플링면(3)으로 가면서 선형으로 증가한다. 이때, 접촉 스트립(2)은 일정한 폭을 가지며, 그에 반해 접촉 스트립(2)으로부터의 전류 장벽(4)의 간격은 직선을 따라 확대된다. 이는 래터럴 전류 확산을 증가시키며, 아웃커플링면(3)의 근방에서 온도 프로파일을 균일하게 한다.
도 13은 본 명세서에 기술된 모서리 방출 반도체 레이저칩의 실시예를 개략적 평면도로 도시하며, 도 12의 실시예와 달리 전류 장벽(4)과 접촉 스트립(2) 사이의 간격이 비선형으로 증가하기 시작한다.
도 14는 본 명세서에 기술된 모서리 방출 반도체 레이저칩의 일 실시예를 개략적 평면도로 도시하며, 전류 장벽은 예를 들면 도 3A에서 확인할 수 있는 바와 같은 열 렌즈의 형상에 맞추어 연장된다. 도 15 및 도 16과 관련하여 기술된 모서리 방출 반도체 레이저칩의 실시예에서, 접촉 스트립(2)으로부터의 전류 장벽(4)의 간격이 상기 간격의 비선형 확대에 의해 열 렌즈에 맞춰지는 것이 도시되어 있다. 도 16은 대면적 전류 장벽을 도시한다.
도 17 및 18과 관련하여 기술된 모서리 방출 반도체 레이저칩의 실시예에서, 비율(V/B)은 접촉 스트립폭(B)이 변경됨과 동시에 접촉 스트립(2)으로부터의 전류 장벽(4)의 간격의 변경될 때 아웃커플링면(3)의 방향으로 증가한다.
도 19 내지 26과 관련하여 본 명세서에 기술된 모서리 방출 반도체 레이저칩의 실시예에서, 접촉 스트립(2)과 전류 장벽(4) 사이의 간격이 불연속적으로 변경된다. 이때, 도 22 내지 24에 도시된 바와 같이, 전류 장벽(4)이 복수 개의 전류 장벽들로 구성되고, 상기 전류 장벽이 접촉 스트립(2)의 종방향으로 연장될 수 있다. 이때 개별 전류 장벽들이 겹쳐지는 실시예 및 겹치지 않는 실시예도 가능하다. 불연속적으로 진행되는 전류 장벽의 이점은 매우 간단히 제조될 수 있다는 것이다. 따라서 예를 들면 식각비가 결정 방향 종속적일 때 상기 전류 장벽의 식각 시 문제가 방지될 수 있다. 또한, 예를 들면 도 10과 관련하여 기술된 바와 같은 구조에 비해 공차 준수 검사가 용이해진다.
도 27과 관련하여 기술된 모서리 방출 반도체 레이저칩의 실시예에서, 전류 장벽(4)과 접촉 스트립(2)사이의 간격은 아웃커플링면(3)의 근방에서만 확대된다. 아웃커플링면(3)의 근방에서, 비율(V/B)은 예를 들면 1.2 이상일 수 있고, 그에 반해 반도체 레이저칩의 나머지 영역에서 비율(V/B)은 1보다 작다. 이러한 방식으로, 공진기의 대부분에 걸쳐 반도체 레이저칩의 효율을 위해 이상적인 비율 V/B <1 이 활용되며(이에 대해 도 4A 참조), 그에 반해 아웃커플링면(3)의 근방에서만 더 큰 비율(V/B)가 선택되며, 상기 비율에 의해 열 렌즈의 효과가 상기에 기술된 바와 같이 감소한다.
반도체 레이저칩(1)의 아웃커플링면(3)에서 온도 프로파일을 균일화하고 열 렌즈의 부정적 효과를 감소시켜 복사 발산도를 줄이기 위한 다른 가능성은 접촉 스트립(2)의 구조화에 있다. 도 28 내지 31은 도 5 내지 27에 도시된 실시예들 중 각각과 조합될 수 있는 접촉 스트립(2)의 구조화 가능성을 도시한다. 즉, 도 5 내지 27의 접촉 스트립은 도 28 내지 31에 도시된 바와 같은 접촉 스트립으로 교환될 수 있다. 이러한 처리 방식에 의해, 특히 수평 방향으로 복사 발산도가 상당히 감소한 반도체 레이저칩이 얻어진다.
도 28은 본 명세서에 기술된 모서리 방출 반도체 레이저칩(1)의 접촉 스트립(2)을 개략적 평면도로 도시한다. 접촉 스트립(2)은 반도체 레이저칩(1)의 상측(1a) 및/또는 하측(1b)에 위치할 수 있다. 접촉 스트립(2)은 활성 영역(14)으로의 전하 캐리어 주입이 반도체 레이저칩(1)의 아웃커플링면(3)이 위치한 상기 반도체 레이저칩(1)의 측으로 가면서 감소하도록 구조화된다.
반도체 레이저칩(1)의 상측 및/또는 하측에서 구조화된 전류 주입은 반도체 레이저칩(1)에서 마찬가지로 구조화된 오믹(ohmic) 손실속 밀도의 분포에 의해 반도체 레이저칩(1)의 공진기에서 열렌즈에 목적에 맞는 영향을 끼친다. 공진기는 아웃커플링면(3) 및 상기 아웃커플링면(3)에 대향된 반도체 레이저칩(1)의 측에 의해 형성된다. 접촉 스트립(2)은 세로 방향, 즉 접촉 스트립(2)의 중앙 종축(23)의 종 방향에서, 그리고/또는 래터럴 방향, 즉 접촉 스트립(2)의 중앙 종축(23)에 대해 횡방향 또는 수직인 방향에서 구조화되는 것이 매우 유리한 것으로 확인된다. 말하자면, 이 경우 온도 분포가 균일해져서, 열 렌즈에 의한 동위상 파면의 왜곡에 반작용한다는 점이 놀랍게도 확인되었다. 따라서, 이미터에서 생성된 레이저빔의 수평 방향 발산도가 감소한다. 접촉 스트립(2)은 전하 캐리어 주입이 낮은 영역(22) 및 전하 캐리어 주입이 높은 영역(21)으로 나누어진다. 전하 캐리어 주입(22)이 낮은 영역에 의해 전류가 활성 영역(14)으로 전혀 주입되지 않거나 거의 주입되지 않는다. 그에 반해, 전하 캐리어 주입(21)이 높은 영역에서 전류는 구조화되지 않은 경유와 유사하게 활성 영역(14)으로 주입된다.
전류 주입의 구조화는 이하와 같이 수행될 수 있다:
접촉 스트립의 구조화 및 전하 캐리어 주입의 구조화 가능성은, 적합하게 구조화된 패시베이션층이 반도체 레이저칩(1)상에 도포되되, 상기 패시베이션층이 전하 캐리어 주입(21)이 낮은 영역에서만 제거되도록 도포되어, 그 곳에서 접촉 스트립(2)의 물질 - 일반적으로 금속- 과 반도체 레이저칩(1)의 반도체 물질 사이에 접촉이 발생하는 것에 있다.
또한, 접촉 스트립(2)의 금속층의 도포 전에 반도체 레이저칩(1)의 최상부 반도체층이 구조화 제거되는 것을 이용하는 구조화 및 그로 인하여 반도체 물질과 접촉 스트립(2)의 금속 사이의 접촉 저항의 구조화가 발생할 수 있다.
또한, 접촉 스트립(2)과 반도체 레이저칩(1)의 반도체 물질간의 접촉 저항을 변경하기 위해 외부 원자의 구조화 주입 또는 합금이 수행될 수 있다. 접촉 저항의 변경에 대해 대안적으로, 또는 접촉 저항의 변경에 대해 부가적으로, 주입 또는 합금에 의해 접촉 스트립(2)의 하부에서 반도체 물질의 전도도가 변경될 수 있다. 이러한 방식으로도 접촉 스트립(2)은 전하 캐리어 주입이 높고 낮은 영역들로 구조화된다.
접촉 스트립의 구조화 및 전하 캐리어 주입의 구조화를 위한 다른 가능성은, 접촉 스트립(2)의 증착 전에 예를 들면 p형 도핑된 접촉층(15)상에 n형 도핑된 반도체층이 도포되고, 상기 n형 반도체층이 구조화되어 다시 제거되는 것에 있다. 이러한 방식으로, n형 도핑된 층이 여전히 남아있는 위치에서 구동 시 차단되는 pn 다이오드가 형성된다. 상기 pn 다이오드는 전류 흐름을 효과적으로 방해한다. n형 도핑된 층이 제거된 위치에서만 전류가 주입될 수 있다. 이 영역은 전하 캐리어 주입이 높은 영역(21)을 형성한다.
동일한 방식으로, p형 도핑된 반도체층은 n형 도핑된 접촉층(15)상에 도포될 수 있어, p형 도핑된 층의 구조화 제거 이후 동일한 효과가 나타난다.
전하 캐리어 주입의 구조화를 위한 다른 가능성은, 양자 우물 상호 혼합(intermixing)에 의해 활성 영역(14)에서의 전하 캐리어 재조합 및 그로 인하여 상기 위치에서 활성 영역(14)의 손실열 생성이 억제된다는 것에 있다. 구조화된 양자 우물 상호 혼합이 수행되어, 이러한 방식으로 전하 캐리어 주입이 높고 낮은 영역들이 활성 영역(14)에 생성될 수 있다.
접촉 스트립의 구조화 및 전하 캐리어 주입의 구조화를 위한 다른 가능성은, 서로 다른 금속 또는 다른 물질로 구성된 접촉 스트립(2)이 국부적으로 형성되고, 상기 접촉 스트립이 상기 물질과 반도체 레이저칩의 접촉층(15) 사이의 경계면에서 서로 다른 전기 접합 저항을 가지는 것에 있다. 따라서, 전하 캐리어 주입이 구조화되고, 접촉층(2)이 전하 캐리어 주입이 높은 영역(21) 및 전하 캐리어 주입이 낮은 영역(22)으로 나누어진다. 이 방법은 동시에 접촉 스트립(2)의 열 전도도 변화를 방지하여, 반도체 레이저칩(1)으로부터의 열 배출 변화를 방지한다. 이를 통해, 생성된 레이저광의 균일도를 저하시킬 수 있는 열 렌즈의 공간적 변조가 방지된다. 예를 들면, 접촉층(15)은 p형 도핑된 GaAs로 구성된다. 전류 주입이 높은 영역에서 접촉 스트립은 Cr/Pt/Au로 구성되고, 이때 Cr은 낮은 접촉 저항을 위해 결정적 역할을 하는 금속이다. 전류 주입이 낮은 영역에서 예를 들면 알루미늄이 사용된다.
도 28의 실시예에서 전하 캐리어 주입은 아웃커플링면(3)의 근방에서 접촉 스트립(2)의 종축(23)에 평행한 세로 방향에서 가변적이다. 이러한 방식으로, 아웃커플링면(3)에서의 온도 상승이 줄어들고, 반도체 레이저칩(1)에서의 온도 분포가 균일화된다.
도 29는 본 명세서에 기술된 모서리 방출 반도체 레이저의 접촉 스트립(2)을 도시한다. 상기 실시예에서, 전하 캐리어 주입은 래터럴 방향, 즉 종축(23)에 대한 횡방향에서 가변적이다. 바람직하게는, 아웃커플링면(3)의 근방에서만 구조화가 수행된다. 접촉 스트립(2)의 나머지 길이 부분은 구조화되지 않는다. 상기 구조화에 의해, 반도체 레이저칩의 공진기의 중심에서 활성 영역으로 주입된 전류의 전류 밀도는 아웃커플링면(3)에서 국부적으로 최소화된다. 구조화부는 전하 캐리어 주입이 높은 영역(21) 및 전하 캐리어 주입이 낮은 스트립 영역(22)으로 구성되고, 접촉 스트립(2)의 중심에 매우 적은 전류가 주입되며, 그 곳에서 전하 캐리어 주입이 높은 영역(21)의 면적비는 매우 작다. 즉, 전체면에 대한 상대적 비율 또는 전하 캐리어 주입이 낮은 인접 영역들에 대한 비율은 매우 작다.
도 30은 본 명세서에 기술된 모서리 방출 반도체 레이저칩(1)의 접촉 스트립(2)을 도시한다. 상기 실시예에서, 활성 영역(14)에서의 전류 밀도는, 구조화되지 않은 영역과 구조화된 영역간의 접합이 약한 아웃커플링면(3)의 근방에서 세로 방향 및 래터럴 방향으로 접촉 스트립(2)이 구조화됨으로써 제공된다. 이 경우, 전하 캐리어 주입이 높은 영역(21)은 아웃커플링면(3)의 방향으로 뾰족해지고, 전하 캐리어 주입이 낮은 영역(22)은 상기 방향으로 넓어진다.
도 31은 본 명세서에 기술된 모서리 방출 반도체 레이저칩(1)의 접촉 스트립(2)을 도시한다. 상기 실시예에서, 접촉 스트립(2)의 구조화 처리 방식은 도 28 및 도 30을 위한 실시예가 조합된 것이다. 이러한 방식으로, 활성 영역(14)으로 주입된 전류 밀도의 변화가 훨씬 더 심하다.
도 32와 관련하여 접촉 스트립(2)의 중간조 구조화(half tone structuration)가 기술되어 있다. 도 32에서 직사각형은 전하 캐리어 주입이 낮은 영역(22)을 포함하고, 주입된 전류 밀도는 중앙에서 아웃커플링면(3) 및 중앙축(23)으로 가면서 감소한다. 구조화는 상기에 기술된 구조화 처리 방식 중 하나에 의해 얻어진다. 즉, 예를 들면 낮은 주입 영역(22)에 패시베이션층이 있을 수 있다.
도 33A 및 33B는 반도체 레이저칩(1)의 일부에 대한 개략적 단면도에 의거하여 전하 캐리어 주입의 구조화를 위한 다른 가능성을 도시한다.
접촉 스트립(2)의 구조화는 터널 접촉에 의해 수행된다. 매우 높게 도핑된 pn 접합은 특히 차단 방향에서 터널 접촉을 형성한다. 이 터널 접촉은 적합한 형상일 경우 오믹 특성을 가질 수 있으며, 즉 선형 전류 전압 특성선을 포함한다.
도 33A에는, p형으로 고도핑된 터널층(11a)이 반도체 레이저칩(1)의 p형 접촉층(11)상에 도포되는 경우가 도시되어 있다. p형으로 고도핑된 터널 접촉층(11a) 뒤에는 n형으로 고도핑된 터널 접촉층(11b)이 후속한다. 바람직하게는, 터널 접촉층들은 적어도, 차후에 접촉 스트립(2)이 위치해야 할 부분에서 전면으로 p형 접촉층(11)상에 도포되며, 에피택시에 따라 국부적으로 제거된다.
접촉 스트립(2)의 금속과 n형 또는 p형 도핑된 반도체 사이의 서로 다른 전기 접촉 저항에 의해, 터널층을 포함한 영역 및 터널층을 포함하지 않은 영역에서 각각 서로 다른 전하 캐리어 주입이 발생한다. 이러한 방식으로, 전하 캐리어 주입이 낮은 영역(22) 및 전하 캐리어 주입이 높은 영역(21)이 생성된다.
금속과 p형 도핑된 반도체사이의 접촉이 불량하고, 금속과 n형 도핑된 반도체 사이의 접촉이 양호한 경우, 터널층의 영역에서 활성 영역의 전류 밀도가 높고 터널층을 포함하지 않은 영역에서 전류 밀도가 낮다. 다른 한편으로는, 금속과 n형 도핑된 영역 사이의 접촉이 불량하고, 금속과 p형 도핑된 영역 사이의 접촉이 양호한 경우에, 낮은 전류 밀도, 즉 전하 캐리어 주입이 낮은 영역(22)은 터널층의 영역에서 얻어지고, 높은 전류 밀도는 터널층이 제거된 부분에서 얻어진다.
구조화를 위한 동일한 가능성은 반도체 레이저칩(1)의 n형측에 있다. 이는 도 33B와 관련하여 기술된다. 여기서, n형 접촉층(15)상에는 n형으로 고도핑된 터널층(15a)이, 상기 n형 터널층상에는 p형으로 고도핑된 터널층(15b)이 도포된다. 금속과 p형 도핑된 영역간의 접촉이 불량하고, 금속과 n형 도핑된 영역간의 접촉이 양호한 경우, 터널층이 잔류한 부분에서 활성 영역의 전류 밀도가 낮고, 그에 반해 터널층이 제거되고 금속과 n형 도핑된 접촉층(15)이 접촉하는 부분에서 전류 밀도가 높다. 또한, 금속과 n형 도핑된 영역간의 접촉이 불량하고, 금속과 p형 도핑된 영역간의 접촉이 양호한 경우에, 터널층의 영역에서 전류 밀도가 높고, 금속이 n형 접촉을 위해 제조된 부분에서 전류 밀도가 낮다.
본 특허 출원은 독일 특허 출원 10 2007 062789.2 및 10 2008 014093.7의 우선권을 청구하며, 그 공개 내용은 참조로 포함된다.
본 발명은 실시예에 따른 설명에 의하여 한정되지 않는다. 오히려, 본 발명은 각 새로운 특징 및 특징들의 각 조합을 포함하고, 이는 특히 특허 청구 범위에서의 특징들의 각 조합을 포괄하며, 비록 이러한 특징 또는 조합이 그 자체로 명백하게 특허 청구 범위 또는 실시예에 기술되지 않더라도 그러하다.

Claims (15)

  1. 모서리 방출 반도체 레이저칩(1)에 있어서,
    폭(B)을 가진 적어도 하나의 접촉 스트립(2);
    상기 반도체 레이저칩(1)의 구동 시 전자기 복사를 생성하는 활성 영역(14);
    상기 접촉 스트립(2)의 서로 다른 측에 배치되며, 상기 접촉 스트립(2)의 종방향으로 연장되는 적어도 2개의 전류 장벽(4)을 포함하며, 상기 2개의 전류 장벽(4) 중 각각과 상기 접촉 스트립(2) 사이의 최대 간격(V)은 상기 최대 간격(V) 대 폭(B)의 비율(V/B)이 1.5 보다 크도록 선택되는 것을 특징으로 하는 모서리 방출 반도체 레이저칩(1).
  2. 제 1 항에 있어서,
    상기 최대 간격(V)은 상기 반도체 레이저칩(1)의 아웃커플링면(3)이 위치한 상기 반도체 레이저칩(1)의 측의 근방에 위치하는 것을 특징으로 하는 모서리 방출 반도체 레이저칩.
  3. 제 1 항 또는 제 2 항에 있어서,
    적어도 하나의 전류 장벽(4)과 접촉 스트립(2)간의 간격은 상기 반도체 레이저칩(1)의 아웃커플링면(3)이 위치한 측과의 간격이 감소하면서 증가하는 것을 특징으로 하는 모서리 방출 반도체 레이저칩.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 전류 장벽(4)은 상기 접촉 스트립(2)의 중앙 종축(23)에 대해 축 대칭으로 배치되는 것을 특징으로 하는 모서리 방출 반도체 레이저칩.
  5. 제 4 항에 있어서,
    상기 전류 장벽(4)의 형태는 상기 접촉 스트립(2)의 연장면에 대해 평행한 평면에서, 상기 반도체 레이저칩(1)의 구동 시 상기 반도체 레이저칩에서 유도되는 열 렌즈에 맞춰지는 것을 특징으로 하는 모서리 방출 반도체 레이저칩.
  6. 제 5 항에 있어서,
    상기 전류 장벽(4)은 상기 장벽의 형태에 의해 열 렌즈에 영향을 미치는 것을 특징으로 하는 모서리 방출 반도체 레이저칩.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 전류 장벽(4) 중 적어도 하나는 상기 접촉 스트립(2)의 연장면에 평행한 평면에서 적어도 국부적으로 계단형으로 연장되는 것을 특징으로 하는 모서리 방출 반도체 레이저칩.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    적어도 2개의 접촉 스트립(2)을 포함하는 것을 특징으로 하는 모서리 방출 반도체 레이저칩.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    적어도 하나의 구조화된 접촉 스트립(2)을 포함하고, 상기 접촉 스트립은 상기 활성 영역(14)으로의 전하 캐리어 주입이 상기 반도체 레이저칩(1)의 아웃커플링면(3)이 위치한 상기 반도체 레이저칩(1)의 측으로 가면서 감소하도록 구조화되며, 상기 접촉 스트립(2)은 전하 캐리어 주입이 높은 영역(21) 및 낮은 영역(22)으로 구조화되는 것을 특징으로 하는 모서리 방출 반도체 레이저칩.
  10. 제 9 항에 있어서,
    전하 캐리어 주입이 높은 영역(21)의 면적비는 상기 반도체 레이저칩(1)의 아웃커플링면(3)이 위치한 상기 반도체 레이저칩의 측과의 간격이 줄어들면서 감소하는 것을 특징으로 하는 모서리 방출 반도체 레이저칩.
  11. 제 1 항 내지 제 10 항 중 적어도 어느 한 항에 있어서,
    상기 접촉 스트립(2)은 상기 접촉 스트립(2)의 중앙 종축(23)에 대한 횡방향에서 전하 캐리어 주입이 높은 영역(21) 및 낮은 영역(22)으로 구조화되고, 상기 전하 캐리어 주입이 높은 영역(21)의 면적비는 상기 중앙 종축(23)과의 간격이 증가하면서 증가하는 것을 특징으로 하는 모서리 방출 반도체 레이저칩.
  12. 제 1 항 내지 제 11 항 중 적어도 어느 한 항에 있어서,
    상기 전하 캐리어 주입이 높은 영역(21)의 면적비는 상기 중앙 종축(23)과의 간격이 줄어들고, 상기 반도체 레이저칩(1)의 아웃커플링면(3)이 위치한 상기 반도체 레이저칩(1)의 측과의 간격이 줄어들면서 감소하는 것을 특징으로 하는 모서리 방출 반도체 레이저칩.
  13. 제 1 항 내지 제 12 항 중 적어도 어느 한 항에 있어서,
    상기 접촉 스트립(2)은 상기 접촉 스트립(2)의 중앙 종축(23)에 대한 횡방향뿐만 아니라 상기 접촉 스트립(2)의 중앙 종축(23)에 대해 평행한 방향에서도 전하 캐리어 주입이 높은 영역(21) 및 낮은 영역(22)으로 구조화되는 것을 특징으로 하는 모서리 방출 반도체 레이저칩.
  14. 제 1 항 내지 제 13 항 중 적어도 어느 한 항에 있어서,
    상기 접촉 스트립(2)은 상기 전하 캐리어 주입이 높은 영역(21)에서 제1금속으로 구성되고, 전하 캐리어 주입이 낮은 영역(22)에서 제2금속으로 구성되며, 상기 접촉 스트립이 도포되어 있는 반도체 물질에 대한 제1금속의 전기 접합 저항은 상기 제2금속에 비해 작은 것을 특징으로 하는 모서리 방출 반도체 레이저칩.
  15. 제 1 항 내지 제 14 항 중 적어도 어느 한 항에 있어서,
    상기 구조화된 접촉 스트립은 상기 반도체 레이저칩(1)의 상측(1a) 및 하측(1b)에 도포되는 것을 특징으로 하는 모서리 방출 반도체 레이저칩.
KR1020107016860A 2007-12-27 2008-12-15 적어도 하나의 전류 장벽을 포함한 모서리 방출 반도체 레이저칩 KR101591115B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102007062789.2 2007-12-27
DE102007062789 2007-12-27
DE102008014093.7 2008-03-13
DE102008014093.7A DE102008014093B4 (de) 2007-12-27 2008-03-13 Kantenemittierender Halbleiterlaserchip mit zumindest einer Strombarriere

Publications (2)

Publication Number Publication Date
KR20100103858A true KR20100103858A (ko) 2010-09-28
KR101591115B1 KR101591115B1 (ko) 2016-02-02

Family

ID=40690876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107016860A KR101591115B1 (ko) 2007-12-27 2008-12-15 적어도 하나의 전류 장벽을 포함한 모서리 방출 반도체 레이저칩

Country Status (8)

Country Link
US (1) US20100284434A1 (ko)
EP (1) EP2223399B1 (ko)
JP (1) JP5737945B2 (ko)
KR (1) KR101591115B1 (ko)
CN (1) CN101960682B (ko)
DE (1) DE102008014093B4 (ko)
TW (1) TWI388099B (ko)
WO (1) WO2009082995A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008058436B4 (de) 2008-11-21 2019-03-07 Osram Opto Semiconductors Gmbh Kantenemittierender Halbleiterlaserchip
CN102185058B (zh) * 2011-04-02 2013-09-25 映瑞光电科技(上海)有限公司 一种氮化物led结构及其制备方法
CN102185060B (zh) * 2011-04-15 2014-07-16 映瑞光电科技(上海)有限公司 一种氮化物led结构及其制备方法
DE102011055891B9 (de) 2011-11-30 2017-09-14 Osram Opto Semiconductors Gmbh Halbleiterlaserdiode
DE102013114226B4 (de) * 2013-12-17 2019-03-07 Osram Opto Semiconductors Gmbh Halbleiterlaserdiode, Verfahren zur Herstellung einer Halbleiterlaserdiode und Halbleiterlaserdiodenanordnung
JP6682800B2 (ja) * 2014-10-31 2020-04-15 日亜化学工業株式会社 半導体レーザ素子
EP3016219B1 (en) 2014-10-31 2018-12-26 Nichia Corporation Semiconductor laser element
JP6414464B2 (ja) 2014-12-24 2018-10-31 セイコーエプソン株式会社 発光装置およびプロジェクター
DE102015203113B4 (de) * 2015-02-20 2023-12-28 Ferdinand-Braun-Institut gGmbH, Leibniz- Institut für Höchstfrequenztechnik Laserdiode mit verbesserten elektrischen Leiteigenschaften
DE102015119226A1 (de) * 2015-11-09 2017-05-11 Osram Opto Semiconductors Gmbh Halbleiterlaserdiode
DE102016106949B4 (de) * 2016-04-14 2020-07-02 Osram Opto Semiconductors Gmbh Kantenemittierender Halbleiterlaser
DE102016110790B4 (de) 2016-06-13 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaserdiode
DE102016125857B4 (de) * 2016-12-29 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaserdiode
DE102017113389B4 (de) 2017-06-19 2021-07-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaserdiode
DE102017122330B4 (de) * 2017-09-26 2023-04-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaserdiode und Halbleiterbauelement
JP7369136B2 (ja) * 2018-03-26 2023-10-25 ローレンス・リバモア・ナショナル・セキュリティ・エルエルシー 設計された電流密度プロファイル・ダイオードレーザ
WO2020142292A1 (en) * 2018-12-31 2020-07-09 Nlight, Inc. Method, system, apparatus for differential current injection
DE102019102499A1 (de) 2019-01-31 2020-08-06 Forschungsverbund Berlin E.V. Vorrichtung zur Erzeugung von Laserstrahlung
DE102020108941B4 (de) * 2020-03-31 2022-05-25 Ferdinand-Braun-Institut gGmbH, Leibniz- Institut für Höchstfrequenztechnik Diodenlaser mit verrringerter Strahldivergenz
DE102021210999A1 (de) 2021-09-30 2023-03-30 Trumpf Laser Gmbh Halbleiterlaserchip mit Brechungsindex-Variationsbereich
DE102021211000A1 (de) 2021-09-30 2023-03-30 Trumpf Photonics, Inc. Halbleiterlaserchip mit mindestens einem überstehenden Stegbereich

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5228049A (en) * 1991-08-27 1993-07-13 Xerox Corporation Beam control in integrated diode laser and power amplifier
US5793521A (en) * 1992-09-21 1998-08-11 Sdl Inc. Differentially patterned pumped optical semiconductor gain media
JP2817769B2 (ja) * 1994-12-28 1998-10-30 日本電気株式会社 光増幅装置及びそれを用いた半導体レーザ装置，並びにそれらの駆動方法
DE69635410T2 (de) * 1995-12-28 2006-07-27 Matsushita Electric Industrial Co., Ltd., Kadoma Halbleiterlaser und dessen herstellungsverfahren
US6181721B1 (en) * 1996-05-20 2001-01-30 Sdl, Inc. Visible wavelength, semiconductor optoelectronic device with a high power broad, significantly laterally uniform, diffraction limited output beam
US6130903A (en) * 1997-02-07 2000-10-10 The Arizona Board Of Regents On Behalf Of The University Of Arizona Trumpet-flared monolithically integrated semiconductor laser amplifier
US5917847A (en) * 1997-09-26 1999-06-29 Xerox Corporation Independently addressable semiconductor laser arrays with buried selectively oxidized native oxide apertures
WO1999066614A1 (en) 1998-06-18 1999-12-23 University College Cork A semi-conductor device and a method for varying current density in an active region of a junction of the semi-conductor device
JP2000174385A (ja) * 1998-07-15 2000-06-23 Sony Corp 半導体レ―ザ
KR20020081237A (ko) * 1999-12-27 2002-10-26 코닝 오.티.아이. 에스피에이 발산영역을 가진 반도체 레이저 엘리먼트
JP2003518777A (ja) * 1999-12-27 2003-06-10 コーニング オーティーイー エッセピーアー 発散領域を有する半導体レーザ素子
JP4556282B2 (ja) * 2000-03-31 2010-10-06 株式会社デンソー 有機ｅｌ素子およびその製造方法
JP2002076510A (ja) * 2000-08-23 2002-03-15 Sony Corp 半導体レーザおよびその製造方法
US6865205B2 (en) * 2001-05-17 2005-03-08 Matsushita Electric Industrial Co., Ltd. Semiconductor laser
FR2829306B1 (fr) * 2001-09-05 2003-12-19 Cit Alcatel Composant optique semiconducteur et procede de fabrication d'un tel composant
JP3786054B2 (ja) * 2001-09-07 2006-06-14 日本電気株式会社 半導体光素子および半導体レーザ
DE10208463B4 (de) 2002-02-27 2012-04-05 Osram Opto Semiconductors Gmbh Halbleiterlaservorrichtung und Verfahren zu deren Herstellung
US20030219053A1 (en) * 2002-05-21 2003-11-27 The Board Of Trustees Of The University Of Illinois Index guided laser structure
US7139300B2 (en) * 2003-08-19 2006-11-21 Coherent, Inc. Wide-stripe single-mode diode-laser
CN101431215A (zh) * 2003-12-22 2009-05-13 松下电器产业株式会社 半导体激光装置和激光投影装置
KR100616540B1 (ko) * 2004-03-31 2006-08-29 삼성전기주식회사 2파장 반도체 레이저 소자 및 그 제조방법
JP4551121B2 (ja) * 2004-05-24 2010-09-22 シャープ株式会社 半導体レーザ装置
JP2007157838A (ja) * 2005-12-01 2007-06-21 Matsushita Electric Ind Co Ltd 半導体レーザ素子
JP2007311682A (ja) * 2006-05-22 2007-11-29 Matsushita Electric Ind Co Ltd 半導体装置
US7602828B2 (en) * 2006-11-13 2009-10-13 Jds Uniphase Corporation Semiconductor laser diode with narrow lateral beam divergence
JP2008305957A (ja) * 2007-06-07 2008-12-18 Opnext Japan Inc 半導体レーザ素子及びその製造方法

Also Published As

Publication number Publication date
TW200935692A (en) 2009-08-16
KR101591115B1 (ko) 2016-02-02
US20100284434A1 (en) 2010-11-11
DE102008014093A1 (de) 2009-07-02
CN101960682B (zh) 2013-06-12
EP2223399B1 (de) 2018-08-01
WO2009082995A1 (de) 2009-07-09
JP5737945B2 (ja) 2015-06-17
EP2223399A1 (de) 2010-09-01
CN101960682A (zh) 2011-01-26
JP2011508440A (ja) 2011-03-10
TWI388099B (zh) 2013-03-01
DE102008014093B4 (de) 2020-02-06

Similar Documents

Publication Publication Date Title
KR101591115B1 (ko) 적어도 하나의 전류 장벽을 포함한 모서리 방출 반도체 레이저칩
US8831061B2 (en) Edge emitting semiconductor laser chip
CA1152623A (en) Semiconductor laser device
CN1905299B (zh) 光抽运的表面发射半导体激光器件及其制造方法
US10985533B2 (en) Semiconductor laser device, semiconductor laser module, and laser light source system for welding
US7463661B2 (en) Quantum nano-structure semiconductor laser
US4803691A (en) Lateral superradiance suppressing diode laser bar
JP2003535454A (ja) 狭い波長分布を有する多重半導体レーザ構造
US4340967A (en) Semiconductor lasers with stable higher-order modes parallel to the junction plane
JPS5940592A (ja) 半導体レ−ザ素子
US20220115835A1 (en) Device for generating laser radiation
JPS6237907B2 (ko)
JPS60102789A (ja) 分布帰環形半導体レ−ザ
US7646797B1 (en) Use of current channeling in multiple node laser systems and methods thereof
US6236670B1 (en) Laser comprising stacked laser diodes produced by epitaxial growth inserted between two bragg mirrors
US4592061A (en) Transverse junction stripe laser with steps at the end faces
US20040013146A1 (en) Laser diode with a low absorption diode junction
CN110431720B (zh) 光半导体元件
JPS58225681A (ja) 半導体レ−ザ素子
KR100408531B1 (ko) GaN계 레이저 다이오드
US10181695B2 (en) Laser diode
JP2023016164A (ja) 面発光型半導体発光装置
EP0144205A2 (en) Semiconductor laser
KR20070058745A (ko) 레이저 다이오드 및 이의 제조방법
JPS58207691A (ja) 半導体レ−ザ素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 5