KR20100097215A - 박막 기술을 이용한 광전 소자의 제조 방법 - Google Patents

박막 기술을 이용한 광전 소자의 제조 방법 Download PDF

Info

Publication number
KR20100097215A
KR20100097215A KR1020107015696A KR20107015696A KR20100097215A KR 20100097215 A KR20100097215 A KR 20100097215A KR 1020107015696 A KR1020107015696 A KR 1020107015696A KR 20107015696 A KR20107015696 A KR 20107015696A KR 20100097215 A KR20100097215 A KR 20100097215A
Authority
KR
South Korea
Prior art keywords
bonding layer
layer
carrier
mesa
bonding
Prior art date
Application number
KR1020107015696A
Other languages
English (en)
Other versions
KR101522055B1 (ko
Inventor
빈센트 그롤리어
안드레아스 플로슬
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20100097215A publication Critical patent/KR20100097215A/ko
Application granted granted Critical
Publication of KR101522055B1 publication Critical patent/KR101522055B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

에피택시 기판(1)상에 발광 다이오드나 다른 광전 소자를 위해 박막 기술로 제공된 층 구조체(5, 6, 7)가 제조되며, 하나 이상의 땜납 물질을 포함한 제1결합층(2)이 구비된다. 캐리어(10)상에 제2결합층(3)이 전면으로 배치되며, 납땜 공정에 의해 상기 제1결합층(2)과 지속 가능하게 결합된다.

Description

박막 기술을 이용한 광전 소자의 제조 방법{METHOD FOR THE PRODUCTION OF AN OPTOELECTRONIC COMPONENT USING THIN-FILM TECHNOLOGY}
본 특허 출원은 독일 특허 출원 10 2007 061471.5 및 10 2008 026839.9의 우선권을 청구하고, 그 공개 내용은 참조로 포함된다.
본 발명은 광전 소자의 박막 구조체, 특히 박막 LED 구조체를 에피택시 기판으로부터 캐리어상으로 이송하는 방법에 관한 것이다.
박막 LED(박막 기술로 제조한 광 방출 다이오드 또는 발광 다이오드)의 제조 시, 이를 위해 제공된 층 구조체는 에피택시얼하게 에피택시 기판상에 제조된다. 에피택시 기판은 예를 들면 사파이어이나, GaN, SiC, 규소, AlN 또는 그 대응체(AlGaInN 층 구조체의 성장용), GaAs, Ge 또는 그 대응체(AlGaInP 층 구조체 또는 AlGaAs 층 구조체의 성장용) 또는 InP(InGaAsP 층 구조체의 성장용)일 수 있다. 박막 LED 구조는 예를 들면 게르마늄 소재의 캐리어상에 이송되는데, 일반적으로 Ti/Pt/Au 소재의 층으로 형성된 LED 구조체의 연결 접촉면이 그에 대응된 캐리어의 접촉면상에 납땜되면서 그러하다. 이후, 에피택시 기판은 제거될 수 있다. 박막 LED는 캐리어상에 지속 가능하게 고정되어, 예를 들면 하우징에 소정의 방식으로 실장될 수 있는 소자를 형성한다.
에피택시 기판상에 다수의 개별 LED들이 제조된다. 박막 LED의 층 구조체는 개별 LED들로 분할될 필요가 있다. 이러한 목적을 위해, 에피택시층들에 트렌치(trench)가 식각됨으로써, 제조될 각각의 LED에 부속하는 소위 메사(Mesas)가 잔류한다. 이러한 메사의 연결 접촉면을 캐리어의 상측과 결합하기 위해, 일반적으로 땜납층이 전면으로 캐리어상에 배치된다. 상기와 같은 납땜 공정 시, 땜납 물질은 기본적으로 서로 결합될 양 접촉면들상에 도포될 수 있다.
납땜 동안, 캐리어 및 에피택시 기판은 서로를 향한 접촉면들에서 서로 압착된다. 이때, 땜납은 예기치 않은 방식으로, 메사들 사이의 트렌치에 유입되고, 그곳에서 불규칙적인 돌기들을 형성한다. 제조 시 이러한 불규칙한 부분들에 의해, 기능 소자의 수율 손실이 발생하고, 대량 생산 제어 비용이 증가하여, 제조 비용이 상승한다. 이러한 문제는 예를 들면, 메사를 캐리어와 결합한 이후에 비로소 식각함으로써 방지할 수 있다. 그 대신, 캐리어가 LED 메사에 상응하여 구조화되고, 이러한 방식으로 메사들 사이에 트렌치가 땜납 없이 유지될 수도 있으나; 이는 에피택시 기판상에서 캐리어의 정확한 조정을 필요로 한다.
전자 소자들의 납땜을 위해 적합한 등온 응고(isothermal solidification)의 물질 및 방법은 Rainer Schmid-Fetzer의 문헌: "Fundamentals of Bonding by Isothermal Solidification for High Temperature Semiconductor Applications" in R.Y. Lin et al. (eds): "Design Fundamentals of High Temperature Composites, Intermetallics, and Metal-Ceramics Systems", The Minerals, Metals & Materials Society, 1995, 75-98쪽에 상세히 기술되어 있다.
DE 10 2007 030129에는 복수 개의 광전 소자들의 제조 방법이 기술되어 있다. 이는 복수 개의 소자 영역들을 포함한 연결 캐리어 결합물 및 반도체 몸체 캐리어의 제공 단계를 포함하며, 상기 소자 영역들에는 각각 적어도 하나의 연결 영역이 제공되고, 상기 반도체 몸체 캐리어상에는 상기 반도체 몸체 캐리어와 결합된 복수 개의 별도의 반도체 몸체들이 배치되며, 상기 반도체 몸체들은 각각 활성 영역을 가진 하나의 반도체 층 시퀀스를 포함한다. 연결 캐리어 결합물 및 반도체 몸체 캐리어는 서로 상대적으로 정렬되되, 반도체 몸체가 소자 영역들을 향하도록 정렬된다. 복수 개의 반도체 몸체들은 연결 캐리어 결합물과 기계적으로 결합되되, 각 반도체 몸체에 부속한 소자 영역의 실장 영역에서 결합되며, 각각의 반도체 몸체는 상기 반도체 몸체에 부속한 소자 영역의 연결 영역과 전기 전도적으로 결합된다. 연결 캐리어 결합물과 결합된 반도체 몸체는 반도체 몸체 캐리어로부터 분리되고, 연결 캐리어 결합물은 복수 개의 별도의 광전 소자들로 나누어지며, 상기 소자들은 소자 영역을 가지는 연결 캐리어 및 상기 연결 캐리어상에 배치되며 상기 연결 영역과 전기 전도적으로 결합된 반도체 몸체를 각각 포함한다.
본 발명의 과제는, 박막 LED 또는 박막 기술로 제조된 다른 광전 소자를 위해 제공된 에피택시층들을 캐리어상에 이송하기 위한 개선된 방법을 제공하는 것이다.
상기 과제는 특허 청구 범위 1항의 특징들을 포함한 방법에 의해 해결된다. 형성예는 종속항들로부터 도출된다.
본 제조 방법에서, 하나 이상의 땜납 물질로 이루어진 땜납은 예를 들면 LED와 같은 소자의 메사 구조체상에 도포되며, 접촉 코팅은 캐리어상에 배치된다. 땜납 물질 및 접촉 코팅 물질 사이의 땜납 결합이 형성된 이후, 메사 구조체는 지속 가능하면서 경우에 따라 전기 전도적으로 캐리어의 연결 접촉면상에 고정됨으로써, 소자가 캐리어상에 이송된다. 이때, 땜납 물질이란, 반도체 물질을 위해 허용되는 상한 온도하에 용융되어, 고 (즉 고온에서) 용융 접촉 물질에 합금될 수 있는 물질로 이해할 수 있다.
남땜 공정 시, 땜납 물질로서 저용융 성분이, 접촉 코팅으로서 고용융 성분이 사용된다. 납땜은 접합 공정 이후 용융점의 증가 없는 공융 본딩이거나 등온 응고일 수 있다. 등온 응고를 이용한 납땜 이후, 이렇게 제조된 합금은 땜납 결합의 성분보다 용융점이 더 높다. 저용융 성분은 예를 들면 순수 주석, 순수 인듐 또는 순수 갈륨이 고려되나, 예를 들면 80:20의 중량 백분율을 가진 금 및 주석과 같은 공융 혼합물도 고려된다. 물질의 공융 조성물을 이용하면, 용융 온도가 현저히 낮아져서, 공정 온도가 가능한 한 개별 성분의 용융 온도보다 훨씬 낮을 수 있다.
납땜 물질의 증발증착(PVD, physical vapor deposition)에 의해, 사용된 래커(lacker)의 용해도가 너무 높은 공정 온도에 의해 저하되는 경우 없이, LED의 메사상에 땜납층을 구조화하기 위한 리프트 오프 공정(lift-off process)이 사용될 수 있다. 따라서, 백금을 함유한 층들이 양호한 품질로 구조화될 수 있다. 땜납 물질로서 균일한 합금물 대신 바람직하게는, 땜납 공정 동안 물질의 혼합을 형성하는 층 시퀀스가 배치될 수 있다.
이하, 첨부된 도면에 의거하여 방법의 예가 더 정확히 기술된다.
도 1은 에피택시 기판, 및 층들이 배치된 캐리어로 이루어진 배치 단면도이다.
도 2는 소자들의 접합 이후의 도 1에 따른 배치 단면도이다.
도 3은 도 1에 따른 배치의 다른 실시예의 단면도이다.
도 4는 납땜된 소자 부분이 분리된 이후의 도 3에 따른 단면도이다.
도 5는 다른 캐리어의 배치를 포함한 도 4에 따른 단면도이다.
도 1은 기판(1)의 단면도를 도시하며, 상기 기판상에는 특히 에피택시얼 성장되며 박막 기술로 제조된 광전 반도체 소자들이 배치되고, 상기 반도체 소자는 예를 들면 박막 LED, 박막 IRED 또는 박막 레이저 다이오드이며, 이하에서 기판(1)은 캐리어와 구분하기 위해 에피택시 기판이라고 한다. 에피택시 기판(1)은 예를 들면 사파이어, GaN, SiC, 규소, AlN, GaAs, Ge 또는 InP이다. 그 위에는, 특히 청색으로 복사하는 박막 LED를 위해 사용되는 소자의 실질적 반도체 비율을 형성하며 예를 들면 GaN인 반도체층(5)이 위치한다. 거울층(6)은 일반적으로 생성된 광을 아웃커플링을 위한 방향으로 반사하기 위해 제공되고, 금속성일 수 있으며(예를 들면 Ag, Al 또는 Au를 포함함), 유전체일 수 있고(예를 들면 SiOx, SiNx 또는 그 유사체), 금속성 및 유전체일 수 있거나(조합형으로 예를 들면 래터럴 구조화를 포함함) 또는 TCO(transparent conductive oxide)로 제조될 수 있다. 그 위에는, 층 스택의 수직 혼합을 방지하고, 예를 들면 Ti/Pt/Au일 수 있거나 몰리브덴, TiN, TiW(N) 또는 그 유사체를 포함할 수 있는 차단층(7)이 배치되어야 한다. 이러한 층 구조는 트렌치에 의해 다수의 메사로 구조화되며, 상기 메사로부터 각각 하나의 소자, 이 경우 박막 LED가 형성된다. 도 1에는 2개의 메사의 좌, 우 부분이 도시되어 있다. 메사들 사이에 사이 공간(4)이 존재하고, 상기 공간은 식각된 트렌치로 형성된다. 메사의 플랭크(flank)는 예를 들면 SiNx 소재의 패시베이션층(8)을 구비할 수 있다.
상기 구조상에 제1결합층(2)이 배치되고, 본 발명에 따른 방법에서 상기 결합층은 하나 이상의 땜납 물질을 포함한다. 예를 들면 게르마늄일 수 있는 캐리어(10)는 전면에서 제2결합층(3)을 구비한다. 제2결합층(3)은 땜납 접촉 코팅으로서 제공되며, 예를 들면 Ti/Pt/Au일 수 있다. 에피택시 기판(1) 및 캐리어(10)는 도시된 방식으로 서로 정렬되되, 제1결합층(2) 및 제2결합층(3)이 서로 대향되어 배치되도록 정렬된다. 결합층들은 서로 압착되며, 땜납 결합의 제조에 의해 지속 가능하고 경우에 따라 전기 전도적으로 서로 결합된다. 결합층들의 물질은 이러한 목적을 위해 전기 전도성이 있는 것으로 선택될 수 있다; 또한 상기 물질은 열 전도성인 것이 바람직하다.
도 2는 도 1에 따른 배치를 도시하되, 제1결합층(2) 및 제2결합층(3)의 결합 이후의 상태를 도시한다. 제1결합층(2)의 땜납 물질 및 제2결합층(3)의 접촉 물질로부터 메사의 상부 영역들에는 각각 하나의 제3결합층(31)이 형성되는 반면, 사이 공간(4)에 걸쳐 제2결합층(3)의 나머지 부분(32)이 잔류한다. 제3결합층(31)에서는 제1결합층(2)의 땜납 물질이 제2결합층(3)의 접촉 물질에 합금된다. 이후, 에피택시 기판(1)은 제거될 수 있고, LED는 개별화되며, 일반적으로 더 가공될 수 있다.
이하, 일련의 실시예를 더 설명한다.
제1결합층(2)의 실시예에서, 차단층상에서 연속하여 티타늄, 백금, 주석, 티타늄, 금이란 물질을 포함하는 층 시퀀스가 고려된다. 이러한 예에서, 제2결합층(3)은 Ti/Pt/Au이다. 바람직하게는, 금 및 주석의 비율은, 납땜 공정 시 ζ-(Au5Sn) + δ-AuSn으로부터 80/20-공융물(eutectic)(Au 및 Sn은 가령 80:20의 중량 백분율을 가진다)이 형성되도록 선택된다. 이러한 목적을 위해, 예를 들면 LED의 차단층(7)상에 50 nm의 티타늄, 100 nm의 백금, 1000 nm의 주석, 10 nm의 티타늄 및 마지막으로 100 nm의 금이 배치되고, 식각 또는 리프트 오프 기술에 의해 상기 LED 메사에 상응하여 구조화될 수 있다. 이러한 실시예에서, 가령 도 1에 해치선으로 표시된 제1결합층(2)의 부분(9)이 제거된다. 캐리어(10)상에 제2결합층(3)으로서 예를 들면 100 nm의 티타늄, 100 nm의 백금 및 마지막으로 1400 nm의 금이 배치된다. 이러한 예의 주성분, 즉 LED 구조체상의 주석 및 캐리어상의 금은 납땜 공정에서 상기 제공된 공융물을 형성하며, 상기 공융물은 그 성분들보다 실질적으로 다 낮은 용융점을 가진다. 금과 은으로 이루어진 (바람직하게는 공융) 혼합물 대신 납과 주석의 혼합물, 비스무트(bismuth)와 주석의 혼합물, 인듐과 주석의 혼합물 또는 주석과의 다른 금속의 혼합물이 고려될 수 있다.
거울층(6) 및 제1결합층(2)의 금속들간의 충분히 양호한 차단을 얻기 위해, 예를 들면 차단층(7)에 부가적으로 몰리브덴이 제공될 수 있으며, 이는 금 및 주석과 함께 3성분 상평형(phase equilibrium)을 형성한다. 그 대신, 차단층(7)에 Ti:N, TiW:N 또는 그 유사체로 이루어진 차단물이 제공될 수 있다. 기술된 실시예에서, 땜납 물질의 실질적 구성 성분으로 주석이 사용된다. 그러나, 본 발명은 이하에 기술된 실시예들이 나타내는 바와 같이 주석을 함유한 결합층의 사용에 한정되지 않는다.
다른 실시예에서, 제1결합층(2)으로 비스무트층이 사용되며, 상기 비스무트층은 얇은 Ti/Au층 또는 Au층으로 덮인다. 비스무트는 뜨거운 황산 또는 5%의 질산은염 용액을 이용한 식각에 의해 구조화될 수 있다. 가능한 층 구성의 경우, 예를 들면 100 nm의 티타늄/ 1000 nm의 비스무트/ 100 nm의 금이 제1결합층(2)으로, 50 nm의 백금/ 200 nm의 TiW:N/ 1000 nm의 금이 제2결합층(3)으로 사용된다.
다른 실시예에서, 충분한 두께의 금 소재의 제1결합층(2)이 배치되고, 금-게르마늄-공융물의 형성을 위해 금 소재의 얇은 제2결합층(3)을 포함하는 게르마늄 소재의 캐리어(10)가 사용된다. 캐리어(10)는 게르마늄 웨이퍼일 수 있거나, 하나의 게르마늄층만을 포함할 수 있다. 게르마늄 대신 규소가 사용될 수 있다. 이때에도, 규소 웨이퍼가 캐리어(10)로 사용되거나, 충분한 두께의 규소층을 포함한 캐리어가 사용될 수 있다. 게르마늄의 사용 시, 제1결합층(2)으로 예를 들면 100 nm의 티타늄, 100 nm의 백금, 1000 nm의 금으로 이루어진 층 시퀀스가 배치된다. 캐리어상의 제2결합층(3)은 예를 들면 50 nm의 금층일 수 있다. 규소 캐리어의 경우, 제2결합층(3)으로서 예를 들면 약 100 nm의 금이 규소상에 배치되며, 제1결합층(2)으로서 100 nm의 티타늄, 100 nm의 백금, 2000 nm의 금으로 이루어진 층 시퀀스가 제조될 수 있다.
본 방법이 예를 들면 이하와 같이 변경되면, LED 메사에 상응하여 제1결합층(2)을 구조화하기 위한 리프트 오프 기술이 생략될 수 있다. 차단층(7)으로서 예를 들면 TiW:N, 백금, 금으로 이루어진 층 시퀀스가 제공될 수 있다. 바람직하게는, 그 위에 적합한 습윤층이 배치될 수 있으며, 상기 습윤층은 예를 들면 50 nm의 백금 및 그 위의 50 nm의 금을 포함한다. 이후, LED의 메사가 형성되도록, 사이 공간(4)이 트렌치로서 식각된다. 메사 플랭크는 예를 들면 SiNx 소재의 패시베이션층(8)을 구비한다.
이후, 통상적으로 약 800 nm의 두께로 주석이 전면 배치되면서 제1결합층(2)이 형성된다. 상기 층은 주석의 산화 및 확산 보호용으로 10 nm의 티타늄 및 그 위의 100 nm 의 금으로 덮인다. 캐리어는 예를 들면 게르마늄일 수 있으며, 이는 바람직하게는 상측에서 차단층을 구비한다. 제2결합층(3)으로서 예를 들면 통상적으로 약 1060 nm의 두께를 가진 금이 도포된다.
납땜 시, 주석층이 용융되고, 패시베이션층(8)의 표면으로부터 Au/Pt-함유한 층들상으로 도로 인출(withdraw)되거나 패시베이션층(8)상에 구슬을 형성하고, 상기 구슬은 차후에 예를 들면 FeCl3-용액 또는 HNO3/C2H5OH(1:49)로 식각 제거될 수 있다. 이로써, 차단층(7)상에서 제1결합층(2)의 일종의 자가 조정이 야기되어, 도 1에 해치선으로 표시된 부분(9)의 제거가 생략될 수 있다.
패시베이션층(8)으로서 예를 들면 SiOx, SiNOx, SiC 또는 그 유사체와 같이 규소를 함유한 다른 화합물도 고려된다. 상기 실시예에서, 패시베이션층(8)의 물질은, 주석 또는 주석을 함유한 용융물에 의해 습윤되지 않는 것으로 선택된다. 예를 들면 주석, 금, 백금을 이용하는 경우와 같이 반응 납땜 공정에 의해, 패시베이션층(8)상에 형성되는 땜납 구슬이 화학적으로 반응하는 땜납 물질과 관련하여 선택적으로 식각 제거될 수 있다.
땜납 물질의 성분 및 층 두께에 대해 기술된 비율은 본 발명의 범위내에서 변경될 수 있다. 특히, 2성분 공융물의 형성이 변경될 수 있어서, 예를 들면 금 및 주석계에서, 예를 들면 ζ-(Au5Sn)-상이 땜납의 주성분으로 고려된다. 상기 실시예에서, 더 큰 Au:Sn 비율이 선택될 수 있고, 캐리어상의 금층의 두께가 예를 들면 통상적으로 약 2900 nm으로 선택될 수 있다.
제공된 모든 메사가 동일하게 제1결합층용 땜납 물질을 구비할 필요는 없다. 그 대신, 단계적으로 각각 남땜에 의해 선택된 하나의 메사만 캐리어상에 이송될 수 있고, 예를 들면 일련의 메사에서 각각의 제2메사만 이송될 수 있다. 관련 소자의 층들은 캐리어의 분할 이후 에피택시 기판으로부터 분리되는 반면, 나머지 소자는 에피택시층들로 이루어진 메사로서 여전히 에피택시 기판상에 잔류한다. 이후, 다른 제2결합층을 포함한 다른 캐리어가 사용되며, 한번 더 납땜 공정이 수행되어, 소자들, 예를 들면 이미 모든 나머지 소자들로부터 선택되는 다른 소자가 에피택시 기판으로부터 캐리어상으로 이송된다. 이송 공정은 경우에 따라서 복수 개의 캐리어를 이용하는 여러 단계에서 수행될 수 있으며, 이때 항상 소자의 특정한 한 부분만 이송된다. 에피택시 기판으로부터의 메사 분리는 예를 들면 레이저빔을 이용하여 수행될 수 있으며, 상기 레이저빔에 의해, 특히 GaN 다이오드의 제조 시 에피택시 기판으로부터 GaN층이 국부적으로 한정되어 분리될 수 있다. 본 방법의 상기 단계에서, 서두에 기술한 종래 기술의 제조 방법이 유사하게 사용될 수 있다.
상기 방법의 실시예는 도 3 내지 도 5에 의거하여 기술되며, 상기 도면들에서는 도 1 및 도 2에 따른 배치가 각각 변경되어 단면도로 도시되어 있다. 도 3에는 사이 공간에 의해 메사로 분할된 반도체층(5)이 에피택시 기판(1)상에 배치되어 있는 것이 도시되어 있다. 단면도에서 확인할 수 있는 일련의 메사에서 각각의 제2메사는 하나 이상의 납땜 물질로 이루어진 제1결합층(2)을 구비한다. 상기 메사는 제2결합층(3)과 함께 캐리어상에 납땜된다. 반도체층(5)은 예를 들면 UV-전계발광 다이오드(UV-LED)의 제조를 위해 제공되며, AlN소재의 기판(1)상에 에피택시얼 성장된 AlGaN일 수 있다. 전기 접촉 코팅 및 광학적 거울 코팅이 도포된 이후, 차단층이 배치되며, 이는 종래 방법의 경우와 같이 수행될 수 있고, 도 3에는 미도시되었다. 메사의 분할은 포토리소그라피로 이루어질 수 있다; 사이 공간(4)은 트렌치 식각에 의해 제조될 수 있다. 상대적으로 낮은 용융성인 제1결합층(2)은 예를 들면 50 nm의 Ti/ 2000 nm의 Bi/ 150 nm의 Au일 수 있고, 고용융 접촉 물질 소재의 제2결합층(3)은 전면이 예를 들면 400 nm의 TiW/ 2000 nm의 Au일 수 있다. 납땜 이후, 캐리어(10)는 도 3에서 점쇄선인 단면선(11)에 의해 표시된 위치에서 분할되며, 납땜된 소자는 에피택시 기판(1)으로부터 분리된다. 이는 선택적 레이저 리프트 오프 방법을 이용하여 수행될 수 있으며, 상기 방법을 통해 관련 소자의 반도체층(5)은 각각 에피택시 기판(1)으로부터 떼내진다.
도 4는 납땜된 소자(12)가 떼내진 이후의 배치를 도시한다. 상기 단면도에서, 아직 납땜되지 않은 소자가 메사로서 에피택시 기판(1)상에 남아, 에피택시 기판(1)과 결합된 상태로 유지되는 것을 확인할 수 있다. 나머지 메사는 방법의 다른 단계에서 마찬가지로 캐리어상에 이송될 수 있다.
도 5는 반도체층(5)의 잔류한 부분을 포함한 에피택시 기판(1)의 배치를 도시하며, 상기 반도체층은 이제 또 다른 제1결합층(2)을 구비하며, 상기 제1결합층은 상대적으로 낮은 용융성의 땜납 물질로 이루어진다. 이러한 소자가 이송되기 위해, 고용융 접촉 물질 소재의 다른 제2결합층(3a)을 포함한 다른 캐리어(10a)가 사용된다. 여기서부터 나머지 단계는 앞서 기술된 실시예에 상응한다.

Claims (15)

  1. 광전 소자를 위해 제공되는 층 구조체(5, 6, 7)를 에피택시 기판(1)상에 제조하는 단계; 상기 층 구조체(5, 6, 7)를 개별 소자들로의 소정 분할에 따라 메사(mesas)로 구조화하는 단계; 제1결합층(2)을 상기 메사의 상측에 배치하는 단계; 제2결합층(3)을 캐리어(10)상에 배치하는 단계; 상기 제1결합층(2) 및 상기 제2결합층(3)을 서로 접촉하여, 지속 가능하게 서로 결합시키는 단계; 및 상기 에피택시 기판(1)을 제거하는 단계를 포함하는 광전 소자의 박막 기술로 제조하는 방법에 있어서,
    상기 제1결합층(2)은 하나 이상의 땜납 물질을 포함하는 것을 특징으로 하는 방법.
  2. 청구항 1에 있어서,
    상기 제2결합층(3)은 상기 땜납 물질에 비해 높은 용융성 물질을 포함하는 것을 특징으로 하는 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 땜납 물질은 공융 혼합물인 것을 특징으로 하는 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 제1결합층(2)은 리프트 오프 기술을 이용하여 상기 메사에 상응하여 구조화되는 것을 특징으로 하는 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 제1결합층(2)은 주석을 포함하는 것을 특징으로 하는 방법.
  6. 청구항 5에 있어서,
    상기 제1결합층(2)은 금 및 주석을 포함하는 것을 특징으로 하는 방법.
  7. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 제1결합층(2)은 금 및 비스무트를 포함하는 것을 특징으로 하는 방법.
  8. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 캐리어(10)는 게르마늄이고, 상기 제1결합층(2) 및 상기 제2결합층(3)은 금을 포함하는 것을 특징으로 하는 방법.
  9. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 캐리어(10)는 규소이고, 상기 제1결합층(2) 및 상기 제2결합층(3)은 금을 포함하는 것을 특징으로 하는 방법.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 제1결합층(2)은 차단층(7)상에 배치되고, 상기 차단층(7)은 Ti 또는 TiW를 함유하는 것을 특징으로 하는 방법.
  11. 청구항 1 내지 청구항 10 중 어느 한 항에 있어서,
    상기 제2결합층(3)은 Ti/Pt/Au를 포함하는 것을 특징으로 하는 방법.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서,
    상기 메사의 플랭크는 규소를 함유한 패시베이션층(8)으로 덮이는 것을 특징으로 하는 방법.
  13. 청구항 1 내지 청구항 12 중 어느 한 항에 있어서,
    상기 제1결합층(2)은 선택된 하나의 메사상에만 제조되고, 상기 제1결합층(2) 및 상기 제2결합층(3)의 상호간 결합 이후, 이렇게 결합된 메사는 상기 에피택시 기판(1)으로부터 제거되는 것을 특징으로 하는 방법.
  14. 청구항 13에 있어서,
    상기 에피택시 기판(1)상에 잔류하는 메사 전체 또는 상기 에피택시 기판(1)상에 잔류한 메사 중 선택된 다른 하나는 차후에 상기 제1결합층(2)을 구비하고, 다른 제2결합층(3a)을 구비한 다른 캐리어(10a)상에 이송되는 것을 특징으로 하는 방법.
  15. 청구항 13 또는 청구항 14에 있어서,
    캐리어(10, 10a)상에 이송된 메사는 레이저 리프트 오프 방법을 이용하여 상기 에피택시 기판(1)으로부터 분리되는 것을 특징으로 하는 방법.
KR1020107015696A 2007-12-20 2008-11-21 박막 기술을 이용한 광전 소자의 제조 방법 KR101522055B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102007061471 2007-12-20
DE102007061471.5 2007-12-20
DE102008026839A DE102008026839A1 (de) 2007-12-20 2008-06-05 Verfahren zum Herstellen eines optoelektronischen Bauelements in Dünnschichttechnik
DE102008026839.9 2008-06-05
PCT/DE2008/001940 WO2009079969A1 (de) 2007-12-20 2008-11-21 Verfahren zum herstellen eines optoelektronischen bauelementes in dünnschichttechnik

Publications (2)

Publication Number Publication Date
KR20100097215A true KR20100097215A (ko) 2010-09-02
KR101522055B1 KR101522055B1 (ko) 2015-05-20

Family

ID=40690888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107015696A KR101522055B1 (ko) 2007-12-20 2008-11-21 박막 기술을 이용한 광전 소자의 제조 방법

Country Status (7)

Country Link
US (1) US8247259B2 (ko)
EP (1) EP2223348A1 (ko)
KR (1) KR101522055B1 (ko)
CN (1) CN101904021B (ko)
DE (1) DE102008026839A1 (ko)
TW (1) TWI378577B (ko)
WO (1) WO2009079969A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010060791A1 (de) 2010-10-06 2012-04-12 Hyundai Motor Co. Direkteinspritzaggregat für einen Motor

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US9673243B2 (en) 2009-09-17 2017-06-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US9911781B2 (en) 2009-09-17 2018-03-06 Sionyx, Llc Photosensitive imaging devices and associated methods
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
CN106449684B (zh) 2010-06-18 2019-09-27 西奥尼克斯公司 高速光敏设备及相关方法
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
JP6466346B2 (ja) 2013-02-15 2019-02-06 サイオニクス、エルエルシー アンチブルーミング特性を有するハイダイナミックレンジｃｍｏｓ画像センサおよび関連づけられた方法
US9939251B2 (en) 2013-03-15 2018-04-10 Sionyx, Llc Three dimensional imaging utilizing stacked imager devices and associated methods
WO2014209421A1 (en) * 2013-06-29 2014-12-31 Sionyx, Inc. Shallow trench textured regions and associated methods
CN110911431A (zh) * 2013-06-29 2020-03-24 西奥尼克斯股份有限公司 浅槽纹理区域和相关方法
JP6125730B2 (ja) 2013-07-29 2017-05-10 晶元光▲電▼股▲ふん▼有限公司 半導体素子を選択的にトランスファーする方法
WO2017028207A1 (en) * 2015-08-18 2017-02-23 Goertek.Inc Pre-screening method, manufacturing method, device and electronic apparatus of micro-led
FR3041148A1 (fr) 2015-09-14 2017-03-17 Valeo Vision Source lumineuse led comprenant un circuit electronique
JP2019140400A (ja) * 2019-04-08 2019-08-22 ゴルテック．インク マイクロ発光ダイオードの事前排除方法、製造方法、装置及び電子機器

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19531158A1 (de) * 1995-08-24 1997-02-27 Daimler Benz Ag Verfahren zur Erzeugung einer temperaturstabilen Verbindung
EP2169733B1 (de) * 1997-09-29 2017-07-19 OSRAM Opto Semiconductors GmbH Halbleiterlichtquelle
JP3447619B2 (ja) * 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
US6214733B1 (en) * 1999-11-17 2001-04-10 Elo Technologies, Inc. Process for lift off and handling of thin film materials
US6214646B1 (en) * 2000-02-29 2001-04-10 Lucent Technologies Inc. Soldering optical subassemblies
WO2002084631A1 (fr) * 2001-04-11 2002-10-24 Sony Corporation Procede de transfert d'element, procede de disposition d'element mettant en oeuvre ce procede et procede de production d'un appareil d'affichage d'image
DE10240355B4 (de) * 2002-08-27 2008-01-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verbundbauteil und Verfahren zur Herstellung eines Verbundbauteiles
KR20110010839A (ko) * 2003-01-31 2011-02-07 오스람 옵토 세미컨덕터스 게엠베하 박막 반도체 소자 및 상기 소자의 제조 방법
TWI225899B (en) 2003-02-18 2005-01-01 Unitive Semiconductor Taiwan C Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer
DE10309677B4 (de) * 2003-02-27 2008-07-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Mikroelektromechanisches Bauteil und Verfahren zur Herstellung eines mikroelektromechanischen Bauteils
DE102004016697B4 (de) 2004-02-27 2007-10-11 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von Halbleiterchips umfassend ein Verbindungsverfahren, das Löten mit einem Lot umfasst, und Halbleiterchip
US7795732B2 (en) * 2005-02-07 2010-09-14 Kabushiki Kaisha Toshiba Ceramic wiring board and process for producing the same, and semiconductor device using the same
US7932111B2 (en) * 2005-02-23 2011-04-26 Cree, Inc. Substrate removal process for high light extraction LEDs
DE102005029246B4 (de) 2005-03-31 2023-06-22 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
US7736945B2 (en) 2005-06-09 2010-06-15 Philips Lumileds Lighting Company, Llc LED assembly having maximum metal support for laser lift-off of growth substrate
US7754507B2 (en) 2005-06-09 2010-07-13 Philips Lumileds Lighting Company, Llc Method of removing the growth substrate of a semiconductor light emitting device
DE102005048408B4 (de) * 2005-06-10 2015-03-19 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterkörper
TWI285969B (en) 2005-06-22 2007-08-21 Epistar Corp Light emitting diode and method of the same
JP4970265B2 (ja) 2005-08-03 2012-07-04 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP4715422B2 (ja) * 2005-09-27 2011-07-06 日亜化学工業株式会社 発光装置
DE102005046942A1 (de) 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Verfahren zur Verbindung von Schichten, entsprechendes Bauelement und organische Leuchtdiode
TWI311806B (en) 2006-05-12 2009-07-01 Chipmos Technologies Inc Cob type ic package for improving bonding of bumps embedded in substrate and method for fabricating the same
CN100499189C (zh) * 2006-09-05 2009-06-10 武汉迪源光电科技有限公司 纯金Au的合金键合LED倒装芯片的制备方法
DE102007030129A1 (de) 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
DE102008050538B4 (de) 2008-06-06 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zu dessen Herstellung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010060791A1 (de) 2010-10-06 2012-04-12 Hyundai Motor Co. Direkteinspritzaggregat für einen Motor

Also Published As

Publication number Publication date
EP2223348A1 (de) 2010-09-01
CN101904021A (zh) 2010-12-01
US20110053308A1 (en) 2011-03-03
TW200939544A (en) 2009-09-16
CN101904021B (zh) 2013-03-13
WO2009079969A1 (de) 2009-07-02
US8247259B2 (en) 2012-08-21
KR101522055B1 (ko) 2015-05-20
TWI378577B (en) 2012-12-01
DE102008026839A1 (de) 2009-07-02

Similar Documents

Publication Publication Date Title
KR101522055B1 (ko) 박막 기술을 이용한 광전 소자의 제조 방법
US11482513B2 (en) Heterogeneous substrate bonding for photonic integration
US10483435B2 (en) Semiconductor light emitting device
TWI692075B (zh) 半導體裝置及其製造方法
JP6100275B2 (ja) 電気的絶縁層を持つマイクロｌｅｄ構造体及びマイクロｌｅｄ構造体のアレイの形成方法
US10297719B2 (en) Micro-light emitting diode (micro-LED) device
US6787435B2 (en) GaN LED with solderable backside metal
KR101638274B1 (ko) 자가-정렬 금속화 스택을 구비한 마이크로 led 디바이스를 형성하는 방법
KR101704152B1 (ko) 마이크로 발광 다이오드
US7041529B2 (en) Light-emitting device and method of fabricating the same
CN100530723C (zh) 发光元件及发光元件的制造方法
KR100573346B1 (ko) Ⅲ족 질화물계 화합물 반도체 발광 소자
US7642543B2 (en) Semiconductor light emitting device having metal reflective layer
KR102234785B1 (ko) 복수의 광전자 반도체 칩을 제조하는 방법 및 광전자 반도체 칩
US9117801B2 (en) Semiconductor devices having a glass substrate, and method for manufacturing thereof
KR20080112106A (ko) 기판 접합 방법 및 반도체 장치
US8193070B2 (en) Method for bonding layers, corresponding device and organic light-emitting diode
JP2010027768A (ja) 発光装置及び発光装置の製造方法
CN110770894B (zh) 用于将半导体芯片固定在基板上的方法和电子器件
US7923841B2 (en) Method for bonding semiconductor structure with substrate and high efficiency photonic device manufactured by using the same method
JPS6159886A (ja) 光半導体装置の製造方法
JP4901241B2 (ja) 半導体発光素子及びその製造方法
JP4594708B2 (ja) 発光ダイオードおよびその製造方法、発光ダイオードランプ。

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180504

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee