KR20100093286A - 수직 실장형 테스트 보드 및 이를 갖는 테스트 장치 - Google Patents

수직 실장형 테스트 보드 및 이를 갖는 테스트 장치 Download PDF

Info

Publication number
KR20100093286A
KR20100093286A KR1020090012406A KR20090012406A KR20100093286A KR 20100093286 A KR20100093286 A KR 20100093286A KR 1020090012406 A KR1020090012406 A KR 1020090012406A KR 20090012406 A KR20090012406 A KR 20090012406A KR 20100093286 A KR20100093286 A KR 20100093286A
Authority
KR
South Korea
Prior art keywords
test
coupled
board
interface board
motherboard
Prior art date
Application number
KR1020090012406A
Other languages
English (en)
Inventor
강경석
Original Assignee
주식회사 미스터피자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 미스터피자 filed Critical 주식회사 미스터피자
Priority to KR1020090012406A priority Critical patent/KR20100093286A/ko
Publication of KR20100093286A publication Critical patent/KR20100093286A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Abstract

본 발명은 수직 실장형 테스트 보드 및 이를 갖는 테스트 장치에 관한 것으로, 해결하고자 하는 기술적 과제는 테스트 보드를 수직 방향으로 세워 설치할 수 있음으로써, 작은 공간을 차지하면서도 테스트 용량은 증가시킬 수 있고, 테스트 영역과 비테스트 영역을 격리함으로써, 비테스트 영역에 열기 및 냉기에 의한 스트레스가 가해지지 않도록 하는데 있다.
이를 위해 본 발명은 제1면, 제1면의 반대면인 제2면, 제1면과 제2면에 수직하게 형성된 측면 및 측면으로부터 돌출되어 형성된 DIMM(Dual Inline Memory Module) 타입 단자로 이루어진 마더보드와, DIMM 타입 단자에 전기적으로 결합되는 커넥터와, 커넥터에 전기적으로 접속되며, 마더보드의 제1면 및 제2면에 대하여 수직 방향으로 위치하는 인터페이스 보드와, 인터페이스 보드에 전기적으로 접속되고, 테스트할 반도체 장치가 결합되어 테스트가 수행되는 적어도 하나의 테스트부로 이루어진 수직 실장형 테스트 보드 및 이를 갖는 테스트 장치를 개시한다.

Description

수직 실장형 테스트 보드 및 이를 갖는 테스트 장치{VERTICAL MOUNT TYPE TEST BOARD AND TEST DEVICE HAVING THE SAME}
본 발명은 수직 실장형 테스트 보드 및 이를 갖는 테스트 장치에 관한 것이다.
일반적으로 반도체 모듈 또는 반도체 컴포넌트(이하 반도체 장치로 칭함)는 테스트 장치에 결합되어 각종 전기적 성능이 테스트된다. 이러한 전기적 성능의 테스트를 위해 상기 테스트 장치에는 수평 방향으로 설치된 마더보드를 갖는다.
상기 테스트는 마더보드에 설치된 슬롯을 그대로 사용하거나, 슬롯만 마더보드의 하면으로 재설치(리버스 방식)하고, 상면에 커넥터, 인터페이스보드, 테스트 소켓 또는 테스트 슬롯을 차례로 장착하여 반도체 장치를 테스트한다.
이와 같이 종래의 테스트 장치는 마더보드를 수평 방향으로 설치하여 반도체 장치를 테스트한다. 따라서 테스트 장치의 단위 시간당 테스트 처리량을 증가시키기 위해서는 다수의 마더보드가 설치되어야 함으로써, 면적당 테스트 용량이 작은 문제가 있다. 즉, 종래의 테스트 장치는 마더보드가 수평 방향으로 배치되는 구조이기 때문에, 각 마더보드가 많은 수평 면적을 차지한다. 또한, 이와 같이 테스트 면적이 넓음으로써, 핸들러가 반도체 장치를 상기 모듈이나 테스트 소켓 또는 테스트 슬롯까지 옮기는데 많은 시간이 소모된다.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 테스트 보드를 수직 방향으로 세워 설치함으로써, 작은 면적을 차지하면서도 테스트 용량은 증가시킬 수 있는 수직 실장형 테스트 보드를 제공하는데 있다.
본 발명의 다른 목적은 테스트 영역과 비테스트 영역을 격리함으로써, 비테스트 영역에는 열기 및 냉기에 의한 스트레스가 가해지지 않는 테스트 장치를 제공하는데 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 수직 실장형 테스트 보드는 제1면, 상기 제1면의 반대면인 제2면, 상기 제1면과 제2면에 수직하게 형성된 측면 및 상기 측면으로부터 돌출되어 형성된 DIMM(Dual Inline Memory Module) 타입 단자로 이루어진 마더보드; 상기 DIMM 타입 단자에 전기적으로 결합되는 커넥터; 상기 커넥터에 전기적으로 접속되며, 상기 마더보드의 제1면 및 제2면에 대하여 수직 방향으로 위치하는 인터페이스 보드; 및, 상기 인터페이스 보드에 전기적으로 접속되고, 테스트할 반도체 장치가 결합되어 테스트가 수행되는 적어도 하나의 테스트부를 포함한다.
상기 인터페이스 보드와 상기 테스트부 사이에는 서브 인터페이스 보드가 전기적으로 더 접속될 수 있다.
상기 테스트부는 상기 반도체 장치가 수평 방향으로 결합되는 소켓 또는 상 기 반도체 장치가 수직 방향으로 결합되는 슬롯일 수 있다.
상기 커넥터는 상기 마더보드의 DIMM 타입 단자에 결합되는 요홈부와, 상기 요홈부의 반대 방향으로서 상기 인터페이스 보드가 접속되는 평탄부로 이루어질 수 있다.
상기 마더보드는 제1면 또는 제2면중 어느 한 면에 반도체 장치가 결합되어 테스트되는 슬롯이 더 형성될 수 있다.
상기한 목적을 달성하기 위해 본 발명에 의한 수직 실장형 테스트 보드를 갖는 테스트 장치는 제1면, 상기 제1면의 반대면인 제2면, 상기 제1면과 제2면에 수직하게 형성된 측면 및 상기 측면으로부터 돌출되어 형성된 DIMM(Dual Inline Memory Module) 타입 단자로 이루어진 마더보드와, 상기 DIMM 타입 단자에 전기적으로 결합되는 커넥터와, 상기 커넥터에 전기적으로 접속되며, 상기 마더보드의 제1면 및 제2면에 대하여 수직 방향으로 위치하는 인터페이스 보드와, 상기 인터페이스 보드에 전기적으로 접속되고, 테스트할 반도체 장치가 결합되어 테스트가 수행되는 적어도 하나의 테스트부로 이루어진 수직 실장형 테스트 보드; 상기 테스트 보드가 복수개 구비되어 수직 방향으로 설치되는 테스트 몸체; 상기 테스트 몸체에 결합되어 상기 테스트 보드를 외부 환경과 격리시키는 커버; 상기 테스트 보드에 결합된 동시에 상기 테스트 몸체의 상부에 안착되어 상기 인터페이스 보드의 상부 영역과 하부 영역을 격리하는 격리판; 및, 상기 복수의 테스트 보드에 전기적으로 연결되어 테스트 신호를 송수신하는 제어부를 포함한다.
상기 제어부에는 상기 커버 내측의 공간에 열기 또는 냉기를 공급하는 공조 부가 더 연결될 수 있다.
상기 수직 실장형 테스트 보드는 테스트 몸체에 구비된 메인 보드에 전기적으로 접속되고, 상기 메인 보드에는 상기 제어부가 전기적으로 접속될 수 있다.
상기 인터페이스 보드와 상기 테스트부 사이에는 서브 인터페이스 보드가 전기적으로 더 접속될 수 있다.
상기 테스트부는 상기 반도체 장치가 수평 방향으로 결합되는 소켓 또는 상기 반도체 장치가 수직 방향으로 결합되는 슬롯일 수 있다.
상기 커넥터는 상기 마더보드의 DIMM 타입 단자에 결합되는 요홈부와, 상기 요홈부의 반대 방향으로서 상기 인터페이스 보드가 접속되는 평탄부로 이루어질 수 있다.
상기 마더보드는 제1면 또는 제2면중 어느 한 면에 반도체 장치가 결합되어 테스트되는 슬롯이 더 형성될 수 있다.
상술한 바와 같이, 본 발명은 테스트 보드를 수직 방향으로 세워 설치함으로써, 작은 면적을 차지하면서도 테스트 용량은 증가시킬 수 있다.
또한, 본 발명은 작은 면적에서 테스트가 수행됨으로써, 핸들러가 반도체 장치를 테스트 영역까지 옮기는데 많은 시간이 소모되지 않는다.
또한, 본 발명은 마더보드의 상면에 이미 형성된 슬롯을 그대로 두고, 마더보드의 측부에 형성된 DIMM 타입 단자에 새로운 테스트부를 형성함으로써, 마더보드의 자유로운 활용이 가능하다.
또한, 본 발명은 테스트 보드중 테스트 영역과 비테스트 영역을 격리한 후, 반도체 장치를 테스트할 수 있음으로써, 비테스트 영역에는 열기 또는 냉기에 의한 스트레스가 가해지지 않는다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.
여기서, 명세서 전체를 통하여 유사한 구성 및 동작을 갖는 부분에 대해서는 동일한 도면 부호를 붙였다. 또한, 어떤 부분이 다른 부분과 전기적으로 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
도 1a 및 도 1b는 본 발명의 일실시예에 따른 수직 실장형 테스트 보드를 도시한 결합 사시도 및 분해 사시도이다. 도 2a, 도 2b 및 도 2c는 본 발명의 일실시예에 따른 수직 실장형 테스트 보드를 도시한 정면도, 평면도 및 측면도이다.
본 발명에 따른 수직 실장형 테스트 보드(100)는 마더보드(110), 커넥터(120), 인터페이스 보드(130), 서브 인터페이스 보드(140) 및 테스트부(150)를 포함한다.
상기 마더보드(110)는 대략 평평한 제1면(111)과, 상기 제1면(111)의 반대면으로서 대략 평평한 제2면(112)과, 상기 제1면(111)과 제2면(112)의 끝단에 수직 방향으로 형성된 측면(113)과, 상기 측면(113)으로부터 소정 길이 돌출된 DIMM 타 입 단자(114)를 포함한다.
여기서, 상기 제1면(111) 또는 제2면(112)중 적어도 어느 하나에는 종래의 슬롯(115) 또는 종래의 소켓이 잔존할 수 있다.
따라서 종래와 같이 슬롯(115)에 반도체 장치(예를 들면, 메모리 모듈)를 결합하여 테스트하거나 또는 소켓에 반도체 장치(예를 들면, 단품 반도체 패키지)를 결합하여 테스트할 수 있다.
한편, 상기 마더보드(110)의 측면(113)에 돌출되어 형성된 DIMM 타입 단자(114)는 메모리 모듈에 형성된 DIMM 타입 단자(114)와 거의 동일한 형태일 수 있으나, 이러한 구조로 본 발명을 한정하는 것은 아니다. 즉, 원래 DIMM이란 여러개의 DRAM 칩을 하나의 회로기판에 탑재한 메모리 모듈로서, 컴퓨터의 메인 보드에 결합 및 분리 가능한 형태를 말하지만, 여기서는 도면에서와 같이 마더보드(110)로부터 소정 길이 돌출되고, 표면에는 배선패턴이 형성된 것으로 정의한다.
상기 커넥터(120)는 상기 마더보드(110)의 DIMM 타입 단자(114)에 전기적으로 접속되어 있다. 상기 커넥터(120)는 상기 마더보드(110)의 DIMM 타입 단자(114)에 대략 "ㄷ"자 형태로 결합되는 요홈부(121)와, 상기 요홈부(121)의 반대면으로서 상기 인터페이스 보드(130)에 전기적으로 접속되는 평탄부(122)로 이루어져 있다. 물론, 상기 커넥터(120)의 요홈부(121)의 내측에는 상기 DIMM 타입 단자(114)와 전기적으로 접속되는 배선 패턴이 형성된다. 또한, 상기 평탄부(122)에도 상기 인터페이스 보드(130)와 전기적으로 접속되는 배선 패턴이 형성된다. 더불어, 상기 요홈부(121)와 상기 평탄부(122)의 배선패턴은 상호 전기적으로 연결된다.
상기 인터페이스 보드(130)는 상기 커넥터(120)에 전기적으로 접속되며, 상기 마더보드(110)의 제1면(111) 및 제2면(112)에 대하여 대략 수직 방향으로 위치된다. 물론, 상기 인터페이스 보드(130)는 상기 마더보드(110)의 측면(113)에 대하여 대략 평행하게 위치된다. 상기 인터페이스 보드(130)는 서브 인터페이스 보드(140) 또는 테스트부(150)로부터의 전기적 신호를 상기 커넥터(120)로 전달하는 역할을 한다. 물론, 반대로 상기 인터페이스 보드(130)는 커넥터(120)로부터의 전기적 신호를 상기 서브 인터페이스 보드(140) 또는 테스트부(150)로 전달하는 역할을 한다. 여기서, 상기 커넥터(120)와 상기 인터페이스 보드(130)는 납땜에 의해 상호 전기적으로 접속될 수 있으나, 이러한 구조로 본 발명을 한정하는 것은 아니다.
상기 서브 인터페이스 보드(140)는 다수의 테스트부(150)가 구비될 경우 상기 인터페이스 보드(130) 위에 형성된다. 즉, 상기 인터페이스 보드(130) 위에 오직 하나의 테스트부(150)만 형성될 경우에는 상기 서브 인터페이스 보드(140)는 필요치 않다. 즉, 이때에는 상기 인터페이스 보드(130) 위에 바로 하나의 테스트부(150)가 전기적으로 접속될 수 있다. 다르게 설명하면, 상기 서브 인터페이스 보드(140)는 하나의 인터페이스 보드(130) 위에 다수개의 테스트부(150)가 탑재될 경우, 각각의 테스트부(150)와 인터페이스 보드(130)를 전기적으로 연결하는 역할을 한다. 여기서, 상기 서브 인터페이스 보드(140)와 상기 인터페이스 보드(130)는 납땜에 의해 상호 전기적으로 접속될 수 있으나, 이러한 구조로 본 발명을 한정하는 것은 아니다.
상기 테스트부(150)는 하나 또는 다수개가 마련되며, 상기 서브 인터페이스 보드(140)에 전기적으로 접속된다. 물론, 상술한 바와 같이 하나의 테스트부(150)가 마련될 경우, 상기 테스트부(150)는 상기 인터페이스 보드(130)에 직접 접속될 수도 있다.
상기 테스트부(150)에는 반도체 장치(160)가 탑재되어 테스트된다. 도면에서는 테스트부(150)의 일례로서 테스트 소켓이 도시되어 있다. 이러한 테스트 소켓에는 반도체 장치(160)가 수평 방향으로 탑재되어 테스트될 수 있다. 일례로, 상기 반도체 장치(160)는 통상의 반도체 패키지일 수 있다.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 수직 실장형 테스트 보드를 도시한 결합 사시도 및 분해 사시도이다.
도 3a 및 도 3b에 도시된 바와 같이 본 발명의 다른 실시예에 따른 수직 실장형 테스트 보드(200)는 상기 테스트 보드(100)와 거의 유사하다. 따라서 여기서는 차이점만을 설명하기로 한다.
본 발명의 다른 실시예에 따른 수직 실장형 테스트 보드(200)는 인터페이스 보드(230) 위에 바로 하나의 테스트부(250)가 전기적으로 접속될 수 있다. 물론, 상기 테스트부(250)가 다수개로 구비될 경우에는 각 테스트부(250)와 인터페이스 보드(230) 사이에 서브 인터페이스 보드(도시되지 않음)가 더 개재될 수 있다.
또한, 상기 테스트부(250)는 반도체 장치(260)가 수직 방향으로 결합되는 슬롯일 수 있다. 따라서 DIMM 타입의 반도체 장치(260)(예를 들면, 메모리 모듈)를 상기 테스트부(250)에 결합하여 테스트할 수 있게 된다.
도 4는 본 발명의 일실시예에 따른 수직 실장형 테스트 보드가 배열된 상태를 도시한 정면도이다.
도 4에 도시된 바와 같이 본 발명에 따른 수직 실장형 테스트 보드(100)는 수직 방향으로 세워져서 테스트 장치(300)에 구비된 메인 보드(310)에 결합될 수 있다. 물론, 이를 위해 상기 메인 보드(310)에는 다수의 커넥터(311)가 일정 간격을 두고 형성되어 있으며, 이러한 커넥터(311)에 상기 수직 실장형 테스트 보드(100)가 결합된다. 더불어, 이러한 구조 외에도 상기 수직 실장형 테스트 보드(100)는 상기 메인 보드(310)에 직접 납땜될 수도 있다. 더불어, 아래에서 설명할 제어부(350) 및 공조부(360)는 상기 메인 보드(310)에 전기적으로 연결될 수 있다. 물론, 도면에서는 수직 실장형 테스트 보드(100)의 배열 상태만 도시하였지만, 상기 수직 실장형 테스트 보드(200)도 같은 형태로 배열될 수 있음은 당연하다.
이와 같이하여, 본 발명은 종래의 수평 방향으로 눕혀서 테스트 장치에 결합되는 경우에 비하여 필요 면적 또는 공간을 현저히 줄일 수 있게 된다. 즉, 본 발명은 상대적으로 작은 면적 또는 공간에 더 많은 개수의 마더보드를 위치시킬 수 있음으로써, 테스트 용량을 더욱 증가시킬 수 있다.
또한, 본 발명은 상대적으로 작은 면적에서 반도체 장치를 테스트할 수 있게 됨으로써, 핸들러에 의한 반도체 장치의 이송 시간이 대폭 절감된다. 즉, 본 발명은 핸들러가 반도체 장치를 테스트 영역가지 옮기는데 많은 시간을 소모하지 않도 록 한다.
더불어, 본 발명은 마더보드의 제1면 또는 제2면에 종래의 슬롯을 그대로 두고, 측면에 새로운 테스트부를 형성함으로써, 마더보드의 자유로운 활용이 가능하다. 즉, 본 발명에서와 같이 마더보드를 수직 방향으로 세워서 이용하거나, 또는 종래와 같이 마더보드를 수평 방향으로 눕혀서 이용할 수 있다.
도 5a, 도 5b 및 도 5c는 본 발명에 따른 수직 실장형 테스트 보드를 갖는 테스트 장치를 도시한 사시도이다.
본 발명에 따른 테스트 장치(300)는 다수의 수직 실장형 테스트 보드(100), 테스트 몸체(320), 커버(330), 격리판(340), 제어부(350) 및 공조부(360)를 포함한다.
여기서, 본 발명에 따른 테스트 장치(300)중 수직 실장형 테스트 보드(100)는 앞에서 설명한 것과 동일하다. 따라서 이에 대한 설명은 생략한다. 다만, 상기 수직 실장형 테스트 보드(100)는 세워진 채 상기 테스트 몸체(320) 내부에 배열되어 있다. 즉, 상기 수직 실장형 테스트 보드(100)는 수직 방향으로 메인 보드(310)에 결합되어 있다.
상기 테스트 몸체(320)는 상기 다수의 수직 실장형 테스트 보드(100)를 에워싸는 대략 사각 틀 형태를 한다. 즉, 상기 테스트 몸체(320)는 바닥면과 네 개의 측면으로 이루어질 수 있으나, 이러한 구조로 본 발명을 한정하는 것은 아니다. 또한, 도시되어 있지 않지만 상기 테스트 몸체(320)의 바닥면에는 상기 모든 수직 실 장형 테스트 보드(100)와 전기적으로 결합되는 메인 보드(310)가 설치되어 있다.
상기 커버(330)는 상기 몸체에 결합되어 상기 테스트 보드(100)가 외부 환경으로부터 격리되도록 한다. 물론, 상기 커버(330)는 상기 테스트 몸체(320)로부터 개폐 가능한 구조로 되어 있다. 따라서 핸들러가 테스트부(150)에 반도체 장치(160)를 결합하거나 분리할 경우에는 상기 테스트 몸체(320)로부터 상기 커버(330)는 개방된다. 또한, 상기 커버(330)는 상기 테스트 보드(100)에 결합된 반도체 장치(160)가 외부에서 보일 수 있도록 투명 재질로 형성될 수 있다. 그러나 이러한 재질로 본 발명에 개시된 커버(330)를 한정하는 것은 아니다.
상기 격리판(340)은 상기 테스트 보드(100)에 결합된 동시에 상기 테스트 몸체(320)의 상부에 안착되어 있다. 따라서 상기 테스트 보드(100)중 인터페이스 보드(130), 테스트부(150) 및 반도체 장치(160)는 상기 커버(330) 및 상기 격리판(340)에 의해 외부와 완전히 격리된다. 더욱이, 상기 격리판(340)에 의해 상기 격리판(340) 상부의 테스트 영역과, 상기 격리판(340) 하부의 비테스트 영역이 완전히 분리된다. 따라서 테스트 영역에 가해지는 열기 또는 냉기가 상기 비테스트 영역에 전달되지 않는다. 따라서 상기 마더보드(110)의 수명을 연장시킬 수 있다.
상기 제어부(350)는 상기 복수의 테스트 보드(100)에 전기적으로 연결되어 전기적 테스트 신호를 송수신할 수 있도록 상기 테스트 몸체(320)의 일측에 설치될 수 있다. 물론, 이러한 제어부(350)에는 키보드, 마우스 및 표시부가 더 연결될 수 있다. 실질적으로 이러한 제어부(350)는 테스트 프로그램이 설치된 통상의 개인용 컴퓨터일 수 있다.
상기 공조부(360)는 상기 테스트 몸체(320)의 측부에 설치되어 상기 커버(330)의 내측 공간에 열기 또는 냉기를 공급할 수 있도록 되어 있다. 즉, 상기 공조부(360)는 상기 테스트 보드(100)중 테스트부(150)에 결합된 반도체 장치(160)에 열기 또는 냉기를 공급한다. 또한, 상기 공조부(360)는 통상의 히터, 에어컨디셔너 또는 열전 소자 등이 설치되어 열기 또는 냉기를 상기 커버(330)의 내측에 공급할 수 있도록 되어 있다. 물론, 이러한 공조부(360)는 상기 제어부(350)의 제어를 받는다.
이와 같이 하여 본 발명에 의한 테스트 장치는 테스트 보드중 테스트 영역과 비테스트 영역을 격리한 후, 반도체 장치를 테스트함으로써, 비테스트 영역에는 열기 또는 냉기에 의한 스트레스가 전달되지 않도록 한다. 따라서 종래에 비하여 마더보드의 수명을 연장할 수 있게 된다.
이상에서 설명한 것은 본 발명에 따른 수직 실장형 테스트 보드 및 이를 갖는 테스트 장치를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1a 및 도 1b는 본 발명의 일실시예에 따른 수직 실장형 테스트 보드를 도시한 결합 사시도 및 분해 사시도이다.
도 2a, 도 2b 및 도 2c는 본 발명의 일실시예에 따른 수직 실장형 테스트 보드를 도시한 정면도, 평면도 및 측면도이다.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 수직 실장형 테스트 보드를 도시한 결합 사시도 및 분해 사시도이다.
도 4는 본 발명의 일실시예에 따른 수직 실장형 테스트 보드가 배열된 상태를 도시한 정면도이다.
도 5a, 도 5b 및 도 5c는 본 발명에 따른 수직 실장형 테스트 보드를 갖는 테스트 장치를 도시한 사시도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
100; 본 발명에 따른 테스트 보드
110; 마더보드 111; 제1면
112; 제2면 113; 측면
114; DIMM 타입 단자 120; 커넥터
121; 요홈부 122; 평탄부
130; 인터페이스 보드 140; 서브 인터페이스 보드
150; 테스트부 160; 반도체 장치
300; 테스트 장치 310; 메인 보드
311; 커넥터 320; 테스트 몸체
330; 커버 340; 격리판
350; 제어부 360; 공조부

Claims (12)

  1. 제1면, 상기 제1면의 반대면인 제2면, 상기 제1면과 제2면에 수직하게 형성된 측면 및 상기 측면으로부터 돌출되어 형성된 DIMM(Dual Inline Memory Module) 타입 단자로 이루어진 마더보드;
    상기 DIMM 타입 단자에 전기적으로 결합되는 커넥터;
    상기 커넥터에 전기적으로 접속되며, 상기 마더보드의 제1면 및 제2면에 대하여 수직 방향으로 위치하는 인터페이스 보드; 및,
    상기 인터페이스 보드에 전기적으로 접속되고, 테스트할 반도체 장치가 결합되어 테스트가 수행되는 적어도 하나의 테스트부를 포함하여 이루어진 것을 특징으로 하는 수직 실장형 테스트 보드.
  2. 제 1 항에 있어서,
    상기 인터페이스 보드와 상기 테스트부 사이에는 서브 인터페이스 보드가 전기적으로 더 접속된 것을 특징으로 하는 수직 실장형 테스트 보드.
  3. 제 1 항에 있어서,
    상기 테스트부는 상기 반도체 장치가 수평 방향으로 결합되는 소켓 또는 상기 반도체 장치가 수직 방향으로 결합되는 슬롯인 것을 특징으로 하는 수직 실장형 테스트 보드.
  4. 제 1 항에 있어서,
    상기 커넥터는 상기 마더보드의 DIMM 타입 단자에 결합되는 요홈부와, 상기 요홈부의 반대 방향으로서 상기 인터페이스 보드가 접속되는 평탄부로 이루어진 것을 특징으로 하는 수직 실장형 테스트 보드.
  5. 제 1 항에 있어서,
    상기 마더보드는 제1면 또는 제2면중 어느 한 면에 반도체 장치가 결합되어 테스트되는 슬롯이 더 형성된 것을 특징으로 하는 수직 실장형 테스트 보드.
  6. 제1면, 상기 제1면의 반대면인 제2면, 상기 제1면과 제2면에 수직하게 형성된 측면 및 상기 측면으로부터 돌출되어 형성된 DIMM(Dual Inline Memory Module) 타입 단자로 이루어진 마더보드와, 상기 DIMM 타입 단자에 전기적으로 결합되는 커넥터와, 상기 커넥터에 전기적으로 접속되며, 상기 마더보드의 제1면 및 제2면에 대하여 수직 방향으로 위치하는 인터페이스 보드와, 상기 인터페이스 보드에 전기적으로 접속되고, 테스트할 반도체 장치가 결합되어 테스트가 수행되는 적어도 하나의 테스트부로 이루어진 수직 실장형 테스트 보드;
    상기 테스트 보드가 복수개 구비되어 수직 방향으로 설치되는 테스트 몸체;
    상기 테스트 몸체에 결합되어 상기 테스트 보드를 외부 환경과 격리시키는 커버;
    상기 테스트 보드에 결합된 동시에 상기 테스트 몸체의 상부에 안착되어 상기 인터페이스 보드의 상부 영역과 하부 영역을 격리하는 격리판; 및,
    상기 복수의 테스트 보드에 전기적으로 연결되어 테스트 신호를 송수신하는 제어부를 포함하여 이루어진 것을 특징으로 하는 테스트 장치.
  7. 제 6 항에 있어서,
    상기 제어부에는 상기 커버 내측의 공간에 열기 또는 냉기를 공급하는 공조부가 더 연결된 것을 특징으로 하는 테스트 장치.
  8. 제 6 항에 있어서,
    상기 수직 실장형 테스트 보드는 테스트 몸체에 구비된 메인 보드에 전기적으로 접속되고, 상기 메인 보드에는 상기 제어부가 전기적으로 접속된 것을 특징으로 하는 테스트 장치.
  9. 제 6 항에 있어서,
    상기 인터페이스 보드와 상기 테스트부 사이에는 서브 인터페이스 보드가 전기적으로 더 접속된 것을 특징으로 하는 테스트 장치.
  10. 제 6 항에 있어서,
    상기 테스트부는 상기 반도체 장치가 수평 방향으로 결합되는 소켓 또는 상기 반도체 장치가 수직 방향으로 결합되는 슬롯인 것을 특징으로 하는 테스트 장치.
  11. 제 6 항에 있어서,
    상기 커넥터는 상기 마더보드의 DIMM 타입 단자에 결합되는 요홈부와, 상기 요홈부의 반대 방향으로서 상기 인터페이스 보드가 접속되는 평탄부로 이루어진 것을 특징으로 하는 테스트 장치.
  12. 제 6 항에 있어서,
    상기 마더보드는 제1면 또는 제2면중 어느 한 면에 반도체 장치가 결합되어 테스트되는 슬롯이 더 형성된 것을 특징으로 하는 테스트 장치.
KR1020090012406A 2009-02-16 2009-02-16 수직 실장형 테스트 보드 및 이를 갖는 테스트 장치 KR20100093286A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090012406A KR20100093286A (ko) 2009-02-16 2009-02-16 수직 실장형 테스트 보드 및 이를 갖는 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090012406A KR20100093286A (ko) 2009-02-16 2009-02-16 수직 실장형 테스트 보드 및 이를 갖는 테스트 장치

Publications (1)

Publication Number Publication Date
KR20100093286A true KR20100093286A (ko) 2010-08-25

Family

ID=42757738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090012406A KR20100093286A (ko) 2009-02-16 2009-02-16 수직 실장형 테스트 보드 및 이를 갖는 테스트 장치

Country Status (1)

Country Link
KR (1) KR20100093286A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114295923A (zh) * 2021-12-22 2022-04-08 上海临港电力电子研究有限公司 一种功率模块的测试装置及应用方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114295923A (zh) * 2021-12-22 2022-04-08 上海临港电力电子研究有限公司 一种功率模块的测试装置及应用方法
CN114295923B (zh) * 2021-12-22 2023-06-16 上海临港电力电子研究有限公司 一种功率模块的测试装置及应用方法

Similar Documents

Publication Publication Date Title
US7365990B2 (en) Circuit board arrangement including heat dissipater
US7888951B2 (en) Integrated unit for electrical/reliability testing with improved thermal control
US9768536B2 (en) Socket with routed contacts
US7960991B2 (en) Test apparatus and probe card
KR101193556B1 (ko) 피씨비 일체형 테스트 소켓
US20120104543A1 (en) High-speed memory sockets and interposers
KR101534163B1 (ko) 실장 테스트에 적합한 메인 보드 및 이를 포함하는 메모리 실장 테스트 시스템
KR20070094572A (ko) 냉각 수단을 갖는 메모리 모듈, 냉각 수단을 갖는 메모리모듈을 생성하는 방법 및 냉각 수단을 갖는 메모리 모듈을포함하는 데이터 처리 디바이스
KR100824797B1 (ko) 반도체 메모리모듈 번인 테스트 장치
US20120282803A1 (en) Double Stack Compact Flash Card Connector
US7202685B1 (en) Embedded probe-enabling socket with integral probe structures
US20140253165A1 (en) Probe card
KR20100093286A (ko) 수직 실장형 테스트 보드 및 이를 갖는 테스트 장치
KR101479956B1 (ko) 자동 테스트 장비 인터페이스용 직각 연결 시스템
JP2006308516A (ja) バーンインボード
KR20080090859A (ko) 마더보드를 활용한 메모리모듈 번인 테스트 장치
KR20200039934A (ko) 마더보드 메모리모듈 테스트 장치
JP2008268124A (ja) テストヘッド
US6626681B2 (en) Integrated socket for microprocessor package and cache memory
KR100576176B1 (ko) 메모리 모듈 테스트 장치 및 방법
CN218824585U (zh) 老化子板、老化测试组件及性能测试组件
TWI409479B (zh) Test unit for testing electronic parts, test heads and electronic parts test equipment
KR20150060203A (ko) 멀티 커넥터, 그 배선 방법 및 그것을 구비한 디스플레이장치
US20100263918A1 (en) Layout method and circuit board
JPH10185989A (ja) 半導体部品搭載ボード

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application