KR20100080782A - 반도체 소자 및 반도체 소자의 제조 방법 - Google Patents

반도체 소자 및 반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20100080782A
KR20100080782A KR1020107007280A KR20107007280A KR20100080782A KR 20100080782 A KR20100080782 A KR 20100080782A KR 1020107007280 A KR1020107007280 A KR 1020107007280A KR 20107007280 A KR20107007280 A KR 20107007280A KR 20100080782 A KR20100080782 A KR 20100080782A
Authority
KR
South Korea
Prior art keywords
layer
region
optically active
electromagnetic radiation
semiconductor device
Prior art date
Application number
KR1020107007280A
Other languages
English (en)
Inventor
시그프레이드 허만
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20100080782A publication Critical patent/KR20100080782A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 적어도 하나의 방출 방향으로 전자기 복사(130)를 방출하기 위한 적어도 하나의 제1광학적 활성 영역(112); 및 상기 적어도 하나의 방출 방향으로 전자기 복사(130)를 방출하기 위한 적어도 하나의 제2광학적 활성 영역(122)을 포함하는 반도체 소자에 관한 것이다. 이 때, 제1영역(112)은 제1층(110)에, 제2영역(122)은 제2층(120)에 배치되며, 상기 제2층(120)은 방출 방향에서 상기 제1층(110)상에 배치되며, 상기 제1영역(112)에 부속한 제1투과 영역(124)을 포함하고, 상기 제1투과 영역은 상기 제1영역(112)의 전자기 복사(130)에 대해 적어도 부분적으로 투과성이다.

Description

반도체 소자 및 반도체 소자의 제조 방법{SEMICONDUCTOR COMPONENT AND METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT}
본 특허 출원은 독일 특허 출원 10 2007 041 896.7의 우선권을 주장하며, 이의 개시 내용은 참조로 포함된다.
본 출원은 적어도 하나의 방출 방향으로 전자기 복사를 방출하기 위한 적어도 하나의 제1광학적 활성 영역 및 상기 적어도 하나의 방출 방향으로 전자기 복사를 방출하기 위한 적어도 하나의 제2광학적 활성 영역을 포함하는 반도체 소자에 관한 것이다.
또한, 본 출원은 반도체 소자의 제조 방법에 관한 것이기도 하다.
광학적 활성 영역을 포함한 반도체 소자는 많이 공지되어 있고, 여러 응용 분야에 도입되었다. 특히, 반도체 다이오드 구조체를 복사원으로 사용하는 것이 공지되어 있다. 고성능 및 그와 동시에 면 복사원을 구현하기 위해, 복수 개의 광학적 활성 영역들을 공통의 하우징 또는 공통의 기판상에 배치하는 경우도 공지되어 있다. 예를 들면, WO 2006/012442 A2로부터 하우징 몸체를 포함한 광전 소자가 공지되어 있으며, 이 때 복수 개의 반도체칩들은 선형 배열로 배치된다. 또한, 인접한 반도체칩들은 서로 간격을 두고 배치된다.
본 발명의 과제는 광학적 출력 성능이 높은 반도체 소자를 제공하는 것이다. 이 때 상기 소자는 패킹 밀도 또는 복사 휘도(radiance)가 높아야 한다. 또한, 본 발명의 과제는 상기와 같은 반도체 소자의 제조 방법도 제공하는 것이기도 하다.
상기 과제는 독립 청구항들에 따른 반도체 소자 및 반도체 소자의 제조 방법을 통해 해결된다. 반도체 소자의 형성예들 및 발전예들은 종속 청구항들에 제공된다. 특허 청구 범위의 개시 내용은 명백하게 발명의 상세한 설명을 참조한다.
본 발명의 기본적 과제는 서두에 명시한 종류의 반도체 소자를 통해 해결되며, 이 때 상기 반도체 소자는, 제1영역이 제1층에, 제2영역이 제2층에 배치되고, 상기 제2층이 방출 방향에서 상기 제1층상에 배치되며, 상기 제1영역에 부속한 제1투과 영역을 포함하고, 상기 제1투과 영역은 상기 제1영역의 전자기 복사에 대해 적어도 부분적으로 투과성인 것을 특징으로 한다. 특히, 방출 방향이란 제1 및/또는 제2영역의 주 연장면의 면 법선 방향을 의미한다.
제1광학적 활성 영역을 가진 제1층, 그리고 제2광학적 활성 영역 및 투과 영역을 가진 제2층이 포개어 배치됨으로써, 전자기 복사의 방출을 위해 사용되는 유효면이 확대되며, 이 때 개별적인 광학적 활성 영역들이 확대되진 않는다.
일 형성예에 따르면, 제2층은 제1투과 영역에서 제1층의 전자기 복사를 투과시키기 위한 적어도 하나의 홈을 포함한다. 상기 투과 영역의 홈에 의해, 제1층의 전자기 복사는 제2층을 통과하여 별다른 장애 없이 방출될 수 있다.
대안적 형성예에 따르면, 제2층은 제1투과 영역에서 제1층의 전자기 복사의 투과를 위해 적어도 하나의 투광성 물질을 포함하며, 예를 들면 투명 물질이나 반투명 물질을 포함한다. 투명 또는 반투명 물질을 사용함으로써, 제1층의 전자기 복사는 적어도 부분적으로 제2층을 투과한다. 투명 또는 반투명 물질이란 예를 들면 인듐 주석 산화물(ITO)을 의미할 수 있다.
다른 형성예에 따르면, 제1 및 제2층 사이에 금속 물질로 이루어진 적어도 하나의 개재층이 배치되며, 상기 개재층은 제1영역에 부속한 제2투과 영역에서 적어도 하나의 홈을 포함한다. 일 형성예에 따르면, 상기 금속 물질은 제1 및/또는 제2층, 특히 제1 및/또는 제2영역으로부터의 열을 소산시키도록 설계된다. 대안적 또는 부가적으로, 상기 금속 물질은 제1 및/또는 제2영역에 대한 적어도 하나의 전기적 접촉을 형성하는 역할을 할 수 있다. 반도체 소자에 금속 물질을 사용함으로써, 광학적 활성 영역들의 열 접촉 또는 전기적 접촉이 간단해진다.
다른 유리한 형성예에 따르면, 제1투과 영역 및 제2영역은 공간적으로 인접하며, 함께 하나의 연속형 방출 영역을 형성한다. 제2층의 제1투과 영역 및 제2영역이 인접 배치됨으로써, 방출 방향에서 면 복사원으로 인지된다.
다른 형성예에 따르면, 적어도 상기 제1 및 제2층은 공통의 하우징 몸체에 배치된다. 이와 다른 형성예에 따르면, 하우징 몸체는 제1 및/또는 제2층과 열에 의해 또는 전기적으로 결합되고, 제1 및/또는 제2영역을 위한 히트 싱크(heat sink)로 역할한다. 대안적 또는 부가적으로, 하우징 몸체는 제1 및/또는 제2영역을 위한 적어도 하나의 연결 접촉부로 역할할 수 있다.
다른 형성예에 따르면, 하우징 몸체는, 제1 및/또는 제2영역으로부터 방출된 전자기 복사를 소정의 방식으로 변환하되, 특히 주파수 변환, 회절, 굴절 및/또는 여과(filtering)에 의해 변환하는 광학 부재를 포함한다. 광학적 활성 영역들이 광학 부재와 함께 공통의 하우징 몸체에 조합됨으로써, 소정의 광학적 특성을 가진 집적 소자가 준비된다.
일 발전예에서, 하우징 몸체는 적어도 부분적으로 투광성으로, 특히 적어도 부분적으로 투명하게 형성된다. 이러한 방식으로, 하우징 몸체는 그 자체로 광학 부재로서 역할한다.
다른 유리한 형성예에 따르면, 하우징 몸체는 실장면에서 적어도 하나의 제1 및 제2접촉부들을 포함하고, 표면 실장법을 이용하여 캐리어 물질상에 배치되도록 설계된다. 하우징 몸체의 실장면에 2개의 접촉부들을 사용함으로써, 반도체 몸체의 표면 실장이 가능해진다.
다른 형성예에 따르면, 제1 및/또는 제2영역은 기판 없는 반도체 구조체로 형성된다. 광학적 활성 영역들이 기판 없는 반도체 구조체로 형성됨으로써, 층들이 매우 얇게 형성되어, 매우 얇은 반도체 소자가 구현된다.
기판 없는 반도체 구조체는 특히 성장 기판을 포함하지 않는다. 상기에서, "성장 기판을 포함하지 않음"이란, 경우에 따라서 성장용으로 이용된 성장 기판이 반도체 구조체로부터 제거되거나 적어도 상당히 얇아져있음을 의미한다. 특히, 기판이 단독적으로 또는 반도체 구조체의 에피택시 층 시퀀스와 함께라도, 자체 지지력을 갖지 않도록 얇아져 있다. 심하게 얇아진 성장 기판의 나머지 부분은, 특히 성장 기판의 기능을 하기에 적합하지 않다.
기판 없는 반도체 구조체의 두께는, 특히 20 ㎛이하의 범위, 특히 10 ㎛이하의 범위를 가진다.
기판 없는 반도체 구조체에 대한 예는 문헌 WO 2008/014750에 기재되어 있으며, 이의 개시 내용은 참조로 포함된다.
다른 형성예에 따르면, 제1 및 제2층 사이에, 제1 및/또는 제2영역의 열을 소산시키기 위한 적어도 하나의 냉각층이 배치되며, 상기 냉각층은 상기 제1영역에 부속한 제2투과 영역에서 적어도 부분적으로 투명하게 형성된다. 제1 및 제2층 사이에 적어도 부분적으로 투명한 냉각층이 배치됨으로써, 광학적 활성 영역들이 효과적으로 냉각될 수 있다.
상기 형성예의 발전예에서, 냉각층은 적어도 부분적으로 냉각 유체로 채워지는 중공을 포함한다. 유리한 발전예에서, 냉각 유체는 중공을 통해 활성으로 펌핑된다.
다른 유리한 형성예에서, 제1영역은 제1파장의 전자기 복사를 방출하기 위해, 제2영역은 제2파장의 전자기 복사를 방출하기 위해 형성된다. 서로 다른 파장의 전자기 복사를 방출하기 위해 제1 및 제2영역이 서로 다르게 형성됨으로써, 반도체 소자의 방출 특성은 소정의 필요 사항에 맞춰진다. 예를 들면, 서로 다른 색의 광을 방출하기 위한 소자가 제조될 수 있다.
다른 유리한 형성예에 따르면, 제1 및 제2영역은 방출 방향에서 포개어 배치된다. 제1 및 제2영역이 방출 방향에서 포개어 배치됨으로써, 방출된 전자기 복사의 세기 또는 스펙트럼 조성은 혼합을 통해 현재의 필요 사항에 맞춰진다.
다른 유리한 형성예에 따르면, 제1 및/또는 제2층은 전자기 복사를 방출하기 위해 복수 개의 광학적 활성 영역들을 포함하고, 제1층의 각각의 광학적 활성 영역에 제2층의 투과 영역이 부속한다. 층들 중 하나에서의 복수 개의 광학적 활성 영역들을 이용하여, 반도체 소자의 복사속이 더욱 증가한다.
다른 유리한 형성예에 따르면, 반도체 소자는 포개어 배치된 다수의 층들을 포함하며, 상기 층들은 전자기 복사의 방출을 위해 각각 적어도 하나의 광학적 활성 영역을 구비한다. 이 때 각각 상부에 배치된 층은 그보다 하부에 배치된 층의 전자기 복사를 위한 적어도 하나의 투과 영역을 포함한다. 각각 광학적 활성 영역, 및 하부에 위치한 광학적 활성 영역에 부속한 투과 영역을 포함하며 포개어져 배치된 층들이, 다시 복수 개로 포개어져 배치됨으로써, 반도체 소자의 복사속이 더욱 증가한다.
본 발명의 기본 과제는 반도체 소자의 제조 방법을 통해서도 해결된다. 본 방법은:
- 적어도 하나의 방출 방향으로 전자기 복사를 방출하기 위해 적어도 하나의 제1광학적 활성 영역을 포함한 제1층을 제조하는 단계,
- 하우징 또는 캐리어 물질에 상기 제1층을 배치하는 단계,
- 전자기 복사의 방출을 위한 적어도 하나의 제2광학적 활성 영역 및 투명하거나 반투명한 적어도 하나의 투과 영역을 포함한 제2층을 제조하는 단계, 그리고
- 상기 제1층상에 제2층을 배치하는 단계를 포함하며, 이 때 상기 제2층의 투과 영역은 투과 방향에서 제1층의 제1영역상에 배치된다.
본 발명의 다른 이점들 및 상세사항들은 종속 청구항들에 제공된다. 이하, 본 발명은 이하의 개략적 도면과 관련한 실시예들에 의거하여 설명되며, 상기 도면들에서 서로 다른 실시예들의 견줄만한 특징 요소들에 대해 동일한 참조 번호가 사용된다.
도 1은 2개의 층들을 포함한 반도체 소자의 단면도 및 평면도이다.
도 2는 종래 기술에 따른 전자기 복사의 방출을 위한 반도체 다이오드 구조체의 도면이다.
도 3은 서로 다른 평면에 광학적 활성 영역들을 포함한 제1층 스택의 도면이다.
도 4는 서로 다른 평면에 광학적 활성 영역들을 포함한 제2층 스택의 도면이다.
도 5는 복수 개의 층들을 포함한 반도체 소자의 단면도 및 평면도이다.
도 6은 2개의 필름들상에 복수 개의 광학적 활성 영역들의 배열을 도시한 도면이다.
도 7은 반도체 소자의 제1접촉예의 도면이다.
도 8은 반도체 소자의 제2접촉예의 도면이다.
도 9는 포개어 배치된 복수 개의 광학적 활성 영역들의 배열을 도시한 도면이다.
도 10은 반도체 소자의 제조 방법에 대한 흐름도이다.
도 1은 본 발명의 일 형성예에 따른 반도체 소자(100)를 도시한다. 도 1의 상측에는 반도체 소자(100)의 단면도가 도시되어 있다. 도 1의 하측에는 반도체 소자(100)의 평면도가 도시되어 있다.
상기 단면도로부터, 반도체 소자(100)가 제1층(110) 및 제2층(120)을 포함함을 알 수 있다. 제1층(110)에는 제1광학적 활성 영역(112)이 배치된다. 제2층(120)은 제2광학적 활성 영역(122) 및 제1투과 영역(124)을 포함한다. 제1층(110)은 예를 들면 도체판이나 반도체 기판과 같은 캐리어 물질(140)상에 배치된다.
제2층(120)의 제1투과 영역(124)은 제1층(110)의 제1광학적 활성 영역(112)상에 배치된다. 도 1에서 확인할 수 있는 바와 같이, 제1광학적 활성 영역(112)뿐만 아니라 제2광학적 활성 영역(122)도 공통의 방출 방향으로 전자기 복사(130)를 방출하며, 도면에 도시된 실시예에서, 캐리어 물질(140)로부터 멀어지며 상측을 향해 방출한다.
예를 들면, 제1층(110) 및 제2층(120)은 반도체 기판으로 이루어진 층을 의미할 수 있다. 반도체 기판은 p형이나 n형의 도핑 물질로 반도체 물질을 도핑함으로써 형성된 다이오드 구조체를 포함하며, 상기 다이오드 구조체는 제1 및 제2광학적 활성 영역(112, 122)으로서 역할한다.
마찬가지로 도 1에 도시되어 있는 평면도에서, 반도체 소자(100)의 제1층(110)은 가능한 한 상기 반도체 소자의 제2층(120)에 의해 덮인다. 이 때, 마치 제1광학적 활성 영역(112) 및 제2광학적 활성 영역(122)이 동일한 평면에 배치되어 있는 것처럼 인지된다. 바꾸어 말하면, 광학적 활성 소자(100)는 공통의 층에 2개의 광학적 활성 영역들(112, 122)을 포함한 소자와 같이 역할한다.
그러나, 실제로 제1광학적 활성 영역(112) 및 제2광학적 활성 영역(122)은 제1층(110)이나 제2층(120)에 배치되는 것이므로, 구성 및 기능이 간단해질 수 있다. 특히, 제1 또는 제2광학적 영역(112, 122)으로부터 생성된 열을 간단히 소산시킬 수 있다.
도 2는 종래 기술에 따라 양측에서 전자기 복사를 방출하는 장치(200)를 도시한다. 장치(200)는 다이오드 구조체(210)뿐만 아니라 제1캐리어층(220) 및 제2캐리어층(230)도 포함한다.
도시된 실시예에서, 다이오드 구조체(210)는 전자기 복사(130)를 양측에서 방출하도록 형성된다. 그래서, 제1캐리어층(220)뿐만 아니라 제2캐리어층(230)도 투명하거나 반투명한 물질로 구성된다. 예를 들면, 제1캐리어층(220) 및 제2캐리어층(230)의 제조를 위해 투명 필름이나 투명한 수지 캐스팅 물질이 사용될 수 있다.
다이오드 구조체(210)는 n형으로 도핑된 제1영역(212) 및 p형으로 도핑된 제2영역(214)을 포함한다. n형 도핑된 제1영역(212) 및 p형 도핑된 제2영역(214) 사이의 경계면에 np접합(216)이 생성된다. 전기 전류가 다이오드 구조체(210)를 통과하여 흐르면, np접합에서 다수의 전하 캐리어들 및 소수의 전하 캐리어들이 서로 재조합하고, 전자기 복사(130)를 방출한다. 전자기 복사(130)란, 가시 영역 또는 가시 영역밖의 광, 즉 특히 자외 복사나 적외 복사를 의미할 수 있다.
n형 도핑된 제1영역(212)상에 제1접촉부(222)가 배치된다. p형 도핑된 제2영역상에 제2접촉부(232)가 배치된다. 제1접촉부(222) 및 제2접촉부(232)는 다이오드 구조체(210)에 구동 전류를 공급하기 위한 역할을 한다. 이를 위해, 제1접촉부(222)는 제1도전로(224)와, 제2접촉부(232)는 제2도전로(234)와 연결된다. 제1도전로(224)는 제1캐리어층(220)상에 또는 상기 제1캐리어층내에 배치된다. 제2도전로(234)는 제2캐리어층(230)내에 또는 상기 제2캐리어층 하부에 배치된다. 예를 들면, 상기 도전로는 금속 물질로 구성된 도전로들(224, 234)을 의미할 수 있다.
상기 실시예에서, n형 도핑된 제1영역(212) 및 p형 도핑된 제2영역(214)은 예를 들면 인듐-갈륨-질화물(InGaN)과 같은 반도체 물질을 포함한다. 도 2에 도시된 다이오드 구조체(210)는 부가적 기판을 포함하지 않으므로, 다이오드 구조체(210)는 비교적 얇은 두께(d), 예를 들면 5 - 10 ㎛ 범위의 두께를 가진다. 얇은 층 두께(d)로 인해, 비교적 콤팩트한 층 스택을 갖는 다층 구조의 반도체 소자들(100)이 구현된다.
도 3은 층 스택(300)을 도시한다. 층 스택(300)은 5개층들(110, 120, 330, 340, 350)을 포함한다. 각각의 층들(110, 120, 330, 340, 350)은 각각 하나의 광학적 활성 영역(112, 122, 332, 342, 352)을 포함한다. 또한, 각각의 층들(110, 120, 330, 340, 350)은 각각 상기 광학적 활성 영역(112, 122, 332, 342, 352)아래에 배치된 개재층(314, 324, 334, 344, 354)을 포함한다.
각각의 광학적 활성 영역들(112, 122, 332, 342, 352)은 예를 들면 도 2에 도시된 바와 같은 다이오드 구조체(210)로 형성된다. 양 전압과 음 전압(V+, V-)이 상기 개재층들(314, 324, 334, 344, 354)에 번갈아 인가됨으로써, 각각의 다이오드 구조체들(210)에 구동 전압이 공급된다.
예를 들면, 개재층들(314, 324, 334, 344, 354)은 금속 물질로 이루어진 층들을 의미할 수 있다. 이 때, 개재층들에는 도 3에 미도시된 투과 영역들이 배치될 수 있고, 이는 상기 투과 영역들상에 또는 그 하부에 배치된 반도체 다이오드 구조체들(210)로부터의 전자기 복사를 투과시키기 위함이다. 또는, 개재층들(314, 324, 334, 344, 354)을 위해 투명 물질이나 반투명 물질이 사용될 수도 있다. 이를 위해 예를 들면 인듐 주석 산화물(ITO)이 적합하다. 물론, 개재층들(314, 324, 334, 344, 354)은 비전도성 투명 플라스틱 물질로 구성될 수 있고, 상기 개재층들상에는 비교적 얇은 도전로들이 구동 전압을 공급하기 위해 도포된다. 이러한 도전로들은 예를 들면 소위 레이저 직접 구조성형법(laser direct structuring, LDS)을 통해 도포될 수 있다. 이 때, 도전로들은 레이저를 이용하여 직접적으로 소자에 새겨질 수 있으며, 레이저광을 통해 플라스틱 물질에서 금속 착물이 활성화된다.
도 4는 다른 층 스택(400)을 도시하며, 이 때, 3개의 층들(110, 120, 330)에 10개의 다이오드 구조체들(210)이 배치되어 있다. 각각의 층들(110, 120, 330)은 각각 개재층(314, 324, 334)을 포함한다. 다이오드 구조체들(210)은 도 4에 따른 층 스택(400)에서 공간적으로 직,병렬로 배치된다. 이러한 방식으로, 도시된 방출 방향으로 전자기 복사(130)가 면 방출된다.
도 5는 본 발명의 다른 형성예에 따른 반도체 소자(500)의 단면도를 도시한다. 마찬가지로, 도 5는 반도체 소자(500)의 평면도도 도시한다.
반도체 소자(500)는 제1층(110), 제2층(120), 제3층(330)을 포함한다. 제1층(110)은 제1광학적 활성 영역(112)을 포함한다. 제2층(120)은 3개의 제2광학적 활성 영역(122a 내지 122c)을 포함한다. 제3층(330)은 2개의 제3광학적 활성 영역(332a, 332b)을 포함한다. 광학적 활성 영역들(112, 122, 332)은 예를 들면 도 2에 따른 다이오드 구조체들(210)을 의미할 수 있다.
반도체 소자(500)는 방열 역할을 하는 2개의 냉각층들(510, 520)을 더 포함하며, 이 때의 상기 열은 광학적 활성 영역들(112, 122)로부터 구동 시 생성된다. 냉각층(510)은 광학적 활성층(112)의 열을 소산시키는 역할을 한다. 2개로 나누어진 냉각층(520a, 520b)은 광학적 활성 영역(122a, 122b, 122c)의 열을 소산시키는 역할을 한다.
실시예에서, 냉각층들(510, 520)은 히트 싱크(530)과 열에 의해 결합된다. 히트 싱크(530)는 반도체 소자(500)의 하우징 몸체, 상기 반도체 소자(500)에 부가적으로 배치된 냉각체 또는 기타 적합한 방열 또는 열 소산 장치일 수 있다.
냉각층들(510, 520)은 예를 들면 금속 물질 또는 세라믹 물질로 구성될 수 있다. 금속 물질뿐만 아니라 세라믹 물질도 양호한 열 전도에 적합하다. 금속 물질의 경우, 냉각층들(510 또는 520)은 부가적으로 광학적 활성 영역들(112, 122)의 구동 전압 공급 역할을 할 수 있다.
반도체 소자(500)의 매우 효율적 형성예에서, 냉각층(510) 또는 냉각층(520)은 적어도 부분적으로 냉각 유체로 채워진 중공을 포함한다. 중공에서 냉각 유체의 대류에 의해 열 전도가 개선될 수 있다. 다른 형성예에서, 냉각 유체는 냉각층(510 또는 520)의 중공을 통해 활성으로 펌핑된다.
또한, 반도체 소자(500)는 반사층(540)을 포함한다. 반사층(540)은 예를 들면 하부에서부터 반도체 소자(500)에 증발 증착된 금속층을 의미할 수 있고, 상기 금속층은 광학적 활성 부재들(112, 122, 332)의 전자기 복사(130)를 반사한다. 이러한 방식으로, 광학적 활성 영역들(112, 122, 332)로부터 방출 방향과 반대 방향으로 방출된 전자기 복사(130)가 반사된다.
마지막으로, 반도체 소자(500)는 변환층(550)을 포함한다. 변환층(550)은 광학적 활성 영역들(112, 122, 332) 중 하나로부터 방출되는 적어도 제1파장(λ1)의 전자기 복사를 적어도 제2파장(λ2)의 전자기 복사로 변환한다. 예를 들면, 다이오드 구조체(210)로부터 방출된 청색광은 적합한 변환층(550)에 의해 백색광으로 변환될 수 있고, 이 때 전자기 복사(130)의 일부는 투과되며, 전자기 복사의 다른 부분은 흡수되어, 더 큰 파장으로 다시 상기 변환층(550)으로부터 방출된다.
변환층 대신 또는 변환층에 대해 부가적으로, 반도체 소자(500)의 빔 경로를 원하는 방식으로 소정의 필요 프로파일에 맞추기 위해, 예를 들면 렌즈, 프리즘 또는 마이크로구조화된 표면들과 같은 다른 광학 요소들이 층 스택상에 배치될 수 있다. 또한, 반도체 소자(500)의 하우징은 그 자체로 투명하게 형성될 수 있어서, 스스로 광학 부재로서 역할한다.
또한, 반도체 소자(500)의 연결을 위해, 하우징에는 하나 이상의 접촉부들이 구비될 수 있다. 접촉부가 하우징의 하측, 즉 방출 방향과 대향되어 배치된다면, 반도체 소자(500)는 소위 표면 실장 기술(surface mount technology, SMT)로 고정될 수 있다. 금속 하우징의 이용 시, 하우징은 그 자체로 연결 접촉부, 특히 접지 접촉부로 역할할 수 있다.
도 5는 반도체 소자(500)의 평면도도 도시한다. 상기 평면도로부터, 소정의 방출 방향으로 관찰되는 방향으로부터 서로 다른 층들(110, 120, 330)에 배치된 광학적 활성 영역(112, 122, 332)은 균일한 발광면(560)을 제공한다는 것을 알 수 있다. 발광면(560)의 테두리는 하우징 몸체(570)에 의해 한정된다. 하우징 몸체(57)는 전자기 복사가 특정한 공간 방향으로만 아웃커플링되도록 투명한 아웃커플링 구조들을 부분적으로 포함할 수 있다.
도 6은 제1플라스틱 필름(610) 및 제2플라스틱 필름(620)을 도시한다. 제1플라스틱 필름(610) 및 제2플라스틱 필름(620)상에 금속 코팅(612 내지 622)이 배치된다. 금속 코팅(612, 622) 및 플라스틱 필름(610, 620)에는 연속형 홀들(614, 624)이 규칙적인 그리드 구조(grid structure)로 배치된다. 마찬가지로, 제1 및 제2광학적 활성 영역들(112, 122)은 제1플라스틱 필름(610)이나 제2플라스틱 필름(624)상에 배치된다. 광학적 활성 부재들(112, 122)도 마찬가지로 규칙적 그리드 구조로 배치되며, 상기 구조의 격자폭은 홀(614, 624)의 격자폭과 일치한다.
제1플라스틱 필름(610) 및 제2플라스틱 필름(620)이 포개어 배치됨으로써, 각각의 플라스틱 필름들(610, 620)에만 포함되는 광학적 활성 부재들(112, 122)이 외관상 2배로 밀집하여 배치된 소자(600)가 제조된다. 이를 위해, 제2플라스틱 필름(620)은 제1플라스틱 필름(610)상에 배치되되, 제1플라스틱 필름(610)의 광학적 활성 부재들(112)이 제2플라스틱 필름(620)의 홀들(624)을 관통하여 보이도록 배치된다. 두 플라스틱 필름들(610, 620)은 전기 공급 라인들(616, 626)에 의해 구동 전압을 공급받는다. 이 때, 구동 전압은 금속 코팅(612, 622)에 의해 개별적인 광학적 활성 부재들(112, 122)에 공급된다. 개별적인 광학적 활성 부재들(112, 122) 및 플라스틱 필름들(610, 620)은 직렬이나 병렬로 접속될 수 있다.
예를 들면 다이오드 구조체(210)의 경우와 같이, 광학적 활성 부재들(112, 122)이 양 측 방출을 위해 설계된 경우, 소자(600)는 서로 대향된 2개의 공간 방향으로 전자기 복사(130)를 방출한다. 또한, 적합한 연성 플라스틱 필름(610, 620)이 선택된 경우, 도 6에 따른 형성예는 휨이 가능한 반도체 소자(600)를 위해 적합하다.
도 7은 본 발명의 다른 형성예에 따른 반도체 소자(700)를 도시한다. 반도체 소자(700)는 제1층(110) 및 제2층(120)을 포함한다.
제1층(110)은 제1광학적 활성 영역(112)을 포함한다. 제2층(120)은 제2광학적 활성 영역(122)을 포함한다. 또한, 제1층(110)은 구동 전류의 공급이나 소산을 위한 2개의 금속 필름들(710a, 710b)을 포함한다. 금속 필름(710)은, 상기 금속 필름(710a, 710b) 및 제1광학적 활성 영역(112)을 위한 캐리어 물질로 역할하는 플라스틱 필름(712)상에 배치된다.
광학적 활성 영역(112)은 예를 들면 기판(716) 및 다이오드 구조체(210)를 구비한 반도체칩(714)을 포함한다. 도시된 실시예에서, 다이오드 구조체(210)에 대한 제1접촉은 금속 필름(710a) 및 기판(716)상에 형성된다. 제2접촉은 접촉부(718)를 이용하여 제2금속 필름(710b)상에 형성된다. 접촉부(718)란 예를 들면 소위 본딩 와이어 또는 접촉 스프링을 의미할 수 있다.
제2층(120)은 제1층(110)과 유사하게 구성된다. 특히, 층(120)도 마찬가지로 제1 및 제2금속 필름(720a, 720b), 플라스틱 필름(722) 및 반도체칩(724)을 포함한다. 반도체칩(714)과 동일한 방식으로, 반도체칩(724)은 기판(726)이나 접촉부(728)에 의해 구동 전압을 공급받는다.
부가적으로, 제2층(120)은 공간적으로 제1광학적 활성 영역(112)상에 배치된 투과 영역(124)을 제공한다. 상기 영역에서, 제2층(120)은 금속 필름(720)도 플라스틱 필름(722)도 포함하지 않는데, 상기 필름들은 제1광학적 활성 영역(112)의 전자기 복사(130) 방출을 방해할 수 있다. 마지막으로, 제2층(120)은 제1층(110)의 수지 캐스팅부(740)를 제2층(120)의 수지 캐스팅부(750)로부터 분리하는 스페이서(730)를 포함한다. 수지 캐스팅부(740, 750)는 예를 들면 투명 플라스틱 물질이나 플라스틱 수지를 의미한다. 수지 캐스팅부(740 또는 750)에는, 광학적 활성 영역들(112, 122)의 전자기 복사(130)를 원하는 방식으로 변환하는 변환 물질들이 매립될 수 있다.
도 8은 본 발명의 다른 형성예에 따른 반도체 소자(800)를 도시한다. 반도체 소자(800)는 제1층(110) 및 제2층(120)을 포함한다.
제1층(110)은 3개의 광학적 활성 영역(112a 내지 112c)을 포함한다. 제2층(120)은 2개의 광학적 활성 영역들(122a, 122b)을 포함한다. 각각의 광학적 활성 영역들(112, 122)은 반도체 구조체(830)를 포함한다. 이는, 약 100 ㎛의 두께를 가진 다이오드 구조체를 의미한다. 도 8의 실시예에 따른 반도체 구조체(830)는 좌측 내지 우측 영역에서 접촉된다. 이를 위해, 광학적 활성 영역들(112a 내지 112c)은 불연속형 금속층(810)상에 배치된다. 불연속형 금속층(810)에 의해, 광학적 활성 영역들(112a, 112b, 112c)이 직렬로 접속된다.
광학적 활성 영역들(122a, 122b)은 투명한 캐리어층(826)상에 배치되고, 상기 캐리어층은 광학적 활성 영역들(112a 내지 112c)의 전자기 복사(130)의 적어도 일부를 투과시킨다. 캐리어층(826)은 제2 불연속형 금속층(820)을 포함한다. 금속층(820)은 광학적 활성 영역들(122a, 122b)의 접촉을 위한 역할을 한다.
불연속형 금속층(820)은 홈들(822a, 822b)을 포함하고, 상기 홈들은 투과 영역(124a, 124b)으로 역할한다. 홈들(822a, 822b)은 브리지(824a, 824b)를 통해 전기적으로 가교된다. 브리지는 예를 들면 불연속형 금속층(824) 자체의 일부분일 수 있고, 상기 부분은 공간적으로 홈들(822)의 전,후에 배치된다. 또는, 전자기 복사(130)의 방출을 방해하지 않거나 근소한 정도로만 방해하는 상대적으로 얇은 전기 접촉부들이 사용될 수 있다. 이는 예를 들면 부가적 층으로 배치된 얇은 도전로들이나 본딩 와이어를 의미할 수 있다.
도 9는 본 발명의 다른 형성예에 따른 광학 반도체 소자(900)를 도시한다. 광학 반도체 소자(900)는 제1층(110) 및 제2층(120)을 포함한다.
제1층(110) 및 제2층(120)은 각각 투명한 캐리어층(910, 920) 및 전기 전도 연결층(912, 922)을 각각 포함한다. 제1층(110)은 2개의 광학적 활성 영역들(112a, 112b)을 포함한다. 제2층(120)은 2개의 광학적 활성 영역들(122a, 122b)을 포함한다. 도 9에 도시된 실시예에서, 광학적 활성 영역들(112, 122)은 전기 전도 연결층(912, 922)에 삽입되어 있다. 예를 들면, 연결층들(912, 922)은 반도체 기판을 의미할 수 있고, 상기 반도체 기판에는 적합한 도핑에 의해 연결 영역들 및 다이오드 구조체들이 삽입된다.
광학적 활성 영역(122a, 122b)은 방출된 전자기 복사(130)의 방향으로 광학적 활성 영역들(112, 112b)상에 배치된다. 상기 활성 영역은 부분적으로 투명하게 실시되며, 그 아래에 배치된 영역들(112a, 112b)을 위한 투과 영역(124)으로 역할한다. 방출 방향에서 광학적 활성 영역들(112, 122)이 합동으로 배치됨으로써, 제1광학적 활성 영역들(112a, 112b)의 전자기 복사(130a)는 제2광학적 활성 영역들(122a, 122b)의 전자기 복사(130b)와 혼합될 수 있다. 예를 들면, 제1파장(λ1)의 광은 예를 들면 녹색과 같은 제1색으로 상기 광학적 활성 영역들(112a, 112b)을 통해 방출될 수 있다. 광학적 활성 영역들(122a, 122b)은 제2파장(λ2)의 광을 예를 들면 적색과 같은 제2색으로 방출할 수 있다. 광학적 활성 영역들(112a, 112b, 122a, 122b)이 동시에 활성화됨으로써, 반도체 소자(900)의 관찰자는, 예를 들면 황색과 같은 제3색의 광이 방출되는 것 같은 인상을 받는다.
도 9에서, 제1층 및 제2층(120)은 이격되어 배치된다. 층들이 폐쇄형 하우징 몸체에 통합된다면, 광학적 활성 영역들(112, 122)을 매우 효율적으로 냉각시키기 위해, 개재 공간(930)에 냉각 유체가 관류할 수 있다. 바람직하게는, 냉각 유체는 가령 물이나 알콜과 같이 비열 용량(specific heat capacity)이 높은 냉각 유체 또는 가령 탄화 수소 화합물과 같은 특정한 냉매가 사용된다.
도 10은 반도체 소자의 제조 방법에 대한 흐름도를 도시한다.
제1단계(S10)에서 적어도 하나의 방출 방향으로 전자기 복사(130)를 방출하기 위해 제1광학적 활성 영역(112)을 포함한 제1층(110)이 제조된다. 예를 들면, 반도체 물질의 도핑에 의해 다이오드 구조체(210)가 제조될 수 있다.
제2단계(S20)에서 제1층(110)은 하우징 몸체(570)에 또는 캐리어 물질(140)상에 배치된다. 제1층(110)이 캐리어 물질(140)상에 또는 하우징 몸체(570)에 배치됨으로써, 제1영역(112)에서 생성된 열을 소산시키기 위한 전기적 연결부들이나 열적 연결부들이 선택적으로 제조될 수 있다.
이후의 단계(S30)에서, 전자기 복사(130)의 방출을 위해 적어도 하나의 제2광학적 활성 영역(122)을 포함한 제2층(120)이 제조된다. 제2층(120)내에 적어도 하나의 제1투과 영역(124)이 형성된다. 투과 영역(124)은 예를 들면 홈이 제조되거나, 투명 또는 반투명한 물질이 제2층(120)에 삽입됨으로써 형성될 수 있다.
이후의 단계(S40)에서, 제2층(120)은 제1층(110)상에 배치되고, 이 때 적어도 하나의 투과 영역(124)이 상기 제1층(110)의 적어도 하나의 광학적 활성 영역(112)상에 배치된다. 예를 들면, 소정의 그리드 구조에 따라 정렬될 수 있다. 또한, 제2층이 직접적으로 제1층상에 성장될 수도 있으며, 이를 위해 공지된 전제적 리소그라피 공정은 당업자에게 주지되어 있다.
선택적으로, 원하는 층 스택(300 또는 400)이 제조될 때까지, 다른 층들(330, 340 또는 350)을 위해 상기 단계들(S30, S40)이 반복될 수 있다.
부가적으로, 제조 중에, 가령 냉각층들(510 또는 520), 반사층들(540), 변환층들(550) 또는 연결층들(912 또는 922)과 같이 다른 선택적 층들이 층 스택(300 또는 400)내에 형성될 수 있다.
상기 제공된 단계들의 순서는 상기 기재된 제조 방법을 설명하기 위한 것일 뿐이다. 공정에 따라 단계들이 이와 다른 순서로 수행되거나 동시에 수행될 수 있다.
마찬가지로, 개별 실시예들에 개시된 전체 특징들은 다양한 방식으로 상호간에 조합되어 다른 실시예들을 도출할 수 있다. 특히, 본 발명은 실시예들에 의거한 기재를 통해 상기 실시예들에 한정되지는 않는다. 오히려, 본 발명은 각각의 새로운 특징 및 특징들의 각 조합을 포함하며, 이는 특히 특허 청구 범위에서의 특징들의 각 조합을 포함하고, 비록 이러한 특징 또는 이러한 조합이 그 자체로 명백하게 특허 청구 범위 또는 실시예들에 제공되지 않더라도 그러하다.

Claims (15)

  1. 적어도 하나의 방출 방향으로 전자기 복사(130)를 방출하기 위한 적어도 하나의 제1광학적 활성 영역(112); 및 상기 적어도 하나의 방출 방향으로 전자기 복사(130)를 방출하기 위한 적어도 하나의 제2광학적 활성 영역(122)을 포함하는 반도체 소자에 있어서,
    상기 제1영역(112)은 제1층(110)에, 상기 제2영역(122)은 제2층(120)에 배치되고, 이 때 상기 제2층(120)은 방출 방향에서 상기 제1층(110)상에 배치되며, 상기 제1영역(112)에 부속한 제1투과 영역(124)을 포함하고, 상기 제1투과 영역은 제1영역(112)의 전자기 복사(130)에 대해 적어도 부분적으로 투과성인 것을 특징으로 하는 반도체 소자.
  2. 청구항 1에 있어서,
    상기 제2층(120)은 상기 제1투과 영역(124)에서 상기 제1층(110)의 전자기 복사(130)의 투과를 위해 적어도 하나의 홈을 포함하는 것을 특징으로 하는 반도체 소자.
  3. 청구항 2에 있어서,
    상기 제2층(120)은 상기 제1투과 영역(124)에서 적어도 하나의 홈을 가진 금속 물질을 포함하는 것을 특징으로 하는 반도체 소자.
  4. 청구항 1에 있어서,
    상기 제2층(120)은 상기 제1투과 영역(124)에서 상기 제1층(110)의 전자기 복사(130)의 투과를 위해 적어도 하나의 투명 또는 반투명 물질을 함유하는 것을 특징으로 하는 반도체 소자.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 제1 층 및 상기 제2층(110, 120) 사이에 금속 물질로 이루어진 적어도 하나의 층이 배치되고, 상기 층은 상기 제1영역(112)에 부속한 제2투과 영역에서 적어도 하나의 홈을 가지는 것을 특징으로 하는 반도체 소자.
  6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
    상기 제1투과 영역(124) 및 상기 제2영역(122)은 공간적으로 인접하며, 연속형 방출 영역을 형성하는 것을 특징으로 하는 반도체 소자.
  7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
    상기 적어도 제1층 및 제2층(110, 120)은 공통의 하우징 몸체(570)에 배치되고, 상기 하우징 몸체(570)는 광학 부재를 포함하며, 상기 광학 부재는 상기 제1 영역 및/또는 상기 제2영역(112, 122)으로부터 방출된 전자기 복사(130)를 소정의 방식으로 변환하되, 특히 주파수 변환, 회절, 굴절 및/또는 여과를 통해 변환하는 것을 특징으로 하는 반도체 소자.
  8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
    상기 제1영역 및/또는 상기 제2영역(112, 122)은 기판 없는 반도체 구조체, 특히 다이오드 구조체(210)로 형성되는 것을 특징으로 하는 반도체 소자.
  9. 청구항 8에 있어서,
    상기 제1영역 및/또는 상기 제2영역(112, 122)은 방출 방향으로, 그리고 상기 방출 방향과 반대 방향으로 전자기 복사(130)를 방출하도록 설계되는 것을 특징으로 하는 반도체 소자.
  10. 청구항 1 내지 청구항 9 중 어느 한 항에 있어서,
    상기 제1층 및 상기 제2층(110, 120) 사이에는 상기 제1영역 및/또는 상기 제2영역(112, 122)의 방열을 위한 적어도 하나의 냉각층(520)이 배치되고, 상기 냉각층은 상기 제1영역(112)에 부속한 제2투과 영역에서 적어도 부분적으로 투명하게 형성되는 것을 특징으로 하는 반도체 소자.
  11. 청구항 10에 있어서,
    상기 냉각층은 적어도 부분적으로 냉각 유체로 채워진 중공을 포함하는 것을 특징으로 하는 반도체 소자.
  12. 청구항 1 내지 청구항 11 중 어느 한 항에 있어서,
    상기 제1영역 및 상기 제2영역(112, 122)은 방출 방향에서 포개어 배치되는 것을 특징으로 하는 반도체 소자.
  13. 청구항 1 내지 청구항 12 중 어느 한 항에 있어서,
    상기 제1층 및/또는 상기 제2층(110, 120)은 전자기 복사(130)의 방출을 위해 복수 개의 광학적 활성 영역들(112, 122)을 포함하고, 상기 제1층(110)의 각각의 광학적 활성 영역(112)에 상기 제2층(120)의 제1투과 영역(124)이 부속하는 것을 특징으로 하는 반도체 소자.
  14. 청구항 1 내지 청구항 13 중 어느 한 항에 있어서,
    상기 반도체 소자는 포개어져 배치된 복수 개의 층들(110, 120, 330, 340, 350)을 포함하고, 상기 층들은 전자기 복사(130)의 방출을 위한 적어도 하나의 광학적 활성 영역(112, 122, 332, 342, 352)을 각각 포함하며, 이 때 각각 상부에 위치한 층(120, 330, 340, 350)은 그보다 하부에 위치한 층(110, 120, 330, 340)의 전자기 복사(130)를 위해 적어도 하나의 투과 영역(124)을 포함하는 것을 특징으로 하는 반도체 소자.
  15. 반도체 소자의 제조 방법에 있어서,
    적어도 하나의 방출 방향으로 전자기 복사(130)를 방출하기 위해 적어도 하나의 제1광학적 활성 영역(112)을 포함한 제1층(110)을 제조하는 단계;
    하우징 몸체(570)에 또는 캐리어 물질(140)상에 상기 제1층(110)을 배치하는 단계;
    전자기 복사(130)의 방출을 위한 적어도 하나의 제2광학적 활성 영역(122) 및 투명 또는 반투명한 적어도 하나의 투과 영역(124)을 포함하는 제2층(120)을 제조하는 단계; 그리고
    상기 제1층(110)상에 상기 제2층(120)을 배치하되, 상기 제2층(120)의 투과 영역(124)이 투과 방향에서 상기 제1층(110)의 제1영역(112)상에 위치하도록 배치하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
KR1020107007280A 2007-09-04 2008-08-29 반도체 소자 및 반도체 소자의 제조 방법 KR20100080782A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007041896A DE102007041896A1 (de) 2007-09-04 2007-09-04 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102007041896.7 2007-09-04

Publications (1)

Publication Number Publication Date
KR20100080782A true KR20100080782A (ko) 2010-07-12

Family

ID=40139376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107007280A KR20100080782A (ko) 2007-09-04 2008-08-29 반도체 소자 및 반도체 소자의 제조 방법

Country Status (7)

Country Link
US (1) US8384096B2 (ko)
EP (1) EP2183779B1 (ko)
JP (1) JP5431329B2 (ko)
KR (1) KR20100080782A (ko)
CN (1) CN101796638B (ko)
DE (1) DE102007041896A1 (ko)
WO (1) WO2009030204A2 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009015307A1 (de) 2009-03-27 2010-09-30 Osram Opto Semiconductors Gmbh Anordnung optoelektronischer Bauelemente
DE102009015224A1 (de) * 2009-03-31 2010-12-02 Siemens Aktiengesellschaft LED-Lichtquelle mit einer Vielzahl von LED-Chips und LED-Chip zur Verwendung in selbiger
US8337030B2 (en) 2009-05-13 2012-12-25 Cree, Inc. Solid state lighting devices having remote luminescent material-containing element, and lighting methods
DE102010006396A1 (de) * 2010-02-01 2011-08-04 Giesecke & Devrient GmbH, 81677 Beleuchtungseinrichtung und Sensor zur Prüfung von Wertdokumenten
EP2407706A1 (en) * 2010-07-14 2012-01-18 Civilight Shenzhen Semiconductor Lighting Co., Ltd Warm white light LED lamp with high luminance and high color rendering index and led module
TWI446578B (zh) * 2010-09-23 2014-07-21 Epistar Corp 發光元件及其製法
CN102446907A (zh) * 2010-10-13 2012-05-09 环旭电子股份有限公司 立体封装结构及其制作方法
US9648673B2 (en) * 2010-11-05 2017-05-09 Cree, Inc. Lighting device with spatially segregated primary and secondary emitters
DE102011087887A1 (de) * 2011-12-07 2013-06-13 Osram Gmbh Leuchtdiodenanordnung
DE102013201327A1 (de) * 2013-01-28 2014-07-31 Osram Gmbh Leiterplatte, optoelektronisches Bauteil und Anordnung optoelektronischer Bauteile
JP6083253B2 (ja) * 2013-02-21 2017-02-22 日亜化学工業株式会社 発光装置の積層体
KR101998765B1 (ko) * 2013-03-25 2019-07-10 엘지이노텍 주식회사 발광소자 패키지
JP6318510B2 (ja) * 2013-09-12 2018-05-09 日亜化学工業株式会社 フレキシブル基板及び発光装置
WO2016009061A1 (en) * 2014-07-18 2016-01-21 Koninklijke Philips N.V. Led light source for automotive application
KR102244435B1 (ko) * 2014-09-03 2021-04-26 삼성디스플레이 주식회사 회로판 및 이를 포함하는 전자 장치
DE102015215301A1 (de) * 2015-08-11 2017-02-16 Osram Gmbh Leuchtdiodenanordnung und Verfahren zum Herstellen einer Leuchtdiodenanordnung
CN105527770B (zh) * 2016-02-03 2019-03-05 京东方科技集团股份有限公司 一种显示装置
KR102006188B1 (ko) * 2017-12-29 2019-08-01 엘지전자 주식회사 반도체 발광 소자를 이용한 차량용 램프 및 그 제어방법
TWI692865B (zh) * 2018-11-21 2020-05-01 友達光電股份有限公司 顯示裝置
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
CN110931614B (zh) * 2019-05-08 2021-08-13 深圳第三代半导体研究院 一种正装集成单元二极管芯片
DE102019216924A1 (de) 2019-11-04 2021-05-06 Robert Bosch Gmbh Laseremitteranordnung sowie LiDAR-System
CN111081730B (zh) * 2019-12-13 2022-12-27 深圳第三代半导体研究院 Micro-LED芯片及其制造方法
DE102021120915A1 (de) 2021-08-11 2023-02-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anordnung für eine Heckleuchte für ein Kraftfahrzeug und Verfahren zum Betreiben einer Anordnung für eine Heckleuchte für ein Kraftfahrzeug

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4331938A (en) * 1980-08-25 1982-05-25 Rca Corporation Injection laser diode array having high conductivity regions in the substrate
US4960660A (en) * 1989-03-31 1990-10-02 E. I. Du Pont De Nemours And Company High resolution superimposed images from photopolymer electrographic master
JPH0668977B2 (ja) * 1989-08-03 1994-08-31 矢崎総業株式会社 圧接端子および圧接端子のハウジングへの誤挿入検出装置
JPH05128588A (ja) * 1991-05-16 1993-05-25 Canon Inc 光記録媒体、光記録方法及び再生方法、情報書込み装置及び情報レコードの再生装置
JP2877611B2 (ja) * 1991-06-07 1999-03-31 株式会社東芝 光半導体装置
US5386139A (en) * 1992-04-16 1995-01-31 Kabushiki Kaisha Toshiba Semiconductor light emitting element with improved structure of groove therein
JPH0668977A (ja) * 1992-08-13 1994-03-11 Konica Corp 多色電界発光表示装置
FR2714956B1 (fr) 1994-01-12 1996-04-05 3Sa Dispositif lumineux de signalisation, notamment destiné à assurer un balisage de sécurité.
US6273589B1 (en) * 1999-01-29 2001-08-14 Agilent Technologies, Inc. Solid state illumination source utilizing dichroic reflectors
US7202506B1 (en) * 1999-11-19 2007-04-10 Cree, Inc. Multi element, multi color solid state LED/laser
US6250775B1 (en) 1999-12-09 2001-06-26 Marpole International, Inc. Light-emitting diode display systems and methods with enhanced light intensity
JP3486900B2 (ja) * 2000-02-15 2004-01-13 ソニー株式会社 発光装置およびそれを用いた光装置
JP3659407B2 (ja) * 2001-08-03 2005-06-15 ソニー株式会社 発光装置
JP4054631B2 (ja) * 2001-09-13 2008-02-27 シャープ株式会社 半導体発光素子およびその製造方法、ｌｅｄランプ並びにｌｅｄ表示装置
US6936856B2 (en) * 2002-01-15 2005-08-30 Osram Opto Semiconductors Gmbh Multi substrate organic light emitting devices
US6853014B2 (en) * 2002-10-25 2005-02-08 The University Of Connecticut Optoelectronic circuit employing a heterojunction thyristor device that performs high speed sampling
TWI232066B (en) * 2002-12-25 2005-05-01 Au Optronics Corp Manufacturing method of organic light emitting diode for reducing reflection of external light
EP1754259B1 (en) * 2004-03-18 2019-07-17 Phoseon Technology, Inc. Direct and indirect cooling of leds
CA2560701C (en) * 2004-03-29 2016-10-18 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor circuit devices
KR101097486B1 (ko) * 2004-06-28 2011-12-22 엘지디스플레이 주식회사 액정표시장치의 백라이트 유닛
US20060034886A1 (en) 2004-07-23 2006-02-16 Ward Bennett C Bonded fiber structures for use in controlling fluid flow
KR100649019B1 (ko) * 2004-08-11 2006-11-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그의 제조 방법
DE102004039897A1 (de) 2004-08-17 2006-03-02 Schott Ag Element mit einer Vielzahl von Leuchtdioden
KR101170401B1 (ko) * 2004-11-19 2012-08-02 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 복합 발광 다이오드 모듈
TWI269420B (en) * 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
DE102005055293A1 (de) 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
JP2007115928A (ja) 2005-10-20 2007-05-10 Citizen Electronics Co Ltd 半導体発光装置
DE102007004303A1 (de) 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement und Bauelement-Verbund
ES2536919T3 (es) 2007-01-18 2015-05-29 Polytron Technologies, Inc. Estructura plana de un aparato de iluminación con diodos emisores de luz
DE102007004304A1 (de) 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
DE102007017113A1 (de) 2007-01-31 2008-08-07 Osram Opto Semiconductors Gmbh Halbleiterbauelement mit einer optisch aktiven Schicht, Anordnung mit einer Vielzahl von optisch aktiven Schichten und Verfahren zur Herstellung eines Halbleiterbauelements

Also Published As

Publication number Publication date
JP5431329B2 (ja) 2014-03-05
WO2009030204A2 (de) 2009-03-12
DE102007041896A1 (de) 2009-03-05
JP2010538479A (ja) 2010-12-09
EP2183779B1 (de) 2019-03-27
CN101796638A (zh) 2010-08-04
US8384096B2 (en) 2013-02-26
CN101796638B (zh) 2012-07-04
EP2183779A2 (de) 2010-05-12
WO2009030204A3 (de) 2009-06-18
US20110101383A1 (en) 2011-05-05

Similar Documents

Publication Publication Date Title
KR20100080782A (ko) 반도체 소자 및 반도체 소자의 제조 방법
JP6636124B2 (ja) 半導体デバイス及び照明装置
TWI636562B (zh) 顯示裝置
CN111712919B (zh) 具有面积减小的磷光体发射表面的分段式led阵列架构
KR101170401B1 (ko) 복합 발광 다이오드 모듈
US7906793B2 (en) Solid metal block semiconductor light emitting device mounting substrates
US9202999B2 (en) Light emitting device and its method of manufacture
US9112121B2 (en) Light emitting device having wavelength converting layer
JP5372009B2 (ja) オプトエレクトロニクス部品およびその製造方法
US20060124953A1 (en) Semiconductor light emitting device mounting substrates and packages including cavities and cover plates, and methods of packaging same
TWI636584B (zh) 發光二極體組件、包括該發光二極體組件的發光二極體、及微光學多層結構
KR101559601B1 (ko) 복사 방출 장치
JP2019021919A (ja) 発光素子パッケージ
KR101202173B1 (ko) 복수개의 파장변환 물질층들을 갖는 발광 소자
JP2019029673A (ja) 発光素子パッケージ
US11600751B2 (en) Light-emitting semiconductor component and method for producing a light-emitting semiconductor component
JP7450126B2 (ja) 発光アレイにおける欠陥画素の外観の低減
WO2014032702A1 (en) Light-emitting device and method for manufacturing a light- emitting device
JP7285439B2 (ja) 面状光源
KR102644793B1 (ko) 발광소자 패키지
US20220262979A1 (en) Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip
KR102050407B1 (ko) 수직 적층형 다중 파장 발광 소자
KR101806789B1 (ko) 반도체 발광소자
KR20190105341A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid