JP7450126B2 - 発光アレイにおける欠陥画素の外観の低減 - Google Patents

発光アレイにおける欠陥画素の外観の低減 Download PDF

Info

Publication number
JP7450126B2
JP7450126B2 JP2023533854A JP2023533854A JP7450126B2 JP 7450126 B2 JP7450126 B2 JP 7450126B2 JP 2023533854 A JP2023533854 A JP 2023533854A JP 2023533854 A JP2023533854 A JP 2023533854A JP 7450126 B2 JP7450126 B2 JP 7450126B2
Authority
JP
Japan
Prior art keywords
array
leds
light emitting
led
defective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023533854A
Other languages
English (en)
Other versions
JP2023551564A (ja
Inventor
ロペス，トニー
ロトフィ，ホセイン
ワイルドソン，アイザック
シェキン，オレグ
Original Assignee
ルミレッズ リミテッド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ルミレッズ リミテッド ライアビリティ カンパニー filed Critical ルミレッズ リミテッド ライアビリティ カンパニー
Publication of JP2023551564A publication Critical patent/JP2023551564A/ja
Application granted granted Critical
Publication of JP7450126B2 publication Critical patent/JP7450126B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Description

本出願は、（i）2020年12月4日にLopezらの名前で出願された「LEDマトリクスモジュールにおけるデッド画素の外観を低減する方法」という名称の米国仮出願第63／121,465号、および（ii）2021年12月1日にAppLopezらの名前で出願された「発光アレイにおける欠陥画素の外観の低減」という名称の米国特許出願第17／539,941号の優先権を主張する。前記出願の各々は、その全体が参照により本願に組み込まれる。
本願は、概して、発光ダイオードおよび蛍光体-変換発光ダイオードに関する。
半導体発光ダイオードおよびレーザダイオード（本願では「LED」と総称する）は、現在利用可能な最も効率的な光源の一つである。LEDの放射スペクトルは、通常、装置の構造およびLEDが構成される半導体材料の組成により決定される波長において、単一の狭いピークを示す。装置構造および材料系の適切な選択により、LEDは、紫外線、可視光、または赤外線の波長で作動するように設計することができる。
LEDは、該LEDにより放射された光を吸収し、これに呼応してより波長の長い光を放射する1つ以上の波長変換材料（一般に、本願では「蛍光体」と称する）と組み合わされ得る。そのような蛍光体-変換LED（「pcLED」）では、LEDにより放射され、蛍光体によって吸収される光の割合は、LEDにより放射される光の光路中の蛍光体材料の量、例えば、LED上またはその周囲に配置される蛍光体層における蛍光体材料の濃度、および層の厚さに依存する。
蛍光体変換されたLEDは、LEDにより放射された光の全てが1つ以上の蛍光体によって吸収されるように設計することができ、その場合、pcLEDからの放射は、完全に蛍光体からとなる。そのような場合、蛍光体は、例えば、LEDにより直接効率的に生成されないような、狭いスペクトル領域の光を放射するように選択され得る。
あるいは、pcLEDは、LEDにより放射された光の一部のみが蛍光体によって吸収されるように設計されてもよく、この場合、pcLEDからの放射は、LEDにより放射された光と蛍光体により放射された光との混合となる。LED、蛍光体、および蛍光体組成の適切な選択により、そのようなpcLEDは、例えば、所望の色温度および所望の演色特性を有する白色光を放射するように設計され得る。
複数のLEDまたはpcLEDを単一の基板上にまとめて形成して、アレイを形成することができる。そのようなアレイを採用して、例えば、スマートフォンおよびスマートウォッチ、コンピュータもしくはビデオディスプレイ、拡張もしくは仮想現実ディスプレイ、または標識に採用されるような、アクティブ照明ディスプレイを形成することができ、あるいは例えば、自動車のヘッドライト、街路灯、カメラフラッシュ源、またはフラッシュライト（すなわち、トーチ）において採用されるような、適応照明源を形成することができる。通常、単位1mm当たり1つ、少数、または多くの個々の装置（例えば、約1mm、数百ミクロン、もしくは100ミクロン未満の装置ピッチまたは間隔、および100ミクロン未満またはわずか数十ミクロン以下の隣接する装置間の分離）を有するアレイは、ミニLEDアレイまたはマイクロLEDアレイ（あるいは、μLEDアレイ）と称される。また、そのようなミニまたはマイクロLEDアレイは、多くの場合、前述のような蛍光体変換器を含むことができる。そのようなアレイは、pcミニLEDアレイまたはpc-マイクロLEDアレイと称することができる。
本発明の発光装置は、複数の発光画素のアレイと、該発光画素アレイの発光表面に配置された1つ以上の透過性光学素子と、を有する。前記発光画素の1つ以上には欠陥がある。各光学素子は、欠陥発光画素の位置に配置され、前記欠陥発光画素の上部に延在し、1つ以上の隣接画素の上部の少なくとも一部で横方向に延在する。各光学素子は、隣接発光画素により放射された光の少なくとも一部を横方向に透過させ、光は、前記欠陥画素の位置から前記アレイから遠ざかるように伝播する。これにより、欠陥画素の外観が低減される。
LED、pcLED、ミニLEDアレイ、pcミニLEDアレイ、マイクロLEDアレイ、およびpc-マイクロLEDアレイに関する目的および利点は、図面に示され、以下の記載または添付の特許請求の範囲に示された実施例を参照することにより明らかとなる。
本要約は、以下の詳細な説明でさらに説明される、簡略化された形式における概念の選択を導入するために提供される。本要約は、クレームされた主題の主要な特徴または本質的な特徴を特定することを意図するものではなく、クレームされた主題の範囲を決定する際の補助として使用することを意図するものでもない。
例示的なpcLEDの概略的な断面図を示した図である。 pcLEDの例示的なアレイの断面図を示した図である。 pcLEDの例示的なアレイの概略的な上面図を示した図である。 導波路および投影レンズに関して配置されたpcLEDの例示的なアレイの概略断面図を示した図である。 図3Aの構成と同様の配置であるが、導波路がない配置を示した図である。 例示的なミニLEDまたはマイクロLEDのアレイの概略的な上面図、およびアレイの3×3のLEDの拡大部分を示した図である。 基板上にモノリシックに形成された例示的なpc-ミニLEDまたはpc-マイクロLEDアレイのいくつかのLEDの斜視図を示した図である。 モノリシックダイおよび基板の上の多色蛍光体変換LEDの稠密アレイの一例の概略的な側断断面図である。 例示的なLEDディスプレイの一部の概略的な上面図である。各表示画素は、赤、緑、または青の蛍光体変換されたLED画素である。 例示的なLEDディスプレイの一部の概略的な上面図である。各ディスプレイ画素は、制御回路バックプレーンに接合された単一のダイ上に集積された複数の蛍光体変換LED画素（赤、緑、および青）を含む。 pcLEDのアレイが実装され得る電子回路基板の一例の概略的な上面図である。 同様に、図6Aの電子回路基板上に実装されたpcLEDの一例のアレイを示した図である。 欠陥画素および透過性光学素子を有する、本発明の一例としての発光アレイの概略的な上面図である。明瞭化のため、波長変換層（存在する場合）は、省略されている。 欠陥画素および透過性光学素子を有する本発明の一例の発光アレイの概略的な側断面図である。 欠陥画素および透過性光学素子を有する本発明の一例の発光アレイの概略的な側断面図である。 欠陥画素および透過性光学素子を有する本発明の一例の発光アレイの概略的な側断面図である。 欠陥画素および透過性光学素子を有する本発明の一例の発光アレイの概略的な側断面図である。 いくつかの例示的な発光アレイに対する、横方向位置に対する近接場エミッタンスのシミュレーションのプロットである。 本発明の発光アレイを製造する際の一例の方法を示した図である。 示された例は、単に概略的に示されており、全ての特徴は、完全に詳細に、または適切な比率では示されていない。明確化のため、特定の特徴または構造は、他のものと比較して誇張され、もしくは縮小されており、または全体的に省略される場合がある。図面は、スケール化されていると明示的に示されていない限り、スケールが示されているとみなしてはならない。例えば、個々のLEDにおいて、それらの横方向の広がりに対して、または基板もしくは蛍光体の厚さに対して、それらの垂直方向の寸法または層の厚さは、誇張されてもよい。示された実施例は、本開示または添付の特許請求の範囲を限定するものと解釈してはならない。
以下の詳細な説明は、図面を参照して読解される必要がある。図面において、同一の参照符号は、異なる図面全体にわたって、同様の要素を表す。図面は、必ずしも縮尺通りではなく、選択された例を示しており、本発明の主題の範囲を限定するものではない。詳細な説明は、一例として示されており、本発明の主題の原理を例示するものであって、限定するものではない。単純化および明確化のため、周知の装置、回路および方法の詳細な説明は、発明の主題の説明が不必要な詳細さによって不明瞭にならないよう、省略され得る。
図1には、個々のpcLED100の例を示す。これらは、基板104上に配置された半導体ダイオード構造102であって、まとめて「LED」または「半導体LED」ともみなされる、構造と、半導体LED上に配置された波長変換構造（例えば、蛍光体層）106とを有する。半導体ダイオード構造102は、通常、n型層とp型層の間に配置された活性領域を有する。ダイオード構造102を横切る好適な順方向バイアスの印加の結果、活性領域から光の放射が生じる。放射された光の波長は、活性領域の組成および構造によって決定される。
LEDは、例えば、青色、紫色、または紫外の光を放射するIII族-窒化物LEDであってもよい。また、任意の他の好適な材料系から形成され、任意の他の好適な波長の光を放射するLEDが使用されてもよい。他の好適な材料系には、例えば、III族-リン化物材料、III族-ヒ素化物材料、またはガリウム、アルミニウム、インジウム、窒素、リン、もしくはヒ素の他の二元系、三元系、もしくは四元系の合金、またはII-VI族材料が含まれる。
pcLEDからの所望の光出力に応じて、任意の好適な蛍光体材料を波長変換構造106に使用し、またはそれに組み込んでもよい。
図2A乃至図2Bには、それぞれ、pcLED100のアレイ200の断面図および上面図を示す。各々は、基板204上に配置された蛍光体画素106を有する。そのようなアレイは、任意の好適な方法で配置された、任意の好適な数のpcLEDを含むことができる。示された実施例では、アレイは、共通基板上にモノリシックに形成されるように示されているが、代わりにpcLEDのアレイは、別個の個々のpcLED（例えば、アレイ基板に組み立てられ個別化されたデバイス）から形成され得る。個々の蛍光体画素106は、図に示した例のように示されているが、代わりに、複数のLED102を横断して蛍光体材料の連続層を配置することができる。いくつかの例において、アレイ200は、隣接するLED102の間、蛍光体画素106の間、またはその両方に、光バリア（例えば、反射、散乱、および／または吸収）を含むことができる。基板204は、必要な場合、LEDを駆動する電気トレースもしくは相互接続、またはCMOSまたは他の回路を含んでもよく、任意の好適な材料から形成されてもよい。
個々のpcLED100は、必要な場合、蛍光体層に隣接して配置された、あるいは蛍光体層上に配置されたレンズもしくは他の光学素子に組み込まれてもよく、またはこれに配置されてもよい。そのような光学素子は、図には示されていないが、「一次光学素子」と称されてもよい。また、図3Aおよび図3Bに示されるように、pcLEDアレイ200（例えば、電子回路基板上に取り付けられる）は、意図される用途において使用するため、導波路、レンズ、またはその両方のような二次光学素子と組み合わせて配置されてもよい。図3Aでは、アレイ200の各pcLED100により放射される光は、対応する導波路192によって集められ、投影レンズ294に誘導される。投影レンズ294は、例えばフレネルレンズであってもよい。この配置は、例えば、自動車のヘッドライトまたは他の適応性照明源での使用に適する。任意の好適な種類または配置の他の一次または二次光学素子は、必要に応じて、または所望により、各画素に含まれてもよい。図3Bにおいて、アレイ200のpcLEDにより放射される光は、導波路の使用を介することなく、投影レンズ294により直接収光される。この配置は、特に、pcLEDが相互に十分に近接して離間できる場合に好適であり、また自動車のヘッドライト、カメラのフラッシュ用途、または他の照明源に使用されてもよい。ミニLEDまたはマイクロLEDディスプレイ用途には、例えば、図3Aおよび図3Bに示すものと同様の光学配置が使用されてもよい。通常、所望の用途に応じて、光学素子の任意の好適な配置（一次、二次、または両方）を、本願に記載のpcLEDと組み合わせて使用することができる。
図2Aおよび図2Bには、3×3アレイの9個のpcLEDを示すが、そのようなアレイは、例えば、図4Aに概略的に示すように、101、102、103、104またはそれ以上のLEDを含んでもよい。個々のLED100（すなわち、画素）は、アレイ200の平面において幅w1（例えば、側面の長さ）を有してもよく、これは例えば、1ミリメートル（mm）以下、500ミクロン以下、100ミクロン以下、または50ミクロン以下である。アレイ200におけるLED100は、アレイ200の平面内に、幅w2を有するストリート、レーン、またはトレンチ230により、相互に離隔されてもよい。幅w2は、例えば、数百ミクロン以下、100ミクロン以下、50ミクロン以下、20ミクロン以下、10ミクロン以下、または5ミクロン以下である。画素ピッチまたは間隔D1は、w1とw2の合計である。示された例では、対称マトリクス内に配列された矩形画素が示されているが、画素およびアレイは、対称であるか非対称であるかに関わらず、任意の好適な形状または配置を有してもよい。LEDの複数の別々のアレイは、任意の好適な配置で、任意の適用可能なフォーマットで組み合わされ、より大きな組み合わされたアレイまたはディスプレイが形成され得る。
アレイの平面（例えば、側面の長さ）において、約0.10ミリメートルミクロン以下の寸法w1を有するLEDは、通常、マイクロLEDと称され、そのようなマイクロLEDのアレイは、マイクロLEDアレイと称されてもよい。アレイの平面における寸法w1（例えば、側面の長さ）が約0.10ミリメートルから約1.0ミリメートルの間のLEDは、通常、ミニLEDと呼ばれ、そのようなミニLEDのアレイは、ミニLEDアレイと称されてもよい。
LED、ミニLED、またはマイクロLEDのアレイ、またはそのようなアレイの一部は、トレンチおよび／または絶縁材料により、個々のLED画素が相互に電気的に絶縁されたセグメント化モノリシック構造として形成されてもよい。図4Bには、そのようなセグメント化されたモノリシックLEDアレイ200の一例の斜視図を示す。このアレイ内の画素（すなわち、個々の半導体LED装置102）は、トレンチ230によって分離され、該トレンチは、n-コンタクト234を形成するように充填される。モノリシック構造は、基板204上に成長しまたは配置される。各画素は、p-コンタクト236、p-GaN半導体層102b、活性領域102a、およびn-GaN半導体層102cを有する。層102a／102b／102cは、共同で半導体LED 102を形成する。半導体層102c（または他の適用可能な介在層）上に、波長変換材料106が成膜されてもよい。トレンチ230内にパッシベーション層232が形成され、n-コンタクト234の少なくとも一部が半導体の1つ以上の層から分離されてもよい。n-コンタクト234、トレンチ230内の他の材料、またはトレンチ230内の材料とは異なる材料が、変換材料106に延在して、画素間に完全なまたは部分的な光分離バリア220を形成してもよい。
図4Cは、モノリシックダイおよび基板204上の、多色蛍光体変換LED100の稠密充填アレイ200の概略的な断面図である。側面図には、金属相互接続239（例えば、銅マイクロピラーに取り付けられた金-金相互接続またははんだ）および金属相互接続238を介して基板204に取り付けられたGaN LED102を示す。蛍光体画素106は、対応するGaN LED画素102の上またはその上方に配置される。半導体LED画素102または蛍光体画素106（しばしば、その両方）は、それらの側面にコーティングされ、反射ミラーまたは拡散散乱層により、光絶縁バリア220を形成することができる。この実施例では、各蛍光体画素106は、3つの異なる色の1つであり、例えば、赤色蛍光体画素106R、緑色蛍光体画素106G、および青色蛍光体画素106B（依然、通常または集合的に蛍光体画素106と称される）である。そのような配置は、カラーディスプレイとしてのLEDアレイ200の使用を可能にする。
LEDアレイ内の個々のLED（画素）は、個々にアドレス処理可能であってもよく、アレイ内の画素のグループまたはサブセットの一部としてアドレス処理可能であってもよく、またはアドレス処理ができなくてもよい。従って、発光画素アレイは、光分布の微細粒度、空間的および時間的な制御を必要とする、またはその利益を享受する、任意の用途に有用である。これらの用途には、これに限られるものではないが、画素ブロックまたは個々の画素から放射された光の精細で特別なパターン化が含まれ、いくつかの例では、表示装置としての画像の形成が含まれる。用途に応じて、放射された光は、スペクトル的に別個であってもよく、時間にわたって適応的であってもよく、および／または環境的に応答性であってもよい。発光画素アレイは、各種強度、空間、または時間パターンでの予めプログラム化された光分布を提供してもよい。放射された光は、少なくとも部分的に、受信されたセンサデータに基づき、光無線通信に使用されてもよい。関連する電子および光学系は、画素、画素ブロック、または装置レベルで区別されてもよい。
図5Aおよび図5Bは、ディスプレイ用途に使用されるLEDアレイ200の一例であり、LEDディスプレイは、多数の表示画素を有する。いくつかの例では（例えば、図5Aのように）、各表示画素は、単一の半導体LED画素102と、対応する単一の色（赤、緑、または青）の蛍光体画素106R、106G、または106Bと、を有する。各表示画素は、3つの色の1色のみを提供する。いくつかの例では（例えば、図5Bのように）、各表示画素は、複数の半導体LED画素102と、複数の色の複数の対応する蛍光体画素106と、を有する。示された例では、各表示画素は、半導体画素102の3×3アレイを有する。これらのLED画素の3つは、赤色蛍光画素106Rを有し、3つは、緑色蛍光画素106Gを有し、3つは、青色蛍光画素106Bを有する。従って、各表示画素は、任意の所望の色の組み合わせを生成することができる。示された例では、異なる色の蛍光体画素106の空間配置は、表示画素間で異なり、いくつかの例では（図示せず）、各表示画素は、異なる色の蛍光体画素106の同じ配置を有することができる。
図6Aおよび図6Bに示すように、pcLEDアレイ200は、電子回路基板300に取り付けられてもよく、該電子回路基板は、電力および制御モジュール302、センサモジュール304、およびLED取り付け領域306を有する。電力および制御モジュール302は、外部源から電力および制御信号を受容し、センサモジュール304からの信号を受信し、それに基づき電力および制御モジュール302は、LEDの動作を制御する。センサモジュール304は、任意の好適なセンサ、例えば、温度センサまたは光センサから信号を受信してもよい。あるいは、pcLEDアレイ200は、電力および制御モジュール、ならびにセンサモジュールとは別の基板（図示せず）に取り付けられてもよい。
小さなLED画素の大きなアレイを使用することの課題の一つは、画素のほぼ全てが適切に作動され、所望のまたは必要なエミッタンスレベルまでの発光を確保することである。製造中、十分に（または全く）点灯せず、暗いスポットまたはぼやけたスポットとして認められる外れ値画素の少数のグループが発見され得る。欠陥画素は、しばしば、デッド画素とも称される。いくつかの例では、発光アレイ上のそのような欠陥画素の局所的分布に依存して、アレイの1%よりもさらに少ない欠陥画素の一部は、多くの用途において、その使用が禁止され得る。従って、暗いスポットまたはぼやけたスポットとして見える欠陥画素を低減することにより、そのような発光アレイの製造歩留まりロスを低減する技術または構造を開発することが望ましい。
従って、本発明の発光装置は、複数の発光画素402のアレイ400と、該発光画素アレイ400の発光表面に配置された（図7、8A、8B、9A、および9Bのような）1つ以上の透過性光学素子450と、を有する。アレイ400の4×4セグメントが示されている。アレイ400は、任意の好適な数または配列の発光画素402を含むことができ、いくつかの例では、隣接する画素402の間に、任意の好適な種類の光バリア420を含むことができる。1つ以上の発光画素402に欠陥がある場合があり、以降、これらは、欠陥画素402Dとして図中に参照され、ラベル化される。各光学素子450は、対応する欠陥発光画素402Dの位置に配置され、その上、および対応する欠陥画素402Dに隣接するアレイ400の1つ以上の画素402の上で、少なくとも部分的に横方向に延在する。これらの隣接する画素は、以降、図面において、隣接画素402Aとしてラベル化される。本願における「画素402」に対するいかなる言及も、欠陥画素402Dおよび隣接画素402Aを含む、アレイ400の全ての画素を網羅することが留意される。各光学素子450は、隣接する発光画素402Aにより放射された光の一部を横方向に透過し、欠陥画素402Dの位置から、アレイ400から遠ざかるように伝播し、従って、光は、欠陥画素402Dによって放射されたように見える。これにより、欠陥画素402Dの外観が低減される。その隣接する画素402Aにより放射される光の一部は、欠陥画素402Dの位置から放射されたように見えるためである。いくつかの実施形態では、光学素子450は、透明であり、いくつかの実施形態では、光学素子450は、拡散散乱体として機能し、そのための散乱粒子（例えば、酸化チタンまたは他の好適な材料）を含むことができる。光学素子450は、それらが存在しない場合よりも、光のより大きな量の横方向透過を可能にする。散乱粒子（存在する場合）は、欠陥画素402Dの領域にわたるエミッタンスまたは色の変動を低減するように作動できる。
（例えば、図11のような）本発明の装置を製造する方法は、アレイ400の1つ以上の欠陥画素402Dを、例えば、画像化または電気的試験を用いて識別することから開始することができる。いくつかの例では、画素402は、順番に、一度に1つずつ、グループごとに、または任意の好適なスキームに従って、活性化することができ、検出された欠陥画素402Dの位置が示される。予め形成された光学素子450を取り付けることにより、または光学素子450（以下にさらに説明される）をin-situで形成することにより、対応する透過光学素子450を各欠陥画素402Dの位置に配置することができる。各光学素子450は、対応する欠陥発光画素402Dの上に延在し、少なくとも部分的に、対応する隣接する画素402Aの上に延在する。
いくつかの例では、1つ以上の光学素子450を配置した後、本方法は、さらに、所定の光補償レベルに対して各欠陥画素402Dを試験することを有し得る。いくつかの例では、隣接画素402Aが活性化された際に、各欠陥画素402Dが、隣接画素402Aのエミッタンスの30%超、50%超、66%超、または75%超のエミッタンスを示すことを、試験通過に要求することができる。
いくつかの例では、各発光画素402は、対応する半導体発光ダイオード（LED）を有し、前述の任意の配置を含む、任意の好適な方法で配置され得る。いくつかの例では、発光画素402は、1つ以上のドープ化もしくは未ドープのIII-V族、II-VI族、もしくはIV族-半導体材料、またはそれらの合金、または混合物を含むことができる。いくつかの例では、各発光画素402は、1つ以上のp-n接合、1つ以上の量子井戸、1つ以上の多重量子井戸、または1つ以上の量子ドットを含むことができる。いくつかの例では、発光画素402により放射される光は、0.20μm超、0.4μm超、0.8μm超、1.0μm未満、2.5μm未満、または1.0μm未満の真空波長を有することができる。いくつかの実施形態では、アレイ400の各発光画素402は、アレイ400の少なくとも1つの他の発光画素402とは独立に作動可能である。いくつかの実施形態では、全ての発光画素402が、相互に独立して作動可能である。いくつかの例では、アレイ400の発光画素402の間隔（すなわち、ピッチ）は、約1.0mm未満、約0.50mm未満、約0.33mm未満、約0.20mm未満、約0.10mm未満、約0.08mm未満、約0.05mm未満、約0.033mm未満、または約0.020mm未満であり得る。いくつかの例では、アレイ400の発光画素402は、0.10mm未満、0.050mm未満、0.033mm未満0.020mm未満、0.010mm未満、または0.005mm未満の非ゼロ幅を有する非発光画素境界により分離され得る。いくつかの例では、これらの境界は、任意の好適な種類または配置（例えば、反射、散乱、または吸収）の光バリア420を含むことができる。
いくつかの例では、発光装置400の出力は、発光画素402、例えば半導体LEDにより、直接発光される。そのような例では、各光学素子450は、対応する欠陥画素402Dおよび1つ以上の対応する隣接発光画素402AのLEDの対応する発光表面に、直接配置され得る。
いくつかの例では、発光装置400は、前述のものを含む任意の好適な種類の波長変換層406を有することができる。発光画素402により放射される光は、波長変換層406により一部がまたは完全に吸収され、波長変換層406は、次に、1つ以上のより長い波長の光を放射する。いくつかの例（図8A、8B、9A、および9Bに示されるものを含む）では、波長変換層406は、アレイ400の複数の発光画素402の上部に延在する（任意の欠陥画素402Dおよびその隣接画素402Aの上方に延在する）隣接層を形成することができる。いくつかの他の例では、波長変換層406は、複数の個別の波長変換画素素子を含むことができ、各々は、アレイ400の発光画素402の対応する1つの上、またはその上方に配置される（任意の欠陥画素402Dおよびその隣接画素402Aの上方を含む）。
いくつかの例では、光学素子450は、発光画素アレイ402と波長変換層406との間に配置される（例えば、図8Aおよび8Bの例のように）。（例えば、図8Aのように）これらの例のいくつかでは、各光学素子450と波長変換層406の隣接部分の間に、別個の境界が存在し得る。波長変換層406が多孔質であるいくつかの他の例では、各発光素子450は、（例えば、図8Bのように）波長変換層406のポアに注入された部分を含むことができる。多孔質波長変換層406は、例えば、（例えば、化学気相成膜または原子層成膜を用いて）堆積蛍光体粒子、自己組織化蛍光体粒子、または層-結合蛍光体粒子の集合体として形成することができる。光学素子450の注入された部分を含む実施例では、光学素子450の一部は、（図8Bの例のように）多孔質波長変換層406の外部に留まることができる。他の実施例では、光学素子は、多孔質波長変換層406のポア内に完全に封入され得る。アレイ400と波長変換層406との間に光学素子450を有する例では、層406がアレイ400に取り付けられ、またはアレイ400上に形成される前に、光学素子450をアレイ400に配置できる。
いくつかの例では、波長変換層406は、（例えば、図9Aおよび9Bの例のように）発光画素アレイ400と光学素子450との間に配置される。これらの例のいくつかでは、（例えば、図9Aのように）各光学素子450と波長変換層406の隣接部分との間に、別個の境界が存在し得る。波長変換層が多孔質であるいくつかの他の例では、各発光素子450は、（例えば、図9Bのように）波長変換層406のポアに注入された部分を含むことができる。光学素子450の注入された部分を含む実施例では、光学素子450の一部は、（図9Bの例のように）多孔質波長変換層406の外側に留まることができる。他の実施例では、光学素子は、多孔質波長変換層406のポア内に完全に封入され得る。アレイ400と光学素子450との間に波長変換層406を有する例では、層406がアレイ400に取り付けられた後、またはアレイ400上に形成された後、光学素子450を層406上に配置できる。
波長変換層406の外側に光学素子450の全てまたは一部を有する例では、光学素子450の透明または半透明材料により、隣接画素402Aから入射する光の一部を、欠陥画素402Dに向かって横方向に伝播させることが可能となる。複数の内部反射または屈折、または複数の散乱事象の結果、隣接画素402Aにより放射された光の一部は、光学素子450を出射し、欠陥画素402Dの位置からアレイ400から遠ざかるように伝播し、それにより放射されたように視認される。いくつかの例では、光学素子450の全部または一部を多孔質波長変換層406のポアに注入すると、（例えば、空気の代わりの）ポア内の光学素子450の存在により、層406のポアと波長変換材料との間の屈折率コントラストが低下する。この低減された屈折率コントラストは、層406内で生じる光散乱を低減し、隣接画素402Aにより放射されるより多くの光が、デッド画素402Dの位置に到達できるようになる。その光の一部は、欠陥画素402Dの位置から波長変換層406を離れ、アレイ400から遠ざかるように伝播し、欠陥画素402Dにより放射されたように視認される。
いくつかの例では、光学素子450は、予め形成され、欠陥画素402Dの位置に配置され、例えば、ピックアンドプレース配置、接着剤を用いた取り付けなどの任意の好適な方法で、アレイ400または層406に取り付けられ得る。そのような手順により、図8Aまたは図9Aの例と同様の配置が得られ得る。
いくつかの他の例では、光学素子450は、欠陥画素402Dの位置で、アレイ400または層406上に形成され得る。いくつかの例では、液体または半液体前駆体の1つ以上の液滴が、各欠陥画素402Dの位置に堆積され得る。好適な前駆体の例には、1つ以上のポリマー前駆体（例えば、モノマー、開始剤、架橋剤など）、またはスピンオンガラス前駆体（例えば、ホウ素、リン、または他の添加剤を含む酸化ケイ素粒子のサスペンション）が含まれ得る。いくつかの例では、前駆体は、任意の好適な組成物（例えば、酸化チタン）の懸濁光散乱粒子を含むことができる。堆積された前駆体液滴を硬化させることにより、1つ以上の固体ポリマー材料（例えば、1つ以上のシリコーン）または1つ以上の固体スピンオンガラス材料を含む、光学素子450が形成される。前駆体内に光散乱粒子が存在する場合、光学素子450は、光散乱粒子を含む。
いくつかの例では、光学素子450は、丸い凸状の形状、例えば、ドーム、半球、球形のキャップもしくはセグメント（ある場合には、丸い端部を有する）、半球形、球形のドームもしくはセグメント（ある場合には、丸い端部を有する）、半楕円形、楕円形のドームもしくはセグメント（ある場合には、丸い端部を有する）、液滴もしくはメニスカスなどを有することができる。いくつかの例では、そのような形状は、液体または半液体の前駆体の堆積、および硬化から容易に生じ得る。
いくつかの例では、液体または半液体の前駆体は、欠陥画素402Dの位置で、多孔質波長変換406上に堆積され得る。いくつかの例では、前駆体による多孔質層406の濡れ性に応じて、前駆体は、層406のポア内に注入され得る。硬化の際に、得られた光学素子450の一部または全部が層406のポアに注入され、その結果、図8Bまたは図9Bのような配置が得られ得る。
図10には、40μmの間隔を有する発光画素のアレイにわたる横方向位置の関数としてシミュレートされた相対的エミッタンスのプロットを示す。曲線499は、完全に機能する全ての画素402に対応する。曲線498は、任意の光学素子450を含まない、完全な欠陥画素402D（放射なし）に対応する。曲線497は、スピンオンガラス材料を用いて図8Aのように配置された例での完全な欠陥画素402Dに対応する。曲線496は、注入されたシリコーン液滴を用いて、図9Bのように配置された例での完全な欠陥画素402Dに対応する。いかなる光学素子450も存在しない場合、欠陥画素402Dの見かけの放射率は、完全に機能する隣接画素402Aの放射率の40%未満である。アレイ400と層406との間にスピンオンガラスを有する場合、欠陥画素402Dの見かけの放射率は、ほぼ60%に達し、層406に注入されたシリコーンを有する場合、約70%に上昇する。
上記に加えて、以下の実施例は、本開示または添付の特許請求の範囲に属する：
（例1）
発光装置であって、
（a）複数の発光画素のアレイであって、前記発光画素の1つ以上には欠陥がある、アレイと、
（b）前記発光画素アレイの発光表面に配置された1つ以上の透過性光学素子と、
を有し、
（c）各光学素子は、前記1つ以上の欠陥発光画素の対応する1つの位置に配置され、前記対応する欠陥発光画素の上部に延在し、前記対応する欠陥画素に隣接する前記アレイの1つ以上の発光画素の上部の少なくとも一部で横方向に延在し、
（d）各光学素子は、前記1つ以上の対応する隣接発光画素により放射された光の少なくとも一部が横方向に透過し、前記対応する欠陥画素の位置から前記アレイから遠ざかるように伝播するように配置される、発光装置。
（例2）
各発光画素は、対応する発光ダイオード（LED）を有する、例1に記載の発光装置。
（例3）
各光学素子は、前記対応する欠陥画素および前記1つ以上の対応する隣接発光画素の対応する発光表面に直接配置される、例2または3に記載の発光装置。
（例4）
さらに、前記発光画素アレイの前記発光表面に配置された波長変換層を有し、
前記1つ以上の光学素子は、前記発光画素アレイと前記波長変換層との間に配置される、例1乃至例3のいずれか1つに記載の発光装置。
（例5）
さらに、前記1つ以上の光学素子と前記発光画素アレイとの間に、前記発光画素アレイの前記発光表面に配置された波長変換層を有する、例1または2に記載の発光装置。
（例6）
前記波長変換層は、多孔質であり、各発光素子は、前記波長変換層のポアに注入された部分を含む、例4または5に記載の発光装置。
（例7）
各光学素子は、前記波長変換層の隣接する部分と別個の境界を形成する、例4または5に記載の発光装置。
（例8）
前記波長変換層は、各欠陥画素および前記対応する隣接画素を含む、前記アレイの複数の発光画素の上部に延在する連続層を形成する、例4乃至7のいずれか1つに記載の発光装置。
（例9）
前記波長変換層は、複数の別個の波長変換画素素子を有し、各々は、各欠陥画素および前記対応する隣接画素を含む、前記アレイの前記発光画素の対応する1つの上または上方に配置される、例4乃至7のいずれか1つに記載の発光装置。
（例10）
前記光学素子の1つ以上は、丸い凸状形状を有する、例1乃至9のいずれか1つに記載の発光装置。
（例11）
前記光学素子の1つ以上は、1つ以上のスピンオンガラス材料を含む、例1乃至10のいずれか1つに記載の発光装置。
（例12）
前記光学素子の1つ以上は、1つ以上のポリマーまたは1つ以上のシリコーンを含む、例1乃至11のいずれか1つに記載の発光装置。
（例13）
前記光学素子の1つ以上は、光散乱粒子を含む、例1乃至12のいずれか1つに記載の発光装置。
（例14）
前記アレイの各発光画素は、前記アレイの少なくとも1つの他の発光画素とは独立して作動可能である、例1乃至13のいずれか1つに記載の発光装置。
（例15）
前記アレイの前記発光画素の間隔は、約1.0mm未満、約0.50mm未満、約0.33mm未満、約0.20mm未満、約0.10mm未満、約0.08mm未満、約0.05mm未満、約0.033mm未満、または約0.020mm未満である、例1乃至14のいずれか1つに記載の発光装置。
（例16）
前記アレイの前記発光画素は、0.10mm未満、0.050mm未満、0.033mm未満、0.020mm未満、0.010mm未満、または0.005mm未満のゼロではない幅を有する非発光画素の境界により分離される、例1乃至15のいずれか1つに記載の発光装置。
（例17）
前記発光画素は、1つ以上のドープされたもしくは未ドープのIII-V族、II-VI族、もしくはIV族の半導体材料、またはそれらの合金、またはそれらの混合物を含む、例1乃至16のいずれか1つに記載の発光装置。
（例18）
各発光画素は、1つ以上のp-n接合、1つ以上の量子井戸、1つ以上の多重量子井戸、または1つ以上の量子ドットを含む、例1乃至17のいずれか1つに記載の発光装置。
（例19）
前記発光画素により放射される光は、0.20μm超、0.4μm超、0.8μm超、10.μm未満、2.5μm未満、または1.0μm未満の真空波長を有する、例1乃至18のいずれか1つに記載の発光装置。
（例20）
例1乃至19のいずれか1つに記載の発光装置を製造する方法であって、
（A）前記アレイの前記1つ以上の欠陥画素を識別するステップと、
（B）]前記1つ以上の欠陥発光画素の各1つの位置に、前記対応する透過性光学素子を配置するステップであって、各光学素子は、前記対応する欠陥発光画素の上部に延在し、前記対応する欠陥画素に隣接する前記アレイの1つ以上の発光画素の上部の少なくとも一部で横方向に延在する、ステップと、
を有する、方法。
（例21）
例4または例6乃至19のいずれか1つに記載の発光装置を製造する方法であって、
（A）前記アレイの前記1つ以上の欠陥画素を識別するステップと、
（B）前記1つ以上の欠陥発光画素の各1つの位置に、前記対応する透過性光学素子を配置するステップであって、各光学素子は、前記対応する欠陥発光画素の上部に延在し、前記対応する欠陥画素に隣接する前記アレイの1つ以上の発光画素の上部の少なくとも一部で横方向に延在する、ステップと、
（C）前記対応する光学素子を配置した後、前記波長変換層を形成するステップであって、前記1つ以上の光学素子は、前記発光画素アレイと前記波長変換層との間に配置される、ステップと、
を有する、方法。
（例22）
例5乃至19のいずれか1つに記載の発光装置を製造する方法であって、
（A）前記アレイの前記1つ以上の欠陥画素を識別するステップと、
（B）前記波長変換層上の前記1つ以上の欠陥発光画素の各1つの位置に、前記対応する透過性光学素子を配置するステップであって、前記波長変換層は、前記1つ以上の光学素子と前記発光画素アレイとの間にあり、各光学素子は、前記対応する欠陥発光画素の上部に延在し、前記対応する欠陥画素に隣接する前記アレイの1つ以上の発光画素の上部の少なくとも一部で横方向に延在する、ステップと、
を有する、方法。
（例23）
さらに、前記対応する光学素子を配置する前に、前記発光画素アレイの前記発光表面に前記波長変換層を形成しまたは取り付けるステップを有する、例22に記載の方法。
（例24）
さらに、前記対応する光学素子を配置した後、前記アレイの各欠陥画素を所定の光補償レベルに対して試験するステップを有する、例20乃至23のいずれか1つに記載の方法。
（例25）
各欠陥画素は、前記対応する隣接画素が該対応する隣接画素のエミッタンスの30%超、50%超、66%超、または75%超で活性化されるエミッタンスを示す場合にのみパスする、 例24に記載の方法。
（例26）
前記光学素子は、
各欠陥画素の位置に液体または半液体の前駆体の1つ以上の液滴を堆積するステップと、
前記前駆体を硬化して、前記対応する光学素子を形成するステップと、
により形成される、例20乃至25のいずれか1つに記載の方法。
（例27）
前記液体前駆体は、1つ以上のスピンオンガラス前駆体、または1つ以上のポリマー前駆体を含む、例26に記載の方法。
（例28）
前記液体前駆体は、懸濁光散乱粒子を含む、例26または27に記載の方法。
（例29）
前記波長変換層は、多孔質であり、前記前駆体は、硬化の前に、前記波長変換層のポアに注入される、例26乃至28のいずれか1つに記載の方法。
（例30）
前記光学素子は、予め形成され、各欠陥画素の位置に取り付けられる、例20乃至25のいずれか一つに記載の方法。
本開示は、例示的なものであり、限定的なものではない。当業者には、本開示から、さらなる修正が明らかであり、それらは、本開示または添付の特許請求の範囲に属することが意図される。開示された一例の実施形態および方法の均等物、またはそれらの修正は、本開示または添付の特許請求の範囲に含まれることが意図される。
前述の詳細な説明では、開示を合理化するため、いくつかの実施形態において、各種特徴をまとめてグループ化してもよい。この開示の方法は、任意のクレームされた実施形態が、対応する請求項に明示的に記載されているよりも多くの特徴を必要とする意図を反映するものと解してはならない。むしろ、添付の請求項が反映するように、本発明の主題は、単一の開示された一実施形態の全ての特徴よりも小さいも範囲であってもよい。従って、本開示は、本願に明示的に開示されていない可能性のあるサブセットを含む、1つ以上の特徴－本出願に示され、記載され、またはクレームされている特徴－の任意の好適なサブセットを含む、任意の実施形態を暗示的に開示するものと解する必要がある。特徴の「好適な」サブセットは、そのサブセットの他の特徴に関して互換性がなく、相互に排他的でもない特徴のみを含む。従って、添付の特許請求の範囲は、その全体が本願の詳細な説明に組み込まれ、各請求項は、別個の開示された実施形態として、それ自体に依存する。また、添付の従属請求項の各々は、多数従属形式で記載され、矛盾しないで先行する全ての請求項に従属する場合、当該請求項を詳細な説明に組み込むことによる開示だけのものと解される必要がある。添付の請求項の累積的範囲は、必須ではないが、本願に開示された主題の全体を包含し得ることが留意される。
以下の解釈は、本開示および添付の特許請求の範囲のために適用されてもよい。「comprising」、「include」、「having」という用語、およびそれらの変形は、それらが現れる場所に関わらず、オープンエンド用語として解釈され、明示的に別段の記載がない限り、各例の後に「少なくとも」のような語句が付加された場合と同じ意味を有する。冠詞「a」は、「1つのみの」、「1つの」または他の同様の限定が特定の文脈において明示的に記載されている場合、または暗黙的である場合を除き、「1つ以上」と解される必要がある。同様に、冠詞「the」は、「そのうちの1つのみ」、「その1つの」、または他の同様の限定が特定の文脈において明示的に記載されている場合、または暗黙的である場合を除き、「その1つ以上」と解される必要がある。「または」という用語は、（i）別途明示的に、例えば、「いずれか」、「いずれか1つ」、または同様の用語の使用によって、明示的に言及されている場合、または（ii）記載された選択肢のうちの2つ以上が、特定の文脈内で互換性がなく、相互に排他的であると（暗示的または明示的に）理解され、または開示される場合を除き、包括的に解釈される。この後者の場合、「または」は相互に非排他的な選択肢を含む、これらの組み合わせのみを包含することが理解される。一例では、「イヌまたはネコ」、「イヌまたはネコの1匹以上」、および「1匹以上のイヌまたはネコ」の各々は、ネコを含まない1匹以上のイヌ、またはイヌを含まない1匹以上のネコ、またはそれぞれの1匹以上として解釈される。別の例では、「イヌ、ネコ、またはマウス」、「イヌ、ネズミ、またはマウスの1匹以上」、および「1匹以上のイヌ、ネコ、またはマウス」の各々は、（i）ネコまたはマウスを含まない1匹以上のイヌ、（ii）イヌまたはマウスを含まない1匹以上のネコ、（iii）イヌまたはネコを含まない1匹以上のマウス、（iv）マウスを含まない1匹以上のイヌおよび1匹以上のネコ、（v）ネコを含まない1匹以上のイヌおよび1匹以上のマウス、（vi）イヌを含まない1匹以上のネコおよび1匹以上のマウス、または（vii）1匹以上のイヌ、1匹以上のネコ、および1匹以上のマウスと解される。別の例では、「イヌ、ネコ、またはマウスの2匹以上」または「2匹以上のイヌ、ネコ、またはマウス」の各々は、（i）マウスを含まない1匹以上のイヌおよび1匹以上のネコ、（ii）ネコを含まない1匹以上のイヌおよび1匹以上のマウス、（iii）イヌを含まない1匹以上のネコおよび1匹以上のマウス、または（iv）1匹以上のイヌ、1匹以上のネコ、および1匹以上のマウスと解される。「3匹以上」、「4匹以上」等も、同様に解釈される。
本開示または添付の特許請求の範囲のため、（「ほぼ等しい」、「実質的に等しい」、「よりほぼ大きい」、「よりほぼ小さい」などの用語を伴うまたは伴わない）数値量が記載される場合、異なる解釈が明示的に記載されていない限り、測定精度および有効桁に関する標準的な慣習が適用される。「実質的に防止される」、「実質的に存在しない」、「実質的に除去される」、「ほぼゼロに等しい」、「無視できる」等のような語句により記述されるヌル量に関し、各そのような語句は、開示されまたはクレームされた装置または方法の意図された操作、または開示の使用の文脈における実際の目的のため、装置または方法の全体的な挙動または特性が、ヌル量が実際に完全に除去され、正確にゼロに等しい、または他の方法で正確にヌルされていた場合に生じた値と相違しない程度に、対象の量が、低減されまたは減少した場合を意味する。
本開示および添付の特許請求の範囲のため、一実施形態、例、または請求項の要素、ステップ、限定、または他の部分（例えば、第1、第2、第3の等、（a）、（b）、（c）等、または（i）、（ii）、（iii）、（iii）等）のいかなるラベル付けも、単に明確化のためのものであり、そのようにラベル付けされた部分の任意の種類の順序付けまたは優先順を意味するものと解してはならない。そのような順序付けまたは優先順が意図される場合、それは、実施形態、実施例、または請求項において明示的に記載され、またはある場合には、実施形態、実施例、または請求項の特定の内容に基づいて、暗黙または固有のものとなる。添付の特許請求の範囲において、35USC 112（f）の規定が装置クレームに援用されることが望まれる場合、装置クレームにおいて「手段」という用語が認められる。これらの規定が方法の請求項に援用されることが望ましい場合、「のステップ」という用語がその方法の請求項に現れる。反対に、「手段」または「のステップ」という用語が請求項に記載されていない場合、35USC 112（f）の規定が当該請求項について援用されることは意図されない。
任意の1つ以上の開示が参照により本願に組み込まれ、そのような組み込まれた開示が、本開示と部分的にもしくは全体的に矛盾する場合、または本開示と範囲が異なる場合、矛盾、より広範な開示、またはより広範な用語の定義の範囲まで、本開示が制御される。そのような組み込まれた開示の一部または全部が相互に抵触する場合、抵触の程度に応じて、後の開示が制御される。
要約書は、特許文献内の特定の主題を調査する者の一助として、必要に応じて提供される。しかしながら、要約書は、記載された任意の要素、特徴、または限定が、必ずしも特定の請求項に包含されることを意味するものではない。各請求項に包含される主題の範囲は、当該請求項の記載のみにより決定される。

Claims (17)

  1. 発光装置であって、
    LEDのアレイであって、前記LEDの1つ以上には欠陥がある、アレイと、
    前記LEDのアレイの発光表面に配置された1つ以上の透過性光学素子の組と、
    を有し、
    前記組の各透過性光学素子は、前記1つ以上の欠陥LEDの対応する1つの位置に配置され、前記対応する欠陥LEDの上部に延在し、前記対応する欠陥LEDに隣接する前記アレイの1つ以上のLEDの上部の少なくとも一部で横方向に延在し、
    前記組の各透過性光学素子は、前記1つ以上の対応する隣接LEDにより放射された光の少なくとも一部が横方向に透過し、前記対応する欠陥LEDの位置から前記アレイから遠ざかるように伝播するように配置され、
    前記透過性光学素子の1つ以上は、1つ以上のスピンオンガラス材料、1つ以上のポリマー、または1つ以上のシリコーンを含む、発光装置。
  2. さらに、前記LEDのアレイの前記発光表面に配置された波長変換層を有し、
    前記1つ以上の透過性光学素子は、前記LEDのアレイと前記波長変換層との間に配置される、請求項1に記載の発光装置。
  3. さらに、前記1つ以上の透過性光学素子と前記LEDのアレイとの間に、前記LEDのアレイの前記発光表面に配置された波長変換層を有する、請求項1に記載の発光装置。
  4. さらに、前記LEDのアレイの前記発光表面に配置された波長変換層を有し、
    前記波長変換層は、多孔性であり、各透過性光学素子は、前記波長変換層のポアに注入された部分を有する、請求項1に記載の発光装置。
  5. 前記アレイの各LEDは、前記アレイの少なくとも1つの他のLEDとは独立して作動可能である、請求項1に記載の発光装置。
  6. 前記アレイの前記LEDの間隔は、約0.10mm未満である、請求項1に記載の発光装置。
  7. 前記透過性光学素子の1つ以上は、丸い凸形状を有する、請求項1に記載の発光装置。
  8. 前記透過性光学素子の1つ以上は、光散乱粒子を含む、請求項1に記載の発光装置。
  9. 照明システムであって、
    発光モジュールを有し、該発光モジュールは、
    LEDのアレイであって、該LEDの1つ以上には欠陥がある、LEDのアレイと、
    前記LEDのアレイの発光表面に配置された1つ以上の透過性光学素子の組であって、前記組の各透過性光学素子は、前記1つ以上の欠陥LEDの対応する1つの位置に配置され、前記対応する欠陥LEDの上部に延在し、前記対応する欠陥LEDに隣接する前記アレイの1つ以上のLEDの上部の少なくとも一部で横方向に延在する、透過性光学素子の組と、
    前記アレイの1つ以上のLED、または前記アレイのLEDの1つ以上のグループの選択的な活性化が可能となるように構成され接続された回路を有する、電力および制御モジュールと、
    を有し、
    前記透過性光学素子の1つ以上は、1つ以上のスピンオンガラス材料、1つ以上のポリマー、または1つ以上のシリコーンを含み、
    前記組の各透過性光学素子は、前記1つ以上の対応する隣接LEDにより放射された光の少なくとも一部が横方向に透過し、前記対応する欠陥LEDの位置から前記アレイから遠ざかるように伝播するように配置され、
    当該照明システムは、さらに、前記LEDのアレイの画像を投影するために配置された、1つ以上の2次光学素子の組を有し、
    前記透過性光学素子による光の横方向の透過により、前記アレイの前記画像における前記対応する欠陥LEDの外観が低減されまたは排除される、照明システム。
  10. 前記LEDのアレイは、104個以上のLEDを有する、請求項9に記載の照明システム。
  11. 前記アレイのLEDの間隔は、約0.10mm未満である、請求項9に記載の照明システム。
  12. さらに、前記電力および制御モジュールに信号を供給するように構成され接続されたセンサモジュールを有し、
    前記電力および制御モジュールは、前記センサモジュールから受信した変化した信号に応答して変化するように構成され接続され、
    前記アレイの1つ以上のLED、または前記アレイの1つ以上のLEDのグループは、選択的に活性化される、請求項9に記載の照明システム。
  13. 前記発光モジュールおよび前記1つ以上の2次光学系の組は、車両用ヘッドライトとして構成され配置される、請求項9に記載の照明システム。
  14. さらに、第2の発光モジュールを有し、
    該第2の発光モジュールは、
    LEDの第2のアレイであって、該第2のアレイの1つ以上のLEDには欠陥がある、第2のアレイと、
    前記第2のLEDアレイの発光表面に配置された1つ以上の透過性光学素子の第2の組であって、該第2の組の各透過性光学素子は、前記第2のアレイの前記1つ以上の欠陥LEDの対応する1つの位置に配置され、前記対応する欠陥LEDの上部に延在し、前記対応する欠陥LEDに隣接する前記第2のアレイの1つ以上のLEDの上部の少なくとも一部で横方向に延在する、第2の組と、
    前記第2のアレイの1つ以上のLED、または前記第2のアレイの1つ以上のLEDのグループの選択的な活性化が可能となるように構成され接続された回路を有する、第2の電力および制御モジュールと、
    を有し、
    前記第2の組の各透過性光学素子は、前記1つ以上の対応する隣接するLEDにより放射された光の少なくとも一部が横方向に透過し、前記対応する欠陥LEDの位置から前記第2のアレイから遠ざかるように伝播するように配置され、
    当該照明システムは、さらに、
    前記LEDの第2のアレイの画像を投影するために配置された、1つ以上の2次光学素子の第2の組を有し、
    各透過性光学素子による光の横方向の透過により、前記第2のアレイの前記画像における前記対応する欠陥LEDの外観が低減されまたは排除され、
    前記発光モジュールおよび前記1つ以上の2次光学系の組は、第1の車両用ヘッドライトとして構成され配置され、
    前記第2の発光モジュールおよび前記1つ以上の2次光学系の第2の組は、第2の車両用ヘッドライトとして構成され配置される、請求項9に記載の照明システム。
  15. 発光素子を製造する方法であって、
    LEDのアレイの1つ以上の欠陥LEDを識別するステップと、
    前記1つ以上の識別された欠陥LEDの各1つの位置に、対応する透過性光学素子を配置するステップであって、各透過性光学素子は、前記対応する欠陥LEDの上部に延在し、前記対応する欠陥LEDに隣接する前記アレイの1つ以上のLEDの上部の少なくとも一部で横方向に延在し、各透過性光学素子は、前記1つ以上の対応する隣接するLEDにより放射される光の少なくとも一部が横方向に透過し、前記対応する欠陥LEDの位置から前記アレイから遠ざかるように伝播するように配置される、ステップと、
    を有し、
    前記透過性光学素子は、液体または半液体の前駆体の1つ以上の液滴を各欠陥LEDの位置に堆積させ、前記前駆体を硬化させ、前記対応する透過性光学素子を形成することにより形成される、方法。
  16. さらに、前記LEDのアレイの発光表面に配置された波長変換層を形成しまたは取り付けるステップを有し、
    （i）前記LEDのアレイと前記波長変換層との間には、前記1つ以上の透過性光学素子があり、
    （ii）前記LEDのアレイと前記1つ以上の透過性光学素子との間には、前記波長変換層があり、または
    （iii）前記1つ以上の透過性光学素子は、前記波長変換層のポアに注入された対応する部分を含む、請求項15に記載の方法。
  17. さらに、前記対応する透過性光学素子を配置した後、前記アレイの各欠陥LEDを所定の光補償レベルに対して試験するステップであって、
    各欠陥LEDは、前記対応する隣接LEDにより、該対応する隣接LEDのエミッタンスの30%超で活性化されるエミッタンスを示す場合にのみパスする、請求項15に記載の方法。
JP2023533854A 2020-12-04 2021-12-02 発光アレイにおける欠陥画素の外観の低減 Active JP7450126B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US202063121465P 2020-12-04 2020-12-04
US63/121,465 2020-12-04
US17/539,941 2021-12-01
US17/539,941 US11901481B2 (en) 2020-12-04 2021-12-01 Reduction of defective pixel appearance in light-emitting arrays
PCT/US2021/061580 WO2022120029A1 (en) 2020-12-04 2021-12-02 Reduction of defective pixel appearance in light-emitting arrays

Publications (2)

Publication Number Publication Date
JP2023551564A JP2023551564A (ja) 2023-12-08
JP7450126B2 true JP7450126B2 (ja) 2024-03-14

Family

ID=81849526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2023533854A Active JP7450126B2 (ja) 2020-12-04 2021-12-02 発光アレイにおける欠陥画素の外観の低減

Country Status (6)

Country Link
US (1) US11901481B2 (ja)
EP (1) EP4256627A4 (ja)
JP (1) JP7450126B2 (ja)
KR (1) KR20230113623A (ja)
CN (1) CN116918085A (ja)
WO (1) WO2022120029A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869923B2 (en) * 2021-12-14 2024-01-09 Lumileds Llc Light-emitting array with dielectric light collection structures

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000255101A (ja) 1999-03-09 2000-09-19 Fuji Xerox Co Ltd 画像形成システム及び画像形成方法
JP2018197781A (ja) 2017-05-23 2018-12-13 シャープ株式会社 表示装置及び欠損画素補間方法
WO2020136040A1 (en) 2018-12-26 2020-07-02 Lumileds Holding B.V. Two step phosphor deposition to make a matrix array

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4485087B2 (ja) 2001-03-01 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の動作方法
KR20070000685A (ko) 2005-06-28 2007-01-03 삼성전자주식회사 불량 화소 보상 장치 및 방법
KR100947486B1 (ko) 2009-07-14 2010-03-17 주식회사 코아로직 결함 픽셀 보정 장치 및 방법
US9191556B2 (en) 2011-05-19 2015-11-17 Foveon, Inc. Imaging array having photodiodes with different light sensitivities and associated image restoration methods
US9980341B2 (en) * 2016-09-22 2018-05-22 X-Celeprint Limited Multi-LED components
KR20190026617A (ko) * 2017-09-04 2019-03-13 서울반도체 주식회사 표시 장치 및 그의 제조 방법
DE102017124321A1 (de) * 2017-10-18 2019-04-18 Osram Opto Semiconductors Gmbh Halbleiterbauteil
JP7418330B2 (ja) 2017-12-21 2024-01-19 ルミレッズ ホールディング ベーフェー 照明デバイス
KR20210118180A (ko) * 2019-01-29 2021-09-29 오스람 옵토 세미컨덕터스 게엠베하 μ-LED, μ-LED 조립체, 디스플레이 및 이를 위한 방법
DE102021101657A1 (de) * 2021-01-26 2022-07-28 Infineon Technologies Ag Verfahren zur Herstellung eines hybriden Bauelements
US20230140197A1 (en) * 2021-10-29 2023-05-04 Innolux Corporation Electronic device and manufacturing method of electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000255101A (ja) 1999-03-09 2000-09-19 Fuji Xerox Co Ltd 画像形成システム及び画像形成方法
JP2018197781A (ja) 2017-05-23 2018-12-13 シャープ株式会社 表示装置及び欠損画素補間方法
WO2020136040A1 (en) 2018-12-26 2020-07-02 Lumileds Holding B.V. Two step phosphor deposition to make a matrix array

Also Published As

Publication number Publication date
US11901481B2 (en) 2024-02-13
US20220181515A1 (en) 2022-06-09
EP4256627A1 (en) 2023-10-11
CN116918085A (zh) 2023-10-20
KR20230113623A (ko) 2023-07-31
JP2023551564A (ja) 2023-12-08
EP4256627A4 (en) 2024-06-05
WO2022120029A1 (en) 2022-06-09

Similar Documents

Publication Publication Date Title
US11489095B2 (en) Method of addressing an LED array with light intensity adaptive LED sidewalls
EP3729524B1 (en) Particle system for monolithic led arrays
CN114747006B (zh) 具有包括多孔颗粒的反射侧壁的发光二极管
US11355548B2 (en) Monolithic segmented LED array architecture
WO2021081300A1 (en) Pigmented and scattering particles in side coating materials for led applications
US20220173284A1 (en) Laterally heterogenous wavelength-converting layer
JP7450126B2 (ja) 発光アレイにおける欠陥画素の外観の低減
US20230343908A1 (en) Primary optics array for a light-emitting array
US20220285594A1 (en) Light emitting diodes with reflective sidewalls comprising porous particles
WO2024006266A1 (en) Led array with air-spaced optics
CN116210082A (zh) 用于led应用的侧涂层材料中的着色和散射颗粒

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231006

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20231006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240304

R150 Certificate of patent or registration of utility model

Ref document number: 7450126

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150