KR20100073331A - 반도체 집적회로의 데이터 드라이빙 장치 - Google Patents

반도체 집적회로의 데이터 드라이빙 장치 Download PDF

Info

Publication number
KR20100073331A
KR20100073331A KR1020080131966A KR20080131966A KR20100073331A KR 20100073331 A KR20100073331 A KR 20100073331A KR 1020080131966 A KR1020080131966 A KR 1020080131966A KR 20080131966 A KR20080131966 A KR 20080131966A KR 20100073331 A KR20100073331 A KR 20100073331A
Authority
KR
South Korea
Prior art keywords
code
voltage level
level detection
signal
detection signal
Prior art date
Application number
KR1020080131966A
Other languages
English (en)
Other versions
KR100980422B1 (ko
Inventor
김형수
김용주
한성우
송희웅
오익수
황태진
최해랑
이지왕
장재민
박창근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080131966A priority Critical patent/KR100980422B1/ko
Publication of KR20100073331A publication Critical patent/KR20100073331A/ko
Application granted granted Critical
Publication of KR100980422B1 publication Critical patent/KR100980422B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 외부 전압의 변화에 따라 코드 값이 가변되는 코드 신호를 디코딩하여 전압 레벨 검출신호를 출력하도록 구성된 디코더; 및 상기 전압 레벨 검출신호에 따라 슬루 레이트가 가변되고, 가변된 슬루 레이트(Slew Rate)로 데이터를 드라이빙하여 출력하도록 구성된 드라이버를 구비하는 반도체 집적회로의 데이터 드라이빙 장치를 제공한다.
Figure P1020080131966
슬루 레이트, ZQ 캘리브레이션

Description

반도체 집적회로의 데이터 드라이빙 장치{APPARATUS FOR DRIVING DATA OF SEMICONDUCTOR INTEGRATED CIRCUIT}
본 발명은 반도체 집적회로에 관한 것으로서, 특히 반도체 집적회로의 데이터 드라이빙 장치에 관한 것이다.
종래의 기술에 따른 반도체 집적회로의 데이터 드라이버는 시뮬레이션(Simulation)을 통해 정해진 공급 전압에 맞도록 슬루 레이트(Slew Rate)를 설정하였다.
따라서 공급 전압의 레벨이 변할 경우, 슬루 레이트 또한 상기 공급 전압의 레벨 변화에 따라 변하게 된다.
즉, 도 1에 도시된 바와 같이, 드라이버의 슬루 레이트는 공급 전압(예를 들어, VDD)의 레벨이 높아짐에 따라 증가하고, 외부 전압(VDD)의 레벨이 낮아짐에 따라 낮아지는 특성을 나타내었다.
결국, 도 1에 도시된 바와 같이, 외부 전압(VDD)이 저전압(Low VDD) 조건일 경우와 고전압 조건(High VDD)인 경우, 슬루 레이트가 정해진 스펙(Spec)을 벗어나 비정상적인 값을 가질 수 있다.
드라이버의 슬루 레이트는 상기 공급 전압 이외에도 공정 또는 온도 변화에 의해서도 변할 수 있다.
이와 같이 드라이버의 슬루 레이트가 정해진 수준 이상으로 증가할 경우 출력 신호의 고주파 성분의 증가로 인한 고주파 잡음 및 오버 슛(Over Shoot)과 같은 신호 품질 저하를 초래하고, 부가적으로 전자기 간섭(Electro Magnetic Interference) 또한 증가시킬 수 있다.
드라이버의 슬루 레이트가 정해진 수준 이하로 감소할 경우에도 데이터 드라이빙이 신속하고 안정적으로 이루어지지 못하므로 데이터 처리 성능의 저하를 초래하고, 출력된 데이터의 신뢰성을 보장할 수 없게 된다.
본 발명은 동작 환경의 변동에 상관없이 슬루 레이트를 최적의 수준으로 유지시킬 수 있도록 한 반도체 집적회로의 데이터 드라이빙 장치를 제공함에 그 목적이 있다.
본 발명에 따른 반도체 집적회로의 데이터 드라이빙 장치는 외부 전압의 변화에 따라 코드 값이 가변되는 코드 신호를 디코딩하여 전압 레벨 검출신호를 출력하도록 구성된 디코더; 및 상기 전압 레벨 검출신호에 따라 슬루 레이트가 가변되고, 가변된 슬루 레이트(Slew Rate)로 데이터를 드라이빙하여 출력하도록 구성된 드라이버를 구비함을 특징으로 한다.
본 발명에 따른 반도체 집적회로의 데이터 드라이빙 장치는 외부 전압의 변화에 따라 코드 값이 가변되는 코드 신호를 디코딩하여 전압 레벨 검출신호를 출력하도록 구성된 디코더; 및 사이즈가 서로 다른 복수개의 드라이빙 소자를 구비하며, 상기 복수개의 드라이빙 소자가 상기 전압 레벨 검출 신호에 응답하여 선택적으로 동작하여 데이터를 드라이빙하도록 구성된 드라이버를 구비함을 다른 특징으로 한다.
본 발명에 따른 반도체 집적회로의 데이터 드라이빙 장치는 외부 전압의 변화에 따라 코드 값이 가변되는 코드 신호를 디코딩하여 전압 레벨 검출신호를 출력하도록 구성된 디코더; 상기 전압 레벨 검출신호에 따라 슬루 레이트가 가변되고, 가변된 슬루 레이트로 데이터를 드라이빙하여 풀업/풀다운 신호를 출력하도록 구성된 프리 드라이버; 및 데이터 패드(Pad)를 상기 풀업/풀다운 신호에 상응하는 레벨로 드라이빙하도록 구성된 메인 드라이버를 구비함을 또 다른 특징으로 한다.
본 발명에 따른 반도체 집적회로의 데이터 드라이빙 장치는 공급 전압을 포함하는 동작 환경의 변화에 상관없이 슬루 레이트를 최적의 수준으로 유지시킬 수 있으므로 데이터 드라이빙 성능을 향상시킬 수 있다.
반도체 집적회로에는 ZQ 캘리브레이션(Calibration) 저항 값을 ZQ 핀을 통해 연결된 반도체 집적회로 외부의 기준 저항의 저항 값과 일치시키기 위한 ZQ 캘리브레이션 블록이 구비된다.
상기 ZQ 캘리브레이션 블록에서 상기 ZQ 캘리브레이션 저항 값을 상기 기준 저항의 저항 값과 일치시키는 과정을 거쳐 결정된 ZQ 캘리브레이션 코드 신호에 따라 드라이버의 터미네이션(Termination) 저항 값이 설정된다.
상기 ZQ 캘리브레이션 저항 값은 PVT(PROCESS/VOLTAGE/TEMPERATURE) 예를 들어, 외부 전압(VDD)의 변동에 상응하여 변할 수 있으며, 상기 ZQ 캘리브레이션 코드 신호는 상기 ZQ 캘리브레이션 저항 값을 보상할 수 있는 값으로 변하는 특성을 갖는다.
ZQ 캘리브레이션 저항 값에 따라 ZQ 캘리브레이션 코드 신호의 코드 값이 변하며, 동일한 ZQ 캘리브레이션 코드 신호에 대해서도 외부 전압(VDD)의 높낮이에 따라서 ZQ 캘리브레이션 코드 신호의 코드 값이 다른 것을 알 수 있다.
결국, ZQ 캘리브레이션 코드 신호의 코드 값에 따라 외부 전압의 변화를 알 수 있다.
상기 ZQ 캘리브레이션 코드 신호는 제 1 코드 신호(PCODE<N:0>) 및 제 2 코드 신호(NCODE<N:0>)를 포함할 수 있다. 상기 제 1 코드 신호(PCODE<N:0>)는 드라이버의 풀업(Pull up) 측의 터미네이션 저항 값을 설정하기 위한 코드 신호이며, 상기 제 2 코드 신호(NCODE<N:0>)는 드라이버의 풀다운(Pull down) 측 터미네이션 저항 값을 설정하기 위한 코드 신호이다.
본 발명은 상술한 원리 즉, ZQ 캘리브레이션 코드 신호의 코드 값에 따라 외부 전압의 변화를 알 수 있으며, ZQ 캘리브레이션 코드 신호의 코드 값이 상술한 외부 전압의 변화를 보상하는 방향으로 변하는 특성을 이용하여 데이터 드라이버의 슬루 레이트를 일정한 수준으로 유지시키도록 한 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 집적회로의 데이터 드라이빙 장치의 바람직한 실시예를 설명하면 다음과 같다.
도 2는 본 발명에 따른 반도체 집적회로의 데이터 드라이빙 장치의 블록도이다.
본 발명에 따른 반도체 집적회로의 데이터 드라이빙 장치(100)는 도 2에 도시된 바와 같이, 디코더(110), 제 1 프리 드라이버(130), 제 2 프리 드라이버(150), 제 1 메인 드라이버(170) 및 제 2 메인 드라이버(190)를 구비한다.
상기 디코더(110)는 외부 코드 신호로서, ZQ 캘리브레이션 블록(10)에서 출 력된 제 1 코드 신호(PCODE<N:0>) 및 제 2 코드 신호(NCODE<N:0>) 각각의 상위 일부 비트(bit)(PCODE<N:K>, NCODE<N:K>) 중에서 어느 하나(예를 들어, PCODE<N:K>)(이하, 전압 레벨 검출용 코드 신호)를 디코딩하여 제 1 내지 제 3 전압 레벨 검출신호(HV, MV, LV)를 생성하도록 구성된다. 상기 제 1 내지 제 3 전압 레벨 검출신호(HV, MV, LV)는 각각 외부 전압(VDD)이 속한 구간 즉, 고전압 구간(High VDD), 중간 전압 구간(Mid VDD) 및 저전압 구간(Low VDD)을 검출함에 따라 활성화되는 신호이다.
상기 디코더(110)는 상기 전압 레벨 검출용 코드 신호(PCODE<N:K>)의 코드 값이 상기 고전압 구간(High VDD), 중간 전압 구간(Mid VDD) 또는 저전압 구간(Low VDD)을 정의함에 따라 상기 제 1 내지 제 3 전압 레벨 검출신호(HV, MV, LV)를 선택적으로 활성화시키도록 설계된다.
상기 제 1 프리 드라이버(Pre Driver)(130)는 상기 제 1 내지 제 3 전압 레벨 검출신호(HV, MV, LV)에 따라 가변된 슬루 레이트(Slew Rate)로 데이터(DATAR)를 드라이빙하여 풀 업 신호(Pull up Signal)(UP)를 출력하도록 구성된다.
상기 제 2 프리 드라이버(150)는 상기 제 1 내지 제 3 전압 레벨 검출신호(HV, MV, LV)에 따라 가변된 슬루 레이트로 데이터(DATAF)를 드라이빙하여 풀 다운 신호(Pull down Signal)(DN)를 출력하도록 구성된다.
상기 제 1 메인 드라이버(170)는 상기 풀 업 신호(UP)에 따라 데이터 패드(DQ)를 전원 레벨(예를 들어, VDDQ)로 드라이빙하도록 구성된다. 상기 제 1 메인 드라이버(170)는 상기 제 1 코드 신호(PCODE<N:0>)에 따라 터미네이션 저항값이 설 정된다.
상기 제 2 메인 드라이버(190)는 상기 풀 다운 신호(DN)에 따라 데이터 패드(DQ)를 접지 레벨(예를 들어, VSSQ)로 드라이빙하도록 구성된다. 상기 제 2 메인 드라이버(190)는 상기 제 2 코드 신호(NCODE<N:0>)에 따라 터미네이션 저항값이 설정된다.
상기 제 1 메인 드라이버(170)와 상기 제 2 메인 드라이버(190)의 출력단이 상기 데이터 패드(DQ)에 공통 연결된다.
상기 제 1 메인 드라이버(170)와 제 2 메인 드라이버(190)의 슬루 레이트는 풀 업 신호(UP)와 풀 다운 신호(DN) 각각에 의해 결정된다. 즉, 제 1 프리 드라이버(130)의 슬루 레이트가 증가/감소함에 따라 제 1 메인 드라이버(170)의 슬루 레이트 또한 증가/감소하게 된다. 제 2 메인 드라이버(190) 또한 마찬가지다.
도 3은 도 2의 제 1 프리 드라이버의 회로도이다.
상기 제 1 프리 드라이버(130) 및 제 2 프리 드라이버(150)는 동일하게 구성할 수 있다.
상기 제 1 프리 드라이버(130)는 도 3에 도시된 바와 같이, 제 1 내지 제 3 인버터(IV1 ~ IV3) 및 제 1 내지 제 3 트리 스테이트 인버터(Tri State Inverter)(TSB_HV, TSB_MV, TSB_LV)를 구비한다.
상기 제 1 내지 제 3 인버터(IV1 ~IV3)는 상기 제 1 내지 제 3 전압 레벨 검출신호(HV, MV, LV) 각각을 반전시켜 출력하도록 구성된다.
상기 제 1 내지 제 3 트리 스테이트 인버터(TSB_HV, TSB_MV, TSB_LV)는 입력 단과 출력단이 각각 공통 연결된다. 상기 제 1 내지 제 3 트리 스테이트 인버터(TSB_HV, TSB_MV, TSB_LV)는 제 1 내지 제 3 전압 레벨 검출신호(HV, MV, LV) 각각의 활성화에 응답하여 동작하도록 구성된다.
상기 제 1 내지 제 3 트리 스테이트 인버터(TSB_HV, TSB_MV, TSB_LV)는 그 순서대로 사이즈가 증가하고, 그에 비례하여 슬루 레이트가 증가하는 형태로 구성한 예를 보여주고 있다.
이와 같이 구성된 본 발명에 따른 반도체 집적회로의 데이터 드라이빙 장치의 동작을 설명하면 다음과 같다.
상술한 바와 같이, 외부 전압(VDD)의 상승/강하에 따라 전압 레벨 검출용 코드 신호(PCODE<N:K>)의 코드 값 또한 증가 또는 감소하게 된다.
디코더(110)는 상기 전압 레벨 검출용 코드 신호(PCODE<N:K>)의 코드 값이 상기 외부 전압(VDD)이 고전압 구간(High VDD), 중간 전압 구간(Mid VDD) 또는 저전압 구간(Low VDD)을 정의함에 따라 상기 제 1 내지 제 3 전압 레벨 검출신호(HV, MV, LV)를 선택적으로 활성화시킨다.
외부 전압(VDD)이 중간 전압 구간(Mid VDD)에 속한 경우, 상기 디코더(110)는 상기 제 1 내지 제 3 전압 레벨 검출신호(HV, MV, LV) 중에서 제 2 전압 레벨 검출신호(MV) 만을 활성화시킨다.
상기 제 2 전압 레벨 검출신호(MV)가 활성화됨에 따라 도 3의 제 1 내지 제 3 트리 스테이트 인버터(TSB_HV, TSB_MV, TSB_LV) 중에서 제 2 트리 스테이트 인버터(TSB_MV)가 데이터(DATAR)를 드라이빙하여 풀 업 신호(UP)를 출력한다.
한편, 외부 전압(VDD)이 고전압 구간(High VDD)에 속한 경우, 상기 디코더(110)는 상기 제 1 내지 제 3 전압 레벨 검출신호(HV, MV, LV) 중에서 제 1 전압 레벨 검출신호(HV) 만을 활성화시킨다.
상기 제 1 전압 레벨 검출신호(HV)가 활성화됨에 따라 도 3의 제 1 내지 제 3 트리 스테이트 인버터(TSB_HV, TSB_MV, TSB_LV) 중에서 제 1 트리 스테이트 인버터(TSB_HV)가 데이터(DATAR)를 드라이빙하여 풀 업 신호(UP)를 출력한다.
상기 제 1 트리 스테이트 인버터(TSB_HV)는 상기 제 2 트리 스테이트 인버터(TSB_MV)에 비해 작은 사이즈로 설계되어 있다.
따라서 제 1 프리 드라이버(130)는 제 1 트리 스테이트 인버터(TSB_HV)가 선택될 경우, 제 2 트리 스테이트 인버터(TSB_MV)가 선택된 경우에 비해 감소된 슬루 레이트로 동작하게 된다.
즉, 외부 전압(VDD)이 고전압 구간(High VDD)에 속하므로 중간 전압 구간(Mid VDD)에 비해 작은 사이즈의 드라이버를 선택하여 슬루 레이트를 감소시킴으로써, 외부 전압(VDD) 레벨의 상승에 따른 비정상적인 슬루 레이트 증가를 보상할 수 있다.
한편, 외부 전압(VDD)이 저전압 구간(Low VDD)에 속한 경우, 상기 디코더(110)는 상기 제 1 내지 제 3 전압 레벨 검출신호(HV, MV, LV) 중에서 제 3 전압 레벨 검출신호(LV) 만을 활성화시킨다.
상기 제 3 전압 레벨 검출신호(LV)가 활성화됨에 따라 도 3의 제 1 내지 제 3 트리 스테이트 인버터(TSB_HV, TSB_MV, TSB_LV) 중에서 제 3 트리 스테이트 인버 터(TSB_LV)가 데이터(DATAR)를 드라이빙하여 풀 업 신호(UP)를 출력한다.
상기 제 3 트리 스테이트 인버터(TSB_LV)는 상기 제 2 트리 스테이트 인버터(TSB_MV)에 비해 큰 사이즈로 설계되어 있다.
따라서 제 1 프리 드라이버(130)는 제 3 트리 스테이트 인버터(TSB_LV)가 선택될 경우, 제 2 트리 스테이트 인버터(TSB_MV)가 선택된 경우에 비해 증가된 슬루 레이트로 동작하게 된다.
즉, 외부 전압(VDD)이 저전압 구간(Low VDD)에 속하므로 중간 전압 구간(Mid VDD)에 비해 큰 사이즈의 드라이버를 선택하여 슬루 레이트를 증가시킴으로써, 외부 전압(VDD) 레벨의 강하에 따른 비정상적인 슬루 레이트 감소를 보상할 수 있다.
제 2 프리 드라이버(150) 또한 제 1 프리 드라이버(130)와 동일하게 동작한다.
제 1 메인 드라이버(170)와 제 2 메인 드라이버(190)는 상기 풀 업 신호(UP)와 풀 다운 신호(DN)에 의해 결정된 슬루 레이트로 동작하여 데이터 패드(DQ)를 전원 레벨 또는 접지 레벨로 드라이빙한다.
도 4는 본 발명에 따른 외부 전압 변동에 대한 슬루 레이트 변동을 나타낸 그래프이다.
도 4에 도시된 바와 같이, 본 발명은 외부 전압(VDD)의 레벨 변동에 따라 슬루 레이트가 가변되고, 상기 가변되는 슬루 레이트의 변동이 정해진 스펙(Spec)을 만족하는 것을 확인할 수 있다.
결국, 본 발명에 따른 반도체 집적회로의 데이터 드라이빙 장치는 외부 전압 의 변동에 상관없이 슬루 레이트를 최적의 수준으로 유지시킬 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래의 기술에 따른 외부 전압 변동에 대한 슬루 레이트 변동을 나타내는 그래프,
도 2는 본 발명에 따른 반도체 집적회로의 데이터 드라이빙 장치의 블록도,
도 3은 도 2의 제 1 프리 드라이버의 회로도,
도 4는 본 발명에 따른 외부 전압 변동에 대한 슬루 레이트 변동을 나타낸 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10: ZQ 캘리브레이션 블록 110: 디코더
130: 제 1 프리 드라이버 150: 제 2 프리 드라이버
170: 제 1 메인 드라이버 190: 제 2 메인 드라이버

Claims (16)

  1. 외부 전압의 변화에 따라 코드 값이 가변되는 코드 신호를 디코딩하여 전압 레벨 검출신호를 출력하도록 구성된 디코더; 및
    상기 전압 레벨 검출신호에 따라 슬루 레이트가 가변되고, 가변된 슬루 레이트(Slew Rate)로 데이터를 드라이빙하여 출력하도록 구성된 드라이버를 구비하는 반도체 집적회로의 데이터 드라이빙 장치.
  2. 제 1 항에 있어서,
    반도체 집적회로의 외부 저항 연결 핀에 연결된 외부 저항과 내부 저항의 차이를 비교하여 상기 코드 신호의 코드 값을 가변시키도록 구성된 코드 조정 블록을 더 구비하는 것을 특징으로 하는 반도체 집적회로의 데이터 드라이빙 장치.
  3. 제 2 항에 있어서,
    상기 디코더는
    상기 코드 신호의 전체 비트 중에서 일부 비트를 디코딩하여 상기 전압 레벨 검출신호를 생성하도록 구성됨을 특징으로 하는 반도체 집적회로의 데이터 드라이빙 장치.
  4. 제 3 항에 있어서,
    상기 드라이버는
    사이즈가 서로 다른 복수개의 드라이빙 소자를 구비하며,
    상기 전압 레벨 검출신호에 따라 상기 복수개의 드라이빙 소자가 선택적으로 동작하도록 구성된 것을 특징으로 하는 반도체 집적회로의 데이터 드라이빙 장치.
  5. 제 4 항에 있어서,
    상기 복수개의 드라이빙 소자는 입력단과 출력단이 각각 공통 연결되는 것을 특징으로 하는 반도체 집적회로의 데이터 드라이빙 장치.
  6. 외부 전압의 변화에 따라 코드 값이 가변되는 코드 신호를 디코딩하여 생성한 전압 레벨 검출신호를 출력하도록 구성된 디코더; 및
    사이즈가 서로 다른 복수개의 드라이빙 소자를 구비하며, 상기 복수개의 드라이빙 소자가 상기 전압 레벨 검출 신호에 응답하여 선택적으로 동작하여 데이터를 드라이빙하도록 구성된 드라이버를 구비하는 반도체 집적회로의 데이터 드라이빙 장치.
  7. 제 6 항에 있어서,
    반도체 집적회로의 외부 저항 연결 핀에 연결된 외부 저항과 내부 저항의 차이를 비교하여 상기 코드 신호의 코드 값을 가변시키도록 구성된 코드 조정 블록을 더 구비하는 것을 특징으로 하는 반도체 집적회로의 데이터 드라이빙 장치.
  8. 제 7 항에 있어서,
    상기 디코더는
    상기 코드 신호의 전체 비트 중에서 일부 비트를 디코딩하여 상기 전압 레벨 검출신호를 생성하도록 구성됨을 특징으로 하는 반도체 집적회로의 데이터 드라이빙 장치.
  9. 제 8 항에 있어서,
    상기 전압 레벨 검출신호는 복수개의 검출신호를 포함하고,
    상기 드라이버는
    상기 복수개의 검출신호가 상기 복수개의 드라이빙 소자에 일대일 대응되도록 입력되며, 상기 복수개의 검출신호 중에서 활성화되는 검출신호를 입력받는 드라이빙 소자가 동작하도록 구성됨을 특징으로 하는 반도체 집적회로의 데이터 드라이빙 장치.
  10. 제 4 항에 있어서,
    상기 복수개의 드라이빙 소자는 입력단과 출력단이 각각 공통 연결되는 것을 특징으로 하는 반도체 집적회로의 데이터 드라이빙 장치.
  11. 외부 전압의 변화에 따라 코드 값이 가변되는 코드 신호를 디코딩하여 전압 레벨 검출신호를 출력하도록 구성된 디코더;
    상기 전압 레벨 검출신호에 따라 슬루 레이트가 가변되고, 가변된 슬루 레이트로 데이터를 드라이빙하여 풀업/풀다운 신호를 출력하도록 구성된 프리 드라이버; 및
    데이터 패드(Pad)를 상기 풀업/풀다운 신호에 상응하는 레벨로 드라이빙하도록 구성된 메인 드라이버를 구비하는 반도체 집적회로의 데이터 드라이빙 장치.
  12. 제 11 항에 있어서,
    반도체 집적회로의 외부 저항 연결 핀에 연결된 외부 저항과 내부 저항의 차이를 비교하여 상기 코드 신호의 코드 값을 가변시키도록 구성된 코드 조정 블록을 더 구비하는 것을 특징으로 하는 반도체 집적회로의 데이터 드라이빙 장치.
  13. 제 12 항에 있어서,
    상기 디코더는
    상기 코드 신호의 전체 비트 중에서 일부 비트를 디코딩하여 상기 전압 레벨 검출신호를 생성하도록 구성됨을 특징으로 하는 반도체 집적회로의 데이터 드라이빙 장치.
  14. 제 13 항에 있어서,
    상기 프리 드라이버는
    사이즈가 서로 다른 복수개의 드라이빙 소자를 구비하며,
    상기 전압 레벨 검출신호에 따라 상기 복수개의 드라이빙 소자가 선택적으로 동작하도록 구성된 것을 특징으로 하는 반도체 집적회로의 데이터 드라이빙 장치.
  15. 제 14 항에 있어서,
    상기 전압 레벨 검출신호는 복수개의 검출신호를 포함하고,
    상기 프리 드라이버는
    상기 복수개의 검출신호가 상기 복수개의 드라이빙 소자에 일대일 대응되도록 입력되며, 상기 복수개의 검출신호 중에서 활성화되는 검출신호를 입력받는 드라이빙 소자가 동작하도록 구성됨을 특징으로 하는 반도체 집적회로의 데이터 드라이빙 장치.
  16. 제 12 항에 있어서,
    상기 메인 드라이버는
    상기 코드 조정 블록에서 생성된 상기 코드 신호에 응답하여 터미네이션(Termination) 저항값이 설정되도록 구성된 것을 특징으로 하는 반도체 집적회로의 데이터 드라이빙 장치.
KR1020080131966A 2008-12-23 2008-12-23 반도체 집적회로의 데이터 드라이빙 장치 KR100980422B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080131966A KR100980422B1 (ko) 2008-12-23 2008-12-23 반도체 집적회로의 데이터 드라이빙 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080131966A KR100980422B1 (ko) 2008-12-23 2008-12-23 반도체 집적회로의 데이터 드라이빙 장치

Publications (2)

Publication Number Publication Date
KR20100073331A true KR20100073331A (ko) 2010-07-01
KR100980422B1 KR100980422B1 (ko) 2010-09-07

Family

ID=42636304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080131966A KR100980422B1 (ko) 2008-12-23 2008-12-23 반도체 집적회로의 데이터 드라이빙 장치

Country Status (1)

Country Link
KR (1) KR100980422B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9467145B2 (en) 2010-09-07 2016-10-11 Hynix Semiconductor Inc. Data output circuit
KR20170082956A (ko) * 2016-01-07 2017-07-17 에스케이하이닉스 주식회사 반도체 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670685B1 (ko) * 2005-03-31 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 출력 드라이버
KR100878310B1 (ko) * 2007-06-11 2009-01-14 주식회사 하이닉스반도체 데이터 출력 드라이버 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9467145B2 (en) 2010-09-07 2016-10-11 Hynix Semiconductor Inc. Data output circuit
KR20170082956A (ko) * 2016-01-07 2017-07-17 에스케이하이닉스 주식회사 반도체 장치

Also Published As

Publication number Publication date
KR100980422B1 (ko) 2010-09-07

Similar Documents

Publication Publication Date Title
KR100879783B1 (ko) 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
US7683657B2 (en) Calibration circuit of on-die termination device
US7893710B2 (en) Termination circuit and impedance matching device including the same
KR100937951B1 (ko) 캘리브래이션 회로, 온 다이 터미네이션 장치 및 반도체 메모리 장치
US8120381B2 (en) Impedance adjusting device
US20160094202A1 (en) Output driver circuit with auto-equalization based on drive strength calibration
US7986161B2 (en) Termination resistance circuit
US7863927B2 (en) Semiconductor device
US7884637B2 (en) Calibration circuit and semiconductor memory device with the same
KR101110795B1 (ko) 임피던스 코드 생성회로 및 이를 포함하는 반도체 장치
KR101006090B1 (ko) 반도체 메모리 장치
KR100820783B1 (ko) 미스매치를 줄인 온 다이 터미네이션 장치
KR101094946B1 (ko) 반도체 집적 회로
US7919988B2 (en) Output circuit and driving method thereof
US11012074B1 (en) Off chip driving circuit and signal compensation method
KR100980422B1 (ko) 반도체 집적회로의 데이터 드라이빙 장치
US10491216B2 (en) Termination circuit, semiconductor device and operating method thereof
US10693436B2 (en) Impedance adjusting circuit and integrated circuit including the same
KR100968419B1 (ko) 병렬 저항 회로 및 이를 포함하는 온 다이 터미네이션장치, 반도체 메모리 장치
US20100308860A1 (en) Semiconductor device
KR100904466B1 (ko) 온 다이 터미네이션 장치의 터미네이션 회로
KR101020299B1 (ko) 임피던스 매칭장치
KR20090087550A (ko) 반도체 메모리 장치의 입/출력 드라이버
KR20090023833A (ko) 온 다이 터미네이션 장치
KR20110073939A (ko) 반도체 장치의 출력회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee