KR20100071230A

KR20100071230A - 은이 도핑된 투명 주석산화막의 제조방법

Info

Publication number: KR20100071230A
Application number: KR1020080129869A
Authority: KR
Inventors: 정우석; 유민기; 황치선
Original assignee: 한국전자통신연구원
Priority date: 2008-12-19
Filing date: 2008-12-19
Publication date: 2010-06-29
Also published as: KR101067763B1

Abstract

본 발명은 은이 도핑된 투명 주석산화막의 제조방법에 관한 것이다. 본 발명에 따른 은이 도핑된 투명 주석산화막의 제조방법은 은과 산화주석을 동시에 증착한 후, 이를 열처리하여 얻어질 수 있다. 이와 같이 제조된 투명 산화막은 저항이 매우 낮아 다양한 전자소자의 투명 전극으로 이용될 수 있다.

금속 도핑, 투명, 전도성, 산화물

Description

은이 도핑된 투명 주석산화막의 제조방법{Method for Preparing Ag Doped Transparent Conductive Tin Oxide}

본 발명은 은이 도핑된 투명 주석산화막의 제조방법에 관한 것이다. 보다 상세하게는 은과 산화주석을 동시에 증착하고, 이를 열처리하는 것으로 은이 도핑된 주석산화막을 제조하는 방법에 관한 것이다.

본 발명은 지식경제부 및 정보통신연구진흥원의 IT 원천 사업의 일환으로 수행한 과제로부터 도출된 것이다[과제번호: 2006-S-079-03, 과제명: 투명전자소자를 이용한 스마트창].

일반적으로 투명 전극은 재료에 따라서 크게 네 가지로 분류될 수 있다.

첫 번째가 ITO계 투명 전극 재료이다. ITO계 투명 전극은 In₂O₃ 및 SnO₂을 90:10의 중량비로 혼합한 것으로 제조되는 것이 가장 일반적이다. 또한, ITO 계열에 ZnO를 첨가하여 일함수를 조정한다든지, 결정질을 변화시키는 파생 기술이 있 다. 최근에는 ITO 기반에 제 3 원소를 추가시키는 것이 다수 제안되고 있지만, ITO계 투명 전극의 가장 큰 단점인 In₂O₃의 가격이 높다는 점 때문에 인듐을 사용하지 않는 투명 전극 재료에 대한 지속적인 연구가 진행되고 있다.

두 번째로는 비 ITO계 투명 전극 재료이다. 비 ITO계 투명 전극 재료로는 ZnO를 기반으로 Al 또는 Ga을 도핑한 투명 전도성 산화물 박막이 일반적이다. 그러나, 전도성 측면에서는 ITO 보다 못하다는 단점을 갖는다. 전도성 문제를 해결하기 위하여 In 또는 B와 같은 도펀트를 첨가시키는 연구가 시도되고 있지만, ITO 정도의 전도성을 얻기 어렵다.

세 번째로는 금속 도핑된 투명 전도성 산화물 재료이다. 문헌 상으로는 In₂O₃를 기본 산화물로 하고, 각종 금속, 예를 들면, W, Ti, Zr, Nb, Mo 등을 도핑하여 투명 전도막을 제조하거나, Al이 도핑된 ZnO 타겟을 이용하여, Ni와 같은 금속을 공동-도핑하여 투명 전도막을 제조하는 경우가 있다.

네 번째로는 산화물과 금속이 산화물/금속/산화물로 적층된 다층막 투명 전극이다. 이런 구조의 투명 전극에서 금속은 보통 10nm 내외의 두께를 가지며, 금속으로 Ag, Pt, Au, Al 등이 사용될 수 있다. 이와 같은 다층막 구조의 투명 전도막은 저항을 획기적으로 낮출 수 있지만, 이종 박막에 기인한 식각 특성의 차이로 인해 패터닝 과정에서 문제가 발생될 수 있다.

지금까지 밝혀진 금속이 도핑된 투명 전극 시스템은 다음과 같다.

전형적인 TCO 박막에서 호스트 및 관련 도펀트 물질
이성분	도펀트	저항	독성
ZnO CdO In2O3 Ga2O3 SnO2 TiO2	Al, Ga, B, In, Y, Sc, V, Si, Ge, Ti, Zr, Hf// F In, Sn Sn, Ge, Mo, Ti, Zr, Hf, Nb, Ta, W, Te//F Sn Sb, As, Nb, Ta//F Nb, Ta	⊙ ⊙ ⊙ △ ○ △	×× ×
삼성분	도판트
MgIn2O4 GaInO3 (Ga, In)2O3 CdSb2O6 SrTiO3	Sn, Ge Y Nb, La	△ △ △ ×	×
삼성분	다성분	저항	독성
Zn2In2O5 (Zn3In2O6) In4Sn3O12 CdIn2O4 Cd2SnO4 (CdSnO3) Zn2SnO4 (ZnSnO3)	ZnO-In2O3 시스템 In2O3-SnO2 시스템 CdO-In2O3 시스템 CdO-SnO2 시스템 ZnO-SnO2 시스템 ZnO-In2O3-SnO2 시스템 CdO-In2O3-SnO2 시스템 ZnO-CdO-In2O3-SnO2 시스템	○ ○ ○ ○ △ ○ ○ ○	× × × ×
⊙ : 매우우수, ○ : 우수, △ : 평균, × : 나쁨, ×× : 매우나쁨

이에 본 발명자들은 투명 전도막에 대한 연구를 진행하면서, 산화막으로 산화주석을 사용하고, 도판트로서 은을 사용하여, 산화막을 형성하면서 동시에 금속을 산화막 속으로 침투시키고, 이어서 이를 열처리하는 경우 저항이 낮은 투명 전도막을 얻을 수 있음을 발견하고 본 발명을 완성하였다.

따라서, 본 발명의 첫 번째 기술적 과제는 저항을 낮출 수 있는 은이 도핑된 투명 주석산화막의 제조방법을 제공하는 것이다.

본 발명의 두 번째 기술적 과제는 은이 도핑된 투명 주석산화막을 제공하는 것이다.

첫 번째 기술적 과제를 해결하기 위하여, 본 발명은 은이 도핑된 투명 주석산화막의 제조방법에 있어서, 산화막 형성과 동시에 금속이 산화막 속에 도핑되도록 은과 산화주석을 동시에 증착하는 단계 및 증착된 은이 도핑된 주석산화막을 열처리하는 단계를 포함하는 것을 특징으로 하는 은이 도핑된 투명 주석산화막의 제조방법을 제공한다.

본 발명에 따른 은이 도핑된 투명 주석산화막의 제조방법에서, 증착 단계는 불활성 환경 하에서 수행되는 것이 바람직하다.

또한, 본 발명에 따른 은이 도핑된 투명 주석산화막의 제조방법에서, 은이 도핑된 투명 주석산화막 상에 도핑 금속과 동일 또는 다른 금속으로 1 내지 3nm의 두께 범위 내에서 코팅하는 단계를 더 포함할 수 있으며, 여기서 다른 금속은 Mo, Ti, Cu, Sr, Ge, Mg, Y, Zr, B, V, Ta, Ti, Ir, Te, Sb, Cr, Fe, Co, Ru, Au, Pt, Me, Ni, Sn, Bi, Al, Ga 및 In로 이루어진 군에서 일종 이상 선택되는 것이 바람직 하다.

본 발명에 따른 은이 도핑된 투명 주석산화막의 제조방법에서, 은의 함량은 0.1 내지 15중량%이고, 산화주석의 함량은 85 내지 99.9중량%인 것이 바람직하다.

본 발명에 따른 은이 도핑된 투명 주석산화막의 제조방법에서, 상기 증착은 스퍼터(sputter), 이베퍼레이터(evaporator) 또는 이온-건(ion-gun)을 사용하여 수행되는 것이 바람직하다.

본 발명의 효과는 다음과 같다.

첫 번째, 본 발명에 따른 투명 산화막은 고가의 ITO를 대체할 수 있다.

두 번째, 본 발명에 따른 투명 산화막은 저항을 낮출 수 있어 전자 소자에 적합하다.

본 발명에 따른 은이 도핑된 투명 주석산화막의 제조방법은 은과 산화주석을 동시에 증착하는 단계 및 증착된 산화막을 열처리하는 단계를 포함하며, 이에 따라 주석산화막 형성과 동시에 은이 산화막 속으로 침투된다.

본 발명에 따른 은이 도핑된 투명 주석산화막의 제조방법은 은과 산화주석을 동시에 증착하는 단계 이후에, 은이 도핑된 주석산화막 상에 상기 도핑 금속과 동일한 종류 또는 다른 종류의 금속으로 1 내지 3㎚의 두께 범위로 코팅시키는 단계 를 더 포함할 수 있다.

상기 다른 금속으로는 Mo, Ti, Cu, Sr, Ge, Mg, Y, Zr, B, V, Ta, Tl, Ir, Te, Sb, Cr, Fe, Co, Ru, Au, Pt, Me, Ni, Sn, Bi, Al, Ga 및 In로 이루어진 군에서 일종 이상 선택되는 것이 바람직하다.

상기 은과 산화주석을 동시에 증착하는 단계는 스퍼터, 이베퍼레이터 또는 이온-건과 같은 장치를 이용하여 수행된다. 여기서, 동시 증착은 도 1에 나타낸 바와 같이, 은과 산화주석이 각각 포함된 타겟 1 및 타겟 2 또는 건 1 및 건 2을 갖는 장치를 통해 기판 상에 증착될 수 있다. 금속 타겟(또는 건)에는 DC, 산화물 타겟(또는 건)에는 RF인 것이 바람직하나, 경우에 따라서는 두개 모두 DC 이거나 RF 이어도 상관없다.

또한 상기 증착하는 단계는 산소가 없는 분위기, 즉 불활성 환경 하에서 수행될 수 있으며, 예를 들어 아르곤(Ar), 헬륨(He), 네온(Ne) 등과 같은 불활성 가스 하에서 수행되는 것이다.

또한, 동시에 증착되는 은과 산화주석에서, 은은 0.1 내지 15중량%의 범위 내에서 사용되고, 산화주석은 85 내지 99.9중량%의 범위 내에서 사용되는 것이 바람직하다. 15중량%를 초과하여 은을 사용하는 경우, 투과성이 떨어지기 때문에 투명 전극으로 사용이 제한될 수 있다.

또한, 본 발명에 따른 은이 도핑된 투명 주석산화막의 제조방법은 은과 산화주석을 동시에 증착하는 단계 이후에, 은이 도핑된 주석산화막을 열처리하는 단계가 진행된다. 여기서, 열처리는 250 내지 350℃의 온도에서 30분 내지 2시간동안 수행되며, 상기 열처리를 통해 전기적 특성을 개선시킬 수 있다.

이와 같이 제조된 은이 도핑된 투명 주석산화막의 투과도는 50% 내지 90%를 갖는다.

본 발명에 따른 은이 도핑된 투명 주석산화막의 제조방법을 통해 제조된 투명 전도막은 박막 트랜지스터를 포함하는 각종 전자 소자에 적용될 수 있다.

박막 트랜지스터는 도 2 내지 도 5와 같은 구조를 가질 수 있다. 도 2 내지 도 5는 박막 트랜지스터의 구조를 나타낸 도면이다. 박막 트랜지스터는 도 2를 참조하면, 기판(10) 상에 순차적으로 소스·드레인 전극(20), 채널층(30), 게이트 절연막(40) 및 게이트 전극(50)이 형성되어 있는 상부 게이트 역 코-플래너형 구조, 도 3을 참조하면, 기판(10) 상에 순차적으로 채널층(30), 소스·드레인 전극(20), 게이트 절연막(40) 및 게이트 전극(50)이 형성되어 있는 상부 게이트 스태거드형 구조, 도 4를 참조하면, 기판(10) 상에 순차적으로 게이트 전극(50), 게이트 절연막(40), 소스·드레인 전극(20) 및 채널층(30)이 형성되어 있는 하부 게이트 역 코-플래너형 구조, 또는 도 5를 참조하면, 기판(10) 상에 순차적으로 게이트 전극(50), 게이트 절연막(40), 채널층(30) 및 소스·드레인 전극(20)이 형성되어 있는 하부 게이트 역 스태거드형 구조를 가질 수 있다.

편의를 위하여, 도 2의 상부 게이트 코-플래너형 구조의 박막 트랜지스터를 참조하여, 각 층을 상세히 설명한다.

상기 기판(10)으로는 유리, 실리콘 및 플라스틱이 사용될 수 있지만, 이것으로 제한되는 것은 아니다.

상기 기판(10) 상에 형성되는 소스·드레인 전극(20)으로 상기 설명된 은이 도핑된 주석산화막이 사용될 수 있으며, 산화막이 형성된 후, 패터닝될 수 있다.

상기 소스·드레인 전극(20) 상에서 채널 영역을 구성하는 채널층(30)은 이 분야에 공지된 모든 재료를 사용하여 스퍼터링법, 이베퍼레이팅법, E-빔 법, ALD법, 레이저 증착법 등과 같은 공정으로 이 분야의 통상적인 두께로 형성될 수 있으며, 예를 들면, 산화물 반도체인, ZnO, In-Ga-Zn-O, Zn-Sn-O, In2O3, In-Zn-O 등으로 형성된다.

상기 채널층(30) 상에 형성되는 게이트 절연막(40)으로는 투명한 산화물 또는 질화물, 예를 들면 SiNx, ATO(AlOx + TiOx), TiO₂, AlOx, TaOx, HfOx, SiON, SiOx 및 기타 고유전(high-k) 물질들 중 어느 하나 이상을 포함할 수 있다. 그 이외에도 고분자를 이용한 박막이 가능하다. 또한, 상기 게이트 절연막(40)은 이 분야의 통상적인 두께로 원자층 증착법(ALD), PECVD법, 스퍼터링법 또는 MOCVD법과 같은 공정을 통해 형성될 수 있다.

상기 게이트 절연막(40) 상의 게이트 전극(50)은 ITO, IZO, ZnO:Al(Ga) 등과 같은 투명 산화물, Mo, Pt, Ti, Ag, Au, Al, Cr, Al/Cr/Al, Ni 등과 같은 여러 종류의 저항이 낮은 금속 또는 전도성 고분자가 사용될 수 있지만, 이것으로 제한되는 것은 아니다. 상기 게이트 전극(50)은 이 분야의 통상적인 두께로 스퍼터링법, 원자층 증착법(ALD) 또는 화학기상 증착법(CVD) 등의 공정을 통해 형성된 후 패터닝된다.

상기 박막의 형성시 모든 패터닝은 포토-리소그래피 방법 또는 습식 식각 방법을 통해 수행될 수 있다.

이하, 구체적인 실시예를 통해 본 발명의 구성 및 효과를 보다 상세히 설명하고자 하나, 하기 실시예는 설명을 목적으로 한 것으로 본 발명의 범위를 제한하는 것은 아니다.

실시예 1

기판 상에 SnO₂와 Ag의 타겟이 각각 장착된 RF 마그네트론 스퍼터를 동시에 작동시켜 상온에서 100㎚의 두께로 Ag 도핑된 SnO₂ 박막을 형성하였다. 상기 스퍼터링은 3mTorr의 챔버 압력과 3인치 SnO₂ 타겟의 캐소드에 250W, Ag 타겟의 캐소드에 1W, 3W 및 5W의 DC 파워를 인가하여, Ar 가스 분위기에서 수행하였다.

Ag 타겟의 캐소드에 인가되는 DC 파워에 따른 Ag 투입량의 변화에 기인한 결정성 변화를 평가하여 그 결과를 도 6에 나타내었다.

상기 도 6에 따르면, Ag의 투입량이 커질수록, 즉 인가되는 파워의 값이 증가할수록 (200) peak가 증가함을 확인할 수 있었으며, 그 결과로부터 산화막에 침투되는 금속의 양은 0.1 내지 15중량%의 범위가 적정함을 확인하였다.

실시예 2

기판 상에 SnO₂와 Ag의 타겟이 각각 장착된 RF 마그네트론 스퍼터를 동시에 작동시켜 상온에서 100㎚의 두께로 Ag 도핑된 SnO₂ 박막을 형성하였다. 상기 스퍼터링은 3mTorr의 챔버 압력과 3인치 SnO₂ 타겟의 캐소드에 250W, Ag 타겟의 캐소드에 1W, 2W, 3W, 4W 및 5W의 DC 파워를 인가하여 Ar 분위기에서 수행하였다.

Ag 타겟의 캐소드에 인가되는 DC 파워에 따른 Ag 투입량의 변화에 기인한 투과도의 변화를 평가하여 그 결과를 도 7에 나타내었다. Ag의 투입량이 증가할수록 투과도는 낮아지며, 이 결과로부터 산화막에 침투되는 금속의 양은 0.1 내지 15중량%의 범위가 적정함을 확인하였다.

실시예 3

기판 상에 SnO₂와 Ag의 타겟이 각각 장착된 RF 마그네트론 스퍼터를 동시에 작동시켜 상온에서 100㎚의 두께로 Ag 도핑된 SnO₂ 박막을 형성하였다. 상기 스퍼터링은 3mTorr의 챔버 압력과 3인치 SnO₂ 타겟의 캐소드에 250W, Ag 타겟의 캐소드에 2W의 DC 파워를 인가하여 Ar 분위기에서 수행하였다. 이어서, 상기 박막을 300℃에서 1 시간 동안 열처리하였다.

열처리전의 Ag 도핑된 SnO₂ 박막과 열처리된 Ag 도핑된 SnO₂ 박막의 비저항의 변화를 측정하여 그 결과를 도 8에 나타내었다.

도 8에 따르면, 열처리 후 비저항이 더 많이 감소함을 확인할 수 있었다.

도 1은 본 발명의 일실시예에 따른 은이 도핑된 주석산화막 제조시 동시 증착하는 것을 나타낸 모식도이다.

도 2 내지 5는 본 발명의 실시예에 따른 박막 트랜지스터의 구조를 나타낸 단면도들이다.

도 6는 본 발명의 일실시예에 따른 은이 도핑된 투명 주석산화막의 은 투입량에 따른 결정성의 변화 피크이다.

도 7은 본 발명의 일실시예에 따른 은이 도핑된 투명 주석산화막의 은 투입량에 따른 투과도의 변화를 나타낸 투과도 곡선이다.

도 8은 본 발명의 일실시예에 따른 은이 도핑된 투명 주석산화막의 열처리 전후에 따른 비저항의 변화를 나타낸 곡선이다.

Claims

은이 도핑된 투명 주석산화막의 제조방법에 있어서,

산화막 형성과 동시에 금속이 산화막 속으로 도핑되도록 은과 산화주석을 동시에 증착하는 단계;

상기 증착된 은이 도핑된 주석산화막을 열처리하는 단계를 포함하는 것을 특징으로 하는 금속이 도핑된 투명 전도막의 제조방법.
제 1항에 있어서,

상기 증착 단계는 불활성 환경 하에서 수행되는 것을 특징으로 하는 은이 도핑된 투명 주석산화막의 제조방법.
제 1항에 있어서,

은이 도핑된 투명 주석산화막 상에 도핑 금속과 동일 또는 다른 금속으로 1 내지 3nm의 두께 범위 내에서 코팅하는 단계를 더 포함하는 것을 특징으로 하는 은이 도핑된 투명 주석산화막의 제조방법.
제 3항에 있어서,

상기 다른 금속은 Mo, Ti, Cu, Sr, Ge, Mg, Y, Zr, B, V, Ta, Ti, Ir, Te, Sb, Cr, Fe, Co, Ru, Au, Pt, Me, Ni, Sn, Bi, Al, Ga 및 In로 이루어진 군에서 일종 이상 선택되는 것인 은이 도핑된 투명 주석산화막의 제조방법.
제 1항에 있어서,

상기 은의 함량은 0.1 내지 15중량%이고, 상기 산화주석의 함량은 85 내지 99.9중량%인 것을 특징으로 하는 은이 도핑된 투명 주석산화막의 제조방법.
제 1항에 있어서,

상기 증착은 스퍼터, 이베퍼레이터 또는 이온-건을 사용하여 수행되는 것을 특징으로 하는 은이 도핑된 투명 주석산화막의 제조방법.
은과 산화주석을 동시에 증착하고, 이를 열처리하여 얻은 은이 0.1 내지 15중량% 도핑된 투명 주석산화막.