KR20100064235A - 인쇄회로기판 및 그 제조방법 - Google Patents
인쇄회로기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20100064235A KR20100064235A KR1020080122755A KR20080122755A KR20100064235A KR 20100064235 A KR20100064235 A KR 20100064235A KR 1020080122755 A KR1020080122755 A KR 1020080122755A KR 20080122755 A KR20080122755 A KR 20080122755A KR 20100064235 A KR20100064235 A KR 20100064235A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive layer
- insulating layer
- circuit pattern
- carrier
- layer
- Prior art date
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
실시예에 따른 인쇄회로기판은 절연층; 상기 절연층을 관통하는 비아홀; 상기 절연층의 제1 면에 형성된 제1 회로패턴; 상기 절연층의 제2 면에 형성된 제2 회로패턴; 상기 비아홀의 내벽에 형성되어 상기 제1 회로패턴과 제2 회로패턴을 전기적으로 연결하는 제1 도전층; 및 상기 제1 도전층 상에 형성된 제2 도전층이 포함된다.
인쇄회로기판
Description
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판에서 절연층의 상하에 배치되는 회로패턴들을 상호 전기적으로 도통시키기 위한 방법으로 범프(bump)를 형성하여 상기 범프가 상기 절연층을 관통하도록 하는 방법이 사용된다.
그러나, 범프를 이용하여 절연층의 상하에 배치되는 회로패턴을 도통하는 방법은 복잡한 공정이 사용되기 때문에, 제품 제작을 위해 많은 시간이 요구되고 생산 수율이 떨어지는 문제점이 있다.
다른 방법으로, 절연층을 관통하는 비아홀(Via hole)을 형성하고, 상기 비아홀을 도전물질로 충진하는 방법이 있다.
그러나, 상기 비아홀을 도전물질로 충진하는 방법은 회로패턴과 캐리어를 분리할 때, 상기 바이홀에 충진된 도전물질에 손상이 발생되어 제품 불량이 발생되는 문제점이 있다.
실시예는 새로운 구조의 인쇄회로기판 및 그 제조방법을 제공한다.
실시예는 비아홀에 도전물질을 도금하여 절연층의 제1 면 및 제2 면에 배치된 회로패턴을 안정적이고 효과적으로 도통시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공한다.
실시예에 따른 인쇄회로기판은 절연층; 상기 절연층을 관통하는 비아홀; 상기 절연층의 제1 면에 형성된 제1 회로패턴; 상기 절연층의 제2 면에 형성된 제2 회로패턴; 상기 비아홀의 내벽에 형성되어 상기 제1 회로패턴과 제2 회로패턴을 전기적으로 연결하는 제1 도전층; 및 상기 제1 도전층 상에 형성된 제2 도전층이 포함된다.
실시예에 따른 인쇄회로기판 제조방법은 절연층의 제1 면 및 제2 면에 각각 제1 회로패턴이 형성된 제1 캐리어와 제2 회로패턴이 형성된 제2 캐리어를 적층하는 단계; 상기 제1 캐리어 및 절연층을 선택적으로 제거하여 비아홀을 형성하는 단계; 상기 제1 캐리어, 제2 캐리어 및 상기 비아홀에 제1 도전층을 형성하는 단계; 상기 비아홀이 노출되도록 상기 제1 도전층 상에 마스크층을 형성하는 단계; 상기 비아홀에 형성된 상기 제1 도전층 상에 제2 도전층을 형성하고 상기 마스크층을 제거하는 단계; 및 상기 절연층의 제1 면에 형성된 제1 도전층 및 제1 캐리어와, 상기 절연층의 제2 면에 형성된 제1 도전층 및 제2 캐리어를 제거하는 단계가 포함된다.
실시예는 새로운 구조의 인쇄회로기판 및 그 제조방법을 제공할 수 있다.
실시예는 비아홀에 도전물질을 도금하여 절연층의 제1 면 및 제2 면에 배치된 회로패턴을 안정적이고 효과적으로 도통시킬 수 있는 인쇄회로기판 및 그 제조방법을 제공할 수 있다.
본 발명에 따른 실시예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1 내지 도 8은 실시예에 따른 인쇄회로기판 및 그 제조방법을 설명하는 도면이다.
먼저, 도 8을 참조하면, 실시예에 따른 인쇄회로기판은 절연층(10)과, 상기 절연층(10)의 제1 면에 형성된 제1 회로패턴(11a)과, 상기 절연층(10)의 제2 면에 형성된 제2 회로패턴(12a)과, 상기 절연층(10)을 관통하는 비아홀에 형성된 제1 도전층(40)과, 상기 제1 도전층(40) 상에 형성된 제2 도전층(60)이 포함된다.
실시예에서 상기 제1 회로패턴(11a) 및 제2 회로패턴(12a)은 상기 절연층(10)의 제1 면 및 제2 면에 각각 매립되고, 상기 제1 도전층(40)과 제2 도전층(60)에 의해 전기적으로 연결된다.
상기 제1 도전층(40)과 제2 도전층(60)은 서로 다른 도전물질로 형성될 수 있으며, 예를 들어, 상기 제1 도전층(40)을 구리(Cu) 재질로 형성되고, 상기 제2 도전층(60)은 니켈(Ni)계 합금, 크롬(Cr)계 합금, 금(Au)계 합금 중 적어도 어느 하나로 형성될 수 있다.
상기 제1 도전층(40)은 상기 절연층(10)에 형성된 비아홀의 내벽에 형성되고, 상기 제2 도전층(60)은 상기 제1 도전층(40) 상에 형성된다. 상기 비아홀은 상기 절연층(10)의 제1 면 방향으로 개방되고, 상기 비아홀 내부의 상기 제2 도전층(60) 사이의 공간에는 솔더 레지스트가 충진될 수 있다.
이하, 도 1 내지 도 8을 참조하여, 실시예에 따른 인쇄회로기판의 제조방법에 대해 보다 상세히 설명하도록 한다.
도 1을 참조하면, 절연층(10)과, 상기 절연층(10)의 제1 면에 배치되는 제1 회로패턴(11a)이 형성된 제1 캐리어(11)와, 상기 절연층(10)의 제2 면에 배치되는 제2 회로패턴(12a)이 형성된 제2 캐리어(12)가 준비된다.
상기 제1 회로패턴(11a)과 상기 제1 캐리어(11)는 동일한 물질로 형성될 수 있으며, 예를 들어 구리 재질로 형성될 수 있다. 마찬가지로, 상기 제2 회로패턴(12a)과 상기 제1 캐리어(12)는 동일한 물질로 형성될 수 있으며, 예를 들어 구리 재질로 형성될 수 있다.
도 2를 참조하면, 상기 제1 회로패턴(11a)이 형성된 제1 캐리어(11) 및 상기 제2 회로패턴(12a)이 형성된 제2 캐리어(12)를 상기 절연층(10)에 적층하고 가열 및 가압하여, 상기 절연층(11)에 상기 제1 캐리어(11) 및 제2 캐리어(12)가 밀착되도록 한다.
이때, 도 2에 도시된 바와 같이, 상기 제1 회로패턴(11a)은 상기 절연층(10)의 제1 면에 매립되고, 상기 제2 회로패턴(12a)은 상기 절연층(10)의 제2 면에 매립된다.
도 3을 참조하면, 상기 절연층(10)의 제1 면 방향에서 레이저 가공을 통해 상기 제1 캐리어(11) 및 절연층(10)을 선택적으로 제거하여 비아홀(30)을 형성한다. 상기 비아홀(30)은 상기 제1 캐리어(11), 절연층(10) 및 제2 캐리어(12)를 선택적으로 제거하여 형성될 수도 있다.
실시예에서는 상기 비아홀(30)의 형성에 의해 상기 제2 회로패턴(12a)이 제1 면 방향으로 노출된 것이 도시되어 있다.
도 4를 참조하면, 상기 제1 캐리어(11), 제2 캐리어(12) 및 비아홀(30) 내벽에 제1 도전층(40)을 형성한다. 상기 제1 도전층(40)은 도금 방법에 의해 형성될 수 있다.
예를 들어, 상기 제1 도전층(40)은 구리 재질로 형성될 수 있다.
도 5를 참조하면, 상기 비아홀(30) 및 상기 비아홀(30)에 인접한 영역을 제외하고 상기 제1 도전층(40) 상에 마스크층(50)을 형성한다.
예를 들어, 상기 마스크층(50)은 드라이 필름으로 형성될 수 있다.
도 6을 참조하면, 상기 마스크층(50)을 마스크로하여 상기 제1 도전층(40) 상에 제2 도전층(60)을 형성한다. 상기 제2 도전층(60)은 스퍼터 또는 도금 방법으로 형성될 수 있다.
상기 제2 도전층(60)은 상기 제1 도전층(40)과 다른 재질로 형성되며, 상기 제1 도전층(40)을 에칭하여 제거하는데 사용하는 에칭 용액으로 제거되지 않는 재질로 형성된다.
예를 들어, 상기 제2 도전층(60)은 니켈(Ni)계 합금, 크롬(Cr)계 합금, 금(Au)계 합금 중 적어도 어느 하나로 형성될 수 있다.
도 7을 참조하면, 상기 제1 도전층(40) 상에 형성된 상기 마스크층(50)을 제거한다. 따라서, 상기 절연층(30)의 제1 면 방향에는 상기 제1 도전층(40)과 상기 제2 도전층(60)이 노출되고, 상기 절연층(30)의 제2 면 방향에는 상기 제1 도전층(40)이 노출된다.
한편, 상기 비아홀(30)과 상기 비아홀(30)에 인접한 영역에는 상기 제2 도전층(60)이 노출된다.
도 8을 참조하면, 상기 제1 도전층(40), 제1 캐리어(11) 및 제2 캐리어(12)를 에칭하여 제거한다.
상기 제2 도전층(60)은 상기 제1 도전층(40)을 제거할 때 함께 제거되지 않으며, 따라서, 상기 비아홀(30)의 내벽에는 상기 제2 도전층(60)과 상기 제1 도전층(40)이 잔존한다. 이때, 상기 제2 도전층(60)은 상기 비아홀(30) 내벽에 형성된 상기 제1 도전층(40)이 상기 절연층(10)의 제1 면 및 제2 면에 형성된 제1 캐리 어(11), 제2 캐리어(12) 및 제1 도전층(40)을 제거할 때 함께 제거되거나 손상되는 것을 방지할 수 있다.
한편, 상기 비아홀(30)의 인접한 영역에 형성된 상기 제2 도전층(60)은 상기 제1 캐리어(11) 및 상기 절연층(10)의 제1 면에 형성된 제1 도전층(40)이 제거되면서 함께 제거된다.
상술한 바와 같이, 실시예에 따른 인쇄회로기판은 상기 절연층(10)에 비아홀(30)을 형성하고, 상기 비아홀(30)의 내벽에 상기 제1 도전층(40)을 형성함으로써, 상기 절연층(10)의 제1 면에 형성된 제1 회로패턴(11a) 및 제2 면에 형성된 제2 회로패턴(12a)을 전기적으로 연결한다.
상기 비아홀(30)의 내벽에 상기 제1 도전층(40)을 형성한 후, 상기 제1 캐리어(11) 및 제2 캐리어(12)를 제거하는 과정에서 상기 비아홀(30) 내벽에 형성된 상기 제1 도전층(40)이 손상되는 것을 방지하기 위하여 상기 비아홀(30) 내벽에 형성된 상기 제1 도전층(40) 상에는 상기 제2 도전층(60)이 형성된다.
따라서, 상기 절연층(10)의 제1 면에 형성된 제1 회로패턴(11a)과 제2 면에 형성된 제2 회로패턴(12a)은 안정적으로 전기적 도통을 이룰 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응 용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 8은 실시예에 따른 인쇄회로기판 및 그 제조방법을 설명하는 도면.
Claims (10)
- 절연층;상기 절연층을 관통하는 비아홀;상기 절연층의 제1 면에 형성된 제1 회로패턴;상기 절연층의 제2 면에 형성된 제2 회로패턴;상기 비아홀의 내벽에 형성되어 상기 제1 회로패턴과 제2 회로패턴을 전기적으로 연결하는 제1 도전층; 및상기 제1 도전층 상에 형성된 제2 도전층이 포함되는 인쇄회로기판.
- 제 1항에 있어서,상기 제1 도전층은 구리(Cu) 재질로 형성되는 인쇄회로기판.
- 제 1항에 있어서,상기 제2 도전층은 니켈(Ni)계 합금, 크롬(Cr)계 합금, 금(Au)계 합금 중 적어도 어느 하나로 형성되는 인쇄회로기판.
- 제 1항에 있어서,상기 제2 도전층은 상기 비아홀 내에 형성된 인쇄회로기판.
- 제 1항에 있어서,상기 제1 회로패턴 및 제2 회로패턴은 상기 절연층에 매립된 인쇄회로기판.
- 절연층의 제1 면 및 제2 면에 각각 제1 회로패턴이 형성된 제1 캐리어와 제2 회로패턴이 형성된 제2 캐리어를 적층하는 단계;상기 제1 캐리어 및 절연층을 선택적으로 제거하여 비아홀을 형성하는 단계;상기 제1 캐리어, 제2 캐리어 및 상기 비아홀에 제1 도전층을 형성하는 단계;상기 비아홀이 노출되도록 상기 제1 도전층 상에 마스크층을 형성하는 단계;상기 비아홀에 형성된 상기 제1 도전층 상에 제2 도전층을 형성하고 상기 마스크층을 제거하는 단계; 및상기 절연층의 제1 면에 형성된 제1 도전층 및 제1 캐리어와, 상기 절연층의 제2 면에 형성된 제1 도전층 및 제2 캐리어를 제거하는 단계가 포함되는 인쇄회로기판 제조방법.
- 제 6항에 있어서,상기 제1 도전층은 구리(Cu) 재질로 형성되는 인쇄회로기판 제조방법.
- 제 6항에 있어서,상기 제2 도전층은 니켈(Ni)계 합금, 크롬(Cr)계 합금, 금(Au)계 합금 중 적 어도 어느 하나로 형성되는 인쇄회로기판 제조방법.
- 제 6항에 있어서,상기 제1 회로패턴 및 제2 회로패턴은 상기 절연층에 매립된 인쇄회로기판 제조방법.
- 제 6항에 있어서,상기 제1 도전층, 제1 캐리어 및 제2 캐리어는 식각 용액에 의해 제거되고, 상기 제2 도전층은 상기 식각 용액에 의해 제거되지 않는 인쇄회로기판 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080122755A KR20100064235A (ko) | 2008-12-04 | 2008-12-04 | 인쇄회로기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080122755A KR20100064235A (ko) | 2008-12-04 | 2008-12-04 | 인쇄회로기판 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100064235A true KR20100064235A (ko) | 2010-06-14 |
Family
ID=42363935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080122755A KR20100064235A (ko) | 2008-12-04 | 2008-12-04 | 인쇄회로기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100064235A (ko) |
-
2008
- 2008-12-04 KR KR1020080122755A patent/KR20100064235A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI535352B (zh) | 內嵌電子元件之基板及其製造方法 | |
| US9899235B2 (en) | Fabrication method of packaging substrate | |
| KR20120005383A (ko) | 배선 기판 및 배선 기판 제조 방법 | |
| CN104576596B (zh) | 半导体基板及其制造方法 | |
| JP2010287874A (ja) | パッケージ基板の製造方法 | |
| TWI514491B (zh) | 半導體基板及其製造方法 | |
| KR20090106708A (ko) | 고밀도 회로기판 및 그 형성방법 | |
| US8416577B2 (en) | Coreless substrate and method for making the same | |
| TWI463931B (zh) | 電路板及其製作方法 | |
| WO2006112337A1 (ja) | 半導体装置および半導体装置の製造方法 | |
| US9338887B2 (en) | Core substrate, manufacturing method thereof, and structure for metal via | |
| US8991043B2 (en) | Manufacturing method of a circuit board structure | |
| TWI542271B (zh) | 封裝基板及其製作方法 | |
| KR101039774B1 (ko) | 인쇄회로기판 제조를 위한 범프 형성 방법 | |
| JP5363377B2 (ja) | 配線基板及びその製造方法 | |
| KR101574019B1 (ko) | 인쇄회로기판의 제조 방법 | |
| KR20100064235A (ko) | 인쇄회로기판 및 그 제조방법 | |
| CN108550531B (zh) | 封装基板的制造方法 | |
| KR102141102B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 | |
| JP6258810B2 (ja) | 配線基板の製造方法 | |
| CN108156754B (zh) | 垂直连接接口结构、具所述结构的电路板及其制造方法 | |
| US20140174791A1 (en) | Circuit board and manufacturing method thereof | |
| KR20100074606A (ko) | 인쇄회로기판 제조방법 | |
| TWI406621B (zh) | 線路板及其製作方法 | |
| KR101558579B1 (ko) | 인쇄회로기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E601 | Decision to refuse application |